JPS6136979A - 定電圧ダイオ−ド - Google Patents
定電圧ダイオ−ドInfo
- Publication number
- JPS6136979A JPS6136979A JP15980684A JP15980684A JPS6136979A JP S6136979 A JPS6136979 A JP S6136979A JP 15980684 A JP15980684 A JP 15980684A JP 15980684 A JP15980684 A JP 15980684A JP S6136979 A JPS6136979 A JP S6136979A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type semiconductor
- type
- semiconductor region
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパンチスルー型の定電圧ダイオードに関するも
のである。
のである。
（従来の技術）
従来、パンチスルー形の定電圧ダイオードの一般的な構
造は第４図のようにＮ型半導体基板１上に、 Ｐ型半導
体領域２．及びＮ型半導体領域３を形成するもの、ある
いは第５図のようにＰ型半導体基板４上にＮ型半導体領
域５．及びＰ型半導体領域６を形成するものがある。こ
れらの構造において、トランジスタのエミ、りとコレク
タに相当する領域にバイアスをかけるとバンチスルーを
おこし、一定電圧でブレークダウンする。
造は第４図のようにＮ型半導体基板１上に、 Ｐ型半導
体領域２．及びＮ型半導体領域３を形成するもの、ある
いは第５図のようにＰ型半導体基板４上にＮ型半導体領
域５．及びＰ型半導体領域６を形成するものがある。こ
れらの構造において、トランジスタのエミ、りとコレク
タに相当する領域にバイアスをかけるとバンチスルーを
おこし、一定電圧でブレークダウンする。
しかし、本構造において、一定の電圧でブレークダウン
させるには、ペース領域の厚さをコントロールする必要
があυ、Ｑ！ｔＫ低電圧を必要とする場合、第４図及び
第５図のそれぞれのＰ型半導体領域２及びＮｌｆ半導体
領埴５のペース領域の厚さを非常に狭くしなければなら
ない。しかし、Ｐ型半導体領域２及びＮ型半導体領域５
の深さは、エピタキシャルによる成長あるいは拡散によ
るためバラツキが大きく、第４図及び第５図のそれぞれ
のＮ型半導体領域３及びＰ型半導体領域６の形成をイオ
ン注入法より精度よく行なったとしても、該ベース領域
を精度よく形成することは、技術的に困難であった。さ
らに、順方向、逆方向とも、耐圧をもった定電圧ダイオ
ードのため、応用装置上不都合があった。
させるには、ペース領域の厚さをコントロールする必要
があυ、Ｑ！ｔＫ低電圧を必要とする場合、第４図及び
第５図のそれぞれのＰ型半導体領域２及びＮｌｆ半導体
領埴５のペース領域の厚さを非常に狭くしなければなら
ない。しかし、Ｐ型半導体領域２及びＮ型半導体領域５
の深さは、エピタキシャルによる成長あるいは拡散によ
るためバラツキが大きく、第４図及び第５図のそれぞれ
のＮ型半導体領域３及びＰ型半導体領域６の形成をイオ
ン注入法より精度よく行なったとしても、該ベース領域
を精度よく形成することは、技術的に困難であった。さ
らに、順方向、逆方向とも、耐圧をもった定電圧ダイオ
ードのため、応用装置上不都合があった。
（発明の目的）
本発明の目的は、上記欠点を除去することにより、容易
に精度良く製造できるパンチスルー凰の定電圧ダイオー
ドを提供することにある。
に精度良く製造できるパンチスルー凰の定電圧ダイオー
ドを提供することにある。
（発明の構成）
本発明の定電圧ダイオードは、−導電型の半導体基体と
、該半導体基体上に形成された該半導体基体よりも低不
純濃度の一導電型の半導体層と、該半導体層に形成され
た反対導電型の第１の半導体領域及び該第１の半導体領
域に隣接して形成された反対導電型の第２の半導体領域
と、該第２の半導体領域の表面と前記半導体層の表面に
またがって形成された短絡電極と、前記第１の半導体領
域の表面に形成されたアノード電極と、前記半導体基体
の裏面に形成されたカソード電極とを有するととから構
成される。
、該半導体基体上に形成された該半導体基体よりも低不
純濃度の一導電型の半導体層と、該半導体層に形成され
た反対導電型の第１の半導体領域及び該第１の半導体領
域に隣接して形成された反対導電型の第２の半導体領域
と、該第２の半導体領域の表面と前記半導体層の表面に
またがって形成された短絡電極と、前記第１の半導体領
域の表面に形成されたアノード電極と、前記半導体基体
の裏面に形成されたカソード電極とを有するととから構
成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の構成を示す模式的断面図、
第２図はその模式的平面図である。
第２図はその模式的平面図である。
本実施例は、Ｎ＋型半導体基体１１と、このＮ＋型半導
体基体１１上に形成されたこのＮ＋型半導体基体１１よ
りも低不純濃度のＮ型半導体層１２と、このＮ型半導体
層１２に形成された反対導電型の第１の半導体領域とし
てのＰ型半導体領域１３及びこのＰ型半導体領域１３に
隣接して形成された反対導電型の第２の半導体領域とし
てのＰ型半導体領域１４と、このＰ型半導体領域１４の
表面とＮ型半導体層１２の表面にまたがって形成された
短絡電極１５と、Ｐ型半導体領域１３０表面に形成され
たアノード電極１６と、Ｎ＋型半導体基体１１の裏面に
形成されたカソード電極１７とを有することから構成さ
れる。なお第１図で１８は表面保護用の絶縁膜である。
体基体１１上に形成されたこのＮ＋型半導体基体１１よ
りも低不純濃度のＮ型半導体層１２と、このＮ型半導体
層１２に形成された反対導電型の第１の半導体領域とし
てのＰ型半導体領域１３及びこのＰ型半導体領域１３に
隣接して形成された反対導電型の第２の半導体領域とし
てのＰ型半導体領域１４と、このＰ型半導体領域１４の
表面とＮ型半導体層１２の表面にまたがって形成された
短絡電極１５と、Ｐ型半導体領域１３０表面に形成され
たアノード電極１６と、Ｎ＋型半導体基体１１の裏面に
形成されたカソード電極１７とを有することから構成さ
れる。なお第１図で１８は表面保護用の絶縁膜である。
又、本実施例は、Ｎ＋型半導体基体１１上に例えばエピ
タキシャルによりＮ型半導体層１２を形成し、それを半
導体基板として１例えば拡散によりＰ型半導体領域１３
．１４を形成することにより容易に製造することができ
る。
タキシャルによりＮ型半導体層１２を形成し、それを半
導体基板として１例えば拡散によりＰ型半導体領域１３
．１４を形成することにより容易に製造することができ
る。
本実施例において、アノード電極１６とカソード電極１
７間に電圧を印加しその電圧を増加させると、Ｐ型半導
体領域１４．Ｎ型半導体層１２とＰ型半導体領域１３の
間のＰＮＰ接合において、矢印の方向に空乏層１９が広
がり、ある一定電圧でＰ型半導体領域１４に達しブレー
クダウン現象を起こす。すなわち、従来の定電圧ダイオ
ードが縦方向であったのに対し、本実施例は構造上横方
向のパンチスルーを起こす。
７間に電圧を印加しその電圧を増加させると、Ｐ型半導
体領域１４．Ｎ型半導体層１２とＰ型半導体領域１３の
間のＰＮＰ接合において、矢印の方向に空乏層１９が広
がり、ある一定電圧でＰ型半導体領域１４に達しブレー
クダウン現象を起こす。すなわち、従来の定電圧ダイオ
ードが縦方向であったのに対し、本実施例は構造上横方
向のパンチスルーを起こす。
第３図は、本発明の他の実施例の構成を示す模式的断面
図である。本実施例は第１図の実施例を複数個並列に構
成した例であり、個々の短絡電極１５及びアノード電極
１６を接続するには１表面＝５− 全体に電極層を蒸着することによって実現できる。
図である。本実施例は第１図の実施例を複数個並列に構
成した例であり、個々の短絡電極１５及びアノード電極
１６を接続するには１表面＝５− 全体に電極層を蒸着することによって実現できる。
本実施例によれば、第１図の実施例による定電圧ダイオ
ードを複数個並列に構成した構造となっているため、低
動作抵抗の定電圧ダイオードを実現させることができる
。
ードを複数個並列に構成した構造となっているため、低
動作抵抗の定電圧ダイオードを実現させることができる
。
なお、本発明によると、上記実施例の他に、下記のこと
が容易に実施できる。
が容易に実施できる。
（１）前記第１のＰ型拡散領域と第２のＰ型拡散領斌を
櫛形に配置する構造とする。
櫛形に配置する構造とする。
（２）前記Ｎ”−Ｎ基板上にＰ型領域を拡散する構造の
代わりＫＰ”−Ｐ基板上にＮ型領域を拡散する構造とす
る。
代わりＫＰ”−Ｐ基板上にＮ型領域を拡散する構造とす
る。
（発明の効果）
以上、詳細説明したように１従来のように二重拡散によ
りペース領域の厚さを制御することは非常に困難である
が１本発明の定電圧ダイオードは、横方向のＰＮ接合群
となっているため、パンチスルー電圧を決定する領域の
幅を精度よく容易に形成することができる効果がある。
りペース領域の厚さを制御することは非常に困難である
が１本発明の定電圧ダイオードは、横方向のＰＮ接合群
となっているため、パンチスルー電圧を決定する領域の
幅を精度よく容易に形成することができる効果がある。
又、第３図のように、複数個並列に接続することも容易
にできるので、低動作抵抗の定電圧ダイオードを非常に
簡単に実現できる効果がある。
にできるので、低動作抵抗の定電圧ダイオードを非常に
簡単に実現できる効果がある。
さらに、本構造では定電圧ダイオードの順方向はＰＮ接
合の順方向となり特定の耐圧をもたないため応用装置上
不都合が起ることがないという効果がある。
合の順方向となり特定の耐圧をもたないため応用装置上
不都合が起ることがないという効果がある。
第１図は本発明の一実施例の構成を示す模式的断面図、
第２図はその模式的平面図、第３図は本発明の他の実施
例の構成を示す模式的断面図、第４図、第５図は従来例
の構成を示す模式的断面図である。 １１・・・・・・Ｎ＋型半導体基体、１２・・・・・・
Ｎ型半導体層、１３．１４・・・・・・Ｐ型半導体領域
、１５・・・・・・短絡電極、１６・・・・・・アノー
ド電極、１７・・・・・・カソード電極、１８・・・・
・・絶縁膜、１９・・・・・・空乏層。 ＝７一
第２図はその模式的平面図、第３図は本発明の他の実施
例の構成を示す模式的断面図、第４図、第５図は従来例
の構成を示す模式的断面図である。 １１・・・・・・Ｎ＋型半導体基体、１２・・・・・・
Ｎ型半導体層、１３．１４・・・・・・Ｐ型半導体領域
、１５・・・・・・短絡電極、１６・・・・・・アノー
ド電極、１７・・・・・・カソード電極、１８・・・・
・・絶縁膜、１９・・・・・・空乏層。 ＝７一
Claims (1)
- 一導電型の半導体基体と、該半導体基体上に形成され
た該半導体基体よりも低不純濃度の一導電型の半導体層
と、該半導体層に形成された反対導電型の第１の半導体
領域及び該第１の半導体領域に隣接して形成された反対
導電型の第２の半導体領域と、該第２の半導体領域の表
面と前記半導体層の表面にまたがって形成された短絡電
極と、前記第１の半導体領域の表面に形成されたアノー
ド電極と、前記半導体基体の裏面に形成されたカソード
電極とを有することを特徴とする定電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15980684A JPS6136979A (ja) | 1984-07-30 | 1984-07-30 | 定電圧ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15980684A JPS6136979A (ja) | 1984-07-30 | 1984-07-30 | 定電圧ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136979A true JPS6136979A (ja) | 1986-02-21 |
Family
ID=15701663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15980684A Pending JPS6136979A (ja) | 1984-07-30 | 1984-07-30 | 定電圧ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136979A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233214A (en) * | 1989-09-14 | 1993-08-03 | Robert Bosch Gmbh | Controllable, temperature-compensated voltage limiter |
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| JP2006210690A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置 |
| JP2006222213A (ja) * | 2005-02-09 | 2006-08-24 | Matsushita Electric Ind Co Ltd | サージ保護用半導体素子およびその製造方法 |
| JP2006269790A (ja) * | 2005-03-24 | 2006-10-05 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
| EP1670058A3 (en) * | 2004-12-13 | 2009-07-29 | Broadcom Corporation | ESD protection for high voltage applications |
| US7932133B2 (en) | 2004-06-14 | 2011-04-26 | Tyco Electronics Corporation | Circuit protection method using diode with improved energy impulse rating |
-
1984
- 1984-07-30 JP JP15980684A patent/JPS6136979A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233214A (en) * | 1989-09-14 | 1993-08-03 | Robert Bosch Gmbh | Controllable, temperature-compensated voltage limiter |
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| US7932133B2 (en) | 2004-06-14 | 2011-04-26 | Tyco Electronics Corporation | Circuit protection method using diode with improved energy impulse rating |
| EP1670058A3 (en) * | 2004-12-13 | 2009-07-29 | Broadcom Corporation | ESD protection for high voltage applications |
| JP2006210690A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置 |
| JP2006222213A (ja) * | 2005-02-09 | 2006-08-24 | Matsushita Electric Ind Co Ltd | サージ保護用半導体素子およびその製造方法 |
| JP2006269790A (ja) * | 2005-03-24 | 2006-10-05 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4656493A (en) | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region | |
| US2721965A (en) | Power transistor | |
| US9184306B2 (en) | Silicon carbide semiconductor device | |
| JPH0799747B2 (ja) | ガ−ドリング構造を有するプレ−ナ形の半導体デバイスおよびその製造方法 | |
| JPS6339109B2 (ja) | ||
| US3532945A (en) | Semiconductor devices having a low capacitance junction | |
| US4975751A (en) | High breakdown active device structure with low series resistance | |
| US5091336A (en) | Method of making a high breakdown active device structure with low series resistance | |
| JPS6136979A (ja) | 定電圧ダイオ−ド | |
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| EP0317915B1 (en) | Method of manufacturing semiconductor device with overvoltage self-protection | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPS61142774A (ja) | Ｍｏｓトランジスタ | |
| US4097888A (en) | High density collector-up structure | |
| US4337475A (en) | High power transistor with highly doped buried base layer | |
| JP2839595B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタ | |
| JPS621261B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH0416443Y2 (ja) | ||
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPH0695535B2 (ja) | 半導体装置 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| KR830001930B1 (ko) | 반도체장치의 전극구조 | |
| JPH02184081A (ja) | 半導体集積回路 |