JPH02184081A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02184081A JPH02184081A JP433189A JP433189A JPH02184081A JP H02184081 A JPH02184081 A JP H02184081A JP 433189 A JP433189 A JP 433189A JP 433189 A JP433189 A JP 433189A JP H02184081 A JPH02184081 A JP H02184081A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- type region
- concentration
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に可変容量ダイオー
ドを有する半導体集積回路に関する。
ドを有する半導体集積回路に関する。
従来、可変容量ダイオードには、ＰＮ接合部の濃度分布
によって傾斜接合型、階段接合型、超階段接合型等があ
るが、いずれも深さ方向の濃度の違いのみによって逆バ
イアス電圧依存性を示す構造となっていた。
によって傾斜接合型、階段接合型、超階段接合型等があ
るが、いずれも深さ方向の濃度の違いのみによって逆バ
イアス電圧依存性を示す構造となっていた。
上述した従来の可変容量ダイオードのうち、傾斜接合型
と階段接合型は半導体Ｓ積回路製造プロセスの中で容易
に実現可能な構造であるが、容量変化が余り大きくでき
ないという欠点があった。
と階段接合型は半導体Ｓ積回路製造プロセスの中で容易
に実現可能な構造であるが、容量変化が余り大きくでき
ないという欠点があった。
又、超階段接合型は容量変化を大きくすることが出来る
が、個別半導体ならいざ知らず、集積回路の如く、表面
からの拡散やイオン注入によって製造するプロセスでは
製造しにくいという欠点がある。
が、個別半導体ならいざ知らず、集積回路の如く、表面
からの拡散やイオン注入によって製造するプロセスでは
製造しにくいという欠点がある。
本発明の半導体集積回路は、半導体基板上に形成され絶
縁分離層で囲まれたＮ型素子領域と、前記Ｎ型領域内に
設けられ中央部が最も低濃度で横方向の周縁に向う程高
濃度となるように不純物濃度が調整された複数のＰ型領
域と、前記Ｎ型素子領域内に設けられ前記複数のＰ型領
域のすべてに接しかつ前記複数のＰ型領域の総面積より
は面積の狭い相対的に高濃度のＮ型領域と、前記複数の
Ｐ型領域のうち最も高濃度のＰ型領域に接触して設けら
れたアノード電極と、前記相対的に高濃度のＮ型領域に
接触して設けられたカソード電極とから成る可変容量ダ
イオードを有することを特徴とする。
縁分離層で囲まれたＮ型素子領域と、前記Ｎ型領域内に
設けられ中央部が最も低濃度で横方向の周縁に向う程高
濃度となるように不純物濃度が調整された複数のＰ型領
域と、前記Ｎ型素子領域内に設けられ前記複数のＰ型領
域のすべてに接しかつ前記複数のＰ型領域の総面積より
は面積の狭い相対的に高濃度のＮ型領域と、前記複数の
Ｐ型領域のうち最も高濃度のＰ型領域に接触して設けら
れたアノード電極と、前記相対的に高濃度のＮ型領域に
接触して設けられたカソード電極とから成る可変容量ダ
イオードを有することを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の断面図である。
Ｐ型シリコン基板１上にＮエピタキシャル層を形成し、
ＬＯＧＯ８酸化膜等の絶縁分離層３によって素子分離し
てＮ型素子領域２を形成し、このＮ型素子領域２の表面
から中心領域が最も低濃度のＰ−型領域４ａ、このＰ−
型領域の周囲が中濃度のＰ型領域４ｂ、最外周が高濃度
のＰ＋型領域４ｃとなる様にイオン注入等にて横方向に
複数の濃度領域を有するＰ型領域を浅く形成する。次に
、複数のＰ型領域４ａＮ４ｃのすべてに接し、このＰ型
領域４ａ〜４ｃより浅く、がっＰ＋型領域４ｃより高濃
度のＮ＋型領領域５形成する。絶縁膜６を形成した後、
窓あけし、Ｐ＋型領域４ｃ及びＮ＋型領領域５表面から
多結晶シリコン層７とＡｌ１層とから成るアノード電極
８、カソード電極９を形成して可変容量ダイオードを完
成さぜる１゜ 尚、複数のＰ型領域４ａ、４ｂ、４ｃ及
びＮ“型領域５の各々の濃度、深さ、面積の値を適切に
設定することにより、必要とする容量変化の大きい可変
容量ダイオードを得ることができる。
ＬＯＧＯ８酸化膜等の絶縁分離層３によって素子分離し
てＮ型素子領域２を形成し、このＮ型素子領域２の表面
から中心領域が最も低濃度のＰ−型領域４ａ、このＰ−
型領域の周囲が中濃度のＰ型領域４ｂ、最外周が高濃度
のＰ＋型領域４ｃとなる様にイオン注入等にて横方向に
複数の濃度領域を有するＰ型領域を浅く形成する。次に
、複数のＰ型領域４ａＮ４ｃのすべてに接し、このＰ型
領域４ａ〜４ｃより浅く、がっＰ＋型領域４ｃより高濃
度のＮ＋型領領域５形成する。絶縁膜６を形成した後、
窓あけし、Ｐ＋型領域４ｃ及びＮ＋型領領域５表面から
多結晶シリコン層７とＡｌ１層とから成るアノード電極
８、カソード電極９を形成して可変容量ダイオードを完
成さぜる１゜ 尚、複数のＰ型領域４ａ、４ｂ、４ｃ及
びＮ“型領域５の各々の濃度、深さ、面積の値を適切に
設定することにより、必要とする容量変化の大きい可変
容量ダイオードを得ることができる。
その各々の値の設定に際しては耐圧をも考慮する必要が
ある。
ある。
このように、ＰＮ接合のＰ型領域を横方向に複数の濃度
領域で浅く形成することにより容量変化を大きく取るこ
とができる。今、ＰＮ接合に逆バイアスを印加すると、
接合部付近のキャリアが春動して空乏層が生じ、この空
乏層の深さ方向の幅の拡がり方は逆バイアス電圧依存性
を有すると共に、同じ電圧なら低濃度領域はど拡がり方
は早い。そのため、Ｐ−型領域の空乏層は逆バイアスの
増加と共にＰＮ接合部からＮ型素子領域２側に拡がって
いき、浅く形成されているため数ボルトの電圧でＮ型素
子領域まで達してしまう、これはＰ−領域４ａがなくな
ったことに相当し、アノード電極８及びカソード電極９
から見たＰ−型領域４ａの接合容量は零となる。よって
画電極からみた総合の接合容量はＰ−型領域４ａの空乏
層がＮ型素子領域２に達する前後で急激に減少する。更
に電圧を上げていくと、今度はＰ型領域４ｂでも空乏層
がＮ型素子領域２まで達し、接合容量が激減する。この
Ｃ−■特性の１例を第２図に示す。
領域で浅く形成することにより容量変化を大きく取るこ
とができる。今、ＰＮ接合に逆バイアスを印加すると、
接合部付近のキャリアが春動して空乏層が生じ、この空
乏層の深さ方向の幅の拡がり方は逆バイアス電圧依存性
を有すると共に、同じ電圧なら低濃度領域はど拡がり方
は早い。そのため、Ｐ−型領域の空乏層は逆バイアスの
増加と共にＰＮ接合部からＮ型素子領域２側に拡がって
いき、浅く形成されているため数ボルトの電圧でＮ型素
子領域まで達してしまう、これはＰ−領域４ａがなくな
ったことに相当し、アノード電極８及びカソード電極９
から見たＰ−型領域４ａの接合容量は零となる。よって
画電極からみた総合の接合容量はＰ−型領域４ａの空乏
層がＮ型素子領域２に達する前後で急激に減少する。更
に電圧を上げていくと、今度はＰ型領域４ｂでも空乏層
がＮ型素子領域２まで達し、接合容量が激減する。この
Ｃ−■特性の１例を第２図に示す。
このように逆バイアス電圧を増加していくことにより低
濃度のＰ領域から順に空乏層がＮ型素子領域２に達し、
接合容量を激減することができる。
濃度のＰ領域から順に空乏層がＮ型素子領域２に達し、
接合容量を激減することができる。
上記実施例では、複数のＰ型領域４ａ〜４ｃの深さを同
じにしたが、必ずしも同じ深さにする必要はなく、深さ
が異っても差支えない、濃度の濃いＰ型領域はど深く形
成すると、Ｐ型領域４ｂ、Ｐ＋型領域４ｃの形成に抵抗
層形成やグラフトベース形成等にて用いる拡散工程やイ
オン注入工程が使用できるという利点がある。
じにしたが、必ずしも同じ深さにする必要はなく、深さ
が異っても差支えない、濃度の濃いＰ型領域はど深く形
成すると、Ｐ型領域４ｂ、Ｐ＋型領域４ｃの形成に抵抗
層形成やグラフトベース形成等にて用いる拡散工程やイ
オン注入工程が使用できるという利点がある。
以上説明したように、本発明は、ＰＮ接合のＰ型領域を
横方向に複数の濃度領域で浅く形成することにより、容
量変化を大きく取れる効果がある。
横方向に複数の濃度領域で浅く形成することにより、容
量変化を大きく取れる効果がある。
第１図は本発明の一実施例の断面図、第２図は本発明に
よって得られる可変容量ダイオードのＣ−■特性の一例
を示す特性図である。 １、・・・Ｐ型シリコン基板、２・・・Ｎ型素子領域、
３・・・絶縁分Ｍ層、４ａ・・・Ｐ−型領域、４ｂ・・
・Ｐ型領域、４ｃ・・・Ｐ＋型領域、５・・・Ｎ＋型領
領域６・・・絶縁膜、 ７・・・多結晶シリ コン層、 ８・・・アノード電 極、 ９・・・カソード電極。
よって得られる可変容量ダイオードのＣ−■特性の一例
を示す特性図である。 １、・・・Ｐ型シリコン基板、２・・・Ｎ型素子領域、
３・・・絶縁分Ｍ層、４ａ・・・Ｐ−型領域、４ｂ・・
・Ｐ型領域、４ｃ・・・Ｐ＋型領域、５・・・Ｎ＋型領
領域６・・・絶縁膜、 ７・・・多結晶シリ コン層、 ８・・・アノード電 極、 ９・・・カソード電極。
Claims (1)
- 半導体基板上に形成され絶縁分離層で囲まれたＮ型素子
領域と、前記Ｎ型素子領域内に設けられ中央部が最も低
濃度で横方向の周縁に向う程高濃度となるように不純物
濃度が調整された複数のＰ型領域と、前記Ｎ型素子領域
内に設けられ前記複数のＰ型領域のすべてに接しかつ前
記複数のＰ型領域の総面積よりは面積の狭い相対的に高
濃度のＮ型領域と、前記複数のＰ型領域のうち最も高濃
度のＰ型領域に接触して設けられたアノード電極と、前
記相対的に高濃度のＮ型領域に接触して設けられたカソ
ード電極とから成る可変容量ダイオードを有することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP433189A JPH02184081A (ja) | 1989-01-10 | 1989-01-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP433189A JPH02184081A (ja) | 1989-01-10 | 1989-01-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02184081A true JPH02184081A (ja) | 1990-07-18 |
Family
ID=11581465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP433189A Pending JPH02184081A (ja) | 1989-01-10 | 1989-01-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02184081A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858918B2 (en) | 2001-09-19 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device including a capacitance |
| KR100503937B1 (ko) * | 2001-09-19 | 2005-07-27 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
-
1989
- 1989-01-10 JP JP433189A patent/JPH02184081A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858918B2 (en) | 2001-09-19 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device including a capacitance |
| KR100503937B1 (ko) * | 2001-09-19 | 2005-07-27 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US7112835B2 (en) | 2001-09-19 | 2006-09-26 | Renesas Technology Corp. | Semiconductor device including a capacitance |
| US7339238B2 (en) | 2001-09-19 | 2008-03-04 | Renesas Technology Corp. | Semiconductor device including a capacitance |
| US7608879B2 (en) | 2001-09-19 | 2009-10-27 | Renesas Technology Corp. | Semiconductor device including a capacitance |
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4038680A (en) | Semiconductor integrated circuit device | |
| US5861657A (en) | Graded concentration epitaxial substrate for semiconductor device having resurf diffusion | |
| US5323059A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US5904544A (en) | Method of making a stable high voltage semiconductor device structure | |
| US4638551A (en) | Schottky barrier device and method of manufacture | |
| US4127860A (en) | Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact | |
| EP0462270A1 (en) | Thin, dielectrically isolated island resident transistor structure having low collector resistance | |
| US4999684A (en) | Symmetrical blocking high voltage breakdown semiconducotr device | |
| US6160306A (en) | Diode of semiconductor device and method for manufacturing the same | |
| US4149177A (en) | Method of fabricating conductive buried regions in integrated circuits and the resulting structures | |
| JPH02184081A (ja) | 半導体集積回路 | |
| US4584762A (en) | Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| KR0175368B1 (ko) | 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법 | |
| US4435899A (en) | Method of producing lateral transistor separated from substrate by intersecting slots filled with substrate oxide | |
| GB1593937A (en) | I2l integrated circuitry | |
| EP0180315A2 (en) | High breakdown voltage semiconductor device | |
| JPH10335634A (ja) | 基本コンポーネントを分離するための絶縁壁 | |
| US3894891A (en) | Method for making a space charge limited transistor having recessed dielectric isolation | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| KR100537321B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4337475A (en) | High power transistor with highly doped buried base layer | |
| KR100278424B1 (ko) | 높은 항복 전압을 지닌 얇은 능동층의 반도체 장치 |