DE112015002028T5 - Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung - Google Patents
Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Download PDFInfo
- Publication number
- DE112015002028T5 DE112015002028T5 DE112015002028.4T DE112015002028T DE112015002028T5 DE 112015002028 T5 DE112015002028 T5 DE 112015002028T5 DE 112015002028 T DE112015002028 T DE 112015002028T DE 112015002028 T5 DE112015002028 T5 DE 112015002028T5
- Authority
- DE
- Germany
- Prior art keywords
- region
- diode
- area
- igbt
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000013078 crystal Substances 0.000 claims abstract description 62
- 230000007547 defect Effects 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000002019 doping agent Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 41
- 210000000746 body region Anatomy 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 description 11
- 239000001307 helium Substances 0.000 description 11
- -1 helium ions Chemical class 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Eine Halbleitervorrichtung zur Hemmung des Rücksprungs („Snapback”) wird bereitgestellt. Die Halbleitervorrichtung umfasst IGBT- und Diodenbereiche. In einer Darstellung der n-Dotierstoffkonzentration entlang einer Richtung von einer vorderen Oberfläche zu einer rückseitigen Oberfläche ist ein lokaler Minimalwert der n-Dotierstoffkonzentration an einer Grenze zwischen den Kathoden- und den Pufferbereichen gelegen. Ein lokaler Maximalwert der n-Dotierstoffkonzentration ist in dem Pufferbereich angeordnet. Zumindest einer der Puffer- und der Kathodenbereiche umfasst einen Kristalldefektbereich, der Kristalldefekte mit einer höheren Konzentration aufweist, als ein Bereich um diesen herum. Ein Spitzenwert einer Kristalldefektkonzentration ist in einer Darstellung der Kristalldefektkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche in einem Bereich auf der Seite der rückseitigen Oberfläche hinsichtlich einer spezifischen Position angeordnet, die eine n-Dotierstoffkonzentration aufweist, die eine Hälfte des lokalen Maximalwertes ist.
Description
- Technisches Gebiet
- Diese vorliegende Anmeldung bezieht sich auf und beansprucht die Priorität basierend auf der
japanischen Patentanmeldung Nr. 2014-092438 - Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
- Stand der Technik
- Die Druckschrift
JP2007-288158 - Erfindungszusammenfassung
- Technische Aufgabenstellung
- Bei einer Halbleitervorrichtung gemäß Patentschrift 1, bei der eine Diode und ein IGBT in demselben Halbleitersubstrat bereitgestellt sind, fließen beim Anschalten des IGBT Elektronen von einer Driftschicht in dem IGBT in den Pufferbereich in der Diode. Dementsprechend steigt beim Anschalten des IGBT eine Spannung zwischen einem Emitter und einem Kollektor kurzzeitig an, und ein in dem IGBT fließender Strom steigt des Weiteren an. Eine solche Charakteristik wird als Rücksprung („Snapback”) bezeichnet. Wenn der IGBT einen Rücksprung zeigt, steigen Verluste in dem IGBT an, was problematisch ist. Bei der Technik gemäß der Patentschrift 1 ist das Auftreten eines Rücksprungs durch Einstellen eines spezifischen Widerstandes, einer Dicke und einer Breite der entsprechenden Halbleiterschichten mit einer vorbestimmten Beziehung unterdrückt. Der spezifische Widerstand, die Dicke und die Breite der entsprechenden Halbleiterschichten üben auch einen signifikanten Einfluss auf andere Charakteristiken der Halbleitervorrichtung aus. Falls Randbedingungen an den spezifischen Widerstand, die Dicke und die Breite der Halbleiterschichten gemäß der Patentschrift 1 angelegt werden, gibt es dementsprechend das Problem, dass die Charakteristiken der Halbleitervorrichtung nicht optimiert werden können.
- Lösung für die Aufgabenstellung
- Eine erfindungsgemäße Halbleitervorrichtung umfasst ein Halbleitersubstrat, das einen IGBT-Bereich und einen Diodenbereich umfasst. Eine Emitterelektrode ist auf einer vorderen Oberfläche des Halbleitersubstrates in dem IGBT-Bereich bereitgestellt. Eine Anodenelektrode ist auf der vorderen Oberfläche des Halbleitersubstrates in dem Diodenbereich bereitgestellt. Eine rückseitige Elektrode ist auf einer rückseitigen Oberfläche des Halbleitersubstrates bereitgestellt. Der IGBT-Bereich umfasst einen Emitterbereich vom n-Typ, der mit der Emitterelektrode in Kontakt steht; einen Körperbereich vom p-Typ, der mit der Emitterelektrode in Kontakt steht; einen IGBT-Driftbereich vom n-Typ, der von dem Emitterbereich durch den Körperbereich getrennt ist; einen Kollektorbereich vom p-Typ, der von dem Körperbereich durch den IGBT-Driftbereich getrennt ist, und mit der rückseitigen Elektrode in Kontakt steht; eine Gateisolationsschicht, die mit dem Körperbereich in Kontakt steht; und eine Gateelektrode, die dem Körperbereich über die Gateisolationsschicht zugewandt ist. Der Diodenbereich umfasst einen Anodenbereich vom p-Typ, der mit der Anodenelektrode in Kontakt steht; einen Diodendriftbereich vom n-Typ, der an den Anodenbereich auf einer Seite der rückseitigen Oberfläche angrenzt, und mit dem IGBT-Driftbereich verbunden ist; einen Pufferbereich vom n-Typ, der an den Diodendriftbereich auf der Seite der rückseitigen Oberfläche angrenzt; und einen Kathodenbereich vom n-Typ, der an den Pufferbereich auf der Seite der rückseitigen Oberfläche angrenzt, und mit der rückseitigen Elektrode in Kontakt steht. Bei einer Darstellung der n-Dotierstoffkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ist ein lokaler Minimalwert einer n-Dotierstoffkonzentration an einer Grenze zwischen dem Kathodenbereich und dem Pufferbereich angeordnet, und ein lokaler Maximalwert der n-Dotierstoffkonzentration ist in dem Pufferbereich angeordnet. Ein Spitzenwert der n-Dotierstoffkonzentration in dem Kathodenbereich und der lokale Maximalwert sind höher als die n-Dotierstoffkonzentration in dem Diodendriftbereich. Zumindest einer von dem Pufferbereich und dem Kathodenbereich umfasst einen Kristalldefektbereich, in dem Kristalldefekte in einer höheren Konzentration als in einem Bereich um den Kristalldefektbereich verteilt sind. Ein Spitzenwert einer Kristalldefektkonzentration bei der Darstellung der Kristalldefektkonzentrationsverteilung entlang der Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ist in einem Bereich zu der Seite der Rückseite hinsichtlich einer spezifischen Position mit der n-Dotierstoffkonzentration, die eine Hälfte des lokalen Maximalwertes ist, angeordnet, wobei die spezifische Position zu einer Seite der vorderen Oberflächenseite hinsichtlich einer Position des lokalen Maximalwertes angeordnet ist.
- Bei der erfindungsgemäßen Halbleitervorrichtung beinhaltet zumindest einer von dem Pufferbereich und dem Kathodenbereich den Kristalldefektbereich derart, dass der Spitzenwert der Kristalldefektkonzentration in dem Pufferbereich oder dem Kathodenbereich angeordnet ist. Falls der Kristalldefektbereich als solcher bereitgestellt ist, ist bei angeschaltetem IGBT ein Elektronenfluss von dem IGBT-Driftbereich zu dem Pufferbereich oder dem Kathodenbereich unterdrückt. Der Rücksprung ist dadurch begrenzt.
- Kurzbeschreibung der Zeichnung
-
1 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung10 bei einem ersten Ausführungsbeispiel; -
2 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung10 bei dem ersten Ausführungsbeispiel zeigt; -
3 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem Vergleichsbeispiel; -
4 zeigt einen Graphen, der Charakteristiken eines IGBT bei der Halbleitervorrichtung gemäß3 zeigt; -
5 zeigt eine erklärende Darstellung eines Schrittes der Ausbildung von Kristalldefekten; -
6 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem zweiten Ausführungsbeispiel; -
7 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem zweiten Ausführungsbeispiel zeigt; -
8 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem dritten Ausführungsbeispiel; -
9 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem dritten Ausführungsbeispiel zeigt; -
10 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem vierten Ausführungsbeispiel; -
11 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem vierten Ausführungsbeispiel zeigt; und -
12 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem fünften Ausführungsbeispiel zeigt; - Beschreibung der Ausführungsbeispiele
- Nachstehend werden zunächst einige Merkmale der Ausführungsbeispiele aufgeführt.
- (Merkmal 1) Der Spitzenwert der Kristalldefektkonzentration ist in dem Pufferbereich angeordnet. Da ein elektrischer Widerstand in dem Pufferbereich aufgrund der Kristalldefekte leichter ansteigt als in dem Kathodenbereich, kann gemäß einer solchen Ausgestaltung ein Rücksprung geeigneter gehemmt werden.
- (Merkmal 2) Der Spitzenwert der Kristalldefektkonzentration ist in einem Bereich mit einer n-Dotierstoffkonzentration höher als die Hälfte des lokalen Maximalwertes angeordnet.
- (Merkmal 3) Der Kristalldefektbereich wird durch Implantieren geladener Teilchen in das Halbleitersubstrat ausgebildet.
- Eine Halbleitervorrichtung bei einem ersten Ausführungsbeispiel gemäß
1 umfasst ein Halbleitersubstrat12 , eine obere Elektrode14 , und eine untere Elektrode16 . Das Halbleitersubstrat12 ist ein aus Silizium hergestelltes Substrat. Die obere Elektrode14 ist an einer oberen Oberfläche (einer vorderen Oberfläche) des Halbleitersubstrates12 bereitgestellt. Die untere Elektrode16 ist auf einer unteren Oberfläche (einer hinteren Oberfläche) des Halbleitersubstrates12 bereitgestellt. - Das Halbleitersubstrat
12 weist einen IGBT-Bereich20 auf, bei dem ein vertikaler IGBT bereitgestellt ist, und einen Diodenbereich40 , bei dem eine vertikale Diode bereitgestellt ist. Die obere Elektrode14 dient sowohl als Emitterelektrode des IGBT als auch als Anodenelektrode der Diode. Die untere Elektrode16 dient sowohl als Kollektorelektrode des IGBT als auch als Kathodenelektrode der Diode. - In dem Halbleitersubstrat
12 bei dem IGBT-Bereich20 sind Emitterbereiche22 , ein Körperbereich24 , ein IGBT-Driftbereich26 , ein IGBT-Pufferbereich28 und ein Kollektorbereich30 bereitgestellt. - Die Emitterbereiche
22 sind Bereiche vom n-Typ, und in einem auf der oberen Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt. Die Emitterbereiche22 sind mit der oberen Elektrode14 Ohm'sch verbunden. - Der Körperbereich
24 ist ein Bereich vom p-Typ, und steht mit den Emitterbereichen22 in Kontakt. Der Körperbereich24 ist in einem auf der oberen Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt. Der Körperbereich24 erstreckt sich von den lateralen Seiten der Emitterbereiche22 zu den Unterseiten der Emitterbereiche22 . Der Körperbereich24 weist Körperkontaktbereiche24a und einen Niederkonzentrationskörperbereich20b auf. Die Körperkontaktbereiche24a weisen eine hohe p-Dotierstoffkonzentration auf. Die Körperkontaktbereiche24a sind in einem auf der oberen Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt, und sind mit der oberen Elektrode14 Ohm'sch verbunden. Der Niederkonzentrationskörperbereich20b weist einen niedrigere p-Dotierstoffkonzentration auf als die Körperkontaktbereiche24a . Der Niederkonzentrationskörperbereich24b ist unter den Emitterbereichen22 und den Körperkontaktbereichen24a bereitgestellt. - Der IGBT-Driftbereich
26 ist ein Bereich vom n-Typ, und steht mit dem Körperbereich24 in Kontakt. Der IGBT-Driftbereich26 ist unter dem Körperbereich24 bereitgestellt. Der IGBT-Driftbereich26 ist von den Emitterbereichen22 durch den Körperbereich24 getrennt. - Der IGBT-Pufferbereich
28 ist ein Bereich vom n-Typ, und steht mit dem IGBT-Driftbereich26 in Kontakt. Der IGBT-Pufferbereich28 ist unter dem IGBT-Driftbereich26 bereitgestellt. Der IGBT-Pufferbereich28 weist eine höhere n-Dotierstoffkonzentration auf als der IGBT-Driftbereich26 . - Der Kollektorbereich
30 ist ein Bereich vom p-Typ, und steht mit dem IGBT-Pufferbereich28 in Kontakt. Der Kollektorbereich30 ist unter dem IGBT-Pufferbereich28 bereitgestellt. Der Kollektorbereich30 ist in einem auf der unteren Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt. Der Kollektorbereich30 ist mit der unteren Elektrode16 Ohm'sch verbunden. Der Kollektorbereich30 ist von dem Körperbereich24 durch den IGBT-Driftbereich26 und den IGBT-Pufferbereich28 getrennt. - In der oberen Oberfläche des Halbleitersubstrates
12 ist in dem IGBT-Bereich20 eine Vielzahl von Gräben bereitgestellt. Jeder der Gräben ist an einer Position bereitgestellt, die zu einem entsprechenden der Emitterbereiche22 benachbart ist. Jeder der Gräben erstreckt sich zu einer derartigen Tiefe, dass er den IGBT-Driftbereich26 erreicht. - Eine innere Oberfläche eines jeden der Gräben in dem IGBT-Bereich
20 ist mit einer Gateisolationsschicht32 bedeckt. Darüber hinaus weist jeder der Gräben eine darin angeordnete Gateelektrode34 auf. Jede Gateelektrode34 ist von dem Halbleitersubstrat12 durch die entsprechende Gateisolationsschicht32 isoliert. Jede Gateelektrode34 ist dem entsprechenden Emitterbereich22 , dem Niederkonzentrationskörperbereich24b und dem IGBT-Driftbereich26 über die entsprechende Gateisolationsschicht32 zugewandt. Auf jeder Gateelektrode34 ist eine Isolationsschicht36 bereitgestellt. Jede Gateelektrode34 ist von der oberen Elektrode14 durch die entsprechende Isolationsschicht36 isoliert. - In dem Halbleitersubstrat
12 ist in dem Diodenbereich40 ein Anodenbereich42 , ein Diodendriftbereich44 , ein Diodenpufferbereich46 und ein Kathodenbereich48 bereitgestellt. - Der Anodenbereich
42 ist in einem auf der oberen Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt. Der Anodenbereich42 weist Anodenkontaktbereiche42a und einen Niederkonzentrationsanodenbereich42b auf. Die Anodenkontaktbereiche42a weisen eine hohe p-Dotierstoffkonzentration auf. Die Anodenkontaktbereiche42a sind in einem auf der oberen Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt, und sind mit der oberen Elektrode14 Ohm'sch verbunden. Der Niederkonzentrationsanodenbereich42b weist eine niedrigere p-Dotierstoffkonzentration als die Anodenkontaktbereiche42a auf. Der Niederkonzentrationsanodenbereich42b ist seitlich zu und unter den Anodenkontaktbereichen42a bereitgestellt. - Der Diodendriftbereich
44 ist ein Bereich vom n-Typ, und steht mit dem Anodenbereich42 in Kontakt. Der Diodendriftbereich44 ist unter dem Anodenbereich42 bereitgestellt. Der Diodendriftbereich44 weist eine zu der n-Dotierstoffkonzentration in dem IGBT-Driftbereich26 ungefähr gleiche n-Dotierstoffkonzentration auf. Der Diodendriftbereich44 ist mit dem IGBT-Driftbereich26 verbunden. Das bedeutet, der Diodendriftbereich44 und der IGBT-Driftbereich26 sind miteinander verbunden, um im Wesentlichen einen einzigen Halbleiterbereich zu bilden. - Der Diodenpufferbereich
46 ist ein Bereich vom n-Typ, und steht mit dem Diodendriftbereich44 in Kontakt. Der Diodenpufferbereich46 ist unter dem Diodendriftbereich44 bereitgestellt. Der Diodenpufferbereich weist eine höhere n-Dotierstoffkonzentration als der Diodendriftbereich44 auf. Der Diodenpufferbereich46 weist eine zu der n-Dotierstoffkonzentration in dem IGBT-Pufferbereich28 ungefähr gleiche n-Dotierstoffkonzentration auf. Der Diodenpufferbereich46 ist mit dem IGBT-Pufferbereich28 verbunden. Das bedeutet, der Diodenpufferbereich46 und der IGBT-Pufferbereich28 sind miteinander verbunden, um im Wesentlichen einen einzigen Halbleiterbereich zu bilden. - Der Kathodenbereich
48 ist ein Bereich vom n-Typ, und steht mit dem Diodenpufferbereich46 in Kontakt. Der Kathodenbereich48 ist unter dem Diodenpufferbereich46 bereitgestellt. Der Kathodenbereich48 weist eine höhere n-Dotierstoffkonzentration als der Diodendriftbereich44 auf. Der Kathodenbereich48 ist in einem auf der unteren Oberfläche des Halbleitersubstrates12 freigelegten Gebiet bereitgestellt. Der Kathodenbereich48 ist mit der unteren Elektrode16 Ohm'sch verbunden. - In der oberen Oberfläche des Halbleitersubstrates
12 ist in dem Diodenbereich40 eine Vielzahl von Gräben bereitgestellt. Jeder der Gräben erstreckt sich zu einer derartigen Tiefe, dass er den Diodendriftbereich44 erreicht. - Eine innere Oberfläche eines jeden der Gräben in dem Diodenbereich
40 ist mit einer Isolationsschicht52 bedeckt. Darüber hinaus weist jeder der Gräben eine darin angeordnete Steuerelektrode54 auf. Jede Steuerelektrode54 ist von dem Halbleitersubstrat12 durch die entsprechende Isolationsschicht52 isoliert. Jede Steuerelektrode54 ist dem Anodenbereich42 und dem Diodendriftbereich44 über die entsprechende Isolationsschicht52 zugewandt. Auf jeder Steuerelektrode54 ist eine Isolationsschicht56 bereitgestellt. Jede Steuerelektrode54 ist von der oberen Elektrode14 durch die entsprechende Isolationsschicht56 isoliert. - In dem Diodenpufferbereich
46 ist ein Kristalldefektbereich50 bereitgestellt. Der Kristalldefektbereich50 ist ein Bereich, der eine höhere Kristalldefektkonzentration als umgebende Bereiche (z. B., der Diodendriftbereich44 und der Kathodenbereich48 ) aufweist. In dem Kristalldefektbereich50 sind Kristalldefekte durch Implantierung geladener Teilchen wie etwa Heliumionen in das Halbleitersubstrat12 ausgebildet. Die als solche ausgebildeten Kristalldefekte unterbinden die Bewegung von Ladungsträgern. Dementsprechend weist der Kristalldefektbereich50 einen hohen elektrischen Widerstand auf. -
2 zeigt die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in dem Diodenbereich40 entlang einer Tiefenrichtung des Halbleitersubstrates12 (einer Richtung von der oberen Oberfläche zu der unteren Oberfläche). Eine Ordinatenachse in2 zeigt eine Position in der Tiefenrichtung in dem Halbleitersubstrat12 . Eine Abszissenachse in2 zeigt logarithmisch eine n-Dotierstoffkonzentration und eine Kristalldefektkonzentration. Insbesondere weisen die n-Dotierstoffkonzentration und die Kristalldefektkonzentration unterschiedliche Bereiche auf. - In dem Kathodenbereich
48 nimmt die n-Dotierstoffkonzentration bei einer Position der unteren Oberfläche des Halbleitersubstrates12 einen Spitzenwert N1 an. Die n-Dotierstoffkonzentration verringert sich von der Position des Spitzenwertes N1 zu der Seite der oberen Oberfläche und nimmt dann einen lokalen Minimalwert N2 an der Position einer Grenze zwischen dem Kathodenbereich48 und dem Diodenpufferbereich46 an. Das bedeutet, die den lokalen Minimalwert N2 aufweisende Tiefe ist die Grenze zwischen dem Kathodenbereich48 und dem Diodenpufferbereich46 . Die n-Dotierstoffkonzentration erhöht sich von der Position des lokalen Minimalwert N2 zu der Seite der oberen Oberfläche, und nimmt des Weiteren einen lokalen Maximalwert N3 in dem Diodenpufferbereich46 an. Die n-Dotierstoffkonzentration verringert sich von der Position des lokalen Maximalwertes N3 zu der oberen Seite, und nimmt des Weiteren einen Wert N4 an der Position einer Grenze zwischen dem Diodenpufferbereich46 und dem Diodendriftbereich44 an. In dem Diodendriftbereich44 ist die n-Dotierstoffkonzentration bei dem Wert N4 ungefähr konstant gehalten. Das bedeutet, ein Bereich, in dem die n-Dotierstoffkonzentration bei einem ungefähr konstanten Wert N4 verteilt ist, ist der Diodendriftbereich44 , und ein Bereich, der auf der Seite einer unteren Oberfläche hinsichtlich des Diodendriftbereich44 angeordnet ist und eine höhere n-Dotierstoffkonzentration aufweist als der Wert N4, ist der Diodenpufferbereich46 . Der lokale Minimalwert N2 ist höher als der Wert N4. Der lokale Maximalwert N3 ist höher als der lokale Minimalwert N2. Der Spitzenwert N1 ist höher als der lokale Maximalwert N3. - Darüber hinaus zeigt jede der Positionen D1 und D2 in der Tiefenrichtung gemäß
2 eine Position mit der n-Dotierstoffkonzentration (N3/2), die eine Hälfte des lokalen Maximalwertes N3 in dem Diodenpufferbereich46 ist. Die Position D1 ist auf der Seite der oberen Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet, während die Position D2 auf der Seite der unteren Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet ist. Darüber hinaus stellt ein Bereich60 gemäß2 einen Bereich zwischen den Positionen D1 und D2 dar. In dem Bereich60 ist die n-Dotierstoffkonzentration höher als der Wert, der eine Hälfte des lokalen Maximalwertes N3 ist. - Darüber hinaus ist gemäß
2 ein Spitzenwert C1 der Kristalldefektkonzentration in dem Diodenpufferbereich46 angeordnet. Insbesondere ist der Spitzenwert C1 der Kristalldefektkonzentration in dem Bereich60 angeordnet. - Nachstehend wird ein Betrieb der Halbleitervorrichtung
10 bei dem ersten Ausführungsbeispiel im Vergleich mit einem Betrieb einer Halbleitervorrichtung bei einem Vergleichsbeispiel beschrieben.3 stellt die Halbleitervorrichtung bei dem Vergleichsbeispiel dar. Die Halbleitervorrichtung gemäß3 unterscheidet sich von der Halbleitervorrichtung10 bei dem ersten Ausführungsbeispiel in dem, dass sie nicht den Kristalldefektbereich50 aufweist. Darüber hinaus stellt4 die gezeigten Charakteristiken in dem Fall dar, dass ein IGBT in der Halbleitervorrichtung gemäß3 angeschaltet wird. Wenn dieser IGBT betrieben werden soll, wird an die Gateelektroden34 eine Spannung angelegt, die gleich einem oder höher als ein Schwellwert ist. Dadurch wird ein Kanal in dem Körperbereich24 im Umfeld jeder Gateisolationsschicht32 ausgebildet. Bei diesem Zustand wird eine Kollektorspannung (eine Spannung zwischen dem Kollektor und dem Emitter) erhöht. Folglich fließen Elektronen gemäß dem Pfeil100 bei3 von den Emitterbereichen22 in den IGBT-Driftbereich26 . Da hierbei die Kollektorspannung niedrig ist, schaltet ein pn-Übergang an einer Grenze zwischen dem Kollektorbereich30 und dem IGBT-Pufferbereich28 nicht an. Dementsprechend fließen Elektronen gemäß den Pfeilen102 und104 zu der unteren Elektrode16 über den Kathodenbereich48 . Viele der Elektronen fließen gemäß dem Pfeil102 von dem IGBT-Driftbereich26 in den IGBT-Pufferbereich28 und fließen des Weiteren zu der unteren Elektrode16 durch den Diodenpufferbereich46 und den Kathodenbereich48 . Darüber hinaus fließt ein Teil der Elektronen gemäß dem Pfeil104 von dem IGBT-Driftbereich26 in den Diodendriftbereich44 , und fließt danach zu der unteren Elektrode16 durch den Diodenpufferbereich46 und den Kathodenbereich48 . Da in dieser Art gemäß4 ein Strom fließt, steigt der Kollektorstrom mit Erhöhung der Kollektorspannung allmählich an. Darüber hinaus steigt mit Erhöhung des Kollektorstromes eine an den pn-Übergang an der Grenze zwischen dem Kollektorbereich30 und dem IGBT-Pufferbereich28 angelegte Spannung ebenso an. Sobald die Kollektorspannung eine Spannung V1 gemäß4 erreicht, ist der pn-Übergang angeschaltet. Folglich fließen Löcher von dem Kollektorbereich30 in den IGBT-Driftbereich26 und aufgrund eines Leitfähigkeitsmodulationsphänomens verringert sich der Widerstand des IGBT-Driftbereiches26 abrupt. Dementsprechend verringert sich die Kollektorspannung gemäß4 abrupt auf eine Spannung V2. Danach steigt der Kollektorstrom mit Erhöhung der Kollektorspannung abrupt an. Als solches steigt beim Anschalten des IGBT bei der Halbleitervorrichtung bei dem Vergleichsbeispiel die Kollektorspannung instantan auf die Spannung V1 an, die hoch ist. Das bedeutet, es tritt ein Rücksprung auf. Dementsprechend erfährt die Halbleitervorrichtung bei dem Vergleichsbeispiel beim Anschalten des IGBT große Verluste. - Im Gegensatz dazu ist bei der Halbleitervorrichtung
10 bei dem ersten Ausführungsbeispiel gemäß1 der Kristalldefektbereich50 in dem Diodenpufferbereich46 bereitgestellt. Wie vorstehend beschrieben, weist der Kristalldefektbereich50 einen hohen elektrischen Widerstand auf. Dementsprechend ist der Fluss von Elektronen gemäß den Pfeilen102 und104 bei3 gehemmt. Dementsprechend tritt bei der Halbleitervorrichtung10 bei dem ersten Ausführungsbeispiel der Rücksprung gemäß4 weniger wahrscheinlich auf, und die Verluste beim Anschalten des IGBT sind klein. - Nachstehend ist ein Verfahren zur Herstellung der Halbleitervorrichtung
10 beschrieben. Zunächst werden gemäß5 Strukturen anders als die untere Elektrode16 bei der Halbleitervorrichtung10 durch ein konventionelles Verfahren ausgebildet. Als nächstes wird die untere Oberfläche des Halbleitersubstrates12 mit Heliumionen bestrahlt. Die Bestrahlung mit den Heliumionen wird mit einer derart eingestellten Bestrahlungsenergie durchgeführt, dass die Heliumionen in dem Diodenpufferbereich46 stoppen können. Die Heliumionen, mit denen die untere Oberfläche des Halbleitersubstrates12 bestrahlt wird, werden in das Halbleitersubstrat12 implantiert und stoppen in dem Diodenpufferbereich46 . Beim Stoppen der Heliumionen werden nahe den Positionen, bei denen die Heliumionen stoppen, Kristalldefekte ausgebildet. Daher können entsprechend diesem Verfahren Kristalldefekte (d. h. der Kristalldefektbereich50 wird) in dem Diodenpufferbereich46 mit einer hohen Konzentration ausgebildet werden. Das bedeutet, der Spitzenwert C1 der Kristalldefektkonzentration ist in dem Diodenpufferbereich46 ausgebildet. Danach wird die untere Elektrode16 ausgebildet, um dadurch die Halbleitervorrichtung10 abzuschließen. Insbesondere werden bei dem erfindungsgemäßen Herstellungsverfahren Heliumionen implantiert, nachdem entsprechende Halbleiterbereiche vom n-Typ oder p-Typ in dem Halbleitersubstrat12 ausgebildet wurden. Wahlweise kann die Implantierung von Heliumionen vor der Ausbildung der Halbleiterbereiche durchgeführt werden. Darüber hinaus können einige der Halbleiterbereiche vor der Implantierung der Heliumionen ausgebildet werden und die verbliebenen Halbleiterbereiche können nach der Implantierung von Heliumionen ausgebildet werden. - Insbesondere ist bei dem vorstehend beschriebenen ersten Ausführungsbeispiel der Spitzenwert C1 der Kristalldefektkonzentration in dem Bereich
60 angeordnet. Jedoch kann der Spitzenwert C1 der Kristalldefektkonzentration an irgendeiner Position sein, solange er in einem Bereich62 auf der Seite der unteren Oberfläche hinsichtlich der Position D1 (d. h., einer Position, die eine Hälfte der Konzentration des lokalen Maximalwertes N3 aufweist und auf der Seite der oberen Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet ist) gemäß2 angeordnet ist. Zum Beispiel kann der Maximalwert C1 gemäß6 und7 in dem Kathodenbereich48 angeordnet sein. Darüber hinaus kann der Spitzenwert C1 gemäß8 und9 nahe der Tiefe des lokalen Minimalwerte2 angeordnet sein (d. h., der Grenze zwischen dem Diodenpufferbereich46 und dem Kathodenbereich48 ). Auch mit diesen Abwandlungen kann der Strom, der gemäß den Pfeilen102 und104 bei3 fließt, durch Kristalldefekte gehemmt werden. Das bedeutet, auch mit diesen Abwandlungen kann der Rücksprung begrenzt werden. Darüber hinaus kann der Kristalldefektbereich50 gemäß den10 und11 in einem weiten Bereich in der Tiefenrichtung des Halbleitersubstrates12 bereitgestellt sein. Auch mit einer derartigen Abwandlung kann der Rücksprung begrenzt werden, solange der Spitzenwert C1 in dem Bereich62 angeordnet ist. Insbesondere ist der Spitzenwert C1 der Kristalldefektkonzentration bevorzugt in dem Diodenpufferbereich46 angeordnet. Die n-Dotierstoffkonzentration in dem Diodenpufferbereich46 ist niedriger als die n-Dotierstoffkonzentration in dem Kathodenbereich48 . Dementsprechend weist der Diodenpufferbereich46 einen höheren elektrischen Widerstand als der elektrische Widerstand des Kathodenbereiches48 auf. Dementsprechend ist es nur durch Ausbildung eines relativ kleinen Teils von Kristalldefekten in dem Diodenpufferbereich46 möglich, den elektrischen Widerstand des Diodenpufferbereich46 in einem solchen Maße zu erhöhen, dass der Fluss von Elektronen gemäß den Pfeilen102 und104 gehemmt wird. Durch Sicherstellung, dass ein kleiner Teil der Kristalldefekte als solche ausgebildet werden, ist es möglich, den Anstieg des An-Widerstandes der Diode aufgrund der Ausbildung von Kristalldefekten zu hemmen. Darüber hinaus ist es möglich, einen Anstieg des Leckstromes in der Diode aufgrund der Ausbildung von Kristalldefekten zu hemmen. Da eine kleine Menge von Kristalldefekten ausgebildet wird, kann darüber hinaus der Schritt der Ausbildung der Kristalldefekte in kurzer Zeit durchgeführt werden, und somit kann die Halbleitervorrichtung10 effizient hergestellt werden. Darüber hinaus ist der Spitzenwert C1 der Kristalldefektkonzentration gemäß2 bevorzugt in dem Bereich60 angeordnet. Wenn der Spitzenwert C1 der Kristalldefektkonzentration als solches in dem Bereich60 in dem Diodenpufferbereich46 bereitgestellt ist, weist der Bereich60 eine hohe n-Dotierstoffkonzentration auf, und, auch falls die Position des Spitzenwertes C1 in dem Bereich60 etwas geändert wird, unterscheidet sich der Effekt der Begrenzung des Rücksprungs nicht so sehr. Dementsprechend können die Charakteristiken der Halbleitervorrichtung10 bei einer Massenproduktion von Halbleitervorrichtungen10 stabil gehalten werden. - Darüber hinaus ist bei jedem der vorgenannten Ausführungsbeispiele der Spitzenwert N1 der n-Dotierstoffkonzentration in dem Kathodenbereich
48 an der Position der unteren Oberfläche des Halbleitersubstrates12 gemäß2 angeordnet. Jedoch kann gemäß12 der Spitzenwert N1 an einer Position innerhalb des Kathodenbereiches48 angeordnet sein. - Darüber hinaus ist bei der Halbleitervorrichtung bei jedem der vorgenannten Ausführungsbeispiele der IGBT-Pufferbereich
28 bereitgestellt. Jedoch kann der IGBT-Pufferbereich28 nicht bereitgestellt sein. Das bedeutet, der Kollektorbereich30 kann mit dem IGBT-Driftbereich26 in Kontakt stehen. - Darüber hinaus wirkt bei jedem der vorgenannten Ausführungsbeispiele die einzelne obere Elektrode
14 als Emitterelektrode des IGBT und als Anodenelektrode der Diode. Jedoch können die Emitterelektrode des IGBT und die Anodenelektrode der Diode getrennt voneinander auf der oberen Oberfläche des Halbleitersubstrates12 bereitgestellt sein. - Die Ausführungsbeispiele wurden vorstehend ausführlich beschrieben. Jedoch sind diese nur Beispiele und begrenzen nicht die Patentansprüche. Die in den Patentansprüchen beschriebene Technologie umfasst verschiedene Abwandlungen und Änderungen der konkreten, vorstehend vertretenen Beispiele. Die in der vorliegenden Beschreibung oder Zeichnung erklärten technischen Elemente üben eigenständig oder in Kombinationen technischen Nutzen aus, und die Kombinationen sind nicht auf die in den Patentansprüchen beschriebenen begrenzt. Darüber hinaus verwirklicht die in der vorliegenden Beschreibung oder Zeichnung ausgeführte Technologie eine Vielzahl von Wirkungen gleichzeitig und weist aufgrund der Verwirklichung einer solchen Wirkung technischen Nutzen auf.
Claims (4)
- Halbleitervorrichtung, mit einem Halbleitersubstrat, das einen IGBT-Bereich und einen Diodenbereich umfasst, einer Emitterelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrates in dem IGBT-Bereich bereitgestellt ist, einer Anodenelektrode, die auf der vorderen Oberfläche des Halbleitersubstrates in dem Diodenbereich bereitgestellt ist, und einer rückseitigen Elektrode, die auf einer rückseitigen Oberfläche des Halbleitersubstrates bereitgestellt ist, wobei der IGBT-Bereich umfasst: einen Emitterbereich vom n-Typ, der mit der Emitterelektrode in Kontakt steht; einen Körperbereich vom p-Typ, der mit der Emitterelektrode in Kontakt steht; einen IGBT-Driftbereich vom n-Typ, der von dem Emitterbereich durch den Körperbereich getrennt ist; einen Kollektorbereich vom p-Typ, der von dem Körperbereich durch den IGBT-Driftbereich getrennt ist, und mit der rückseitigen Elektrode in Kontakt steht; eine Gateisolationsschicht, die mit dem Körperbereich in Kontakt steht; und eine Gateelektrode, die dem Körperbereich über die Gateisolationsschicht zugewandt ist, der Diodenbereich umfasst: einen Anodenbereich vom p-Typ, der mit der Anodenelektrode in Kontakt steht; einen Diodendriftbereich vom n-Typ, der an den Anodenbereich auf einer Seite der rückseitigen Oberfläche angrenzt, und mit dem IGBT-Driftbereich verbunden ist; einen Pufferbereich vom n-Typ, der an den Diodendriftbereich auf der Seite der rückseitigen Oberfläche angrenzt; und einen Kathodenbereich vom n-Typ, der an den Pufferbereich auf der Seite der rückseitigen Oberfläche angrenzt, und mit der rückseitigen Elektrode in Kontakt steht, in einer Darstellung der n-Dotierstoffkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ein lokaler Minimalwert der n-Dotierstoffkonzentration an einer Grenze zwischen dem Kathodenbereich und dem Pufferbereich angeordnet ist, und ein lokaler Maximalwert der n-Dotierstoffkonzentration in dem Pufferbereich angeordnet ist, ein Spitzenwert der n-Dotierstoffkonzentration in dem Kathodenbereich und der lokale Maximalwert höher als die n-Dotierstoffkonzentration in dem Diodendriftbereich sind, zumindest einer von dem Pufferbereich und dem Kathodenbereich einen Kristalldefektbereich aufweist, bei dem Kristalldefekte in einer höheren Konzentration als in einem Bereich um den Kristalldefektbereich verteilt sind, und ein Spitzenwert einer Kristalldefektkonzentration in der Darstellung der Kristalldefektkonzentrationsverteilung entlang der Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche in einem Bereich auf der Seite der rückseitigen Oberfläche hinsichtlich einer spezifischen Position mit der n-Dotierstoffkonzentration, die eine Hälfte des lokalen Maximalwertes ist, angeordnet ist, wobei die spezifische Position auf einer Seite der vorderen Oberflächenseite hinsichtlich einer Position des lokalen Maximalwertes angeordnet ist.
- Halbleitervorrichtung nach Anspruch 1, wobei der Spitzenwert der Kristalldefektkonzentration in dem Pufferbereich angeordnet ist.
- Halbleitervorrichtung nach Anspruch 2, wobei der Spitzenwert der Kristalldefektkonzentration in einem Bereich mit einer n-Dotierstoffkonzentration, die höher als eine Hälfte des lokalen Maximalwertes ist, angeordnet ist.
- Herstellungsverfahren für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Verfahren einen Schritt zur Implantierung von geladenen Teilchen in das Halbleitersubstrat zur Ausbildung eines Kristalldefektbereiches umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-092438 | 2014-04-28 | ||
JP2014092438A JP6181597B2 (ja) | 2014-04-28 | 2014-04-28 | 半導体装置及び半導体装置の製造方法 |
PCT/JP2015/055954 WO2015166703A1 (ja) | 2014-04-28 | 2015-02-27 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112015002028T5 true DE112015002028T5 (de) | 2017-03-02 |
DE112015002028B4 DE112015002028B4 (de) | 2020-06-18 |
Family
ID=54358444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112015002028.4T Active DE112015002028B4 (de) | 2014-04-28 | 2015-02-27 | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US9620499B2 (de) |
JP (1) | JP6181597B2 (de) |
CN (1) | CN106463529B (de) |
DE (1) | DE112015002028B4 (de) |
WO (1) | WO2015166703A1 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016051970A1 (ja) * | 2014-09-30 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6288315B2 (ja) * | 2015-02-09 | 2018-03-07 | 三菱電機株式会社 | 半導体装置 |
US9960269B2 (en) * | 2016-02-02 | 2018-05-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
DE112017000064T5 (de) | 2016-02-23 | 2018-03-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
JP6698487B2 (ja) | 2016-09-26 | 2020-05-27 | 三菱電機株式会社 | 半導体装置 |
JP6547724B2 (ja) * | 2016-11-15 | 2019-07-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US10840365B2 (en) * | 2016-12-09 | 2020-11-17 | Kyushu Institute Of Technology | Insulated gate bipolar transistor device, manufacturing method for semiconductor device, and manufacturing method for insulated gate bipolar transistor device |
JP6666292B2 (ja) * | 2017-03-22 | 2020-03-13 | トヨタ自動車株式会社 | 半導体装置 |
JP6804379B2 (ja) | 2017-04-24 | 2020-12-23 | 三菱電機株式会社 | 半導体装置 |
JP6747593B2 (ja) * | 2017-07-14 | 2020-08-26 | 富士電機株式会社 | 半導体装置 |
JP6733829B2 (ja) | 2017-11-15 | 2020-08-05 | 富士電機株式会社 | 半導体装置 |
JP6784337B2 (ja) * | 2017-11-16 | 2020-11-11 | 富士電機株式会社 | 半導体装置 |
WO2019116748A1 (ja) * | 2017-12-14 | 2019-06-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP7114901B2 (ja) * | 2018-01-11 | 2022-08-09 | 株式会社デンソー | 半導体装置 |
JP2019160877A (ja) * | 2018-03-08 | 2019-09-19 | トヨタ自動車株式会社 | 半導体装置 |
CN111954926B (zh) * | 2018-04-11 | 2024-04-30 | 三菱电机株式会社 | 半导体装置、半导体晶片及半导体装置的制造方法 |
US10636898B2 (en) | 2018-08-15 | 2020-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10651281B1 (en) * | 2018-12-03 | 2020-05-12 | Globalfoundries Inc. | Substrates with self-aligned buried dielectric and polycrystalline layers |
CN109728085B (zh) * | 2018-12-29 | 2021-10-22 | 安建科技(深圳)有限公司 | 一种逆导型绝缘栅双极性晶体管 |
JP7241656B2 (ja) * | 2019-09-25 | 2023-03-17 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
CN111900087B (zh) * | 2020-08-31 | 2022-09-20 | 华虹半导体(无锡)有限公司 | Igbt器件的制造方法 |
US20230163120A1 (en) * | 2021-11-19 | 2023-05-25 | Intel Corporation | Vertical diodes extending through support structures |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3282550B2 (ja) * | 1996-11-13 | 2002-05-13 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
JP4857520B2 (ja) | 2004-01-07 | 2012-01-18 | トヨタ自動車株式会社 | バイポーラ半導体装置及びその製造方法 |
JP2007184486A (ja) | 2006-01-10 | 2007-07-19 | Denso Corp | 半導体装置 |
JP5157201B2 (ja) | 2006-03-22 | 2013-03-06 | 株式会社デンソー | 半導体装置 |
JP4412344B2 (ja) * | 2007-04-03 | 2010-02-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5206541B2 (ja) * | 2008-04-01 | 2013-06-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
KR101335833B1 (ko) * | 2009-09-07 | 2013-12-03 | 도요타 지도샤(주) | 다이오드 영역과 igbt 영역을 갖는 반도체 기판을 구비하는 반도체 장치 |
WO2011030454A1 (ja) * | 2009-09-14 | 2011-03-17 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
JP5499692B2 (ja) | 2009-12-24 | 2014-05-21 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5190485B2 (ja) * | 2010-04-02 | 2013-04-24 | 株式会社豊田中央研究所 | 半導体装置 |
JP2012256628A (ja) * | 2011-06-07 | 2012-12-27 | Renesas Electronics Corp | Igbtおよびダイオード |
WO2012169022A1 (ja) * | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
CN103582936B (zh) * | 2011-06-09 | 2016-04-20 | 丰田自动车株式会社 | 半导体装置以及半导体装置的制造方法 |
JP2013074181A (ja) | 2011-09-28 | 2013-04-22 | Toyota Motor Corp | 半導体装置とその製造方法 |
DE112011105681B4 (de) * | 2011-09-28 | 2015-10-15 | Toyota Jidosha Kabushiki Kaisha | Verfahren zur Herstellung einer Halbleitervorrichtung |
US9397206B2 (en) * | 2011-11-09 | 2016-07-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
JP5895950B2 (ja) | 2014-01-20 | 2016-03-30 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-04-28 JP JP2014092438A patent/JP6181597B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-27 DE DE112015002028.4T patent/DE112015002028B4/de active Active
- 2015-02-27 CN CN201580023346.6A patent/CN106463529B/zh active Active
- 2015-02-27 US US15/119,420 patent/US9620499B2/en active Active
- 2015-02-27 WO PCT/JP2015/055954 patent/WO2015166703A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2015211149A (ja) | 2015-11-24 |
CN106463529A (zh) | 2017-02-22 |
WO2015166703A1 (ja) | 2015-11-05 |
CN106463529B (zh) | 2019-11-05 |
DE112015002028B4 (de) | 2020-06-18 |
JP6181597B2 (ja) | 2017-08-16 |
US20170069625A1 (en) | 2017-03-09 |
US9620499B2 (en) | 2017-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112015002028B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE112014005981B4 (de) | Halbleitereinrichtung | |
DE112013000677B4 (de) | Halbleitervorrichtung | |
DE102009028555B4 (de) | Transistor | |
DE112009005299B4 (de) | Halbleitervorrichtung | |
DE112009004065B4 (de) | Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs | |
DE112015001756B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate | |
DE112013006666B4 (de) | Halbleitereinrichtung | |
DE102015102756A1 (de) | Halbleitereinrichtung | |
DE102008000660A1 (de) | Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102011077841A1 (de) | Leistungshalbleitervorrichtung | |
DE102010039258A1 (de) | Transistorbauelement mit reduziertem Kurzschlussstrom | |
DE112010005271T5 (de) | Halbleitervorrichtungen | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102016103243A1 (de) | Halbleitereinrichtung und verfahren zum herstellten derselben | |
DE102015102569B4 (de) | Halbleiterbauelement | |
DE102017221950B4 (de) | Halbleitervorrichtung | |
DE102012211374B4 (de) | Halbleitergerät und Verfahren zu dessen Herstellung | |
DE102012224291A1 (de) | Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate | |
DE112013004146T5 (de) | Halbleitervorrichtung | |
DE112014005067T5 (de) | Halbleitereinrichtung und Verfahren zum Herstellen der Halbleitereinrichtung | |
DE102015107103A1 (de) | Bipolar-Transistor mit isolierter Gate-Elektrode | |
DE112012007200T5 (de) | Halbleitereinrichtung | |
DE102015120148A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement | |
DE102012113027A1 (de) | Schottky-Diode und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R081 | Change of applicant/patentee |
Owner name: DENSO CORPORATION, KARIYA-CITY, JP Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP |
|
R082 | Change of representative |
Representative=s name: TBK, DE |
|
R020 | Patent grant now final | ||
R084 | Declaration of willingness to licence |