DE102012113027A1 - Schottky-Diode und Verfahren zum Herstellen derselben - Google Patents

Schottky-Diode und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102012113027A1
DE102012113027A1 DE102012113027.2A DE102012113027A DE102012113027A1 DE 102012113027 A1 DE102012113027 A1 DE 102012113027A1 DE 102012113027 A DE102012113027 A DE 102012113027A DE 102012113027 A1 DE102012113027 A1 DE 102012113027A1
Authority
DE
Germany
Prior art keywords
region
epitaxial layer
type epitaxial
type
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012113027.2A
Other languages
English (en)
Inventor
Jong Seok Lee
Kyoung-Kook Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of DE102012113027A1 publication Critical patent/DE102012113027A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Schottky-Diode kann aufweisen: eine erste n–-leitende epitaktische Schicht (200), angeordnet auf einer ersten Oberfläche eines n+-leitenden Siliziumcarbid-Substrats (100); einen ersten p+-Bereich (210), angeordnet in der n–-leitenden epitaktischen Schicht (200); eine zweite n-leitende epitaktische Schicht (300), angeordnet auf der ersten n–-leitenden epitaktischen Schicht (200) und dem ersten p+-Bereich (210); ein zweiter p+-Bereich (310), angeordnet in der zweiten n-leitenden epitaktischen Schicht (300); eine Schottky-Elektrode (400), angeordnet auf der zweiten n-leitenden epitaktischen Schicht (300) und dem zweiten p+-Bereich (310); und eine ohmsche Elektrode (500), angeordnet auf einer zweiten Oberfläche des n+-leitenden Siliziumcarbid-Substrats (100), wobei der erste p+-Bereich (210) und der zweite p+-Bereich (310) miteinander in Kontakt sein können.

Description

  • Die vorliegende Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung 10-2012-0101967 , eingereicht am 14. September 2012. Der gesamte Inhalt dieser Anmeldung ist hier für alle Zwecke durch Bezugnahme aufgenommen.
  • Die vorliegende Erfindung betrifft eine Schottky-Diode (auch bezeichnet als Schottky-Barriere oder Schottky-Barriere-Diode), wobei die Schottky-Diode Siliziumcarbid aufweist (SiC), und ein Verfahren zum Herstellen einer solchen Schottky-Diode.
  • Eine Schottky-Diode nutzt einen Schottky-Kontakt, welcher ein Kontakt zwischen einem Metall und einem Halbleiter ist, im Gegensatz zu einer üblichen p-n-Diode ohne das Nutzen eines p-n-Übergangs, und weist eine schnelle Schaltcharakteristik auf, und hat eine Einschalt-Spannungscharakteristik, welche niedriger als die der p-n-Diode ist.
  • In einer allgemeinen Schottky-Diode wird eine Struktur des Schottky-Kontakts, in welcher ein p+-Bereich in einem unteren Ende eines Schottky-Kontakt-Bereichs gebildet ist, so dass eine Reduktionscharakteristik eines Leckstroms verbessert wird (oder der Leckstrom verringert wird), angewendet, so dass der Leckstrom gehemmt wird und eine Durchschlagspannung verbessert wird, mittels überlappender p-n-Dioden-Verarmungsschichten, welche verbreitert werden (oder einer überlappenden p-n-Dioden-Verarmungsschicht, welche verbreitert wird), wenn eine entgegengesetzte Spannung (oder eine Spannung in Sperrrichtung) angelegt wird.
  • Weil jedoch der p+-Bereich in dem Schottky-Kontakt-Bereich existiert, ergibt sich ein Problem insofern, dass ein Kontaktbereich einer Schottky-Elektrode und einer n–-Driftschicht, welche dazu dient, ein Strompfad in einer Vorwärtsrichtung (Durchlassrichtung) zu sein, verringert wird, so dass ein Widerstandswert vergrößert wird, und der An-Widerstand (oder der Widerstand im Betrieb) der Schottky-Diode vergrößert wird. Ferner ist eine Breite der Verarmungsschicht, welche den Leckstrom hemmt, nicht groß (oder nicht groß genug, da der p+-Bereich schwebt (floated), und somit eine Schwierigkeit während eines Prozesses insofern besteht, dass ein Abstand zwischen den p+-Bereichen verringert wird.
  • Die Informationen, die in diesem Abschnitt „Hintergrund der Erfindung” offenbart wurden, dienen nur dem besseren Verständnis des allgemeinen Hintergrundes der Erfindung und sollten nicht als Anerkenntnis oder irgendeine Form einer Andeutung verstanden werden, dass diese Informationen den Stand der Technik bilden, der von einem Fachmann auf diesem Gebiet bereits bekannt ist.
  • Verschiedene Aspekte der vorliegenden Erfindung sind darauf gerichtet, einen Schottky-Kontakt-Bereich zu maximieren, so dass der An-Widerstand (oder der Widerstand im Betrieb in Durchlassrichtung) reduziert wird, wenn eine Durchlassrichtungsspannung (eine Spannung die den Betrieb in Durchlassrichtung ermöglicht) an eine Schottky-Diode angelegt wird.
  • In einer exemplarischen Ausführungsform der vorliegenden Erfindung kann eine Schottky-Diode aufweisen: eine n–-Typ epitaktische Schicht, angeordnet auf einer ersten Oberfläche eines n+-Typ Siliziumcarbid-Substrats; einen ersten p+-Bereich, angeordnet in der n–-Typ epitaktischen Schicht; eine n-Typ epitaktische Schicht, angeordnet auf der ersten n–-Typ epitaktischen Schicht und dem ersten p+-Bereich; einen zweiten p+-Bereich, angeordnet in der n-Typ epitaktischen Schicht; eine Schottky-Elektrode, angeordnet auf der n-Typ epitaktischen Schicht und dem zweiten p+-Bereich; und eine ohmsche Elektrode, angeordnet auf einer zweiten Oberfläche des n+-Typ Siliziumcarbid-Substrats, wobei der erste p+-Bereich und der zweite p+-Bereich miteinander in Kontakt sind.
  • Der erste p+-Bereich kann in einer Gitterform auf einer Oberfläche der n–-Typ epitaktischen Schicht gebildet sein.
  • Der zweite p+-Bereich kann in einer viereckigen Form gebildet sein, so dass der zweite p+-Bereich einen Rand der n-Typ epitaktischen Schicht umgibt.
  • In einem anderen Aspekt der vorliegenden Erfindung kann ein Verfahren zum Herstellen einer Schottky-Diode aufweisen: das Bilden einer n–-Typ epitaktischen Schicht auf einer ersten Oberfläche eines n+-Typ Siliziumcarbid-Substrats; das Einbringen (Injizieren) von p+-Ionen in eine Oberfläche der n–-Typ epitaktischen Schicht, so dass ein erster p+-Bereich gebildet wird; das Bilden einer n-Typ epitaktischen Schicht auf der n–-Typ epitaktischen Schicht und dem ersten p+-Bereich; das Einbringen (Injizieren) von p+-Ionen in eine Oberfläche der n-Typ epitaktischen Schicht, so dass ein zweiter p+-Bereich gebildet wird; das Bilden einer Schottky-Elektrode auf der n-Typ epitaktischen Schicht und dem zweiten p+-Bereich; und das Bilden einer ohmschen Elektrode auf einer zweiten Oberfläche des n-Typ Siliziumcarbid-Substrats, wobei der erste p+-Bereich und der zweiter p+-Bereich miteinander in Kontakt sind.
  • Der erste p+-Bereich kann in einer Gitterform auf der Oberfläche der n–-Typ epitaktischen Schicht gebildet werden.
  • Der zweite p+-Bereich kann in einer viereckigen Form gebildet werden, so dass der zweite p+-Bereich einen Rand der n-Typ epitaktischen Schicht umgibt.
  • Die Verfahren und Vorrichtungen der vorgestellten Erfindung besitzen weitere Merkmale und Vorteile, die offensichtlich sind oder detaillierter in den entsprechenden hier einbezogenen Zeichnungen ausgeführt werden, sowie der anschließenden, detaillierten Beschreibung. Beides dient der Erklärung der grundlegenden Prinzipien der vorliegenden Erfindung.
  • 1 zeigt eine Querschnittsansicht einer Schottky-Diode gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine Draufsicht einer n–-Typ epitaktischen Schicht aus 1.
  • 3 zeigt eine Draufsicht einer n-Typ epitaktischen Schicht aus 1.
  • 4 bis 7 zeigen Ansichten, die sequenziell ein Verfahren zum Herstellen der Schottky-Diode, gemäß der exemplarischen Ausführungsform der vorliegenden Erfindung, veranschaulichen.
  • Es ist anzumerken, dass die beigefügten Zeichnungen nicht notwendigerweise maßstabsgetreu sind und eine etwas vereinfachte Darstellung der verschiedenen Merkmale zeigen, die die grundlegenden Prinzipien der Erfindung veranschaulichen. Die spezifischen Designmerkmale der vorliegenden Erfindung, die hierin offenbart werden, beispielsweise spezifische Abmaße, Orientierungen, Positionen, und Formen beinhaltend, werden teilweise von der jeweiligen beabsichtigten Anwendung und Nutzungsumgebung bestimmt.
  • In den Abbildungen beziehen sich die Bezugszeichen durchweg auf gleiche oder äquivalente Teile.
  • Im Folgenden werden detaillierte Hinweise zu verschiedenen Ausführungsformen der vorliegenden Erfindungen gegeben. Beispiele von denen sind in den begleitenden Zeichnungen dargestellt und nachfolgend beschrieben. Während die Erfindung(en) in Verbindung mit beispielhaften Ausführungsformen beschrieben wird, ist es so aufzufassen, dass die vorliegende Beschreibung nicht beabsichtigt, die Erfindung(en) auf diese beispielhaften Ausführungsformen zu beschränken. Ganz im Gegenteil beabsichtigt/beabsichtigen die Erfindung(en) nicht nur, die beispielhaften Ausführungsformen abzudecken, sondern auch verschiedene Alternativen, Modifikationen, Äquivalente und andere Ausführungsformen, die im Sinne der Erfindung(en) sind und innerhalb ihres Schutzbereichs liegen, wie er durch die Ansprüche bestimmt ist.
  • Exemplarische Ausführungsformen der vorliegenden Erfindung werden im Detail mit Bezug auf die beiliegenden Zeichnungen beschrieben. Jedoch ist die vorliegende Erfindung nicht auf die exemplarischen Ausführungsformen, welche hierin beschrieben werden, beschränkt, sondern können in anderen Formen ausgeführt werden. Die exemplarischen Ausführungsformen, welche hierin beschrieben werden, werden bereitgestellt, so dass der offenbarte Inhalt umfassend und vollständig und im Sinne der vorliegenden Erfindung von einem Fachmann ausreichend verstanden werden kann.
  • In den Zeichnungen sind die Dicke der Schichten und die Dicke der Bereiche übertrieben dargestellt, zum Zwecke der Übersichtlichkeit. Darüber hinaus kann, in dem Fall, dass erwähnt wird, dass eine Schicht „auf” einer anderen Schicht oder einem Substrat vorhanden ist, die Schicht direkt auf der anderen Schicht oder direkt auf dem Substrat gebildet werden, oder es kann eine dritte Schicht (oder mehrere Schichten) dazwischen eingefügt werden. Gleiche Bezugszeichen bezeichnen gleiche Bauelemente über die gesamte Beschreibung hinweg.
  • In 1 zeigt eine Querschnittsansicht einer Schottky-Diode gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung, 2 zeigt eine Draufsicht einer n–-Typ (n–-leitenden) epitaktischen Schicht aus 1 und 3 zeigt eine Draufsicht einer n-Typ (n-leitenden) epitaktischen Schicht aus 1.
  • Mit Bezug auf die 1 bis 3 sind in einer Schottky-Diode, gemäß der vorliegenden exemplarischen Ausführungsform, eine n–-Typ (n–-leitende) epitaktische Schicht 200, eine n-Typ (n-leitende) epitaktische Schicht 300 und eine Schottky-Elektrode 400 sequenziell (nacheinander, oder in Reihe) auf eine erste Oberfläche eines n+-Typ (n+-leitenden) Siliziumcarbid-Substrats 100 laminiert (geschichtet), und eine ohmsche Elektrode 500 ist auf eine zweite Oberfläche des n+-Typs (n+-leitenden) Siliziumcarbid-Substrats 100 laminiert (geschichtet).
  • Ein erster p+-Bereich 210, in welchem p+-Ionen eingebracht (injiziert) sind (oder werden), wird in der n–-Typ epitaktischen Schicht 200 gebildet, und ein zweiter p+-Bereich 310, in welchem p+-Ionen eingebracht sind oder werden, wird in der n-Typ epitaktischen Schicht 300 gebildet.
  • Der erste p+-Bereich 210 wird in einer Gitter-Form auf einer Oberfläche der n–-Typ epitaktischen Schicht 200 gebildet. Der zweite p+-Bereich 310 wird in einer viereckigen Form gebildet, wobei der zweite p+-Bereich 310 einen Rand (oder eine Kante) der n-Typ epitaktischen Schicht 300 umgibt, und in Kontakt mit dem ersten p+-Bereich 210 ist.
  • Wie zuvor beschrieben wurde, wird eine Sperrspannung (Spannung in Sperrrichtung der Diode) an einen Kontaktbereich des ersten p+-Bereichs 210 und an die n–-Typ epitaktische Schicht 200 angelegt, wenn die Sperrspannung angelegt wird, weil der erste p+-Bereich 210 und der zweite p+-Bereich 310 in Kontakt miteinander sind, so dass diese elektrisch verbunden sind, und daher wird eine Verarmungsschicht gebildet, die breiter als ein bekanntes Material (oder breiter als in bekannter Weise) ist, so dass der Leckstrom weitgehend verringert wird.
  • Ferner kann der erste p+-Bereich 210 auf der Oberfläche der n–-Typ epitaktischen Schicht 200 gebildet werden, und der zweite p+-Bereich 310, der in Kontakt mit dem ersten p+-Bereich 210 ist, kann an einer Kante (oder an einem Rand) der n-Typ epitaktischen Schicht 300 gebildet werden, so dass eine Schottky-Kontakt-Fläche (oder ein Schottky-Kontakt-Bereich) vergrößert wird, und somit der An-Widerstand (oder der Widerstand während des Betriebs in Durchlassrichtung) reduziert (verringert) wird, wenn die Durchlassrichtungsspannung (die Spannung die den Betrieb in Durchlassrichtung ermöglicht) angelegt wird.
  • Mit Bezug auf die 4 bis 7 und auf 1, wird ein Verfahren zum Herstellen des Halbleiterbauelements, gemäß der exemplarischen Ausführungsform der vorliegenden Erfindung, im Detail beschrieben.
  • Die 4 bis 7 zeigen Ansichten, die sequenziell ein Verfahren zum Herstellen der Schottky Diode, gemäß der exemplarischen Ausführungsform der vorliegenden Erfindung, veranschaulichen.
  • Wie in 4 veranschaulicht ist, wird das n+-Typ (n+-leitende) Siliziumcarbid-Substrat 100 bereitgestellt, und die n–-Typ epitaktische Schicht 200 wird auf einer ersten Oberfläche des n+-Typ Siliziumcarbid-Substrats 100 mittels eines epitaktischen Wachstums gebildet.
  • Anschließend, wie in 5 veranschaulicht ist, wird der erste p+-Bereich 210 mittels Einbringens (Injizierens) von p+-Ionen in einen Bereich der Oberfläche der n–-Typ epitaktischen Schicht 200 gebildet. Der erste p+-Bereich 210 wird in einer Gitter-Form auf der Oberfläche der n–-Typ epitaktischen Schicht 200 gebildet.
  • Anschließend, wie in 6 veranschaulicht ist, wird die n-Typ epitaktische Schicht 300 auf der n–-Typ epitaktischen Schicht 200 und dem ersten p+-Bereich 210 mittels des (oder eines) epitaktischen Wachstums gebildet
  • Anschließend, wie in 7 veranschaulicht ist, wird der zweite p+-Bereich 310 mittels Einbringens (Injizierens) von p+-Ionen in einen Bereich der Oberfläche der n-Typ epitaktischen Schicht 300 gebildet (z. B. kann die n-Typ epitaktische Schicht mit p+-Ionen gegendotiert werden). Der zweite p+-Bereich 310 wird in einer viereckigen Form gebildet, wobei der zweite p+-Bereich 310 einen Rand (oder eine Kante) der n-Typ epitaktischen Schicht 300 umgibt. Der zweite p+-Bereich 310 ist in (körperlichem und/oder elektrischem) Kontakt mit dem ersten p+-Bereich 210.
  • Anschließend, wie in 1 veranschaulicht ist, wird eine Schottky-Elektrode 400 auf der n-Typ epitaktischen Schicht 300 und dem zweiten p+-Bereich 310 gebildet, und eine ohmsche Elektrode wird auf der zweiten Oberfläche des n+-Typ Siliziumcarbid-Substrats 100 gebildet.
  • Zur Vereinfachung der Erläuterung und genauen Definition der beigefügten Ansprüche werden die Begriffe „oben”, „unten”, „vorn”, „hinten”, „innen”, „außen” usw. verwendet, um die Merkmale der beispielhaften Ausführungsformen in Bezug auf deren Positionen in den Figuren zu beschreiben.
  • Die vorangehenden Beschreibungen der spezifischen Ausführungsformen der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung und der Beschreibung erläutert. Sie sollen nicht abschließend sein oder die Erfindung auf die offenbarten spezifischen Formen beschränken. Offensichtlich sind viele Modifikationen und Variationen im Sinne der vorangehenden Ausführungen möglich. Die Ausführungsbeispiele wurden ausgewählt und beschrieben, um bestimmte Prinzipien der Erfindung und deren praktische Anwendung zu erklären, um dem Fachmann die Herstellung und Nutzung verschiedener Ausführungsbeispiele der vorliegenden Erfindung zu ermöglichen, sowie verschiedene Alternativen und Modifikationen derselben. Es ist beabsichtigt, den Schutzbereich der Erfindung durch die beigefügten Ansprüche und deren Äquivalente zu bestimmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2012-0101967 [0001]

Claims (6)

  1. Schottky-Diode aufweisend: • eine n–-Typ epitaktische Schicht (200), angeordnet auf einer ersten Oberfläche eines n+-Typ Siliziumcarbid-Substrats (100); • einen ersten p+-Bereich (210), angeordnet in der n–-Typ epitaktischen Schicht (200); • eine n-Typ epitaktische Schicht (300), angeordnet auf der ersten n–-Typ epitaktischen Schicht (200) und dem ersten p+-Bereich (210); • einen zweiter p+-Bereich (310), angeordnet in der n-Typ epitaktischen Schicht (300); • eine Schottky-Elektrode (400), angeordnet auf der n-Typ epitaktischen Schicht (300) und dem zweiten p+-Bereich (310); und • eine ohmsche Elektrode (500), angeordnet auf einer zweiten Oberfläche des n+-Typ Siliziumcarbid-Substrats (100); • wobei der erste p+-Bereich (210) und der zweite p+-Bereich (310) miteinander in Kontakt sind.
  2. Schottky-Diode gemäß Anspruch 1, wobei der erste p+-Bereich (210) in einer Gitterform auf einer Oberfläche der n–-Typ epitaktischen Schicht (200) gebildet ist.
  3. Schottky-Diode gemäß einem der Ansprüche 1 oder 2, wobei der zweite p+-Bereich (310) in einer viereckigen Form gebildet ist, so dass der zweite p+-Bereich (310) einen Rand der n-Typ epitaktischen Schicht (300) umgibt.
  4. Verfahren zum Herstellen einer Schottky-Diode, aufweisend: • Bilden einer n–-Typ epitaktischen Schicht (200) auf einer ersten Oberfläche eines n+-Typ Siliziumcarbid-Substrats (100); • Injizieren von p+-Ionen in eine Oberfläche der n–-Typ epitaktischen Schicht (200), so dass ein erster p+-Bereich (210) gebildet wird; • Bilden einer n-Typ epitaktischen Schicht (300) auf der n–-Typ epitaktischen Schicht (200) und dem ersten p+-Bereich (210); • Injizieren von p+-Ionen in eine Oberfläche der n-Typ epitaktischen Schicht (300), so dass ein zweiter p+-Bereich (310) gebildet wird; • Bilden einer Schottky-Elektrode (400) auf der n-Typ epitaktischen Schicht (300) und dem zweiten p+-Bereich (310); und • Bilden einer ohmschen Elektrode (500) auf einer zweiten Oberfläche des n-Typ Siliziumcarbid-Substrats (100), • wobei der erste p+-Bereich (210) und der zweiter p+-Bereich (310) miteinander in Kontakt sind.
  5. Verfahren zum Herstellen der Schottky-Diode gemäß Anspruch 4, wobei der erste p+-Bereich (210) in einer Gitterform auf der Oberfläche der n–-Typ epitaktischen Schicht (200) gebildet wird.
  6. Verfahren zum Herstellen der Schottky-Diode gemäß einem der Ansprüche 4 oder 5, wobei der zweite p+-Bereich (310) in einer viereckigen Form gebildet wird, die einen Rand der n-Typ epitaktischen Schicht (300) umgibt.
DE102012113027.2A 2012-09-14 2012-12-21 Schottky-Diode und Verfahren zum Herstellen derselben Ceased DE102012113027A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0101967 2012-09-14
KR1020120101967A KR101416361B1 (ko) 2012-09-14 2012-09-14 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102012113027A1 true DE102012113027A1 (de) 2014-03-20

Family

ID=50181574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012113027.2A Ceased DE102012113027A1 (de) 2012-09-14 2012-12-21 Schottky-Diode und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US9099378B2 (de)
JP (1) JP2014060376A (de)
KR (1) KR101416361B1 (de)
CN (1) CN103681883A (de)
DE (1) DE102012113027A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101518905B1 (ko) 2013-12-30 2015-05-11 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN104576762B (zh) * 2014-12-25 2018-08-28 株洲南车时代电气股份有限公司 肖特基势垒二极管及其制造方法
JP7098906B2 (ja) * 2017-10-11 2022-07-12 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
CN113937168A (zh) * 2020-07-13 2022-01-14 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法
CN112687750B (zh) * 2020-12-10 2022-03-18 复旦大学 一种半浮空结构的SiC SBD器件及其制备方法
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120101967A (ko) 2011-10-21 2012-09-17 이성호 전압변동을 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
JP3297087B2 (ja) 1992-09-25 2002-07-02 株式会社東芝 高耐圧半導体装置
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JPH11330498A (ja) * 1998-05-07 1999-11-30 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4396724B2 (ja) 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120101967A (ko) 2011-10-21 2012-09-17 이성호 전압변동을 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치

Also Published As

Publication number Publication date
KR20140035594A (ko) 2014-03-24
CN103681883A (zh) 2014-03-26
KR101416361B1 (ko) 2014-08-06
US20140077225A1 (en) 2014-03-20
US9099378B2 (en) 2015-08-04
JP2014060376A (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
DE102012113027A1 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE112014005981B4 (de) Halbleitereinrichtung
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102015121516A1 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112009004065T5 (de) HALBLEITEREINRICHTUNG MIT EINEM HALBLEITERSUBSTRAT EINSCHLIEßLICHEINEM DIODENBEREICH UND EINEM IGBT BEREICH
DE102016105041A1 (de) Diode und Verfahren zum Herstellen einer Diode
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112011104631T5 (de) Halbleitervorrichtung
DE102014218007A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009016680A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017216923A1 (de) Halbleitervorrichtung
DE102013224856B4 (de) Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112015001756T5 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102013019851A1 (de) Schottky-Diode mit reduzierter Flussspannung
DE102017216930A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung der Halbleitervorrichtung
DE102017221950A1 (de) Halbleitervorrichtung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode
DE102016224697A1 (de) Schottky-Diode und Verfahren zur Herstellung derselben
DE102013114807A1 (de) Schottky-barrieren-diode und verfahren zum herstellen einer schottky-barrieren-diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final