DE112011104631T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112011104631T5
DE112011104631T5 DE112011104631T DE112011104631T DE112011104631T5 DE 112011104631 T5 DE112011104631 T5 DE 112011104631T5 DE 112011104631 T DE112011104631 T DE 112011104631T DE 112011104631 T DE112011104631 T DE 112011104631T DE 112011104631 T5 DE112011104631 T5 DE 112011104631T5
Authority
DE
Germany
Prior art keywords
layer
type
contact
semiconductor
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011104631T
Other languages
English (en)
Other versions
DE112011104631B4 (de
Inventor
Kenichi Ohtsuka
Hiroshi Watanabe
Naoki Yutani
Yoshiyuki Nakaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112011104631T5 publication Critical patent/DE112011104631T5/de
Application granted granted Critical
Publication of DE112011104631B4 publication Critical patent/DE112011104631B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung anzugeben, die einen Leckstrom und einen Einschaltwiderstand verringern kann, und mit der beim Schalten ein Betrieb mit hoher Geschwindigkeit möglich ist. Gemäß der vorliegenden Erfindung wird eine Halbleitervorrichtung angegeben, die eine Zellenanordnung (Cell-Array) aufweist, in welcher normale Zellen (6) angeordnet sind, und in welcher Kontaktzellen (7) verstreut um die Anordnung von normalen Zellen (6) herum angeordnet sind. Die Halbleitervorrichtung weist folgendes auf: eine Halbleiterschicht (2) vom n–-Typ, die auf einem Halbleitersubstrat (1) vom n+-Typ ausgebildet ist; eine eingebettete Schicht (5) vom p-Typ, die innerhalb der Halbleiterschicht (2) vom n–-Typ eingebettet ist; und eine Oberflächenschicht (4) vom p-Typ, die in dem mittleren Bereich einer jeden der normalen Zellen (6) und der Kontaktzellen (7) angeordnet ist. In der Kontaktzelle (7) steht die eingebettete Schicht (5) vom p-Typ mit der Oberflächenschicht (4) vom p-Typ in Kontakt. Die Halbleitervorrichtung weist ferner folgendes auf: eine Kontaktschicht (8) vom p+-Typ, die auf der Oberflächenschicht (4) vom p-Typ der Kontaktzelle (7) ausgebildet ist; und eine Anodenelektrode (3), die auf der Halbleiterschicht (2) vom n–-Typ vorgesehen ist. Die Anodenelektrode (3) bildet einen Schottky-Übergang mit der Halbleiterschicht (2) vom n–-Typ, und sie bildet einen ohmschen Übergang mit der Kontaktschicht (8) vom p+-Typ. Die eingebettete Schicht (5) vom p-Typ und die Anodenelektrode (3) sind miteinander mittels der Oberflächenschicht (4) vom p-Typ und der Kontaktschicht (8) vom p+-Typ verbunden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine Schottky-Diode.
  • Stand der Technik
  • Eine Schottky-Diode (SBD; Schottky Barrier Diode) stellt eine Halbleitervorrichtung und genauer gesagt ein unipolares Bauteil dar, und sie ist daher zum Schalten mit hoher Geschwindigkeit geeignet. Außerdem zeigt sie beim Betrieb mit hoher Geschwindigkeit nur kleine Verluste, da sie ein Bauteil mit niedriger Durchlassspannung darstellt, das durch Verwendung eines Metalls erhalten wird, dessen Sperrschichthöhe im Verhältnis zu einer Halbleiter-Grenzfläche klein ist.
  • Es wurde in den vergangenen Jahren erwartet, dass man unter Ausnutzung der oben aufgeführten Eigenschaften eine Schottky-Diode aus Siliziumkarbid (SiC) als eine Halbleitervorrichtung mit einer hohen Durchbruchspannung erhält, die zum Schalten mit hoher Geschwindigkeit bei kleinen Verlusten geeignet ist.
  • Versuche, die Sperrschichthöhe zu verringern, indem beispielsweise die Dicke einer epitaxialen Schicht verringert wird oder eine epi-Konzentration erhöht wird, um die Durchlassspannung noch weiter herabzusetzen, bewirkten jedoch in unerwünschter Weise, dass der Leckstrom ansteigt, der dann auftritt, wenn eine Sperrspannung angelegt wird. Um dieses Problem zu lösen, wurde eine Schottky-Diode vorgeschlagen, in welcher ein p-n-Übergang zum Verringern des Leckstroms verwendet wird.
  • Eine Schottky-Diode dieser Art ist im Patentdokument 1 offenbart, wobei zum Verhindern des Anstiegs der Durchlassspannung eine eingebettete Schicht vom p-Typ innerhalb einer Halbleiterschicht vom n–-Typ vorgesehen ist, und wobei ein p-n-Übergang, der auf einer Oberfläche ausgebildet ist, zur Hälfte in die Halbleiterschicht vom n–-Typ eingebettet ist, um die Fläche des Schottky-Übergangs zu vergrößern.
  • Das Patentdokument 2 offenbart eine Schottky-Diode, bei welcher eine Oberfläche einer Halbleiterschicht, die epitaxial ausgebildet worden ist, keinen darin ausgebildeten p-n-Übergangsbereich aufweist. Außerdem ist eine eingebettete Schicht vom p-Typ in der Draufsicht in einem streifenartigen oder gitterartigen Muster ausgebildet, so dass ein Teil der eingebetteten Schicht vom p-Typ einen ohmschen Kontakt mit einer Anodenelektrode mittels eines Verbindungsleiters darstellt.
  • In den oben aufgeführten Patentdokumenten 1 und 2 ist der p-n-Übergang in der Schottky-Diode uneinheitlich, um dadurch den Leckstrom zu verringern und um außerdem einen Anstieg der Durchlassspannung zu unterbinden, der durch die Verringerung der Fläche des Schottky-Übergangs hervorgerufen wird.
  • Literatur zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2000-294 804 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2010-40 857 A
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Bei der im Patentdokument 1 offenbarten Schottky-Diode hat ein Bereich, der zwischen der Oberflächenschicht vom p-Typ und der eingebetteten Schicht vom p-Typ eingefügt ist, eine sehr kleine Breite. Dies verursacht ein Problem dahingehend, dass der Durchlasswiderstand ansteigt.
  • Da die eingebettete Schicht vom p-Typ mit der Anodenelektrode mittels einer Kontaktschicht vom p-Typ verbunden ist, steigt außerdem der Widerstand zu einem in einem mittleren Bereich der Schottky-Diode liegenden Teil der eingebetteten Schicht vom p-Typ an, der von einem Anschlussbereich beabstandet ist. Dies verursacht ein Problem dahingehend, dass ein Betrieb mit hoher Geschwindigkeit beim Schalten nicht möglich ist.
  • Bei der im Patentdokument 2 offenbarten Schottky-Diode ist ein Teil der eingebetteten Schicht vom p-Typ ein mittels des Verbindungsleiters hergestellter ohmscher Kontakt mit der Anodenelektrode. Wenn hierbei die Breite der eingebetteten Schicht vom p-Typ abnimmt, verringert sich auch die Breite des Verbindungsleiters. Dementsprechend vergrößert sich der Kontaktwiderstand zwischen dem Verbindungsleiter und der eingebetteten Schicht vom p-Typ. Im Ergebnis ergibt sich ein Problem dahingehend, dass ein Betrieb mit hoher Geschwindigkeit zum Schaltzeitpunkt nicht möglich ist.
  • Die vorliegende Erfindung wurde konzipiert, um die oben aufgeführten Probleme zu lösen, und es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung anzugeben, die den Leckstrom und den Durchlasswiderstand verringern kann und mit der beim Schalten ein Betrieb mit hoher Geschwindigkeit möglich ist.
  • Lösung der Probleme
  • Die vorliegende Erfindung gibt eine Halbleitervorrichtung an, die eine Zellenanordnung aufweist, wobei erste Zellen angeordnet sind und zweite Zellen verstreut um die Anordnung von ersten Zellen herum angeordnet sind. Die Halbleitervorrichtung weist folgendes auf:
    eine Halbleiterschicht von einem ersten Leitfähigkeitstyp, wobei die Halbleiterschicht epitaxial auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp ausgebildet ist;
    eine eingebettete Schicht, die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die eingebettete Schicht innerhalb der Halbleiterschicht eingebettet ist, und wobei die eingebettete Schicht in einem peripheren Bereich der ersten Zelle vorgesehen ist und überall im gesamten Bereich der zweiten Zelle vorgesehen ist;
    mindestens einen der folgenden Bestandteile:
    eine erste Oberflächenschicht, die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, und eine Kontaktschicht, die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, wobei die erste Oberflächenschicht in einem mittleren Bereich der zweiten Zelle auf einer Oberfläche der Halbleiterschicht ausgebildet ist, und wobei die Kontaktschicht in einem mittleren Bereich der zweiten Zelle auf einer Oberfläche der Halbleiterschicht ausgebildet ist; und
    eine zweite Oberflächenschicht, die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die zweite Oberflächenschicht in einem mittleren Bereich der ersten Zelle auf der Oberfläche der Halbleiterschicht ausgebildet ist.
  • In der zweiten Zelle ist die eingebettete Schicht mit zumindest einer dieser Schichten, also erster Oberflächenschicht und Kontaktschicht, kontaktiert. Die Halbleitervorrichtung weist des weiteren eine Anodenelektrode auf, die einen Schottky-Übergang mit der Halbleiterschicht bildet und einen ohmschen Übergang mit zumindest einer von erster Oberflächenschicht und Kontaktschicht bildet. Die eingebettete Schicht und die Anodenelektrode sind miteinander mittels zumindest einer von erster Oberflächenschicht und Kontaktschicht verbunden.
  • Wirkung der Erfindung
  • Die vorliegende Erfindung gibt eine Halbleitervorrichtung an, die eine Zellenanordnung aufweist, wobei erste Zellen angeordnet sind und zweite Zellen verstreut um die Anordnung von ersten Zellen herum angeordnet sind. Die Halbleitervorrichtung weist folgendes auf:
    eine Halbleiterschicht von einem ersten Leitfähigkeitstyp, wobei die Halbleiterschicht epitaxial auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp ausgebildet ist;
    eine eingebettete Schicht, die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die eingebettete Schicht innerhalb der Halbleiterschicht eingebettet ist, und wobei die eingebettete Schicht in einem peripheren Bereich der ersten Zelle vorgesehen ist und überall im gesamten Bereich der zweiten Zelle vorgesehen ist;
    mindestens einen der folgenden Bestandteile:
    eine erste Oberflächenschicht, die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, und eine Kontaktschicht, die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, wobei die erste Oberflächenschicht in einem mittleren Bereich der zweiten Zelle auf einer Oberfläche der Halbleiterschicht ausgebildet ist, und wobei die Kontaktschicht in einem mittleren Bereich der zweiten Zelle auf einer Oberfläche der Halbleiterschicht ausgebildet ist; und
    eine zweite Oberflächenschicht, die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die zweite Oberflächenschicht in einem mittleren Bereich der ersten Zelle auf der Oberfläche der Halbleiterschicht ausgebildet ist.
  • In der zweiten Zelle ist die eingebettete Schicht mit zumindest einer dieser Schichten, also erster Oberflächenschicht und Kontaktschicht, kontaktiert. Die Halbleitervorrichtung weist des weiteren eine Anodenelektrode auf, die einen Schottky-Übergang mit der Halbleiterschicht bildet und einen ohmschen Übergang mit zumindest einer von erster Oberflächenschicht und Kontaktschicht bildet. Die eingebettete Schicht und die Anodenelektrode sind miteinander mittels zumindest einer von erster Oberflächenschicht und Kontaktschicht verbunden.
  • Hierdurch kann folgendes erreicht werden: eine Verringerung des Leckstroms infolge der Verringerung der Stärke des elektrischen Feldes, eine Verringerung des Durchlasswiderstands infolge der Vergrößerung des Strompfades, sowie ein Betrieb mit hoher Geschwindigkeit beim Schalten, was sich dadurch ergibt, dass die Zeit verringert wird, welche benötigt wird, bis eine Verarmungsschicht verschwindet.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung noch deutlicher hervor, wenn diese im Zusammenhang mit den Zeichnungen betrachtet werden.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • 2 eine Querschnittsansicht, die einen Teil einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 3 eine Querschnittsansicht, die einen Teil der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 4 eine Querschnittsansicht, die einen Teil der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 5 eine Querschnittsansicht, die einen Teil der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 6 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während eines Herstellungsprozesses zeigen.
  • 7 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigen.
  • 8 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigen.
  • 9 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigen.
  • 10 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigen.
  • 11 Querschnittsansichten, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigen.
  • 12 eine Draufsicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 13 eine Draufsicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 14 eine Draufsicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 15 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zugrundeliegenden Technologie zeigt.
  • 16 eine Querschnittsansicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 17 eine Querschnittsansicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 18 eine Querschnittsansicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • 19 eine Querschnittsansicht, die die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung während des Herstellungsprozesses zeigt.
  • Beschreibung der Ausführungsformen zum Ausführen der Erfindung
  • A. Ausführungsform 1
  • Eine Halbleitervorrichtung (Schottky-Diode), deren Technologie der vorliegenden Erfindung zugrunde liegt, wird unter Bezugnahme auf 15 beschrieben.
  • Bei einer Halbleitervorrichtung, wie sie in 15 gezeigt ist, wird eine Halbleiterschicht 42 vom n–-Typ epitaxial auf einem Halbleitersubstrat 41 vom n+-Typ ausgebildet. Eine Oberflächenschicht 43a vom p-Typ ist auf einer Oberfläche der Halbleiterschicht 42 vom n–-Typ ausgebildet. Eine eingebettete Schicht 43b vom p-Typ ist innerhalb der Halbleiterschicht 42 vom n–-Typ eingebettet.
  • Eine Anodenelektrode 45, die einen Schottky-Übergang bildet, ist auf einer Oberfläche der Halbleiterschicht 42 vom n–-Typ vorgesehen. Die Anodenelektrode 45 ist außerdem mit einer Kontaktschicht 44 vom p+-Typ kontaktmäßig verbunden, welche in der Oberfläche der Halbleiterschicht 42 vom n–-Typ ausgebildet ist. Da die Kontaktschicht 44 vom p+-Typ außerdem in Verbindung mit der eingebetteten Schicht 43b vom p-Typ steht, wird die eingebettete Schicht 43b vom p-Typ – mittels der Kontaktschicht 44 vom p+-Typ – auf dem gleichen Potential wie dem der Anodenelektrode 45 gehalten.
  • Eine Kathodenelektrode 46, die einen ohmschen Übergang bildet, ist auf einer unteren Oberfläche des Halbleitersubstrats 41 vom n+-Typ vorgesehen.
  • Bei einem solchen Aufbau ist in dem Fall, in welchem die Oberflächenschicht 43a vom p-Typ, die einen p-n-Übergang ausbildet, mit hoher Dichte in der Oberfläche der Halbleiterschicht 42 vom n–-Typ angeordnet ist, die Fläche, in welcher der Schottky-Übergang ausgebildet ist, um diejenige Fläche verkleinert, in welcher der p-n-Übergang ausgebildet ist. Im Ergebnis steigt die Durchlassspannung.
  • Um dies zu verhindern, ist die eingebettete Schicht 43b vom p-Typ innerhalb der Halbleiterschicht 42 vom n–-Typ vorgesehen, so dass der p-n-Übergang, der in der Oberfläche ausgebildet ist, zur Hälfte innerhalb der Halbleiterschicht 42 vom n–-Typ eingebettet ist. Hierdurch wird versucht, die Fläche des Schottky-Übergangs zu vergrößern.
  • Bei dieser Schottky-Diode sind die Oberflächenschicht 43a vom p-Typ und die eingebettete Schicht 43b vom p-Typ in der Draufsicht gegeneinander versetzt angeordnet, und ein zwischen die Oberflächenschicht 43a vom p-Typ und die eingebettete Schicht 43b vom p-Typ eingefügter Bereich weist eine sehr geringe Breite von 0,2 μm bis 2 μm auf. Daher ergibt sich ein schmaler Strompfad innerhalb der Halbleiterschicht 42 vom n–-Typ. Dies verursacht ein Problem dahingehend, dass der Durchlasswiderstand ansteigt.
  • Außerdem steht die eingebettete Schicht 43b vom p-Typ in Verbindung mit der Anodenelektrode 45, und zwar mittels der Kontaktschicht 44 vom p+-Typ, die in einem Anschlussbereich der Anodenelektrode 45 ausgebildet ist. Im Ergebnis erhöht sich der Widerstand zu der eingebetteten Schicht 43b, die in einem mittleren Bereich der Schottky-Diode angeordnet ist und von dem Anschlussbereich beabstandet ist. Dies verursacht ein Problem dahingehend, dass ein Betrieb mit hoher Geschwindigkeit beim Schalten nicht möglich ist. Des weiteren ist zu befürchten, dass sich die Gleichmäßigkeit der Kenngrößen der Vorrichtung innerhalb der Ebenen verschlechtert.
  • Die unten beschriebene Ausführungsform zeigt eine Halbleitervorrichtung, die die oben aufgeführten Probleme zu lösen vermag.
  • A-1. Aufbau
  • Im folgenden wird eine Schottky-Diode (SBD) beschrieben, die eine Halbleitervorrichtung gemäß der vorliegenden Erfindung darstellt.
  • 1 ist eine Draufsicht (perspektivische Ansicht) einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung. 2 ist eine Querschnittsansicht entlang der Linie A-A' in 1, und 3 ist eine Querschnittsansicht entlang der Linie B-B' in 1. 4 ist eine Querschnittsansicht, die einen Teil einer Schottky-Diode inklusive eines peripheren Endbereichs und eines A-A'-Bereichs zeigt. 5 ist eine Querschnittsansicht, die einen Teil der Schottky-Diode inklusive eines peripheren Endbereichs und eines B-B'-Bereichs zeigt.
  • Wie in 1 gezeigt, ist bei der Halbleitervorrichtung (Schottky-Diode) gemäß der vorliegenden Erfindung eine Oberflächenschicht 4 vom p-Typ in einer Oberfläche einer Halbleiterschicht 2 vom n–-Typ ausgebildet, und eine eingebettete Schicht 5 vom p-Typ ist innerhalb der Halbleiterschicht 2 vom n–-Typ eingebettet, so dass die eingebettete Schicht 5 vom p-Typ in der Draufsicht zum Beispiel eine ringartige Form aufweist, die die Oberflächenschicht 4 vom p-Typ umgibt.
  • Eine Vielzahl normaler Zellen 6 (erster Zellen), welche jeweils eine Einheitszelle bilden, die in der Draufsicht von der eingebetteten Schicht 5 vom p-Typ umgeben sind, sind als Array angeordnet. In Draufsicht ist die Oberflächenschicht 4 vom p-Typ in der Mitte der Zelle ausgebildet.
  • Benachbarte normale Zellen 6 sind in einem Intervall angeordnet, das einem Zellen-Rastermaß entspricht. Die eingebetteten Schichten 5 vom p-Typ der benachbarten normalen Zellen 6 stehen miteinander innerhalb der Halbleiterschicht 2 vom n–-Typ in Kontakt.
  • Des weiteren sind Kontaktzellen 7 (zweite Zellen), die sich von den normalen Zellen 6 unterscheiden, eingestreut. Die Kontaktzelle 7 ist zwischen den in einem Array angeordneten normalen Zellen 6 ausgebildet. In Draufsicht ist die Oberflächenschicht 4 vom p-Typ in der Mitte der Zelle ausgebildet.
  • In der Kontaktzelle 7 ist zusätzlich eine Kontaktschicht 8 vom p+-Typ, die als Kontaktschicht dient, auf der Oberflächenschicht 4 vom p-Typ ausgebildet, die in der Oberfläche der Halbleiterschicht 2 vom n–-Typ vorgesehen ist (in 1 ist die Oberflächenschicht 4 vom p-Typ der Kontaktzelle 7 nicht gezeigt).
  • Im Unterschied zur normalen Zelle 6 erstreckt sich außerdem die eingebettete Schicht 5 vom p-Typ bis zu einer Position unmittelbar unterhalb der Oberflächenschicht 4 vom p-Typ und ist folglich überall in der Kontaktzelle 7 innerhalb der Halbleiterschicht 2 vom n–-Typ ausgebildet.
  • Die Kontaktzellen 7 sind voneinander beabstandet und verstreut angeordnet. Innerhalb der Halbleiterschicht 2 vom n–-Typ ist die Kontaktzelle 7 in Kontakt mit den eingebetteten Schichten 5 vom p-Typ der normalen Zellen 6, die an diese Kontaktzelle 7 angrenzen.
  • Die eingebettete Schicht 5 vom p-Typ der Kontaktzelle 7 ist mit einer Anodenelektrode 3 verbunden, und zwar mittels der Oberflächenschicht 4 vom p-Typ und der Kontaktschicht 8 vom p+-Typ. Folglich hat die eingebettete Schicht 5 vom p-Typ ein Potential, das nahe bei dem Potential der Anodenelektrode 3 liegt. Die eingebettete Schicht 5 vom p-Typ der normalen Zelle 6, die mit der eingebetteten Schicht 5 vom p-Typ der Kontaktzelle 7 verbunden ist, hat ebenfalls ein Potential, das nahe bei dem Potential der Anodenelektrode 3 liegt.
  • Wenn aus einem Zustand, in welchem die Sperrspannung anliegt, in einen Zustand umgeschaltet wird, in welchem die Durchlassspannung anliegt, kann dementsprechend eine Verarmungsschicht in einem p-n-Übergang der eingebetteten Schicht 5 vom p-Typ, die sich in dem Zustand, in welchem die Sperrspannung anlag, ausgebreitet hat, innerhalb einer verkürzten Zeitspanne auflösen. Dies bedeutet, dass ein Betrieb mit hoher Geschwindigkeit erreicht wird.
  • Der Anteil der Anzahl der verstreut angeordneten Kontaktzellen 7 relativ zur Anzahl der angeordneten normalen Zellen 6 ist ungefähr 1 bis 25. Das bedeutet, dass die Kontaktzellen 7 ungefähr 4% der Gesamt-Zellfläche belegen. In den normalen Zellen 6 sind die eingebettete Schicht 5 vom p-Typ und die Anodenelektrode 3 nicht elektrisch verbunden. Daher ist der Strompfad auf der Oberfläche der Halbleiterschicht 2 vom n–-Typ in einem Bereich unmittelbar oberhalb der eingebetteten Schicht 5 vom p-Typ nicht begrenzt, und ein Anstieg der Durchlassspannung kann unterbunden werden.
  • Die eingebettete Schicht 5 vom p-Typ der normalen Zelle 6 ist nicht direkt mit der Anodenelektrode 3 verbunden, sondern sie ist mit der Anodenelektrode 3 mittels der Kontaktschicht 8 vom p+-Typ der Kontaktzelle 7 verbunden. Mit einem derartigen Aufbau lässt es sich vermeiden, dass eine Verbindungsschicht vorgesehen werden muss, die die Anodenelektrode 3 und die eingebettete Schicht 5 vom p-Typ innerhalb der normalen Zelle 6 miteinander verbindet.
  • Um die Verbindung der Anodenelektrode 3 innerhalb der normalen Zelle 6 zu erreichen, ist es notwendig, einen Kontakt vorzusehen, der eine kleine Kontaktfläche innerhalb der Breite aufweist, die von der eingebetteten Schicht 5 belegt wird. Außerdem muss ihre Ausrichtung mit großer Genauigkeit durchgeführt werden.
  • Das Vorsehen einer Verbindung mit der Anodenelektrode 3 mittels der Kontaktzelle 7, wie es in dieser Ausführungsform 1 gezeigt ist, ermöglicht es, dass der Kontakt innerhalb der Zellfläche der Kontaktzelle 7 mittels der Abschirmwirkung des elektrischen Feldes der eingebetteten Schicht 5 vom p-Typ der Kontaktzelle 7 erzielt wird. Folglich kann der Kontaktwiderstand verringert werden, und ein Ausrichten mit hoher Genauigkeit ist nicht nötig.
  • Bei der normalen Zelle 6 ist die eingebettete Schicht 5 vom p-Typ beispielsweise in einer ringartigen Form ausgebildet. Dementsprechend kann die Verarmungsschicht, die sich infolge des Anlegens der Sperrspannung zweidimensional ausdehnt, die Feldstärke eines elektrischen Feldes, das auf die Anodenelektrode 3 einwirkt, in zwei Dimensionen abschirmen.
  • Dies kann die Feldstärke des elektrischen Feldes besser verringern als zum Beispiel eine eingebettete Schicht vom p-Typ, die in einem Streifenmuster von Streifen mit gleichem Abstand zueinander ausgebildet ist. Im Ergebnis kann die Breite, die von der eingebetteten Schicht 5 vom p-Typ belegt wird, verringert werden, und folglich kann der Strompfad vergrößert werden.
  • Während die Zelle ein Quadrat mit 10 μm Seitenlänge darstellt, ist die Oberflächenschicht 4 vom p-Typ, die auf der Oberfläche der Halbleiterschicht 2 vom n–-Typ in Kontakt mit der Anodenelektrode 3 steht, ein Quadrat mit 2 μm Seitenlänge. Folglich beträgt die Fläche der Oberflächenschicht 4 vom p-Typ pro Zelle, die in Kontakt mit der Anodenelektrode 3 steht, nur 4% der Zellfläche. Daher ist der Strompfad, der unmittelbar oberhalb der eingebetteten Schicht 5 vom p-Typ liegt, nicht begrenzt, und ein Anstieg der Durchlassspannung kann unterbunden werden.
  • Da die Oberflächenschicht 4 vom p-Typ in der Mitte der Zelle angeordnet ist, kann überdies die elektrische Feldstärke in einem mittleren Bereich der Zelle verringert werden, wo sich das elektrische Feld aufgrund der ringartigen Anordnung der eingebetteten Schicht 5 vom p-Typ mit großer Wahrscheinlichkeit konzentriert. Es besteht entsprechend keine Notwendigkeit, die von der eingebetteten Schicht 5 vom p-Typ belegte Breite zu vergrößern, um die elektrische Feldstärke zu verringern.
  • Folglich kann die elektrische Feldstärke verringert werden, um eine Verminderung des Leckstroms zu erzielen, wobei die von der eingebetteten Schicht 5 vom p-Typ belegte Breite unterbunden wird. Das Reduzieren der von der eingebetteten Schicht 5 vom p-Typ belegten Breite kann die Durchlassspannung dann verringern, wenn die Durchlassspannung anliegt.
  • Da hier die Ausbildung des Kontaktes erlaubt ist, solange er sich innerhalb der Zellfläche der Kontaktzelle 7 befindet, ist es möglich, dass die longitudinalen und lateralen Ausdehnungen der Kontaktschicht 8 vom p+-Typ größer sind als diejenigen der Oberflächenschicht 4 vom p-Typ.
  • Grundsätzlich ist es nicht wahrscheinlich, dass sich in einer Implantationsschicht mit hoher Konzentration, beispielsweise in der Kontaktschicht 8 vom p+-Typ, eine Verarmungsschicht ausdehnt. Demgemäß besteht die Möglichkeit, dass sich ein elektrisches Feld am Rand der Implantationsschicht konzentriert, so dass sich die Durchbruchspannung verringert. Daher ist es notwendig, dass eine Schicht mit niedriger Konzentration wie beispielsweise die Oberflächenschicht 4 vom p-Typ um die Kontaktschicht 8 vom p+-Typ herum gebildet ist.
  • In dieser Ausführungsform 1 ist unterhalb der Kontaktschicht 8 vom p+-Typ (innerhalb der Halbleiterschicht 2 vom n–-Typ) die eingebettete Schicht 5 vom p-Typ über die gesamte Zellfläche der Kontaktzelle 7 hinweg angeordnet. Demgemäß wird sogar dann, wenn die Kontaktschicht 8 vom p+-Typ mit einer großen Ausdehnung jenseits des Bereiches der Oberflächenschicht 4 vom p-Typ ausgebildet ist, die Konzentration des elektrischen Feldes in einem solchen Bereich jenseits des der Oberflächenschicht 4 vom p-Typ entsprechenden Bereichs verringert, und zwar infolge der Abschirmwirkung des elektrischen Feldes der eingebetteten Schicht 5 vom p-Typ.
  • Im Ergebnis tritt keine Verringerung der Durchbruchspannung auf. Sogar in einem Fall, in welchem die eingebettete Schicht 5 vom p-Typ nicht über die gesamte Zellfläche der Kontaktzelle 7 hinweg angeordnet ist, kann die Abschirmwirkung des elektrischen Feldes in Abhängigkeit von der Fläche erhalten werden, die von der eingebetteten Schicht 5 vom p-Typ belegt wird. Innerhalb eines solchen Bereiches kann daher die Ausdehnung der Kontaktschicht 8 vom p+-Typ eingestellt werden.
  • Die Form der die Oberflächenschicht 4 vom p-Typ umgebenden eingebetteten Schicht 5 vom p-Typ ist nicht auf die in der 1 dargestellte Form beschränkt. Unterschiedliche Formen, inklusive runder Formen, polygonaler Formen und dergleichen können ebenfalls vorgesehen werden.
  • 2 ist eine Querschnittsansicht entlang der Linie A-A' in 1. Wie in 2 gezeigt, ist die Halbleiterschicht 2 vom n–-Typ epitaxial auf einem Halbleitersubstrat 1 vom n+-Typ ausgebildet, das zum Beispiel aus Siliziumkarbid (SiC) gebildet ist, und die voneinander beabstandeten Oberflächenschichten 4 vom p-Typ sind in einer Hauptoberfläche der Halbleiterschicht 2 vom n–-Typ ausgebildet. Die eingebettete Schicht 5 vom p-Typ ist innerhalb der Halbleiterschicht 2 vom n–-Typ eingebettet, so dass in der Draufsicht die eingebettete Schicht 5 vom p-Typ mit beispielsweise einer ringartigen Form die Oberflächenschicht 4 vom p-Typ umgibt.
  • Das heißt, dieser Aufbau entspricht dem Aufbau der normalen Zelle 6, wie oben beschrieben. Unterhalb der Oberflächenschicht 4 vom p-Typ und der darauf inmitten der Oberflächenschicht 4 ausgebildeten Kontaktschicht 8 vom p+-Typ verläuft im Kontakt mit einer unteren Oberfläche der Oberflächenschicht 4 vom p-Typ die eingebettete Schicht 5 vom p-Typ. Das bedeutet, dass dieser Aufbau dem Aufbau der Kontaktzelle 7 entspricht, wie oben beschrieben.
  • Die Verringerung der elektrischen Feldstärke der Anodenelektrode 3 beim Anlegen der Sperrspannung wird hauptsächlich durch die Abschirmwirkung des elektrischen Feldes der eingebetteten Schicht 5 vom p-Typ erreicht. Daher werden die elektrische Feldstärke und der Leckstrom verringert, und zwar mit nur geringer Abnahme der Kontaktfläche zwischen der Halbleiterschicht 2 vom n–-Typ und der Anodenelektrode 3.
  • Außerdem ist die Anodenelektrode 3 vorgesehen, die auf der Halbleiterschicht 2 vom n–-Typ ausgebildet ist und als Schottky-Übergang dient. Die Oberflächenschicht 4 vom p-Typ und die Kontaktschicht 8 vom p+-Typ sind auf der Halbleiterschicht 2 vom n–-Typ ausgebildet und stehen ebenfalls in Kontakt mit der Anodenelektrode 3.
  • 3 ist eine Querschnittsansicht entlang der Linie B-B' in 1. Wie in 3 gezeigt, ist die Halbleiterschicht 2 vom n–-Typ epitaxial auf dem Halbleitersubstrat 1 vom n+-Typ ausgebildet, das zum Beispiel aus Siliziumkarbid (SiC) gebildet ist, und die voneinander beabstandeten Oberflächenschichten 4 vom p-Typ sind in einer Hauptoberfläche der Halbleiterschicht 2 vom n–-Typ ausgebildet. Die eingebettete Schicht 5 vom p-Typ ist innerhalb der Halbleiterschicht 2 vom n–-Typ eingebettet, so dass die eingebettete Schicht 5 vom p-Typ die Oberflächenschicht 4 vom p-Typ in der Draufsicht umgibt. Das heißt, dieser Aufbau entspricht dem Aufbau der normalen Zelle 6, wie oben beschrieben.
  • Außerdem ist die Anodenelektrode 3 vorgesehen, die auf der Halbleiterschicht 2 vom n–-Typ ausgebildet ist und als Schottky-Übergang dient.
  • Die 4 und 5 sind Querschnittsansichten von Endbereichen der Schottky-Diode, wobei die Kontaktzellen 7 und die normalen Zellen 6 in einem zweidimensionalen Array angeordnet sind. Eine Schutzring-Schicht 9, die aus einem Halbleiter vom p-Typ gebildet ist, wird in der Oberfläche der Halbleiterschicht 2 vom n–-Typ ausgebildet, und zwar unterhalb von einem Endbereich der Anodenelektrode 3, der zum Endbereich der Schottky-Diode hin verläuft. Die Schutzring-Schicht 9 dient der Ausdehnung der Verarmungsschicht und dem Beibehalten der Durchbruchspannung. Zudem ist eine Isolierschicht 10 derart ausgebildet, dass sie die Schutzring-Schicht 9 und einen Bereich um und über den Endbereich der Anodenelektrode 3 bedeckt.
  • Außerdem ist eine Kathodenelektrode 11 vorgesehen, die als ohmscher Kontakt dient, und zwar auf einer unteren Oberfläche des Halbleitersubstrats 1 vom n+-Typ.
  • In einem p-n-Übergangsbereich fließt dann, wenn eine p-n-Diode im Betrieb eingeschaltet wird, ein Strom von der Anodenelektrode 3 in Richtung der Kathodenelektrode 11 der Halbleiterschicht 2 vom n–-Typ, und zwar mittels der eingebetteten Schicht 5 der Kontaktzelle 7. In dem Fall, in dem infolge eines Stoßstroms oder dergleichen ein großer Strom in Vorwärtsrichtung fließt, wird der Strom, der von der eingebetteten Schicht 5 vom p-Typ mit dem p-n-Übergang ausgehend fließt, dominanter als der Strom, der von der Anodenelektrode 3 mit dem Schottky-Übergang ausgehend fließt.
  • Durch den hohen Strom wird dann Wärme in der eingebetteten Schicht 5 vom p-Typ erzeugt. In einem Fall, bei welchem sich die eingebettete Schicht 5 vom p-Typ unmittelbar unterhalb der Anodenelektrode 3 befindet, ist es durch die Wärmeerzeugung wahrscheinlich, dass ein Defekt der Anodenelektrode 3 auftritt.
  • In dieser Ausführungsform 1 ist jedoch die eingebettete Schicht 5 vom p-Typ innerhalb der Halbleiterschicht 2 vom n–-Typ ausgebildet und steht nicht in direktem Kontakt mit der Anodenelektrode 3. Hierdurch wird es dem Strom ermöglicht, durch einen geringeren als den Kontaktwiderstand zu fließen. Folglich wird ein Defekt der Vorrichtung durch die Wärmeerzeugung verhindert.
  • A-2. Herstellungsverfahren
  • Im folgenden wird ein Herstellungsverfahren zum Herstellen der Halbleitervorrichtung (Schottky-Diode) gemäß der vorliegenden Erfindung unter Bezugnahme auf die Querschnittsansichten beschrieben, die die Halbleitervorrichtung während eines Herstellungsprozesses zeigen. Die jeweiligen Figuren 6A bis 11A zeigen Querschnittsansichten, die einen Teil der Schottky-Diode inklusive eines peripheren Endbereichs und eines A-A'-Bereichs darstellen, in welchem die die Kontaktzelle 7 ausgebildet ist.
  • Die jeweiligen Figuren 6B bis 11B zeigen Querschnittsansichten, die einen Teil der Schottky-Diode inklusive eines peripheren Endbereichs und eines B-B'-Bereichs darstellen, in welchem die die normale Zelle 6 ausgebildet ist. Die 12 bis 14 sind Draufsichten, die einen Teil der Schottky-Diode inklusive des A-A'-Bereichs und des B-B'-Bereichs zeigen.
  • Hier wird als ein Beispiel ein Verfahren zum Herstellen einer Schottky-Diode beschrieben, bei welcher ein aus 4H-SiC (Siliziumkarbid) gebildetes Substrat als Halbleitersubstrat vom n+-Typ verwendet wird.
  • Wie in 6A und 6B gezeigt, wird zunächst in einem ersten Schritt ein Substrat vorbereitet, bei welchem die Halbleiterschicht 2 vom n–-Typ auf dem Halbleitersubstrat 1 vom n+-Typ ausgebildet ist. Das Halbleitersubstrat 1 vom n+-Typ ist beispielsweise ein 4H-SiC-(Siliziumkarbid-)Substrat mit einem spezifischen Widerstand von 0,02 Ω·cm.
  • Als Halbleiterschicht 2 vom n–-Typ wird zum Beispiel eine mit einer Dicke von 10 μm verwendet, welche Störstellen vom n-Typ mit einer Störstellenkonzentration von 5 × 1015 cm–3 aufweist. Die Störstellenkonzentration und die Dicke der Halbleiterschicht vom n–-Typ variieren in Abhängigkeit von der Durchbruchspannung, für welche die Halbleitervorrichtung ausgelegt ist.
  • Wie in 7A, 7B und 12 gezeigt ist, wird in einem zweiten Schritt eine Ionenimplantation in der normalen Zelle 6 und der Kontaktzelle 7 unter Verwendung von Masken 12 und 15 durchgeführt.
  • Bei der normalen Zelle 6 (siehe 7B und Linie B-B' in 12) wird ein Maskenmuster der Maske 12 auf der Oberfläche der Halbleiterschicht 2 vom n-Typ ausgebildet, und eine Öffnung mit ringartiger Form wird in einem äußeren peripheren Bereich am Rand der Zelle ausgebildet. Danach werden die Störstellen vom p-Typ durch Ionenimplantation ausgebildet, um die eingebettete Schicht 5 vom p-Typ in einem Bereich innerhalb jeder Zelle nahe deren äußerer Peripherie auszubilden. Die Öffnungen aneinandergrenzender Zellen sind als ein einziger Öffnungsbereich ausgebildet.
  • Hierbei wird die Zelle mit einer rechteckigen Form mit 10 μm longitudinaler Seitenlänge und 10 μm lateraler Seitenlänge ausgebildet. Die Zellen sind mit einem Abstand von 10 μm in Longitudinal- und Lateralrichtung angeordnet.
  • Eine Widerstands- oder Oxidschicht kann als Maske 12 verwendet werden. Die Breite S der Maskenöffnung, die sich von dem äußeren peripheren Rand zu der Innenseite der Zelle hin erstreckt, beträgt 1 μm. Die Öffnungen aneinandergrenzender Zellen sind jedoch verbunden. Daher beträgt die Breite der Öffnung zwischen den aneinandergrenzenden Zellen 2 μm.
  • Andererseits ist in der Kontaktzelle 7 (siehe 7A und Linie A-A' in 12) eine Öffnung ausgebildet, und zwar überall in dem gesamten Bereich der Kontaktzelle 7, um die eingebettete Schicht 5 vom p-Typ auszubilden, die durchgehend von dem äußeren peripherer Bereich am Rand der Zelle zu dem mittleren Bereich der Zelle verläuft. Am Rand der Zelle ist die Öffnung mit der Öffnung der angrenzenden normalen Zelle 6 verbunden. Folglich sind die Öffnungen durchgehend miteinander verbunden. Eine Widerstands- oder Oxidschicht kann als Maske 15 verwendet werden.
  • Bei der Ionenimplantation wird zum Beispiel Aluminium, das als Dotierstoff für die Störstellen vom p-Typ dient, mit einer Bestrahlungsintensität von 3 × 1013 cm–2 und einer Beschleunigungsspannung von 700 keV implantiert. Das Implantationsprofil hat eine konvexe Verteilungsfunktion der Konzentration, bei welcher beispielsweise ein Spitzenwert der Implantationskonzentration mit einer Konzentration von 1 × 1018 cm–3 und einer Tiefe von 0,7 μm, ausgehend von der Oberfläche in Tiefenrichtung, auftritt, und die Konzentration nimmt in Richtung der Oberflächenseite und der rückwärtigen Oberflächenseite ab.
  • Die Störstellenkonzentration vom p-Typ in der Nähe der Oberfläche der Halbleiterschicht 2 vom n–-Typ ist niedriger als die Störstellenkonzentration vom n-Typ der Halbleiterschicht 2 vom n–-Typ. Wenn ein Implantationsbereich mit einer Störstellenkonzentration gleich dem oder größer als dem halben Spitzenwert der Störstellenkonzentration als Dicke des Implantationsbereichs definiert wird, so beträgt die Dicke der eingebetteten Schicht 5 vom p-Typ ungefähr 0,2 μm.
  • Wie in 8A, 8B und 13 gezeigt, werden die Masken 15 und 12 in einem dritten Schritt entfernt, und dann wird das Muster einer neuen Maske 13 auf der Halbleiterschicht 2 vom n–-Typ gebildet. Nachdem eine Maskenöffnung in einem mittleren Bereich der Zelle ausgebildet worden ist, werden Störstellen vom p-Typ mittels Ionenimplantation erzeugt, um die Oberflächenschicht 4 vom p-Typ in einem oberflächlichen Schichtbereich der Halbleiterschicht 2 vom n–-Typ auszubilden.
  • Bei der Ionenimplantation wird zum Beispiel Aluminium, das als Dotierstoff für die Störstellen vom p-Typ dient, mit einer Bestrahlungsintensität von 3 × 1013 cm–2 implantiert, während die Beschleunigungsspannung in mehreren Pegeln von 40 keV bis 500 keV variiert wird. Die Maskenöffnung, die der Breite der Oberflächenschicht 4 vom p-Typ entspricht, hat eine quadratische Form von 2 μm Seitenlänge auf der longitudinalen Seite und 2 μm auf der lateralen Seite. Die Oberflächenschicht 4 vom p-Typ stellt eine Implantationsschicht dar, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,6 μm beträgt und die Konzentration 2 × 1017 cm–3 ist.
  • In der normalen Zelle 6 überlappen sich die Oberflächenschicht 4 vom p-Typ und die eingebettete Schicht 5 vom p-Typ nicht gegenseitig (siehe 8B und Linie B-B' in 13); bei der Kontaktzelle 7 überlappen sich jedoch die eingebettete Schicht 5 vom p-Typ und die Oberflächenschicht 4 vom p-Typ, die in dem mittleren Bereich der Zelle ausgebildet sind, und sie sind miteinander innerhalb der Halbleiterschicht 2 vom n–-Typ in Kontakt (siehe 8A und Linie A-A' in 13).
  • Bei dieser Ionenimplantation wird zudem gleichzeitig die Schutzring-Schicht 9 ausgebildet, und zwar um die Konzentration des elektrischen Feldes am Ende der Anodenelektrode 3 abzuschwächen. Die Schutzring-Schicht 9 wird dadurch ausgebildet, dass eine Ionenimplantation der Störstellen vom p-Typ derart durchgeführt wird, dass diese die Anodenelektrode 3 umgeben, welche im folgenden Schritt ausgebildet werden wird.
  • Wie in 9A, 9B und 14 gezeigt ist, wird die Maske 13 entfernt, und dann werden neue Masken 16 und 14 ausgebildet. In dieser Phase wird in der Maske 16 das Muster nur in einem Bereich ausgebildet, der der Kontaktzelle 7 entspricht, um eine Maskenöffnung in einem Bereich auszubilden, der dem mittleren Bereich der Kontaktzelle 7 entspricht. Dann werden Störstellen vom p-Typ mittels Ionenimplantation erzeugt, um die Kontaktschicht 8 vom p+-Typ zu bilden (siehe 9B und Linie B-B' in 14).
  • Bei der Ionenimplantation wird zum Beispiel Aluminium, das als Dotierstoff für die Störstellen vom p-Typ dient, mit einer Beschleunigungsspannung von 40 keV und 100 keV und einer Bestrahlungsintensität von 3 × 1015 cm–2 implantiert.
  • Die Kontaktschicht 8 vom p+-Typ hat eine quadratische Form mit 3 μm longitudinaler Seitenlänge und 3 μm lateraler Seitenlänge.
  • Die Kontaktschicht 8 vom p+-Typ stellt eine Implantationsschicht dar, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,2 μm beträgt und die Konzentration 1 × 1020 cm–3 ist. Bei der Kontaktzelle 7 überlappen sich die Kontaktschicht 8 vom p+-Typ und die Oberflächenschicht 4 vom p-Typ gegenseitig, und sie stehen miteinander in Kontakt.
  • In einem fünften Schritt werden die Masken 16 und 14 entfernt, und dann wird ein aktivierendes Tempern durchgeführt, um die Störstellen zu aktivieren, die in die Oberflächenschicht 4 vom p-Typ, die eingebettete Schicht 5 vom p-Typ, die Kontaktschicht 8 vom p+-Typ und die Schutzring-Schicht 9 implantiert worden ist. Das aktivierende Tempern wird zum Beispiel bei 1700°C für 10 Minuten durchgeführt.
  • Wie in 10A und 10B gezeigt, ist eine Schicht der Kathodenelektrode 11 aus Nickel auf der rückwärtigen Oberfläche des Halbleitersubstrats 1 vom n+-Typ ausgebildet, und ein Tempern wird bei 1000°C durchgeführt. Hierdurch wird eine ohmsche Elektrode ausgebildet.
  • Dann wird eine Schicht der Anodenelektrode 3 aus Titan oder Nickel ausgebildet, und zwar auf der Oberfläche der Halbleiterschicht 2 vom n–-Typ, auf der Oberfläche der Oberflächenschicht 4 vom p-Typ, auf der Oberfläche der Kontaktschicht 8 vom p+-Typ und auf einem Teil der Oberfläche der Schutzring-Schicht 9. Dann wird ein Tempern bei 500°C durchgeführt. Ein äußerer peripherer Endbereich der Anodenelektrode 3 steht in Kontakt mit der Schutzring-Schicht 9.
  • Die Halbleiterschicht 2 vom n–-Typ, die Oberflächenschicht 4 vom p-Typ und die Schutzring-Schicht 9 bilden einen Schottky-Übergang mit der Anodenelektrode 3. Die Kontaktschicht 8 vom p+-Typ bildet einen ohmschen Übergang mit der Anodenelektrode 3. Obwohl es wünschenswert ist, dass die Kontaktschicht 8 vom p+-Typ und die Anodenelektrode 3 einen ohmschen Übergang bilden, ist auch ein unvollkommener ohmscher Übergang zulässig, solange der Kontaktwiderstand auf etwa 1 × 10–2 Ω·cm2 vermindert wird.
  • Um den Kontaktwiderstand ausreichend zu verringern, ist es notwendig, dass die Störstellenkonzentration vom p-Typ in einem oberflächlichen Schichtbereich der Kontaktschicht 8 vom p+-Typ gleich groß wie oder größer als 1 × 1019 cm–3 ist.
  • Wie in 11A und 11B gezeigt ist, wird in einem siebten Schritt die Isolierschicht 10 über der Schutzring-Schicht 9 und über dem Endbereich der Anodenelektrode 3 ausgebildet.
  • Auf diese Weise wird eine Schottky-Diode mit darin uneinheitlichem p-n-Übergang fertiggestellt.
  • Die Ionen-Bestrahlungsintensitäten und die Beschleunigungsspannungen für die Oberflächenschicht 4 vom p-Typ und die eingebetteten Schicht 5 vom p-Typ werden dem Dimensionierungswert des Leckstroms entsprechend angepasst.
  • Obwohl eine rechteckige Form als Form der Zellen gezeigt ist, können auch eine hexagonale Form oder eine Kreisform Verwendung finden. In dem Array sind die Zellen in einem Gittermuster angeordnet. Stattdessen können die Zellen beispielsweise in einem Zickzack-Muster angeordnet werden, bei welchem die Positionen angrenzender Zellen voneinander um die Hälfte des Rastermaßes versetzt angeordnet sind.
  • Diese Ausführungsform 1 verdeutlicht einen Fall, bei welchem in der Draufsicht die Breite der Kontaktschicht 8 vom p+-Typ größer ist als die Breite der Oberflächenschicht 4 vom p-Typ. Die Breite der Kontaktschicht 8 vom p+-Typ kann jedoch auch kleiner sein als die Breite der Oberflächenschicht 4 vom p-Typ, solange ein guter Kontaktwiderstand gewährleistet ist.
  • Bei dieser Ausführungsform 1 werden die Oberflächenschicht 4 vom p-Typ und die Kontaktschicht 8 vom p+-Typ in der Kontaktzelle 7 in verschiedenen Schritten unter Verwendung verschiedener Masken ausgebildet. Die Oberflächenschicht 4 vom p-Typ und die Kontaktschicht 8 vom p+-Typ können jedoch auch ganzheitlich unter Verwendung derselben Implantationsmaske ausgebildet werden.
  • 16 ist eine Querschnittsansicht, die den A-A'-Bereich in 1 zeigt. Die Querschnittsansichten zeigen einen Zustand, bei welchem – unter einer anderen Implantationsbedingung – die Anodenelektrode 3 und die eingebettete Schicht 5 vom p-Typ mittels der Oberflächenschicht 4 vom p-Typ miteinander verbunden sind.
  • Hier wird ein Verfahren erläutert, um eine Oberflächenschicht 4a vom p-Typ auszubilden, innerhalb welcher die Kontaktschicht 8 vom p+-Typ angeordnet ist. Zunächst wird ein Öffnungsbereich einer Maske ausgebildet, der der Oberflächenschicht 4a vom p-Typ entspricht. Dann wird eine Ionenimplantation durchgeführt, wobei die Beschleunigungsspannung in mehreren Energiepegeln von 40 keV bis 700 keV variiert wird.
  • Für die zu implantierenden Ionen wird Aluminium für Störstellen vom p-Typ verwendet. Folglich wird eine Implantationsschicht ausgebildet, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,7 μm beträgt und die Konzentration 2 × 1017 cm–3 ist.
  • Ohne die Maske zu tauschen, wird dann eine Ionenimplantation mit einer Beschleunigungsspannung von 40 keV und 100 keV durchgeführt. In dieser Phase wird die Bestrahlungsintensität auf 3 × 1015 cm–2 gesetzt. Folglich wird eine Implantationsschicht ausgebildet, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,2 μm beträgt und die Konzentration 1 × 1020 cm–3 ist.
  • Im Ergebnis wird eine Implantationsschicht mit hoher Konzentration ausgebildet, die ein quaderförmiges Profil aufweist, wobei die Implantationskonzentration ungefähr 1 × 1020 cm–3 ist, und zwar in einem Bereich von der Oberfläche bis zu der Tiefe von 0,2 μm der Halbleiterschicht 2 vom n–-Typ, während eine Implantationsschicht, die ein quaderförmiges Profil aufweist, wobei die Implantationskonzentration 2 × 1017 cm–3 ist, in einem Bereich ausgebildet wird, der die Tiefe von 0,2 μm übersteigt und weniger als 0,7 μm Tiefe aufweist. Die Oberflächenschicht 4a vom p-Typ kann mittels dieser Implantationsschichten erhalten werden.
  • Die Oberflächenschicht 4a vom p-Typ steht innerhalb der Kontaktzelle 7 in Kontakt mit der Anodenelektrode 3 und der eingebetteten Schicht 5 vom p-Typ. Bei diesem Beispiel ist die Implantationskonzentration in der Nähe der Grenzschicht zwischen der Oberflächenschicht 4a vom p-Typ und der Anodenelektrode 3 hoch. Daher kann der Kontaktwiderstand zwischen der Oberflächenschicht 4a vom p-Typ und der Anodenelektrode 3 verringert werden.
  • Die Oberflächenschicht 4 vom p-Typ innerhalb der normalen Zelle wird ebenfalls unter den gleichen Implantationsbedingungen ausgebildet, wie sie zum Bilden der Oberflächenschicht 4a vom p-Typ innerhalb der Kontaktzelle 7 zum Einsatz gekommen sind. Daher kann der Kontaktwiderstand zwischen der Oberflächenschicht 4 vom p-Typ und der Anodenelektrode 3 in der normalen Zelle verringert werden.
  • In dieser Ausführungsform 1 ist es nicht immer notwendig, gleichzeitig Oberflächenschichten vom p-Typ in der normalen Zelle 6 und der Kontaktzelle 7 auszubilden. Die Oberflächenschichten vom p-Typ in der normalen Zelle 6 und der Kontaktzelle 7 können einzeln ausgebildet werden, indem verschiedene Masken unter verschiedenen Ionenimplantationsbedingungen verwendet werden.
  • In einem solchen Fall ist der Ort des Implantationsbereichs mit hoher Konzentration der Oberflächenschicht 4 vom p-Typ innerhalb der Kontaktzelle nicht auf die Nähe der Oberfläche begrenzt. Wie z. B. in 17 gezeigt, kann eine Implantationsschicht mit hoher Konzentration derart ausgebildet sein, dass sie von der Oberfläche bis zur eingebetteten Schicht 5 vom p-Typ reicht.
  • Das heißt, der Implantationsbereich der Oberflächenschicht vom p-Typ kann durch eine Kontaktschicht 8a vom p+-Typ gebildet sein. Ein elektrisches Verbinden der Anodenelektrode 3 mit der eingebetteten Schicht 5 vom p-Typ durch die Kontaktschicht 8a vom p+-Typ verringert den Widerstand, verglichen damit, wenn sie durch die Oberflächenschicht 4 vom p-Typ verbunden werden. Daher wird ein Schaltbetrieb mit noch höherer Geschwindigkeit erreicht.
  • Ein Verfahren zum Vorbereiten der Kontaktschicht 8a vom p+-Typ in der Kontaktzelle 7 kann wie folgt durchgeführt werden. Zunächst wird ein Öffnungsbereich einer Maske gebildet, der der Kontaktschicht 8a vom p+-Typ entspricht. Dann wird eine Ionenimplantation durchgeführt, wobei die Beschleunigungsspannung in mehreren Energiepegeln von 40 keV bis 700 keV variiert wird. Für die zu implantierenden Ionen wird Aluminium für Störstellen vom p-Typ verwendet.
  • Folglich wird eine Implantationsschicht ausgebildet, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,7 μm beträgt und die Konzentration 1 × 1020 cm–3 ist. Diese Kontaktschicht 8a vom p+-Typ wird mit der eingebetteten Schicht 5 vom p-Typ innerhalb der eingebetteten Schicht 5 vom p-Typ verbunden.
  • In einem Fall, in welchem ein Implantationsbereich hoher Konzentration mit einer Konzentration von 1 × 1019 cm–3 oder höher als Kontaktschicht 8a vom p+-Typ in der Halbleiterschicht 2 vom n–-Typ ausgebildet ist, ist zu befürchten, dass sich ein elektrisches Feld an der Grenze zwischen der Kontaktschicht 8a vom p+-Typ und der Halbleiterschicht 2 vom n–-Typ aufkonzentrieren kann, welches die Durchbruchspannung herabsetzen könnte.
  • In dieser Ausführungsform ist jedoch die Kontaktschicht 8a vom p+-Typ mit der eingebetteten Schicht 5 vom p-Typ innerhalb der eingebetteten Schicht 5 vom p-Typ mit einer niedrigeren Konzentration als der Konzentration in der Kontaktschicht 8a vom p+-Typ verbunden. Dies verringert die Konzentration des elektrischen Feldes, und im Ergebnis ergibt sich keine Absenkung der Durchbruchspannung.
  • Um die Konzentration des elektrischen Feldes in einem Bereich in der Nähe der Kontaktschicht 8a vom p+-Typ weiter herabzusetzen, wird, wie in 18 gezeigt, eine Oberflächenschicht 4b vom p-Typ mit einer niedrigeren Konzentration als Konzentration in der Kontaktschicht 8a vom p+-Typ ausgebildet, um eine seitliche Oberfläche der Kontaktschicht 8a vom p+-Typ zu umgeben.
  • Es ist auch denkbar, dass die Oberflächenschicht 4 vom p-Typ in der normalen Zelle 6 dünner ausgebildet ist als die Oberflächenschicht vom p-Typ in der Kontaktzelle 7.
  • Zum Beispiel ist eine Maskenöffnung, die der Oberflächenschicht 4 vom p-Typ entspricht, nur in der normalen Zelle 6 ausgebildet. Danach wird eine Ionenimplantation durchgeführt, indem Aluminium als Dotierstoff für die Störstellen vom p-Typ verwendet wird, und zwar mit einer Bestrahlungsintensität von 6 × 1013 cm–2, während die Beschleunigungsspannung in mehreren Pegeln von 40 keV bis 350 keV variiert wird.
  • Dadurch wird eine Implantationsschicht ausgebildet, die ein quaderförmiges Profil aufweist, bei welchem die Tiefe ausgehend von der Oberfläche 0,35 μm beträgt und die Konzentration 4 × 1017 cm–3 ist. Da die Dicke der Oberflächenschicht 4 vom p-Typ in der normalen Zelle 6 verringert wird, kann der Strompfad vergrößert werden, wenn die Durchlassspannung anliegt. Folglich kann die Durchbruchspannung herabgesetzt werden.
  • Es ist auch denkbar, dass die Dicke der Oberflächenschicht 4 vom p-Typ verringert wird, um eine hohe Konzentration zu erreichen, und zwar innerhalb eines Bereiches, der die Durchbruchspannung sicherstellt. Die Oberflächenschicht 4 vom p-Typ in der normalen Zelle 6 kann zum Beispiel unter den gleichen Ionen-Implantationsbedingungen durchgeführt werden wie zur Bildung der Kontaktschicht 8 vom p+-Typ. In solch einem Fall bilden die Oberflächenschicht 4 vom p-Typ und die Anodenelektrode 3 einen ohmschen Übergang.
  • Wenn die Durchlassspannung in einem Zustand anliegt, in welchem die Sperrspannung vorher angelegen hat, verschwindet daher die Verarmungsschicht, die sich von der Oberflächenschicht 4 vom p-Typ ausgebildet hat, in einer verkürzten Zeitspanne. Hierdurch kann ein Schaltbetrieb mit noch höherer Geschwindigkeit erreicht werden.
  • In dieser Ausführungsform 1 stehen die Schutzring-Schicht 9 und die eingebettete Schicht 5 vom p-Typ nicht in direktem Kontakt, sondern sie sind mittels der Anodenelektrode 3 verbunden. In diesem Fall ist die elektrische Feldstärke in der Oberfläche der Halbleiterschicht 2 vom n–-Typ hoch, und zwar an einer Stelle, die dem halben Abstand zwischen der eingebetteten Schicht 5 vom p-Typ und der Schutzring-Schicht 9 entspricht. Daher ist es wünschenswert, dass der Abstand von der eingebetteten Schicht 5 vom p-Typ zu der Schutzring-Schicht 9 gleich groß oder kleiner ist als das halbe Zellen-Rastermaß.
  • Es ist auch möglich, dass die Schutzring-Schicht 9 derart ausgebildet ist, dass sie die eingebettete Schicht 5 vom p-Typ teilweise überlappt und mit dieser verbunden ist, und zwar in der normalen Zelle 6 oder in der Kontaktzelle 7. Wie in 19 gezeigt, ist in diesem Fall die Kontaktzelle derart angeordnet, dass sie sich mit der Schutzring-Schicht 9 überlappt. Dadurch überlappt sich die eingebettete Schicht 5 vom p-Typ in der Kontaktzelle teilweise mit der Schutzring-Schicht 9 und ist mit dieser verbunden. Obwohl in 19 ein Zustand gezeigt ist, in welchem die Kontaktschicht 19 vom p+-Typ vorgesehen ist, ist dies auch anwendbar auf den Aufbau, wie er in den 16 bis 18 gezeigt ist.
  • In einem Fall, in welchem die eingebettete Schicht 5 vom p-Typ nicht mit der Schutzring-Schicht 9 verbunden ist, wandern in der Schutzring-Schicht 9 vorhandene positive Ladungen über die Schottky-Grenzschicht zu der Anodenelektrode 3, wenn die Sperrspannung anliegt, so dass sie eine Verarmungsschicht ausbilden, welche die Durchbruchspannung aufrechterhalten kann. In diesem Fall tritt ein Problem dahingehend auf, dass die Anwesenheit des Kontaktwiderstandes in der Schottky-Grenzschicht die positiven Ladungen daran hindert, sich schnell zu der Anodenelektrode 3 zu bewegen, was die hohe Geschwindigkeit des Schaltbetriebes begrenzt.
  • Andererseits ist dann, wenn die Schutzring-Schicht 9 mittels der eingebetteten Schicht 5 vom p-Typ elektrisch mit der Kontaktzelle 7 verbunden ist, der Kontaktwiderstand zu der Anodenelektrode 3 klein, und daher bewegen sich in der Schutzring-Schicht 9 vorhandene positive Ladungen zu der Anodenelektrode 3, und zwar über die eingebettete Schicht 5 vom p-Typ, die Oberflächenschicht 4 vom p-Typ und die Kontaktschicht 8 vom p+-Typ in der Kontaktzelle 7, wenn die Sperrspannung anliegt.
  • Da der Kontaktwiderstand zwischen der Kontaktschicht 8 vom p+-Typ und der Anodenelektrode 3 kleiner ist als der Kontaktwiderstand der Schottky-Grenzschicht, können sich Löcher-Ladungsträger schnell bewegen. Folglich wird ein Schaltbetrieb mit hoher Geschwindigkeit erreicht.
  • Außerdem wird in dem Fall, in welchem die eingebettete Schicht 5 vom p-Typ in der normalen Zelle 6 mit der Schutzring-Schicht 9 verbunden ist, ein Schaltvorgang mit hoher Geschwindigkeit auf ähnliche Weise erreicht, da die eingebettete Schicht 5 vom p-Typ in der normalen Zelle 6 mit der eingebetteten Schicht 5 vom p-Typ in der Kontaktzelle 7 verbunden ist.
  • In dieser Ausführungsform 1 ist die Implantationskonzentration in der eingebetteten Schicht 5 vom p-Typ höher als diejenige in der Oberflächenschicht 4 vom p-Typ oder in der Schutzring-Schicht 9. Es bedarf jedoch keiner Erwähnung, dass sie angepasst werden kann, um eine gewünschte Durchbruchspannung zu erhalten. Es kann auch ausreichend sein, dass die Implantationskonzentration in der eingebetteten Schicht 5 vom p-Typ gleich groß wie oder kleiner als die Implantationskonzentration in der Oberflächenschicht 4 vom p-Typ oder in der Schutzring-Schicht 9 ist.
  • Obwohl die Schutzring-Schicht 9 und die Oberflächenschicht 4 vom p-Typ gleichzeitig ausgebildet werden, kann es darüber hinaus auch ausreichend sein, dass die Schutzring-Schicht 9 und die Oberflächenschicht 4 vom p-Typ getrennt voneinander mit unterschiedlichen Implantationskonzentrationen und unterschiedlichen Implantationstiefen gebildet werden.
  • A-3. Wirkungen
  • Gemäß der Ausführungsform 1 der vorliegenden Erfindung wird eine Halbleitervorrichtung angegeben, die eine Zellenanordnung (Zell-Array) aufweist, in welchem die normalen Zellen 6 angeordnet sind und die Kontaktzellen 7 verstreut um die Anordnung von normalen Zellen 6 herum angeordnet sind. Die Halbleitervorrichtung weist folgendes auf: die Halbleiterschicht 2 vom n–-Typ, die auf dem Halbleitersubstrat 1 vom n+-Typ vorgesehen ist; die eingebettete Schicht 5 vom p-Typ innerhalb der Halbleiterschicht 2 vom n–-Typ; und die Oberflächenschicht 4 vom p-Typ, die in dem mittleren Bereich einer jeden der normalen Zellen 6 und der Kontaktzellen 7 angeordnet ist.
  • In der Kontaktzelle 7 steht die eingebettete Schicht 5 vom p-Typ mit der Oberflächenschicht 4 vom p-Typ in Kontakt. Die Halbleitervorrichtung weist ferner folgendes auf: die Kontaktschicht 8 vom p+-Typ, die auf der Oberflächenschicht 4 vom p-Typ der Kontaktzelle 7 ausgebildet ist; und die Anodenelektrode 3, die auf der Halbleiterschicht 2 vom n–-Typ vorgesehen ist.
  • Die Anodenelektrode 3 bildet einen Schottky-Übergang mit der Halbleiterschicht 2 vom n–-Typ, und sie bildet einen ohmschen Übergang mit der Kontaktschicht 8 vom p+-Typ. Die eingebettete Schicht 5 vom p-Typ und die Anodenelektrode 3 sind miteinander mittels der Oberflächenschicht 4 vom p-Typ und der Kontaktschicht 8 vom p+-Typ verbunden.
  • Hierdurch kann folgendes erreicht werden: eine Verringerung des Leckstroms infolge der Verringerung der Stärke des elektrischen Feldes, eine Verringerung des Durchlasswiderstands infolge der Vergrößerung des Strompfades sowie ein Betrieb mit hoher Geschwindigkeit beim Schalten, was sich dadurch ergibt, dass die Zeit verringert wird, welche benötigt wird, bis die Verarmungsschicht verschwindet.
  • Gemäß der Ausführungsform 1 der vorliegenden Erfindung ist bei der Halbleitervorrichtung die eingebettete Schicht 5 vom p-Typ über die gesamte Zellfläche der Kontaktzelle 7 hinweg angeordnet. Folglich wird sogar dann, wenn die auf der Oberflächenschicht 4 ausgebildete Kontaktschicht 8 vom p+-Typ, die als die Oberflächenschicht der Kontaktzelle 7 dient, welche wiederum die zweite Zelle darstellt, eine größere Breite belegt als die Breite, die in der Draufsicht von der Oberflächenschicht 4 vom p-Typ belegt wird, die Konzentration des elektrischen Feldes in einem Teil jenseits der Schicht verringert, die der Oberflächen 4 vom p-Typ entspricht, und zwar infolge der Abschirmwirkung des elektrischen Feldes der eingebetteten Schicht 5 vom p-Typ. Im Ergebnis tritt keine Verringerung der Durchbruchspannung auf.
  • Obwohl die Materialien der jeweiligen Bauteile, die Implantationsbedinungen und dergleichen in der Ausführungsform der vorliegenden Erfindung beschrieben sind, dient die vorstehende Beschreibung nur der Erläuterung und ist nicht einschränkend zu verstehen.
  • Während die Erfindung detailliert beschrieben wurde, dient die vorstehende Beschreibung in allen Aspekten nur der Erläuterung und ist nicht einschränkend zu verstehen. Es versteht sich daher, dass zahlreiche Anpassungen und Veränderungen vorgenommen werden können, ohne vom Erfindungsgedanken der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat vom n+-Typ
    2
    Halbleiterschicht vom n–-Typ
    3
    Anodenelektrode
    4,
    Oberflächenschicht vom p-Typ
    4a
    Oberflächenschicht vom p-Typ
    4b
    Oberflächenschicht vom p-Typ
    5
    eingebettete Schicht vom p-Typ
    6
    normale Zelle
    7
    Kontaktzelle
    8
    Kontaktschicht vom p+-Typ,
    8a
    Kontaktschicht vom p+-Typ
    9
    Schutzring-Schicht
    10
    Isolierschicht
    11
    Kathodenelektrode
    12 bis 16
    Masken
    41
    Halbleitersubstrat vom n+-Typ
    42
    Halbleiterschicht vom n–-Typ
    43a
    Oberflächenschicht vom p-Typ
    43b
    eingebettete Schicht vom p-Typ
    44
    Kontaktschicht vom p+-Typ
    45
    Anodenelektrode
    46
    Kathodenelektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-294804 A [0008]
    • JP 2010-40857 A [0008]

Claims (7)

  1. Halbleitervorrichtung, die eine Zellenanordnung aufweist, wobei erste Zellen (6) angeordnet sind und zweite Zellen (7) verstreut um die Anordnung von ersten Zellen herum angeordnet sind, wobei die Halbleitervorrichtung folgendes aufweist: – eine Halbleiterschicht (2) von einem ersten Leitfähigkeitstyp, wobei die Halbleiterschicht (2) epitaxial auf einem Halbleitersubstrat (1) vom ersten Leitfähigkeitstyp ausgebildet ist; – eine eingebettete Schicht (5), die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die eingebettete Schicht (5) innerhalb der Halbleiterschicht (2) eingebettet ist, und wobei die eingebettete Schicht (5) in einem peripheren Bereich der ersten Zelle (6) vorgesehen ist und überall im gesamten Bereich der zweiten Zelle (7) vorgesehen ist; – mindestens einen der folgenden Bestandteile: eine erste Oberflächenschicht (4, 4a, 4b), die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, und eine Kontaktschicht (8, 8a), die aus einem Halbleiter vom zweiten Leitfähigkeitstyp gebildet ist, wobei die erste Oberflächenschicht (4, 4a, 4b) in einem mittleren Bereich der zweiten Zelle (7) auf einer Oberfläche der Halbleiterschicht (2) ausgebildet ist, und wobei die Kontaktschicht (8, 8a) in einem mittleren Bereich der zweiten Zelle (7) auf der Oberfläche der Halbleiterschicht (2) ausgebildet ist; und – eine zweite Oberflächenschicht (4), die aus einem Halbleiter von einem zweiten Leitfähigkeitstyp gebildet ist, wobei die zweite Oberflächenschicht (4) in einem mittleren Bereich der ersten Zelle (6) auf der Oberfläche der Halbleiterschicht (2) ausgebildet ist, – wobei in der zweiten Zelle (7) die eingebettete Schicht (5) mit mindestens einer von der ersten Oberflächenschicht (4, 4a, 4b) und der Kontaktschicht (8, 8a) in Kontakt steht, – wobei die Halbleitervorrichtung ferner eine Anodenelektrode (3) aufweist, die auf der Halbleiterschicht (2) vorgesehen ist, wobei die Anodenelektrode (3) einen Schottky-Übergang mit der Halbleiterschicht (2) bildet und einen ohmschen Übergang mit mindestens einer von der ersten Oberflächenschicht (4, 4a, 4b) und der Kontaktschicht (8, 8a) bildet, und – wobei die eingebettete Schicht (5) und die Anodenelektrode (3) miteinander mittels mindestens einer von der ersten Oberflächenschicht (4, 4a, 4b) und der Kontaktschicht (8, 8a) verbunden sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei in dem Fall, dass die erste Oberflächenschicht (4a) vorgesehen ist und die Kontaktschicht (8, 8a) nicht vorgesehen ist, die Konzentration in einem unteren Bereich der ersten Oberflächenschicht (4a) kleiner ist als die Konzentration in einem oberen Bereich der ersten Oberflächenschicht (4a).
  3. Halbleitervorrichtung nach Anspruch 1, wobei in dem Fall, dass sowohl die erste Oberflächenschicht (4, 4b) als auch die Kontaktschicht (8, 8a) vorgesehen sind, – die Kontaktschicht (8) auf der ersten Oberflächenschicht (4) ausgebildet ist, – in der zweiten Zelle (7) die eingebettete Schicht (5) in Kontakt mit der ersten Oberflächenschicht (4) steht, und – die eingebettete Schicht (5) und die Anodenelektrode (3) miteinander verbunden sind, und zwar sowohl mittels der ersten Oberflächenschicht (4) als auch mittels der Kontaktschicht (8).
  4. Halbleitervorrichtung nach Anspruch 3, wobei in der Draufsicht die Breite, die von der Kontaktschicht (8) eingenommen wird, größer ist als die Breite, die von der ersten Oberflächenschicht (4) eingenommen wird.
  5. Halbleitervorrichtung nach Anspruch 1, wobei in dem Fall, dass sowohl die erste Oberflächenschicht (4, 4b) als auch die Kontaktschicht (8, 8a) vorgesehen sind, – die erste Oberflächenschicht (4b) derart ausgebildet ist, dass sie in der Draufsicht die Kontaktschicht (8a) umgibt, – in der zweiten Zelle (7) die eingebettete Schicht (5) sowohl mit der ersten Oberflächenschicht (4b) als auch mit der Kontaktschicht (8a) in Kontakt steht, und – die eingebettete Schicht (5) und die Anodenelektrode (3) miteinander verbunden sind, und zwar sowohl mittels der ersten Oberflächenschicht (4b) als auch mittels der Kontaktschicht (8a).
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Halbleitervorrichtung ferner folgendes aufweist: – eine Schutzring-Schicht (9), die in einem Endbereich der Anodenelektrode (3) auf der Oberfläche der Halbleiterschicht (2) ausgebildet ist; – eine Isolierschicht (10), die derart ausgebildet ist, dass sie den Endbereich der Anodenelektrode (3) und die Schutzring-Schicht (9) bedeckt; und – eine Kathodenelektrode (11), die auf der Unterseite des Halbleitersubstrats (1) vorgesehen ist, wobei die Kathodenelektrode (11) einen ohmschen Übergang mit der Unterseite des Halbleitersubstrats (1) bildet.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die eingebettete Schicht (5) in Kontakt mit der Schutzring-Schicht (9) ausgebildet ist.
DE112011104631.6T 2010-12-28 2011-12-22 Halbleitervorrichtung Active DE112011104631B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010292670 2010-12-28
JP2010-292670 2010-12-28
PCT/JP2011/079828 WO2012090861A1 (ja) 2010-12-28 2011-12-22 半導体装置

Publications (2)

Publication Number Publication Date
DE112011104631T5 true DE112011104631T5 (de) 2013-10-02
DE112011104631B4 DE112011104631B4 (de) 2020-06-04

Family

ID=46382967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011104631.6T Active DE112011104631B4 (de) 2010-12-28 2011-12-22 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8963276B2 (de)
JP (1) JP5474218B2 (de)
CN (1) CN103443925B (de)
DE (1) DE112011104631B4 (de)
WO (1) WO2012090861A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6029397B2 (ja) 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
DE102013019851B4 (de) * 2013-11-26 2015-10-22 Infineon Technologies Ag Schottky-Diode mit reduzierter Flussspannung
CN104201212B (zh) * 2014-04-21 2017-12-01 西安电子科技大学 具有块状沟槽和埋层的浮动结碳化硅sbd器件
CN104037236B (zh) * 2014-04-21 2017-10-13 西安电子科技大学 一种具有深沟槽的浮动结碳化硅sbd器件
CN104078516A (zh) * 2014-04-21 2014-10-01 西安电子科技大学 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法
CN104037237B (zh) * 2014-04-21 2017-01-18 西安电子科技大学 一种具有环形块状埋层的沟槽式浮动结碳化硅sbd器件
JP6758987B2 (ja) * 2016-08-04 2020-09-23 株式会社日立製作所 半導体装置
JP6666224B2 (ja) * 2016-09-21 2020-03-13 株式会社東芝 半導体装置
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN112216746B (zh) * 2019-07-11 2024-05-14 即思创意股份有限公司 碳化硅半导体器件
CN114284344B (zh) * 2021-12-23 2023-04-28 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
CN114284343B (zh) * 2021-12-23 2023-04-07 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2010040857A (ja) 2008-08-06 2010-02-18 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
JPH03248563A (ja) 1990-02-27 1991-11-06 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
JP4770009B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合ショットキーダイオード
JP4153811B2 (ja) 2002-03-25 2008-09-24 株式会社東芝 高耐圧半導体装置及びその製造方法
JP4018650B2 (ja) * 2004-02-16 2007-12-05 松下電器産業株式会社 ショットキーバリアダイオードおよびその製造方法
JP4488984B2 (ja) 2005-08-25 2010-06-23 株式会社東芝 ショットキーバリアダイオード
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP2008130855A (ja) 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置および製造方法
JP5169428B2 (ja) 2008-04-17 2013-03-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2010040857A (ja) 2008-08-06 2010-02-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN103443925A (zh) 2013-12-11
WO2012090861A1 (ja) 2012-07-05
JPWO2012090861A1 (ja) 2014-06-05
JP5474218B2 (ja) 2014-04-16
DE112011104631B4 (de) 2020-06-04
CN103443925B (zh) 2016-03-09
US8963276B2 (en) 2015-02-24
US20130221477A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
DE112011104631B4 (de) Halbleitervorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE10259373B4 (de) Überstromfeste Schottkydiode mit niedrigem Sperrstrom
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE19824514B4 (de) Diode
DE112012004043B4 (de) Halbleitereinrichtung
DE112010005272B4 (de) Pin-diode
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112010005626T5 (de) Halbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
EP0360036A2 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102005034871A1 (de) Halbleitervorrichtung
DE102011080258A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode
DE112013003692T5 (de) Halbleitervorrichtung
DE102005063332B4 (de) Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung
DE102012201911A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE112015002153T5 (de) Halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final