JP4018650B2 - ショットキーバリアダイオードおよびその製造方法 - Google Patents
ショットキーバリアダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP4018650B2 JP4018650B2 JP2004038903A JP2004038903A JP4018650B2 JP 4018650 B2 JP4018650 B2 JP 4018650B2 JP 2004038903 A JP2004038903 A JP 2004038903A JP 2004038903 A JP2004038903 A JP 2004038903A JP 4018650 B2 JP4018650 B2 JP 4018650B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- anode electrode
- epitaxial layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004888 barrier function Effects 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 15
- -1 Boron ions Chemical class 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型埋め込み層と、前記複数の第二導電型埋め込み層の上部領域に配置された、前記エピタキシャル層よりも高濃度の第一導電型半導体層とを備える。前記高濃度の第一導電型半導体層が、前記複数の第二導電型埋め込み層の上部に各々別個に配置されたことを特徴とする。
実施の形態1におけるショットキーバリアダイオードの構造を図1に示す。(a)は側断面図、(b)は平面断面図である。(a)の側断面図は(b)におけるB−B線に沿って示した図、(b)の平面断面図は(a)におけるA−A線に沿って示した図である。
実施の形態2におけるショットキーバリアダイオードの構造を図3に示す。(a)は側断面図、(b)は平面断面図である。(a)の側断面図は(b)におけるD−D線に沿って示した図、(b)の平面断面図は(a)におけるC−C線に沿って示した図である。
実施の形態3におけるショットキーバリアダイオードの構造を図5に示す。(a)は断面図、(b)は平面図であり、(a)の側断面図は(b)におけるF−F線に沿って示した図、(b)の平面断面図は(a)におけるE−E線に沿って示した図である。
実施の形態4におけるショットキーバリアダイオードの構造を図6に示す。(a)は断面図、(b)は平面図であり、(a)の側断面図は(b)におけるH−H線に沿って示した図、(b)の平面断面図は(a)におけるG−G線に沿って示した図である。
実施の形態5におけるショットキーバリアダイオードの構造を図7に示す。(a)は断面図、(b)は平面図であり、(a)の側断面図は(b)におけるK−K線に沿って示した図、(b)の平面断面図は(a)におけるI−I線に沿って示した図である。図8は、図7(a)のJ−J線に沿って示した断面図である。
実施の形態6におけるショットキーバリアダイオードの構造を図10に示す。(a)は断面図、(b)は平面図であり、(a)の側断面図は(b)におけるN−N線に沿って示した図、(b)の平面断面図は(a)におけるL−L線に沿って示した図である。図11は、図10(a)のM−M線に沿って示した断面図である。
2 n型エピタキシャル層
2a 下部n型エピタキシャル層
2b n型エピタキシャル中間層
2c 上部n型エピタキシャル層
3 埋め込みp型層
3a 環状部
3b ストライプ部
4 アノード電極
5 カソード電極
6 ガードリング
7 埋め込みn型層
8、15、21、22、26 シリコン酸化膜
9、16、22a、27 開口
10、12、25、28 ホウ素イオン
11、13、17 レジスト
11a、17a、21a 環状開口
11b、13a、17b、21b スリット状開口
14、23、29 リンイオン
18 埋め込みn型層
19 埋め込みp型層
19a p型層
20、24 n型層
Claims (7)
- 第一導電型の半導体基板と、
前記半導体基板上に形成された第一導電型のエピタキシャル層と、
前記エピタキシャル層の表面にショットキー接合を形成して設けられたアノード電極と、
前記半導体基板の裏面にオーミック接触するカソード電極と、
前記エピタキシャル層の表面部に形成され、前記アノード電極と接触するとともに前記アノード電極の下部領域を包囲する第二導電型のガードリングと、
前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型埋め込み層と、
前記複数の第二導電型埋め込み層の上部領域に配置された、前記エピタキシャル層よりも高濃度の第一導電型半導体層とを備えたショットキーバリアダイオードにおいて、
前記高濃度の第一導電型半導体層が、前記複数の第二導電型埋め込み層の上部に各々別個に配置されたことを特徴とするショットキーバリアダイオード。 - 前記第二導電型埋め込み層は、各々ストライプ形状を有して互いに平行に配置され、各前記第二導電型埋め込み層の間にストライプ状の間隙が形成されている請求項1に記載のショットキーバリアダイオード。
- 前記第二導電型埋め込み層は、前記ガードリングと接続されている請求項1または2に記載のショットキーバリアダイオード。
- 第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面にショットキー接合を形成して設けられたアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に形成され、前記アノード電極と接触するとともに前記アノード電極の下部領域を包囲する第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型埋め込み層とを備え、前記複数の第二導電型埋め込み層の間の間隙中、または前記複数の第二導電型埋め込み層が配置された領域の上部の少なくとも一方に、前記エピタキシャル層よりも高濃度の第一導電型半導体層が配置されたショットキーバリアダイオードの製造方法において、
前記アノード電極が形成されるべき領域に対応する前記エピタキシャル層の内部に、前記高濃度の第一導電型埋め込み層を形成する工程と、前記高濃度の第一導電型埋め込み層と重なる領域に対して、前記高濃度の第一導電型埋め込み層よりも低濃度でかつ深いイオン注入を行い、前記高濃度の第一導電型埋め込み層の下方に突出する前記第二導電型埋め込み層を形成する工程とを備えたことを特徴とするショットキーバリアダイオードの製造方法。 - 第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面にショットキー接合を形成して設けられたアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に形成され、前記アノード電極と接触するとともに前記アノード電極の下部領域を包囲する第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型埋め込み層とを備え、前記複数の第二導電型埋め込み層の間の間隙中、または前記複数の第二導電型埋め込み層が配置された領域の上部の少なくとも一方に、前記エピタキシャル層よりも高濃度の第一導電型半導体層が配置されたショットキーバリアダイオードの製造方法において、
前記高濃度の第一導電型半導体層として前記エピタキシャル層の中間部に高濃度のエピタキシャル中間層を形成し、前記アノード電極が形成されるべき領域に対して、前記高濃度の第一導電型半導体層よりも低濃度でかつ深いイオン注入を行い、前記エピタキシャル中間層の下方に突出するように前記第二導電型埋め込み層を形成することを特徴とするショットキーバリアダイオードの製造方法。 - 第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面にショットキー接合を形成して設けられたアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に形成され、前記アノード電極と接触するとともに前記アノード電極の下部領域を包囲する第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型埋め込み層とを備え、前記複数の第二導電型埋め込み層の間の間隙中、または前記複数の第二導電型埋め込み層が配置された領域の上部の少なくとも一方に、前記エピタキシャル層よりも高濃度の第一導電型半導体層が配置されたショットキーバリアダイオードの製造方法において、
前記アノード電極が形成されるべき領域に対して第二導電型半導体層を形成するためのイオン注入を行って、前記エピタキシャル層の表面部から下方に延びる複数の第二導電型
半導体層を形成し、次に前記アノード電極が形成されるべき領域に対して第一導電型半導体層を形成するためのイオン注入を行って、前記高濃度の第一導電型半導体層を、前記第二導電型半導体層よりも高濃度でかつ浅く形成して、前記第二導電型埋め込み層が前記高濃度の第一導電型半導体層の下方に突出した状態にすることを特徴とするショットキーバリアダイオードの製造方法。 - 前記第一導電型半導体層を形成するためのイオン注入を、前記複数の第二導電型半導体層を形成した各領域に対応させて行う請求項6に記載のショットキーバリアダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004038903A JP4018650B2 (ja) | 2004-02-16 | 2004-02-16 | ショットキーバリアダイオードおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004038903A JP4018650B2 (ja) | 2004-02-16 | 2004-02-16 | ショットキーバリアダイオードおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005229070A JP2005229070A (ja) | 2005-08-25 |
JP4018650B2 true JP4018650B2 (ja) | 2007-12-05 |
Family
ID=35003501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004038903A Expired - Lifetime JP4018650B2 (ja) | 2004-02-16 | 2004-02-16 | ショットキーバリアダイオードおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4018650B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103443925A (zh) * | 2010-12-28 | 2013-12-11 | 三菱电机株式会社 | 半导体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
JP4963364B2 (ja) * | 2006-03-02 | 2012-06-27 | 日本インター株式会社 | 半導体装置の製造方法 |
JP5169428B2 (ja) * | 2008-04-17 | 2013-03-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP5452718B2 (ja) * | 2010-06-02 | 2014-03-26 | 株式会社日立製作所 | 半導体装置 |
JP6103839B2 (ja) * | 2012-07-06 | 2017-03-29 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
SE541402C2 (en) | 2017-09-15 | 2019-09-17 | Ascatron Ab | Integration of a schottky diode with a mosfet |
CN109192790B (zh) * | 2018-11-09 | 2023-08-11 | 无锡新洁能股份有限公司 | 一种碳化硅肖特基二极管及其制造方法 |
CN111477689A (zh) * | 2019-01-24 | 2020-07-31 | 中国科学院半导体研究所 | 高雪崩耐量的碳化硅jbs结构及制备方法 |
-
2004
- 2004-02-16 JP JP2004038903A patent/JP4018650B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103443925A (zh) * | 2010-12-28 | 2013-12-11 | 三菱电机株式会社 | 半导体装置 |
CN103443925B (zh) * | 2010-12-28 | 2016-03-09 | 三菱电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005229070A (ja) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456013B2 (ja) | 半導体装置 | |
JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
JP3287269B2 (ja) | ダイオードとその製造方法 | |
KR101473141B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20160300960A1 (en) | Diode and method of manufacturing diode | |
JP5341373B2 (ja) | ダイオード | |
JP2005191227A (ja) | 半導体装置 | |
KR20140145069A (ko) | 반도체 소자와, 반도체 소자의 제조방법 | |
JP2004127968A (ja) | 半導体装置およびその製造方法 | |
JP7241649B2 (ja) | 半導体装置およびその製造方法 | |
JP2005229071A (ja) | ショットキーバリアダイオード | |
JP2000294804A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP4018650B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
JP2006210569A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2020088155A (ja) | 半導体装置 | |
JP2008251925A (ja) | ダイオード | |
JP2018067690A (ja) | 半導体装置とその製造方法 | |
JP2008251757A (ja) | 半導体装置 | |
CN115458585A (zh) | 半导体器件及其制备方法 | |
JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
JP2013077615A (ja) | ダイオードの製造方法 | |
JP5090043B2 (ja) | ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051214 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Effective date: 20070803 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070823 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070920 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100928 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110928 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |