JP5169428B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5169428B2
JP5169428B2 JP2008107750A JP2008107750A JP5169428B2 JP 5169428 B2 JP5169428 B2 JP 5169428B2 JP 2008107750 A JP2008107750 A JP 2008107750A JP 2008107750 A JP2008107750 A JP 2008107750A JP 5169428 B2 JP5169428 B2 JP 5169428B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor layer
type
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008107750A
Other languages
English (en)
Other versions
JP2009260057A (ja
Inventor
省三 鹿間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008107750A priority Critical patent/JP5169428B2/ja
Publication of JP2009260057A publication Critical patent/JP2009260057A/ja
Application granted granted Critical
Publication of JP5169428B2 publication Critical patent/JP5169428B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素を材料とする半導体装置およびその製造方法に関するものである。
従来、ショットキーバリアダイオードの逆方向リーク電流を抑制するための半導体装置として、ショットキーバリアダイオードを構成するショットキー電極下に複数個のp形半導体領域を形成してショットキーバリアダイオードの内部にpn接合部を設けたジャンクションバリアショットキーダイオードが知られている。このジャンクションバリアショットキーダイオードは、ショットキー電極下に形成されたp形半導体領域によってショットキー電極とn形半導体層との接合面積が減少するので、順方向電圧印加時の抵抗(オン抵抗)が増加するという問題があり、これを解消するため、ジャンクションバリアショットキーダイオードの内部にキャリア密度の低い低不純物濃度層を設け、この低不純物濃度層に接して前記p形半導体領域を設けることにより、逆方向電圧印加時にpn接合部に発生する空乏層を低不純物濃度層方向すなわち水平方向に広げて、逆方向リーク電流の通電路をピンチオフするシリコン半導体装置がある(例えば、特許文献1参照)。
特開平2−151067号公報(第1図)
ところが、上記のようなシリコン半導体装置の構造をそのまま炭化珪素半導体装置に適用した場合、炭化珪素半導体はシリコン半導体よりもキャリア密度が高く空乏層がシリコン半導体に比べて広がりにくいので、炭化珪素半導体装置では空乏層の広がりによって逆方向リーク電流の通電路をピンチオフできないという問題がある。炭化珪素半導体装置において逆方向リーク電流の通電路を空乏層によってピンチオフするためには、シリコン半導体装置に比べてp形半導体領域の設置間隔を狭め、且つ設置個数を増加する必要があるが、このようにp形半導体領域の設置間隔を狭め且つ設置個数を増加すると、ショットキー電極とn形半導体層の接触面積が減少するため、オン抵抗が増加し、その結果順方向電流が低減して所望の特性を得ることができないという問題が生じる。特に、炭化珪素半導体は高温動作時に順方向電流が低減するという特性があるので、200℃以上で動作させる炭化珪素半導体装置においてはこの現象が顕著になる。
この発明は上記のような問題を解決するためになされたもので、逆方向リーク電流を低減し、順方向電流の低減も抑制できる炭化珪素半導体装置を得るものである。
この発明に係る炭化珪素半導体装置は、第1導電型の不純物を有する第1導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に形成され、前記炭化珪素半導体基板よりも第1導電型の不純物の濃度が低い第1導電型の炭化珪素半導体層と、前記炭化珪素半導体層の内部に形成され、前記炭化珪素半導体層よりも第1導電型の不純物の濃度が低い第1導電型の低不純物濃度炭化珪素層と、前記炭化珪素半導体層の内部に、全面を前記低不純物濃度炭化珪素層によって覆うように形成され、前記炭化珪素半導体層の水平方向に間隔をおいて設けられた第2導電型の埋め込み領域と、前記炭化珪素半導体層の表面に形成されたショットキー電極とを備えたことを特徴とする。
この発明に係る炭化珪素半導体装置によれば、第1導電型の炭化珪素半導体層の内部に、第1導電型の低不純物濃度炭化珪素層と、全面を前記低不純物濃度炭化珪素層によって覆うように形成され、前記炭化珪素半導体層の水平方向に間隔をおいて設けられた第2導電型の埋め込み領域を備えるので、逆方向リーク電流を低減し、順方向電流の低下も抑制できる。
実施の形態1.
図1は本発明の実施の形態1による炭化珪素半導体装置の構成を示す断面図であり、図2(a)〜(c)および図3(a)〜(b)は本実施の形態による炭化珪素半導体装置の製造工程を示す断面図である。
図1において炭化珪素半導体装置は、n形半導体基板1と、このn形半導体基板1の表面に形成され、前記n形半導体基板1よりもn形不純物の濃度が低いn形半導体層2と、n形半導体層2の内部に形成され、前記n形半導体層2よりもn形不純物の濃度が低いn−−形低不純物濃度層3と、n形半導体層2の内部にn−−形低不純物濃度層3と接して形成され、n形半導体層2の水平方向に所定の間隔をおいて配設され、全面をn−−形低不純物濃度層3によって覆ったp形埋め込み領域4と、前記n形半導体層2の表面に形成されたショットキー電極5を備えている。また、n形半導体基板1の裏面にはオーミック電極6が形成され、前記n形半導体層2の表面には、半導体装置の耐圧を向上させるため、ショットキー電極5の端部を囲むようにp形終端部7が形成されている。
ここで、n形(第1導電型)不純物の濃度とは、実際のn形不純物の濃度から実際のp形(第2導電型)不純物の濃度を差し引いた、実効的なn形不純物の濃度のことを指すものであり、p形不純物の濃度についても同様である。
上記n形半導体基板1、n形半導体層2、n−−形低不純物濃度層3、p形埋め込み領域4、p形終端部7はいずれも炭化珪素半導体で形成されている。また、ショットキー電極5はチタン、ニッケル,モリブデン等の金属膜で形成され、n形半導体層2とショットキー接合を成している。一方、オーミック電極6はニッケル等の金属膜で形成され、n形半導体基板1とオーミック接合を成している。また、n形半導体基板1は約20mΩ・cm程度の抵抗率を有する炭化珪素基板であり、n形半導体層2およびn−−形低不純物濃度層3はそれぞれ例えば1×1016atoms/cm、1〜3×1015atoms/cmの不純物濃度で形成されている。また、p形埋め込み領域4とp形終端部7は1×1017atoms/cm以上の不純物濃度で形成されている。
なお、図1においてはp形埋め込み領域4の断面を矩形で構成しているが、断面形状は矩形に限られず、曲部を有していてもよい。また、図1には3個のp形埋め込み領域4を設けた例を示しているが、実際の素子では、半導体の大きさに応じた個数が配列される。
次にこの炭化珪素半導体装置の製造方法について説明する。
まず、図2(a)に示すように、抵抗率が約20mΩ・cmであるn形半導体基板1上に不純物濃度が1×1016atoms/cmになるようにn形半導体層2aをエピタキシャル成長させる。そして、このn形半導体層2aのエピタキシャル成長の途中でn形不純物の導入量を減らし、n形不純物の濃度がn形半導体層2aよりも低い3×1015atoms/cmとなるように調整してn−−形低不純物濃度層3をn形半導体層2aの表面に形成する。そして再度不純物濃度が1×1016atoms/cmになるようにn形不純物の導入量を調整してn−−形低不純物濃度層3の表面上にn形半導体層2bを形成して、4層の炭化珪素半導体を製造する。
次に、図2(b)に示すように、前記工程で形成したn形半導体層2b上に、フォトリソグラィにより所定の位置に開口部8a〜8cを有する注入用マスク8を形成する。そして、この注入用マスク8上からアルミニウムやホウ素等のp形不純物をイオン注入してn−−形低不純物濃度層3と接するp形埋め込み領域4を形成する。このとき、p形埋め込み領域4の全面がn−−形低不純物濃度層3によって覆われるように、p形不純物の注入エネルギーを設定する。この後、薬品を用いて注入用マスク8を除去する。
そして、図2(c)に示すように、n形半導体層2bの表面に、開口部9a、9bを有する注入用マスク9を前記工程と同様にフォトリソグラフィにより形成する。そしてこの注入用マスク9上からアルミニウムやホウ素等のp形不純物を再度注入することにより、開口部9a、9bの下のn形半導体層2bの表面にp形終端部7を形成する。この後、薬品を用いて注入用マスク9を除去する。そして、アルゴン等の不活性ガス雰囲気中で1500〜1800℃の温度で熱処理してp形不純物を活性化させる。炭化珪素中の不純物は高温でもほとんど拡散しないので、熱処理の後にも微細な不純物濃度分布を維持することができる。
なお、イオン注入前の状態がn形半導体2であった領域とn−−形低不純物濃度層3であった領域とでp形不純物濃度に差異が生じるが、p形埋め込み領域4およびp形終端部7は不純物濃度が1×1017atoms/cm以上であればよいので、その影響はほとんどない。また、前記p形埋め込み領域4形成工程とp形終端部7形成工程はその順序を入れ替えてもよい。
その後、図3(a)に示すように、n形半導体基板1の裏面にスパッタリング法によってニッケルの金属膜6aを成膜した後、アルゴン等の不活性ガス雰囲気中で1000℃に昇温して熱処理を行い、オーミック電極6を形成する。
そして、図3(b)に示すように、n形半導体層2bの表面上に、例えばチタン、ニッケル,モリブデン等の炭化珪素とショットキー接触を成す金属をスパッタリングや電子ビーム蒸着等の方法により成膜し、金属膜5aを形成する。その後、フォトレジストによって金属膜5a上にパターニングを実施し、酸などによって不要部分の金属を除去することによりショットキー電極5を形成する。
なお、このショットキー電極5の形成は、予め金属膜が不要となる部分にフォトレジストが残るようなパターニングを金属膜5aの成膜前に実施してから、金属膜5aをn形半導体層2bの表面に成膜した後、アセトン等の有機溶剤によりフォトレジストをその上に成膜された金属膜とともに除去し、電極として必要な部分のみに金属膜を残すリフトオフ法を用いて行ってもよい。
このように形成された炭化珪素半導体装置においては、ショットキー電極5とオーミック電極6との間に順方向電圧が印加された場合、順方向電流はショットキー電極5からn形半導体層2を通り、p形埋め込み領域4の間を通ってn形半導体基板1へ流れる。このとき、p形埋め込み領域4は全面がn−−形低不純物濃度層3によって覆われているので、ショットキー電極5とn形半導体層2の接触はp形埋め込み領域4によって妨げられない。このように、順方向電流はp形埋め込み領域4に遮られることなくショットキー電極5からn形半導体層2へ流れるので、オン抵抗を低減でき、その結果、順方向電流の低減を抑制できる。
一方、ショットキー電極5とオーミック電極6との間に逆方向電圧が印加された場合、p形埋め込み領域4とn−−形低不純物濃度層3の接触部から空乏層が広がる。ここで、n−−形低不純物濃度層3のn形不純物の濃度はn形半導体層2のn形不純物の濃度よりも小さいので、上記空乏層はn−−形低不純物濃度層3の方向に広がって形成されることになる。p形埋め込み領域4はn−−形低不純物濃度層3によって全面が覆われているので、前記空乏層は水平方向・垂直方向の両方に広がり、特に水平方向に広がった空乏層は隣接する空乏層と互いに連結するので、逆方向リーク電流の通電経路はピンチオフされ、逆方向リーク電流を抑制できる。
本実施の形態によれば、p形埋め込み領域4の全面をn−−形低不純物濃度層3で覆うことにより、順方向電流はp形埋め込み領域4に遮られることなくショットキー電極5からn形半導体層2へ流れるので、順方向電流の低減を抑制することができる。特に、炭化珪素半導体は高温動作時に順方向電流が低下するという特性があるので、200℃以上で動作させる炭化珪素半導体装置においてその効果が顕著になる。また、逆電圧印加時にはpn接合部の空乏層が水平方向のみならず垂直方向にも広がるので、逆方向リーク電流を効率的に抑制できる。
なお、本実施の形態では、p形埋め込み領域4の全面をn−−形低不純物濃度層3によって覆っていたが、図4に示すように、p形埋め込み領域4の上下面をそれぞれn−−形低不純物濃度層3とn形半導体層2との境界面3a、3bと面一に形成してもよいし、上下面のいずれか一方を境界面3aまたは3bと面一に形成してもよい。また、図5に示すようにp形埋め込み領域4の上面がn−−形低不純物濃度層3とn形半導体層2との境界面3aからショットキー電極5側へ突出し、この上面をn形半導体層2に覆うようにしてもよいし、図6に示すように、p形埋め込み領域4の下面がn−−形低不純物濃度層3とn形半導体層2との境界面3bからn形半導体基板1側へ突出し、上面をn−−形低不純物濃度層3で、下面をn形半導体層2にそれぞれ覆うように構成してもよい。さらに、図7に示すように、p形埋め込み領域4がn−−形低不純物濃度層3とn形半導体層2との境界面3aおよび3bの両方を貫通し、その上面および下面を半導体層2で覆うようにすることもできる。これらの炭化珪素半導体装置は、実施の形態1と同様の工程で製造される。
上記いずれの構成においても、p形埋め込み領域4の上面をn形半導体層2またはn−−形低不純物濃度層3で覆うことにより、順方向電流はp形埋め込み領域4に遮られることなく、ショットキー電極5からn形半導体層2へ流れ、順方向電流の低減を抑制できる。また、p形埋め込み領域4の全面をn−−形低不純物濃度層3によって覆わなくてもよいので、p形埋め込み領域4の形成位置に裕度を設けることができ、炭化珪素半導体装置の製造が容易になる。
実施の形態2.
図8(a)〜(c)および図9(a)〜(c)は本発明の実施の形態2による炭化珪素半導体装置製造工程を示す断面図である。実施の形態1に示した炭化珪素半導体装置は、本実施の形態に係る製造方法で製造することもできる。
まず、図8(a)に示すように、炭化珪素からなり抵抗率が20mΩ・cm程度のn形半導体基板1の上に、不純物濃度が例えば1×1016atoms/cmのn形半導体層2をエピタキシャル成長させる。
このように形成したn形半導体層2の表面に、図8(b)に示すように、開口部10a〜10dを有する注入用マスク10をフォトリソグラィにより形成する。そしてこの注入用マスク10の上からアルミニウムもしくはホウ素などのp形不純物をイオン注入して、注入用マスク10の開口部10a〜10d下のn形半導体層2にp形不純物を注入する。このとき、p形不純物の注入量は注入された領域がp形半導体とはならずに、例えば不純物濃度が1〜3×15atoms/cm程度のn形半導体となるように設定する。このようにしてn形半導体層2内にn−−形低不純物濃度層3を形成する。この後、薬品を用いて注入用マスク10を除去する。
次に、n形半導体層2の表面に、図8(c)に示すように、開口部11a〜11cを有する注入用マスク11を前記工程と同様にフォトリソグラフィにより形成する。そしてこの注入用マスク11の上からアルミニウムやホウ素等のp形不純物を再度注入して、開口部11a〜11c下のn形半導体層2内部に、上面をn形半導体層2によって覆うようにn−−形低不純物濃度層3と接するp形埋め込み領域4を形成する。この後、薬品を用いて注入用マスク11を除去する。
そして、n形半導体基板1のn形半導体層2の表面に、図9(a)に示すように、開口部12a、12bを有する注入用マスク12を前記工程と同様にフォトリソグラフィにより形成する。そしてこの注入用マスク12の上からアルミニウムやホウ素等のp形不純物を再度注入することにより、開口部12a、12b下のn形半導体層2の表面にp形終端部7を形成する。この後、薬品を用いて注入用マスク12を除去する。そして、誘導加熱炉等を用いてアルゴンガス等の不活性ガス雰囲気中で1500〜1800℃程度の温度で熱処理を行うことにより注入したp形不純物を活性化させる。
なお、前記n−−形低不純物濃度層3形成工程、前記p形埋め込み領域4形成工程およびp形終端部7形成工程はその順序を入れ替えてもよい。
その後、図9(b)に示すように、n形半導体基板1の裏面に、スパッタリング等の方法によりニッケル等の金属膜6aを成膜させた後、アルゴンなどの不活性ガス雰囲気中で1000℃程度の熱処理を加えることにより、オーミック電極6を形成する。
そして、図9(c)に示すように、n形半導体基板1のn形半導体層2の表面にチタン等の炭化珪素とショットキー接触を形成する金属をスパッタリング等の方法により成膜し、フォトレジストによるパターニングを実施後、酸などにより不要となる金属を除去することによりショットキー電極5を形成する。
本実施の形態によれば、n形半導体層2にp形不純物をイオン注入することによってn−−形低不純物濃度層3を形成するので、実施の形態1に示した製造方法と比べてエピタキシャル成長工程を簡略化することができる。
本発明の実施の形態1における炭化珪素半導体装置を示す断面図である。 本発明の実施の形態1における炭化珪素半導体装置の製造工程を示す図である。 図2に続く本発明の実施の形態1における炭化珪素半導体装置の製造工程を示す図である。 本発明の実施の形態1における炭化珪素半導体装置の変形例を示す断面図である。 本発明の実施の形態1における炭化珪素半導体装置の変形例を示す断面図である。 本発明の実施の形態1における炭化珪素半導体装置の変形例を示す断面図である。 本発明の実施の形態1における炭化珪素半導体装置の変形例を示す断面図である。 本発明の実施の形態2における炭化珪素半導体装置の製造工程を示す図である。 図8に続く本発明の実施の形態2における炭化珪素半導体装置の製造工程を示す図である。
符号の説明
1 n形半導体基板(第1導電型の炭化珪素半導体基板)、 2 n形半導体層(第1導電型の炭化珪素半導体層)、 3 n−−形低不純物濃度層(第1導電型の低不純物濃度炭化珪素層)、 3a,3b 境界面、 4 p形埋め込み領域(第2導電型の埋め込み領域)、 5 ショットキー電極。

Claims (3)

  1. 第1導電型の不純物を有する第1導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板の表面に形成され、前記炭化珪素半導体基板よりも第1導電型の不純物の濃度が低い第1導電型の炭化珪素半導体層と、
    前記炭化珪素半導体層の内部に形成され、前記炭化珪素半導体層よりも第1導電型の不純物の濃度が低い第1導電型の低不純物濃度炭化珪素層と、
    前記炭化珪素半導体層の内部に、全面を前記低不純物濃度炭化珪素層によって覆うように形成され、前記炭化珪素半導体層の水平方向に間隔をおいて設けられた第2導電型の埋め込み領域と、
    前記炭化珪素半導体層の表面に形成されたショットキー電極と
    を備えた炭化珪素半導体装置。
  2. 第1導電型の不純物を有する第1導電型の炭化珪素半導体基板の表面に、前記炭化珪素半導体基板よりも第1導電型の不純物の濃度が低い第1導電型の炭化珪素半導体層を形成する工程と、
    前記炭化珪素半導体層の表面に、前記炭化珪素半導体層よりも第1導電型の不純物の濃度が低い第1導電型の低不純物濃度炭化珪素層を形成する工程と、
    前記低不純物濃度炭化珪素層の表面に、前記炭化珪素半導体層と第1導電型の不純物の濃度が等しい第1導電型の炭化珪素半導体層を形成する工程と、
    前記炭化珪素半導体層の内部に、前記低不純物濃度炭化珪素層に全面を覆われ、前記炭化珪素半導体層の水平方向に間隔をおいて設けられた第2導電型の埋め込み領域を、第2導電型の不純物を注入して形成する工程と、
    前記炭化珪素半導体層の表面にショットキー電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
  3. 第1導電型の不純物を有する第1導電型の炭化珪素半導体基板の表面に、前記炭化珪素半導体基板よりも第1導電型の不純物の濃度が低い第1導電型の炭化珪素半導体層を形成する工程と、
    第2導電型の不純物を注入することにより、前記炭化珪素半導体層よりも第1導電型の不純物濃度が低い第1導電型の低不純物濃度炭化珪素層を前記炭化珪素半導体層の内部に形成する工程と、
    前記炭化珪素半導体層の内部に、前記低不純物濃度炭化珪素層に全面を覆われ、前記炭化珪素半導体層の水平方向に間隔をおいて設けられた第2導電型の埋め込み領域を、第2導電型の不純物を注入して形成する工程と、
    前記炭化珪素半導体層の表面にショットキー電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
JP2008107750A 2008-04-17 2008-04-17 炭化珪素半導体装置およびその製造方法 Active JP5169428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008107750A JP5169428B2 (ja) 2008-04-17 2008-04-17 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008107750A JP5169428B2 (ja) 2008-04-17 2008-04-17 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009260057A JP2009260057A (ja) 2009-11-05
JP5169428B2 true JP5169428B2 (ja) 2013-03-27

Family

ID=41387107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107750A Active JP5169428B2 (ja) 2008-04-17 2008-04-17 炭化珪素半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5169428B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5474218B2 (ja) 2010-12-28 2014-04-16 三菱電機株式会社 半導体装置
WO2016198388A1 (en) * 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH03248563A (ja) * 1990-02-27 1991-11-06 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JPH11330498A (ja) * 1998-05-07 1999-11-30 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP4018650B2 (ja) * 2004-02-16 2007-12-05 松下電器産業株式会社 ショットキーバリアダイオードおよびその製造方法

Also Published As

Publication number Publication date
JP2009260057A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
CN100364113C (zh) 半导体装置
CN106067415B (zh) 碳化硅半导体装置的制造方法
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
KR100994185B1 (ko) 반도체 장치
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
US8921903B2 (en) Lateral junction field-effect transistor
JP6641488B2 (ja) 半導体装置
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
CN107683530B (zh) 电力用半导体装置
JP2010050468A (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
JP4006879B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP4972090B2 (ja) 半導体装置およびその製造方法
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
CN105103295A (zh) 具有垂直漂移区的横向GaN JFET
JP4538870B2 (ja) 炭化珪素半導体装置及びその製造方法
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
US9257500B2 (en) Vertical gallium nitride power device with breakdown voltage control
JP2008251925A (ja) ダイオード
JP5169428B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006186134A (ja) 半導体装置
JP4683141B2 (ja) 横型接合型電界効果トランジスタ
JP5090043B2 (ja) ダイオード
JP6539026B2 (ja) 半導体装置及びその製造方法
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
JP2000299476A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R151 Written notification of patent or utility model registration

Ref document number: 5169428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250