JP4972090B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4972090B2
JP4972090B2 JP2008522737A JP2008522737A JP4972090B2 JP 4972090 B2 JP4972090 B2 JP 4972090B2 JP 2008522737 A JP2008522737 A JP 2008522737A JP 2008522737 A JP2008522737 A JP 2008522737A JP 4972090 B2 JP4972090 B2 JP 4972090B2
Authority
JP
Japan
Prior art keywords
layer
ring
mask
semiconductor device
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008522737A
Other languages
English (en)
Other versions
JP2009502040A (ja
Inventor
クリストファー・ハリス
セム・バセリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cree Sweden AB
Original Assignee
Cree Sweden AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Sweden AB filed Critical Cree Sweden AB
Publication of JP2009502040A publication Critical patent/JP2009502040A/ja
Application granted granted Critical
Publication of JP4972090B2 publication Critical patent/JP4972090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Description

技術分野および背景技術
本発明は、2.2eVより大きな伝導帯と価電子帯との間のエネルギギャップを有し、n又はpの第1導電型にドープされた半導体材料の第1層と、その上に配置され、第1層との間の界面において装置が逆バイアス状態での電流を阻止する接合を形成する第2層とを含む半導体装置に関する。この半導体装置は更に接合の終端を拡張する拡張手段を含み、これにより、第2層の横の境界に対して横方向に、第1層中で電界を分散させる。
このように、本発明は、SiC、3族B−ナイトライドやダイヤモンドのような、伝導帯と価電子帯との間の大きなエネルギギャップを有する材料に関する。それらの材料は、一般に、例えばSiより大きな絶縁破壊電圧電界を有し、SiCの場合、Siより5倍以上大きい。このため、これらの材料から形成された装置は、高温で動作可能である。
しかしながら、そのような半導体材料の特性を使用するために、ブロッキング接合の横方向の端部において、電界が集中するという問題を解決することが重要である。これは、拡張手段が必要な理由である。そのような拡張手段のない場合に、端部における絶縁破壊電圧(ブレイクダウン電圧)は、いくつかのケースでは第2層の下部の接合における絶縁破壊電圧の10〜20%まで低く、装置に印加しうる最大電圧の限界を規定する。このように、それらの拡張手段は、半導体材料の優れた特性を十分に得るのに非常に重要である。
この電界が集中するという問題が、高ドープされたn型基板層2の上に配置された第1n型ドリフト層1を有するショットキダイオードを示す図1に表されている。第2層は、第1層の半導体材料に対してショットキバリアを有し、ショットキ接合の形態のブロック接合を形成する金属3から形成される。更に、図には、パッシベーション層4が示されている。ショットキ接合の横の端部6でどのように電界が集中するかが示されている。接合の下での空乏層の拡張が、点線7で示されている。
ショットキ接合をここに示すが、本発明は、ブロック接合としてpn接合を有するタイプの半導体装置にも適用可能であることを指摘する。
また、この適用の図に示された異なった層の相対的な寸法は、本発明と解決すべき問題を明確に記載するために選択され、実際とは異なっていることを指摘する。
拡張手段を実現するための、既に知られた1つの方法が図2に示される。図2は、図1の装置の左側を示す。いわゆる接合終端拡張(junction termination extension)は、接合を横方向に囲み、第1層の導電型と反対の第2導電型に、リング8からリング10に向かってドーピング濃度が減少するようにドープされた、連続したリング8〜10により得られる。
これは、空乏領域の境界7が、更に、端部6を超えて横方向に、リング8〜10に近づくように延びることを意味する。なぜなら、それらのリングの電位は端部6から横方向に離れる方向に低下するからである。しかしながら、このタイプの拡張手段は、正確に制御されたリングのドーピングを必要とする。なぜならば、そうでなければ、隣接するリングの間の遷移において電界が高くなりすぎ、装置の絶縁破壊電圧を低くするからである。更に、例えば湿気によってパッシベーション層中で電荷が形成され、更に絶縁破壊電圧を低下させる。
他の公知のタイプの拡張手段が図3に示され、これは、端部6に関して横方向に配置され、図7に点線で示されたように空乏領域を好適に延ばすために横方向に次第に電位が低くなると考えられる、いわゆるフローティング電界リング11、12からなる。この解決策の問題は、電界濃度が、装置の絶縁破壊電圧を低下させることである。
第3の公知のタイプの拡張手段が図4に示され、これは、接合の横の端部6に対して横方向に配置された、SIPOS(半絶縁性多結晶シリコン)のような半絶縁性材料の層13からなる。半絶縁性材料は、半抵抗(semi-resistive)とも呼ばれ、装置の逆バイアス状態において、そこを通って第2層(金属)3に流れるリーク電流を生じ、空乏領域は、図2および3にかかる解決策と同じ程度に遠くまで延びる。しかしながら、そのような半絶縁性材料の抵抗率は高い温度依存性を示し、温度の上昇とともにリーク電流も増加する。半導体材料がSiの場合、これは深刻ではない。なぜなら、そのような装置の考え得る動作温度は比較的低く、ドリフト層1中において120℃より高くない領域となる。しかしながら、伝導帯と価電子帯との間のエネルギギャップが2.2eVを超えるような半導体材料、例えばSiCの場合、200℃またはそれ以上の領域の動作温度が予想される。そのような場合、半絶縁性材料の層13を通るリーク電流がかなり増加し、このタイプの装置にこの解決策が適さないこととなる。
本発明の目的は、導入部で記載したタイプの半導体装置において、そのような公知の装置に関連する、接合の終端が延びるという問題を少なくとも部分的に解決した半導体装置を提供することにある。
本発明のこの目的は、接合を横方向に囲むように並置され、接合から横方向に見た場合に第1層の導電型と反対の第2導電型の半導体材料からなるリングと、半絶縁性材料からなるリングとが交互になるように配置された複数のリングを有する拡張手段を備えた半導体装置を提供することにより達成される。
フローティングフィールドリングと、その間に配置された半絶縁性リングとを組み合わせる方法は、上述の方法のエッチングの欠点を低減するとともに、それらのエッチングの長所から恩恵を受ける。このように、半絶縁性リングは、フローティングフィールドリング、即ち第2導電型にドープされた半導体材料のリング、の端部で形成される電界集中を低減するリーク電流を形成するために使用される。半絶縁性材料の2つの連続したリングの間の半導体材料リングの位置は、そこを通るリーク電流が中断されることを意味し、それらのワイドギャップ材料の動作可能な温度にまで温度が上昇した場合にも、リーク電流を許容可能なレベルに保つことができる。
本発明の具体例によれば、第2層は第1層の半導体材料に対してショットキバリアを有する金属から形成され、ショットキ接合の形態のブロッキング接合を形成する。ショットキバリア接合は、通常、pn接合より低いブレイクダウン電圧を有し、拡張手段のこの改良された特徴は、より高い阻止電圧および/または(例えば、高いスイッチング周波数の結果の)より高い温度に適用可能な魅力的な代替え品として、ショットキ接合を有する半導体装置を用いることを可能とする。
本発明の他の具体例では、第2層は第1層と同じであるが、第2導電型にドープされた半導体材料から形成され、pn接合の形態のブロッキング接合を形成する。拡張手段のこの改良された特徴の長所は、ブロッキング接合としてpn接合を有する半導体装置と同等に使用できることである。
本発明の他の具体例では、半導体材料の最も内側のリングは、第2層の横の境界に対して横方向に間隔を設けられる。これは、第2層の境界と、最も内側の半導体材料リングとの間で電圧降下が起こり、横の境界での電界集中が低減できることを意味する。
本発明の他の具体例では、第2層は、第1層の半導体材料に対してショットキバリアを有する金属から形成され、半導体材料の最も内側のリングは、第2金属層と接触している。そのような設計は、装置の順方向の導通状態において拡張手段の大きな特徴をもたらす。なぜならば、この最も内側のリングと第1層との間に形成されたpn接合を通って、サージの場合に、電流のための追加のチャネルが形成され、これによりショットキ接合の電流−電圧特性がpn接合のそれと結合されるからである。
半導体材料からなるそれぞれのリングは、第1層中にあり、その中に注入された第2導電型のドーパントを有し、第1層の導電型に対してこのリングの導電型を部分的に変えたリングにより形成される。または、半導体材料からなるそれぞれのリングは、第1層の上にエピタキシャル成長され、その中に第2導電型のドーパントを含む半導体材料のリングにより形成される。
半絶縁性材料からなるそれぞれのリングは、第1層中にあり、その中に注入されて電気的に不活性なままのドーパントを有するリングにより形成され、このリングは半絶縁性となる抵抗率を有する。または、半絶縁材料からなるそれぞれのリングは、第1層の上に成長された、半絶縁性材料のリングにより形成される。
ドープされた半導体材料と絶縁性材料とが交互になるように、連続したリングを形成した場合、理想的な場合、即ち、装置が逆阻止状態の時に、リングフィールドと呼ばれるリングが加えられた電圧を均等に分ける場合に、全てのフィールドリングの外側の端部においてアバランシェブレイクダウンが同時に起きるように半導体材料からなる2つの連続したリングの横方向の間隔を選択することが重要である。もし、例えば、4つのフィールドリングがそのように配置され、2kVが装置の逆導通方向に加えられた場合、第2導電型にドープされた半導体材料からなる連続したリングのそれぞれの組の間に、500Vの電位差が生じなければならない。更に、2つの連続したリングの間の距離を選択する場合、逆ブロッキング方向に装置に加えようとする電圧を考慮しなければならず、電圧の値が増加した場合に、その間に配置される半絶縁性リングの横方向の幅が増加し、これにより所定の抵抗率において後者のリングの抵抗が増加するようにこの距離も増加させなければならない。これは、半絶縁性材料からなるこのリングを通るリーク電流が、許容できるレベルに保たれることを意味する。
半導体材料からなる2つの連続したリングの横方向の間隔は、好適には、5〜50μmである。
本発明の他の具体例では、半絶縁性材料からなるそれぞれのリングは、室温において、10〜10Ω×cmの抵抗率を有し、この結果、このタイプの半導体蔵置逆ブロッキング状態において、そこを適当なリーク電流が流れるようになる。
本発明の他の具体例では、半絶縁性材料は、アモルファスSiC、DLC(ダイアモンドライクカーボン)、およびSIPOS(半絶縁性他結晶シリコン)の1つである。これらの材料は、ワイドバンドギャップ半導体材料の特性を用いた半導体装置中の半絶縁性材料として使用するのに、非常に適している。
本発明の他の具体例では、第1層の半導体材料は、SiC、またはGaNのような3B−ナイトライド族、おおよびダイアモンドの1つである。それらの半導体材料は、逆ブロッキング状態で高い電圧を与えることができ、および/または高い周波数および/または高い温度で動作する半導体装置に使用可能な優れた特性を有するものと知られている。
本発明の他の具体例では、第1層の半導体材料はSiCまたは3B−ナイトライド族であり、第1層がn型であり、半導体材料からなるそれぞれのリングが第1層と同じ半導体材料からなり、5×1015〜1018cm−3のドーピング濃度を有する。いわゆるフィールドリングのドーピング濃度は、これらが満たすべき課題に適用するように調整される。
本発明の他の具体例では、第1層の半導体材料はダイアモンドであり、この半導体装置の接合が、ダイアモンド中でn型を得るより容易なp型層である第1層とショットキ接合しており、半導体材料からなるそれぞれのリングはLiのようなn型ドーパントでドープされたダイアモンドからなる。これまでのダイアモンドは、低いエネルギレベルのドーパントでn型にのみドープされるものであることは問題ない。なぜなら、いわゆるフィールドリングは、装置の順方向伝導状態では電流の経路を形成しないためである。
本発明は、また、添付の方法クレームに見られる、本発明にかかる半導体装置の拡張手段を作製する方法に関するものでもある。それらの方法は、当業者にとってよく知られた工程を含み、更なる説明は必要ないであろう。
本発明の有利な特徴と同様に更なる利点は、以下の記載および他の従属クレームから明らかである。
図5は、本発明が適用される装置の、非限定的な例による記載であり、SiCからなる2つの半導体層を有するショットキダイオード、即ち、n型の高ドープ基板層2とn型の第1低ドープドリフト層1とを有するショットキダイオードが記載されている。使用されるドナーは、例えばN型またはP型である。装置はまた、基板層の隣に配置されるオーミック金属コンタクト14と、装置の活性領域中の第1層1の上に適用された第2層とを有する。第2層は、第1層の半導体材料、即ちSiCに対してショットキバリアを有する金属により形成され、第1層1と第2層3との間の界面においてショットキ接合を形成する。第2層に使用される典型的なショットキ金属は、Ti、Cr、Al、W、Mo、Ni、Au、およびPtである。
ショットキダイオードは、ショットキ接合の終端を拡張する拡張手段を有し、これにより第2領域3の横方向の境界6に対して、第1層中の電界を横方向に分散させ、図1に示すようなそこでの電界の集中を防止する。図5は、この拡張領域の原理を説明するためにのみ使用され、その構成要素の数と同様にその構成要素の相互の比率は、実際には、適用予定の装置によって全く異なる。そしてこの留意点は、図5〜10のすべてにあてはまる。拡張手段は、接合15を囲んで横方向に並置され、接合から横方向に見た場合に、第1層の導電型と反対の第2導電型、即ちp型の半導体材料のリング16〜18と、半絶縁性材料のリング19〜21とが交互に配置されている。いわゆるフィールドリング16〜18は、BまたはAlのようなp型ドーパントを第1層に注入し、第1層の導電型に対してそれらのリングの導電型を部分的に変え、続いてそれらのリングをアニールして注入されたドーパントを電気的に活性化することにより形成される。半絶縁性材料のリング19〜21は、それらのリングの第1層に電気的に活性化することなしにドーパントを注入することにより形成され、これによりこれらのリングは半絶縁性となる抵抗率を有するようになる。
装置の逆阻止状態での拡張手段の形成の機能が、阻止状態の装置中の空乏領域の境界を非常に単純化された方法で表した点線7により、模式的に示されている。連続したフィールドリング16と17、17と18の間の電圧は、境界6とフィールドリング16との間と同様に、この方向では阻止状態で好適にはおおよそ等しくなる。連続したフィールドリングの間の半絶縁性材料の層のおかげで、フィールドリング16〜18の端部における電界濃度を通ってリーク電流が流れるのを防止できる。フィールドリングは、このようにして形成された半絶縁性材料の連続したリングの間を通るリーク電流を確実に遮ることができる。
図6は、図5に関して説明した拡張手段の他の形態であり、半導体材料のリング16’〜18’は、第1層1の表面上にp型ドーパントとともにSiCをエピタキシャル成長することにより形成される。リング16’〜18’を形成するためにエピタキシャル成長した層をエッチングし、一方、注入中にリング16’〜18’の上を図示されていないマスクで覆った後、図5の具体例のように、イオン注入により、どうのように半絶縁性材料のリング19〜21が得られるかが、非常に模式的に示されている。このように、以下の図と同様に、この図は、どのように拡張手段が形成されたかを、その異なった工程を詳しく示すことなく説明するために用いられる。
図7は、拡張手段の他の形態を示す。ここでは、半絶縁材料のリング19’〜21’が、半絶縁材料の層を第1層1の上に成長することにより形成される。リング16〜18は、ここでは代わりに注入により形成され、注入されたドーパントを電気的に活性化するためにアニールが行われることが異なっている。
図8は、半絶縁性材料のリング19’〜21’と同様に、p型ドープされたSiCのリング16’〜18’が、第1層の上に連続して成長することにより、どのように形成されるかを示す。この場合、p型ドープされたSiC層は、最初、第1層1の上にエピタキシャル成長され、続いてリング16’〜18’を形成するためにエッチングされる。その上で、半絶縁性材料がその上に成長される。その後に、マスクが形成され、リング16’〜18’に到達するまでエッチングが行われ、半絶縁性材料のリング19’〜21’が形成される。
図9は、図6と同じタイプの拡張領域を有する半導体装置を示す。しかしながら、最も内部のフィールドリング16’は、ここでは金属層3に接触するように配置され、順導通状態において装置の動作に影響を与える。この場合、このリング16’と、装置の活性領域のショットキ接合15に平行な第1層との界面において、pn接合22はが形成される。これは、サージが形成された場合、装置を通る電流のために、追加のチャネルが形成されることを意味する。このように、装置を横切って加えられる順方向電圧にpn接合依存する電流と重なる、装置を横切って加えられる順方向電圧にショットキ依存する電流を有する接合15が存在する。即ち、非常に急峻に拡がるが、高い電圧レベルから開始する。
図10は、第2層23が高ドープのp型層により形成されることにより、pn接合24の形状のブロッキング接合をその活性領域に有する装置を示す。拡張領域は、図5に示す原理に従って形成されるが、フィールドリング16〜18の幅は第2層23の横方向の端部から離れる方向に減少し、並置されたそのようなリングの間の距離もこの方向に減少することが示されている。
上述の代替えの中からの、拡張手段の形態の選択は、装置の使用意図、装置の半導体材料、装置特にこの拡張領域を作製するための技術の開発、および/または他の考慮による。
本発明は、勿論、上述の具体例に限定されるものではなく、それらの可能な如何なる変形も、添付した請求の範囲で規定された発明の基本的なアイデアから離れることなく、当業者にとって明らかである。
本発明は、ショットキダイオードやpnダイオードのみならず、装置の逆バイアス状態において接合阻止電流を有し、接合の横方向の端部において電界の集中を避けなければならない、全てのタイプの半導体装置に適用できることに留意すべきである。
更に、説明中で用いられた「...の上に」は、勿論、広く解釈され、このタイプの装置が上下逆になり、第1層が第2層の上に配置される場合や、装置が、添付図面の位置に対していかなる他の任意の角度に回転された場合にも用いられる。
リングは、少なくとも2つ、即ち1つのフィールドリングと1つの半絶縁性リングであり、正確な上限は無い。しかしながら、12以上は現実的ではない。
半絶縁性、即ち半抵抗性の材料からなるリングは、半導体材料が高ドープの場合には、例えば低ドープSiCのような低ドープの材料から形成される。そのようなリングは、例えば、低ドープの半絶縁性SiCの薄いキャップ層をエピタキシャル成長させ、続いて例えば図7の例に記載されたようにp型リングを形成して、作製される。
添付の図面について、例として参照された本発明の好ましい具体例の特定に記載は以下の通りである。
ショットキ接合の横方向の端部において電界が集中する現象を示すために使用された公知のショットキダイオードの概略図である。 ショットキ接合の主担を横方向に延ばすための異なった公知の技術の原理を示す、図1の半導体装置の概略図である。 ショットキ接合の主担を横方向に延ばすための異なった公知の技術の原理を示す、図1の半導体装置の概略図である。 ショットキ接合の主担を横方向に延ばすための異なった公知の技術の原理を示す、図1の半導体装置の概略図である。 本発明の第1の具体例にかかる半導体装置を示す、図2〜4に類似した概略図である。 本発明の第2の具体例にかかる半導体装置の拡張手段を主に示す拡大図である。 それぞれが交互に設けられた拡張手段を有する、本発明の第3および第4にかかる半導体装置の、図6に対応する拡大図である。 それぞれが交互に設けられた拡張手段を有する、本発明の第3および第4にかかる半導体装置の、図6に対応する拡大図である。 本発明の第5の具体例にかかる装置の、図6に対応する拡大図である。 本発明の第6の具体例にかかる装置の、図6に対応する拡大図である。

Claims (20)

  1. 伝導帯と価電子帯との間のエネルギギャップが2.2eVより大きく、n又はpの第1導電型にドープされた半導体材料からなる第1層(1)と、その上に形成され、第1層との界面で半導体装置が逆バイアス状態における電流を阻止する接合(15、24)を形成する第2層(3、23)とを含み、更に、接合の終端を延ばす拡張する拡張手段を含み、これにより第1層中の電界を、第2層の横の境界(6)に対して横方向に分布させる半導体装置であって、
    拡張手段は、接合を横方向に囲むように並置され、接合から横方向に見た場合に第1層の導電型と反対の第2導電型の半導体材料からなるリング(16〜18、16’〜18’)と、半絶縁性材料からなるリング(19〜21、19’〜21’)とが交互になるように配置された複数のリングを含むことを特徴とする半導体装置。
  2. 第2層(3)は、第1層の半導体材料に対してショットキバリアを有する金属から形成され、ショットキ接合(15)の形態の接合を形成することを特徴とする請求項1に記載の半導体装置。
  3. 第2層(23)は第1層と同じであるが、第2導電型にドープされた半導体材料から形成され、pn接合(24)の形態の接合を形成することを特徴とする請求項1に記載の半導体装置。
  4. 半導体材料の最も内側のリング(16、16’)は、第2層(3、23)の横の境界(6)に対して横方向に間隔を設けることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
  5. 半導体材料の最も内側のリング(16’)は、第2層(3)と接触していることを特徴とする請求項2に記載の半導体装置。
  6. 半導体材料からなるそれぞれのリング(16〜18)は、第1層(1)中に、その中に第2導電型のドーパントが注入され、第1層に対してこのリングの導電型を部分的に変えたリングにより形成されることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
  7. 半導体材料からなるそれぞれのリング(16’〜18’)は、第1層(1)の上にエピタキシャル成長された、その中に第2導電型のドーパントを含む半導体材料のリングにより形成されることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
  8. 半絶縁性材料からなるそれぞれのリング(19〜21)は、第1層(1)中に、その中に注入されて電気的に不活性なままのドーパントを有するリングにより形成され、このリングは半絶縁性となる抵抗率を有することを特徴とする請求項1〜7のいずれかに記載の半導体装置。
  9. 半絶縁材料からなるそれぞれのリング(19’〜21’)は、第1層(1)の上に成長された、半絶縁性材料のリングにより形成されることを特徴とする請求項1〜7のいずれかに記載の半導体装置。
  10. それぞれのリング(19〜21、19’〜21’)は、半導体材料が高ドープされている場合、低ドープ材料の半絶縁性材料から形成されることを特徴とする請求項1〜9のいずれかに記載の半導体装置。
  11. 半絶縁性材料のそれぞれのリング(19〜21、19’〜21’)は、室温で10〜10Ω×cmの抵抗率を有することを特徴とする請求項1〜10のいずれかに記載の半導体装置。
  12. 半絶縁性材料は、アモルファスSiC、DLC(ダイアモンドライクカーボン)、およびSIPOS(半絶縁性他結晶シリコン)の1つであることを特徴とする請求項11に記載の半導体装置。
  13. 第1層(1)の半導体材料は、SiC、3Bナイトライド族、およびダイアモンドの1つであることを特徴とする請求項1〜12のいずれかに記載の半導体装置。
  14. 第1層(1)の半導体材料はSiCまたは3Bナイトライド族であり、第1層がn型であり、半導体材料からなるそれぞれのリング(16〜18、16’〜18’)が第1層と同じ半導体材料からなり、5×1015〜1018cm−3のドーピング濃度を有することを特徴とする請求項13に記載の半導体装置。
  15. 第1層(1)の半導体材料はダイアモンドであり、第1層がp型であり、半導体材料からなるそれぞれのリング(16〜18、16’〜18’)が、n型ドーパントでドープされたダイアモンドからなることを特徴とする請求項2または13に記載の半導体装置。
  16. 半導体材料からなる2つの連続したリング(16、17、または16’、17’)の横方向の間隔が、5〜50μmであることを特徴とする請求項1〜15のいずれかに記載の半導体装置。
  17. 請求項6および8にかかる半導体装置の拡張手段を作製する方法であって、
    第1層の上に第1マスクを形成する工程と、
    それを通って同心円のリングを形成するように第1マスクをパターニングする工程と、
    マスクのリングを通して第1層に第2導電型のドーパントを注入し、第1層の導電型に対してそれらのリングの導電型を部分的に変える工程と、
    第1マスクを除去する工程と、
    第1層を高温に加熱して第1層に形成されたリングをアニールし、注入されたドーパントを電気的に活性化する工程と、
    第1層の上に第2マスクを形成する工程と、
    注入を通して形成されたリングの間の表面を覆う第2マスクを通してリングを形成するために、第2マスクをパターニングする工程と、
    半絶縁性にする抵抗率を有するリングを第1層中に形成するために、第2マスク中のリングを通してドーパントを注入する工程と、
    第2マスクを除去する工程とを含むことを特徴とする作製方法。
  18. 請求項7および8にかかる半導体装置の拡張手段を作製する方法であって、
    第2導電型のドーパントを有する半導体材料の層を第1層の上にエピタキシャル成長させる工程と、
    層の上に第1マスクを形成する工程と、
    層の上に同心円のマスクのリングを残すように第1マスクをパターニングする工程と、
    マスクのリングに覆われたリングを除いて、エピタキシャル成長された層をエッチングする工程と、
    最も外部のリングの外側の領域を第2マスクで覆う工程と、
    半絶縁性にする抵抗率を有するリングを第1層中に形成するために、マスクのリングと第2マスクで覆われていない第1領域にドーパントを注入する工程と、
    マスクのリングと第2マスクを除去する工程とを含むことを特徴とする作製方法。
  19. 請求項6および9にかかる半導体装置の拡張手段を作製する方法であって、
    半絶縁性材料からなる層を第1層の上に成長させる工程と、
    層の上に第1マスクを形成する工程と、
    層の上に同心円のマスクのリングを残すように第1マスクをパターニングする工程と、
    マスクのリングに覆われたリングを除いて層をエッチングする工程と、
    最も外部のリングの外側の領域を第2マスクで覆う工程と、
    マスクのリングと第2マスクを通して第1層に第2導電型のドーパントを注入し、第1層の導電型に対してそれらのリングの導電型を部分的に変える工程と、
    マスクのリングと第2マスクを除去する工程と、
    注入により形成されたリングをアニールし、注入されたドーパントを電気的に活性化する工程とを含むことを特徴とする作製方法。
  20. 請求項7および9にかかる半導体装置の拡張手段を作製する方法であって、
    第2導電型のドーパントを有する半導体材料の層を第1層の上にエピタキシャル成長させる工程と、
    エピタキシャル成長させた層の上に第1マスクを形成し、この層の上に同心円の第1マスクのリングを残すように第1マスクをパターニングする工程と、
    第1マスクのリングの間のリング領域にエピタキシャル成長された層をエッチングし、第1層の上に半導体材料からなるリングを形成する工程と、
    第1マスクのリングを除去する工程と、
    第1層と半導体材料からなるリングの上に、半絶縁性材料からなる層をエピタキシャル成長させる工程と、
    半絶縁性材料からなる層の上に第2マスクを形成し、これをパターニングして、半導体材料からなるリングの間の半絶縁性材料を覆う第2マスクのリングを形成する工程と、
    絶縁性材料からなる層を第2マスクのリングを用いてエッチングする工程と、
    第2マスクのリングを除去する工程とを含むことを特徴とする作製方法。
JP2008522737A 2005-07-20 2006-07-20 半導体装置およびその製造方法 Active JP4972090B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/185,106 2005-07-20
US11/185,106 US7768092B2 (en) 2005-07-20 2005-07-20 Semiconductor device comprising a junction having a plurality of rings
PCT/SE2006/000902 WO2007011294A1 (en) 2005-07-20 2006-07-20 Semiconductor device and a method for production thereof

Publications (2)

Publication Number Publication Date
JP2009502040A JP2009502040A (ja) 2009-01-22
JP4972090B2 true JP4972090B2 (ja) 2012-07-11

Family

ID=37669087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522737A Active JP4972090B2 (ja) 2005-07-20 2006-07-20 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US7768092B2 (ja)
EP (1) EP1905089B1 (ja)
JP (1) JP4972090B2 (ja)
AT (1) ATE497636T1 (ja)
DE (1) DE602006019967D1 (ja)
WO (1) WO2007011294A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006002377B4 (de) * 2005-09-08 2014-04-24 Mitsubishi Denki K.K. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2008177369A (ja) * 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2009054640A (ja) * 2007-08-23 2009-03-12 National Institute Of Advanced Industrial & Technology 高出力ダイヤモンド半導体素子
KR101027138B1 (ko) 2009-12-24 2011-04-05 페어차일드코리아반도체 주식회사 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JPWO2014054319A1 (ja) * 2012-10-02 2016-08-25 三菱電機株式会社 半導体装置およびその製造方法
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP6241572B2 (ja) 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110729349A (zh) * 2019-11-29 2020-01-24 中芯集成电路制造(绍兴)有限公司 功率器件终端结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989483A (ja) * 1972-12-27 1974-08-27
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0618280B2 (ja) * 1988-04-19 1994-03-09 サンケン電気株式会社 ショットキバリア半導体装置
KR100243961B1 (ko) 1991-07-02 2000-02-01 요트.게.아. 롤페즈 반도체장치
JP2850694B2 (ja) 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
US6011298A (en) 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
JP3785794B2 (ja) * 1998-03-18 2006-06-14 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
JP4458588B2 (ja) 1999-10-18 2010-04-28 日本碍子株式会社 静電誘導型半導体デバイスおよびその製造方法
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
JP2007535162A (ja) * 2004-04-27 2007-11-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスおよびかかるデバイスを製造する方法
US7318349B2 (en) * 2005-06-04 2008-01-15 Vladimir Vaganov Three-axis integrated MEMS accelerometer

Also Published As

Publication number Publication date
ATE497636T1 (de) 2011-02-15
EP1905089A1 (en) 2008-04-02
WO2007011294A1 (en) 2007-01-25
US7768092B2 (en) 2010-08-03
EP1905089B1 (en) 2011-02-02
US20070018171A1 (en) 2007-01-25
JP2009502040A (ja) 2009-01-22
DE602006019967D1 (de) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4972090B2 (ja) 半導体装置およびその製造方法
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
US7615802B2 (en) Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
JP4314277B2 (ja) SiCショットキー障壁半導体装置
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP5774205B2 (ja) 半導体装置
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
JP4282972B2 (ja) 高耐圧ダイオード
JP2003523086A (ja) 半導体デバイスおよび半導体デバイス用の材料を製造する方法
US8841741B2 (en) High breakdown voltage semiconductor rectifier
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
US6674152B2 (en) Bipolar diode
CN103579300A (zh) 半导体设备及其制造方法
JP2004528728A5 (ja)
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP5377548B2 (ja) 半導体整流装置
JP7312616B2 (ja) 半導体装置及びその製造方法
JP2008159783A (ja) 半導体装置および半導体装置の製造方法
JP2007288030A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4972090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250