JP4972090B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4972090B2 JP4972090B2 JP2008522737A JP2008522737A JP4972090B2 JP 4972090 B2 JP4972090 B2 JP 4972090B2 JP 2008522737 A JP2008522737 A JP 2008522737A JP 2008522737 A JP2008522737 A JP 2008522737A JP 4972090 B2 JP4972090 B2 JP 4972090B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ring
- mask
- semiconductor device
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims abstract description 68
- 239000011810 insulating material Substances 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims description 22
- 230000005684 electric field Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910003460 diamond Inorganic materials 0.000 claims description 9
- 239000010432 diamond Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 6
- 150000004767 nitrides Chemical group 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
Description
Claims (20)
- 伝導帯と価電子帯との間のエネルギギャップが2.2eVより大きく、n又はpの第1導電型にドープされた半導体材料からなる第1層(1)と、その上に形成され、第1層との界面で半導体装置が逆バイアス状態における電流を阻止する接合(15、24)を形成する第2層(3、23)とを含み、更に、接合の終端を延ばす拡張する拡張手段を含み、これにより第1層中の電界を、第2層の横の境界(6)に対して横方向に分布させる半導体装置であって、
拡張手段は、接合を横方向に囲むように並置され、接合から横方向に見た場合に第1層の導電型と反対の第2導電型の半導体材料からなるリング(16〜18、16’〜18’)と、半絶縁性材料からなるリング(19〜21、19’〜21’)とが交互になるように配置された複数のリングを含むことを特徴とする半導体装置。 - 第2層(3)は、第1層の半導体材料に対してショットキバリアを有する金属から形成され、ショットキ接合(15)の形態の接合を形成することを特徴とする請求項1に記載の半導体装置。
- 第2層(23)は第1層と同じであるが、第2導電型にドープされた半導体材料から形成され、pn接合(24)の形態の接合を形成することを特徴とする請求項1に記載の半導体装置。
- 半導体材料の最も内側のリング(16、16’)は、第2層(3、23)の横の境界(6)に対して横方向に間隔を設けることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 半導体材料の最も内側のリング(16’)は、第2層(3)と接触していることを特徴とする請求項2に記載の半導体装置。
- 半導体材料からなるそれぞれのリング(16〜18)は、第1層(1)中に、その中に第2導電型のドーパントが注入され、第1層に対してこのリングの導電型を部分的に変えたリングにより形成されることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
- 半導体材料からなるそれぞれのリング(16’〜18’)は、第1層(1)の上にエピタキシャル成長された、その中に第2導電型のドーパントを含む半導体材料のリングにより形成されることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
- 半絶縁性材料からなるそれぞれのリング(19〜21)は、第1層(1)中に、その中に注入されて電気的に不活性なままのドーパントを有するリングにより形成され、このリングは半絶縁性となる抵抗率を有することを特徴とする請求項1〜7のいずれかに記載の半導体装置。
- 半絶縁材料からなるそれぞれのリング(19’〜21’)は、第1層(1)の上に成長された、半絶縁性材料のリングにより形成されることを特徴とする請求項1〜7のいずれかに記載の半導体装置。
- それぞれのリング(19〜21、19’〜21’)は、半導体材料が高ドープされている場合、低ドープ材料の半絶縁性材料から形成されることを特徴とする請求項1〜9のいずれかに記載の半導体装置。
- 半絶縁性材料のそれぞれのリング(19〜21、19’〜21’)は、室温で10〜103Ω×cmの抵抗率を有することを特徴とする請求項1〜10のいずれかに記載の半導体装置。
- 半絶縁性材料は、アモルファスSiC、DLC(ダイアモンドライクカーボン)、およびSIPOS(半絶縁性他結晶シリコン)の1つであることを特徴とする請求項11に記載の半導体装置。
- 第1層(1)の半導体材料は、SiC、3Bナイトライド族、およびダイアモンドの1つであることを特徴とする請求項1〜12のいずれかに記載の半導体装置。
- 第1層(1)の半導体材料はSiCまたは3Bナイトライド族であり、第1層がn型であり、半導体材料からなるそれぞれのリング(16〜18、16’〜18’)が第1層と同じ半導体材料からなり、5×1015〜1018cm−3のドーピング濃度を有することを特徴とする請求項13に記載の半導体装置。
- 第1層(1)の半導体材料はダイアモンドであり、第1層がp型であり、半導体材料からなるそれぞれのリング(16〜18、16’〜18’)が、n型ドーパントでドープされたダイアモンドからなることを特徴とする請求項2または13に記載の半導体装置。
- 半導体材料からなる2つの連続したリング(16、17、または16’、17’)の横方向の間隔が、5〜50μmであることを特徴とする請求項1〜15のいずれかに記載の半導体装置。
- 請求項6および8にかかる半導体装置の拡張手段を作製する方法であって、
第1層の上に第1マスクを形成する工程と、
それを通って同心円のリングを形成するように第1マスクをパターニングする工程と、
マスクのリングを通して第1層に第2導電型のドーパントを注入し、第1層の導電型に対してそれらのリングの導電型を部分的に変える工程と、
第1マスクを除去する工程と、
第1層を高温に加熱して第1層に形成されたリングをアニールし、注入されたドーパントを電気的に活性化する工程と、
第1層の上に第2マスクを形成する工程と、
注入を通して形成されたリングの間の表面を覆う第2マスクを通してリングを形成するために、第2マスクをパターニングする工程と、
半絶縁性にする抵抗率を有するリングを第1層中に形成するために、第2マスク中のリングを通してドーパントを注入する工程と、
第2マスクを除去する工程とを含むことを特徴とする作製方法。 - 請求項7および8にかかる半導体装置の拡張手段を作製する方法であって、
第2導電型のドーパントを有する半導体材料の層を第1層の上にエピタキシャル成長させる工程と、
層の上に第1マスクを形成する工程と、
層の上に同心円のマスクのリングを残すように第1マスクをパターニングする工程と、
マスクのリングに覆われたリングを除いて、エピタキシャル成長された層をエッチングする工程と、
最も外部のリングの外側の領域を第2マスクで覆う工程と、
半絶縁性にする抵抗率を有するリングを第1層中に形成するために、マスクのリングと第2マスクで覆われていない第1領域にドーパントを注入する工程と、
マスクのリングと第2マスクを除去する工程とを含むことを特徴とする作製方法。 - 請求項6および9にかかる半導体装置の拡張手段を作製する方法であって、
半絶縁性材料からなる層を第1層の上に成長させる工程と、
層の上に第1マスクを形成する工程と、
層の上に同心円のマスクのリングを残すように第1マスクをパターニングする工程と、
マスクのリングに覆われたリングを除いて層をエッチングする工程と、
最も外部のリングの外側の領域を第2マスクで覆う工程と、
マスクのリングと第2マスクを通して第1層に第2導電型のドーパントを注入し、第1層の導電型に対してそれらのリングの導電型を部分的に変える工程と、
マスクのリングと第2マスクを除去する工程と、
注入により形成されたリングをアニールし、注入されたドーパントを電気的に活性化する工程とを含むことを特徴とする作製方法。 - 請求項7および9にかかる半導体装置の拡張手段を作製する方法であって、
第2導電型のドーパントを有する半導体材料の層を第1層の上にエピタキシャル成長させる工程と、
エピタキシャル成長させた層の上に第1マスクを形成し、この層の上に同心円の第1マスクのリングを残すように第1マスクをパターニングする工程と、
第1マスクのリングの間のリング領域にエピタキシャル成長された層をエッチングし、第1層の上に半導体材料からなるリングを形成する工程と、
第1マスクのリングを除去する工程と、
第1層と半導体材料からなるリングの上に、半絶縁性材料からなる層をエピタキシャル成長させる工程と、
半絶縁性材料からなる層の上に第2マスクを形成し、これをパターニングして、半導体材料からなるリングの間の半絶縁性材料を覆う第2マスクのリングを形成する工程と、
半絶縁性材料からなる層を第2マスクのリングを用いてエッチングする工程と、
第2マスクのリングを除去する工程とを含むことを特徴とする作製方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/185,106 | 2005-07-20 | ||
US11/185,106 US7768092B2 (en) | 2005-07-20 | 2005-07-20 | Semiconductor device comprising a junction having a plurality of rings |
PCT/SE2006/000902 WO2007011294A1 (en) | 2005-07-20 | 2006-07-20 | Semiconductor device and a method for production thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009502040A JP2009502040A (ja) | 2009-01-22 |
JP4972090B2 true JP4972090B2 (ja) | 2012-07-11 |
Family
ID=37669087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008522737A Active JP4972090B2 (ja) | 2005-07-20 | 2006-07-20 | 半導体装置およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7768092B2 (ja) |
EP (1) | EP1905089B1 (ja) |
JP (1) | JP4972090B2 (ja) |
AT (1) | ATE497636T1 (ja) |
DE (1) | DE602006019967D1 (ja) |
WO (1) | WO2007011294A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112006002377B4 (de) * | 2005-09-08 | 2014-04-24 | Mitsubishi Denki K.K. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP2008177369A (ja) * | 2007-01-18 | 2008-07-31 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード |
JP2009054640A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
KR101027138B1 (ko) | 2009-12-24 | 2011-04-05 | 페어차일드코리아반도체 주식회사 | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 |
JP2013232564A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 半導体装置および半導体装置の製造方法 |
JPWO2014054319A1 (ja) * | 2012-10-02 | 2016-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2014146748A (ja) * | 2013-01-30 | 2014-08-14 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体基板 |
JP6241572B2 (ja) | 2015-04-14 | 2017-12-06 | 三菱電機株式会社 | 半導体装置 |
JP2017152732A (ja) * | 2017-05-01 | 2017-08-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN110729349A (zh) * | 2019-11-29 | 2020-01-24 | 中芯集成电路制造(绍兴)有限公司 | 功率器件终端结构及其形成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4989483A (ja) * | 1972-12-27 | 1974-08-27 | ||
US4648174A (en) * | 1985-02-05 | 1987-03-10 | General Electric Company | Method of making high breakdown voltage semiconductor device |
JPH0618280B2 (ja) * | 1988-04-19 | 1994-03-09 | サンケン電気株式会社 | ショットキバリア半導体装置 |
KR100243961B1 (ko) | 1991-07-02 | 2000-02-01 | 요트.게.아. 롤페즈 | 반도체장치 |
JP2850694B2 (ja) | 1993-03-10 | 1999-01-27 | 株式会社日立製作所 | 高耐圧プレーナ型半導体装置 |
US6011298A (en) | 1996-12-31 | 2000-01-04 | Stmicroelectronics, Inc. | High voltage termination with buried field-shaping region |
SE9700141D0 (sv) | 1997-01-20 | 1997-01-20 | Abb Research Ltd | A schottky diode of SiC and a method for production thereof |
SE9700156D0 (sv) * | 1997-01-21 | 1997-01-21 | Abb Research Ltd | Junction termination for Si C Schottky diode |
US5932894A (en) * | 1997-06-26 | 1999-08-03 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction |
JP3785794B2 (ja) * | 1998-03-18 | 2006-06-14 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP2002535839A (ja) * | 1999-01-15 | 2002-10-22 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 |
JP4458588B2 (ja) | 1999-10-18 | 2010-04-28 | 日本碍子株式会社 | 静電誘導型半導体デバイスおよびその製造方法 |
US6524900B2 (en) * | 2001-07-25 | 2003-02-25 | Abb Research, Ltd | Method concerning a junction barrier Schottky diode, such a diode and use thereof |
JP2003069045A (ja) * | 2001-08-22 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2007535162A (ja) * | 2004-04-27 | 2007-11-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスおよびかかるデバイスを製造する方法 |
US7318349B2 (en) * | 2005-06-04 | 2008-01-15 | Vladimir Vaganov | Three-axis integrated MEMS accelerometer |
-
2005
- 2005-07-20 US US11/185,106 patent/US7768092B2/en active Active
-
2006
- 2006-07-20 EP EP06758084A patent/EP1905089B1/en active Active
- 2006-07-20 DE DE602006019967T patent/DE602006019967D1/de active Active
- 2006-07-20 JP JP2008522737A patent/JP4972090B2/ja active Active
- 2006-07-20 AT AT06758084T patent/ATE497636T1/de not_active IP Right Cessation
- 2006-07-20 WO PCT/SE2006/000902 patent/WO2007011294A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
ATE497636T1 (de) | 2011-02-15 |
EP1905089A1 (en) | 2008-04-02 |
WO2007011294A1 (en) | 2007-01-25 |
US7768092B2 (en) | 2010-08-03 |
EP1905089B1 (en) | 2011-02-02 |
US20070018171A1 (en) | 2007-01-25 |
JP2009502040A (ja) | 2009-01-22 |
DE602006019967D1 (de) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4972090B2 (ja) | 半導体装置およびその製造方法 | |
US7781786B2 (en) | Semiconductor device having a heterojunction diode and manufacturing method thereof | |
JP5452914B2 (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
KR101774124B1 (ko) | 반도체 장치들 및 그것을 제조하는 방법 | |
US7615802B2 (en) | Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure | |
JP5554042B2 (ja) | ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法 | |
JP4314277B2 (ja) | SiCショットキー障壁半導体装置 | |
US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
JP5774205B2 (ja) | 半導体装置 | |
CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
JP4282972B2 (ja) | 高耐圧ダイオード | |
JP2003523086A (ja) | 半導体デバイスおよび半導体デバイス用の材料を製造する方法 | |
US8841741B2 (en) | High breakdown voltage semiconductor rectifier | |
CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
US6674152B2 (en) | Bipolar diode | |
CN103579300A (zh) | 半导体设备及其制造方法 | |
JP2004528728A5 (ja) | ||
KR101461886B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
JP5377548B2 (ja) | 半導体整流装置 | |
JP7312616B2 (ja) | 半導体装置及びその製造方法 | |
JP2008159783A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007288030A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4972090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |