JP4770009B2 - 超接合ショットキーダイオード - Google Patents
超接合ショットキーダイオード Download PDFInfo
- Publication number
- JP4770009B2 JP4770009B2 JP2000268460A JP2000268460A JP4770009B2 JP 4770009 B2 JP4770009 B2 JP 4770009B2 JP 2000268460 A JP2000268460 A JP 2000268460A JP 2000268460 A JP2000268460 A JP 2000268460A JP 4770009 B2 JP4770009 B2 JP 4770009B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductive
- layer
- parallel
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005192 partition Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 241000255777 Lepidoptera Species 0.000 claims 1
- 239000010410 layer Substances 0.000 description 49
- 230000015556 catabolic process Effects 0.000 description 12
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オン状態では電流を流すとともにオフ状態では空乏化する並列ｐｎ層からなる特殊な構造を備える、高耐圧、大電流容量の超接合ダイオード、特に超接合ショットキーダイオードに関する。
【０００２】
【従来の技術】
一般にダイオードの順方向特性は、図６に示した特性図のようになっている。この図の横軸は順方向電圧、縦軸は電流である。一定の立ち上がり電圧（ビルトイン電圧）までは電流が流れず、それ以上バイアスされると電流が流れはじめる。一定の電流に達したときの電圧をオン電圧、また電圧−電流カーブの傾きをオン抵抗と称する。
【０００３】
図５（ａ）〜（ｃ）は各種電力用ダイオードの構造を示す断面図である。図５（ａ）はいわゆるｐｎダイオードであり、（ｂ）はショットキーダイオード、（ｃ）はその融合型のダイオードである。それぞれの特徴は次のようなものである。
図５（ａ）のｐｎダイオードは、ｐアノード層２からｎドリフト層３へ少数キャリアを注入して、ｎドリフト層３の電気伝導度を著しく低下させることができるために、オン抵抗が低くなり、高耐圧のダイオードでも大電流を流すことができる。その反面、ターンオフ時には、ｎドリフト層３から注入された少数キャリアを排除しなければならず、スイッチング速度が遅く、そのときの発生損失が大きくなってしまうという欠点を有している。
【０００４】
図５（ｂ）のショットキーダイオードでは、ｐｎダイオードに比較してショットキー電極７とｎドリフト層３の間のバリアハイトを制御することが可能で、そのためにビルトイン電圧が低く設定可能である。このため、低耐圧のダイオードではｐｎダイオードよりも低いオン電圧が実現できる。また、ｐｎダイオードのような少数キャリアの蓄積効果が無いので、スイッチング速度が早く、スイッチング時の発生損失が著しく小さいという特長がある。
【０００５】
その反面、逆電圧が印加されると、ショットキー電極７と半導体のバリアハイトが低下して、逆方向のリーク電流が増加すること、および伝導度変調が無いため、高耐圧のダイオードでは大電流を流したときのオン抵抗が大きくなってしまうという欠点がある。
オン抵抗ＲonＡと耐圧ＶB とは次式のような関係にある。
【０００６】
【数１】
２７ ＶB 2
ＲonＡ＝────・────── （１）
８ μεＥc 3
ここで、μは電子移動度、εは半導体の誘電率、Ｅc は最大電界強度である。
【０００７】
このように耐圧が上昇すると急激にオン抵抗が上昇する。
なお、図５（ｂ）では、ガードリング６を備えている。これは、ｐ型の領域ではあるが図５（ａ）のｐｎ接合とは異なり、ショットキー電極７の周辺部にのみ形成して、ショットキー電極７の周辺に電界が集中するのを防止するためのものである。
【０００８】
ｐｎダイオードとショットキーダイオードとの両者の欠点を補うように提案された構造が図５（ｃ）の融合型ダイオードである。
図５（ｂ）のショットキー電極の内側に少数キャリア注入用の注入用ｐ領域８が設けられた構造となっている。用途に合わせて注入用ｐ領域８の寸法を設計することによって、最適なオン抵抗とスイッチング損失のバランスを実現することができる。
【０００９】
一方近年、新しい接合構造によって、高耐圧半導体素子の低オン抵抗化にブレークスルーをもたらしうることが見いだされた［ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５および特開平９−２６６３１１号公報、Deboy, G. 他：Technical Digest of IEDM'98,(1998 年),683 〜685 頁参照］。この構造は、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域を交互に配置した並列ｐｎ層で構成し、オフ状態の時は空乏化して耐圧を負担するようにしたものである。なお、そのような並列ｐｎ層からなるドリフト層を備える半導体素子を超接合半導体素子と称することとした。
【００１０】
本発明の出願者も特開２０００−４０８２２号公報において、そのような半導体素子の簡単な製造方法を提案している。
この構造では、オン抵抗ＲonＡと耐圧ＶB との関係は次式のようになる［Fujihira, T ：Japnese J. of Appl. Phys. 36巻，(1997 年)6254 〜6262頁参照] 。
【００１１】
【数２】
ＶB
ＲonＡ＝４ｄ・────── （２）
μεＥc 2
ここで、ｄは超接合の幅である。
【００１２】
すなわち、先の（１）式ではオン抵抗が耐圧の二乗に比例していたのに対し、超接合半導体素子では、耐圧の一乗に比例するだけであり、耐圧が高くなってもオン抵抗はそれほど増大しないことを示している。
上記Fujihiraの報文によれば、たとえば１０００V 耐圧のデバイスの場合には、ｄ＝５μm 、この時の不純物濃度とエピタキシャル層の厚さをそれぞれ５×１０15cm-3、６０μm とすると、オン抵抗は従来の約１／１０にまで下がる。
【００１３】
一般のショットキーダイオードでは特に電極の終端部へと集中する電流によって破壊することが多いが、超接合構造を利用したショットキーダイオードとすることにより、各コラムに沿って電流が流れることから局部的な電流集中が避けられるという効果もある。
【００１４】
【発明が解決しようとする課題】
スイッチング損失の低減と、またスイッチング時に発生する大きなノイズの低減の強い要望に対し、少数キャリアを注入するｐｎダイオードでは損失が大きく、かつノイズの発生が大きいという問題がある。
本来、スイッチング損失を低減していこうとすると、図５（ｂ）のショットキーダイオードが最も好ましい。
【００１５】
図７は、特開２０００−４０８２２号公報に開示されたものと同種の超接合型のショットキーダイオードの一例である。
４は低抵抗のｎ+ カソード層、１５はｎドリフト領域９とｐ仕切り領域１０とからなる並列ｐｎ層である。表面層には、ｎ- 高抵抗層１１が残され、一部ｐ仕切り領域１０が露出していて、ｎ- 高抵抗層１１とショットキーバリアを形成するショットキー電極７が設けられている。ｎ+ カソード層４の裏面にはカソード電極５が設けられている。
【００１６】
しかしながら、式（１）で示したように、本質的にはショットキーダイオードであるから、ｐｎダイオードのような少数キャリアの注入は無く、大電流領域で急激にオン抵抗が増大してしまうことは避けられない。
但し部分的には、順バイアス時にｐｎ接合が順バイアスされ、少数キャリアの注入が起きて、少数キャリアの注入が起き、スイッチング速度を長くする。
【００１７】
以上の問題に鑑み本発明の目的は、オン抵抗が低く、ｐｎ接合が順バイアスされず、高速スイッチングが可能な超接合型のショットキーダイオードを提供することにある。
【００１８】
【課題を解決するための手段】
上記課題の解決のため本発明は、第一と第二の主面を有する第一電導型半導体層と、一方の主面に設けられたショットキー電極と、他方の主面の第一電導型低抵抗カソード領域にオーミック接触したカソード電極と、第一と第二の主面間に、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有し、前記第一電導型低抵抗カソード領域と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有する構成、または前記第一電導型低抵抗カソード領域と前記並列ｐｎ層とが接した構成とする。
【００１９】
前記ショットキー電極と前記並列ｐｎ層との間の第一電導型高抵抗領域の存在によりｐｎ接合が順バイアスされることがないので、少数キャリアの注入がなく、高速スイッチングが可能である。特に、第一電導型高抵抗領域の不純物濃度は１×１０13〜１×１０15cm-3の範囲にあるものとする。
第一電導型高抵抗領域の不純物濃度が低すぎると、抵抗分が増す。逆に高すぎると、逆バイアス時の漏れ電流が増す。また第一電導型高抵抗領域の不純物濃度はショットキーバリアの高さにも影響するので、適正な濃度でなければならない。
【００２０】
更に、ショットキー電極と第二電導型仕切り領域とが、第二電導型仕切り領域より高比抵抗の第二導電型高抵抗領域によって少なくとも一部で電気的に接続している超接合ショットキーダイオードにおいても同様である。その場合は、第二電導型高抵抗領域の不純物量が１×１０12〜１×１０14cm-2の範囲にあるものとする。
【００２１】
第二電導型仕切り領域と接続された第二電導型高抵抗領域の存在により、第二電導型仕切り領域にショットキー電極の電位が有効に伝達される。但し、第二電導型高抵抗領域の不純物濃度が低すぎると抵抗分が増し、第二電導型仕切り領域の電位制御が不十分となる。逆に高すぎると、順バイアス時に少数キャリアの注入を促進し、スイッチング速度を遅くする。
【００２２】
さらに、第二電導型仕切り領域が電気的に互いに接続しているとよい。
そのような超接合ショットキーダイオードでは、ショットキー電極の電位が有効に伝達され、第二電導型仕切り領域の電位が均一になる。
更に、半導体が炭化珪素であるものとすれば、シリコン半導体素子の範囲を越えた高耐圧、高温用のショットキーダイオードとすることができる。
【００２３】
【発明の実施の形態】
［実施例１］
図１は、本発明を適用した超接合ショットキーダイオードの第一の例の断面図である。
４は低抵抗のｎ+ カソード層、１５はｎドリフト領域９とｐ仕切り領域１０とからなる並列ｐｎ層である。並列ｐｎ層１５の上にはｎ- 高抵抗層１１があり、その表面にショットキーバリアを形成するショットキー電極７が設けられている。ｎ+ カソード層４の裏面にはカソード電極５が設けられている。この例では並列ｐｎ層１５とｎ+ カソード層との間にもｎ- 高抵抗層１６があるが、これを設けない場合もある。ショットキー電極７は例えばチタン（Ｔｉ）である。
【００２４】
図２（ａ）は、図１の超接合ショットキーダイオードの並列ｐｎ層のパターンを上から見た透視平面図である。この例では、ｐ仕切り領域１０が柱状なのでｐコラムと称する。上から見るとセル状となっている。たとえば１０００V 耐圧のデバイスの場合には、ｐコラム１０の幅ｄ＝５μm 、この時の不純物濃度と並列ｐｎ層１２の厚さは、それぞれ５×１０15cm-3、６０μm とする。ｎドリフト領域９の幅が同じときは面積が３倍になるので、不純物濃度を１／３とすれば良い。ショットキー金属７と接触するｎ- 高抵抗層１１は、基板内の並列ｐｎ層１５を形成するｎドリフト領域９よりも低濃度の方が望ましい。これは表面近傍で電界を平坦にして、電界集中によるリーク電流の発生を防止するためである。具体的には１×１０13〜１×１０15cm-3程度とする。厚さは０．５〜１０μm とする。
【００２５】
他の例としては、図２（ｂ）に示したような千鳥格子状、図２（ｃ）に示したようなストライプ状も考えることができる。これらの場合はｎドリフト領域９とｐ仕切り領域１０の不純物濃度を等しくする。
図８の従来の超接合ショットキーダイオードでは、ｐコラム１０がショットキー電極７に短絡されていたが、本実施例の超接合ショットキーダイオードでは、これを短絡しない。すなわちｐコラム１０とショットキー電極１との間に、ｎ- 高抵抗層１１が残されている点が違っている。
【００２６】
このようにしてデバイスを構成すると、順バイアスにおいては、超接合構造特有の非常に低いオン抵抗を実現できるとともに、従来の超接合ショットキーダイオードのようなｐ領域からの少数キャリアの注入を伴わない。そのため図 の従来の超接合ショットキーダイオードに比し、逆回復時間が１／１０以下になり、高速スイッチングを実現できる。
【００２７】
図３は、本発明の超接合ショットキーダイオードに逆バイアスを印加した時の空乏層の広がりを示した図である。逆バイアスを印加すると、空乏層１２がショットキー電極７からｎ- 高抵抗層１１へ広がって行き、ｐコラム１０に到達するとその電位は並列ｐｎ層１５全体へと広がり、図３のような空乏層の広がりとなる。このことによってｐコラム１０がショットキー電極７に接触していなくても十分な耐圧を維持することができる。表面から超接合構造のｐコラム１０までの深さは耐圧と密接な関係にあり、耐圧毎に設計を必要とするが、０．５〜５μm 程度である。
【００２８】
なお、ショットキー電極７の周辺部分には従来のダイオードと同様のガードリング６を設けたが、フィールドプレートなど従来使用されている他の耐圧構造とすることもできる。
さらに、図１では、ショットキー電極７の下方の電流が流れる活性部分にのみ並列ｐｎ層１５を設けているが、周辺の耐圧構造部分まで延長しても構わない。ショットキー電極としては他に、通常使用されているＡｌ、Ｍｏ、Ｎｉなどが使用可能である。
【００２９】
［実施例２］
図４は、本発明を実施した第二の実施例の断面図である。
図１の実施例１との違いは、ｐコラム１０とショットキー電極１との間に部分的に高抵抗のｐ高抵抗領域１３が付加されて、基板内のｐコラム１０の一部と接続されている点である。
【００３０】
このｐ高抵抗領域１３はｐコラム１０の電位を均等にする効果をもつので、ある程度高不純物濃度の方が良いが、逆に不純物濃度が高過ぎると少数キャリアの注入を引き起こすので、余り高濃度にすることも出来ない。従ってｐ高抵抗領域１３の不純物総量は１×１０12〜１×１０14cm-3程度とするのがよい。
ｐ高抵抗領域１３はまた、ｐｎ接合で発生したアバランシェ電流を逃がす効果もあり、接合に耐量が必要な場合に有効である。
【００３１】
更に、ｐコラム１０の間で電圧の印加や電流分担を均一にするために、部分的にｐコラム１０をつなぐためのｐ接続領域１４を設けても良い。
［実施例３］以上の実施例は、半導体材料としてシリコンの場合を述べた。しかしながら、近年炭化珪素でパワー素子を形成すると、著しく特性が良好になることが指摘されている。
【００３２】
本発明においても炭化珪素に適用することによって、シリコンよりも高性能のデバイスを実現可能である。
特に、炭化珪素に応用した場合には、ｐコラム、およびｎドリフト領域の濃度が高く設定できるために、より高温で使用可能となる。また，炭化珪素の結晶成長では制御できる不純物濃度が１×１０15cm-3程度であり、この濃度では、耐圧が５kV程度となってしまう。しかし、超接合構造を使用することで、ｐコラムおよびｎドリフト領域の濃度を一桁以上あげることが可能となることから、高耐圧でありながらオン抵抗が低く、スイッチング速度の速いショットキーダイオードとすることができる。
【００３３】
【発明の効果】
以上説明したように本発明によれば、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を設けることによって、スイッチング速度の早い超接合ショットキーダイオードとすることができた。勿論超接合半導体素子であるから、通常のショットキーダイオードに比べオン抵抗が格段に低い。従って、オン損失、スイッチング損失ともに低いショットキーダイオードが実現できたことになる。
【００３４】
さらに、第二電導型仕切り領域と接続される第二電導型高抵抗領域や、第二電導型仕切り領域を結ぶ接続領域を設けることによって、第二電導型仕切り領域の電位が安定化され、局部的な電流集中による破壊が回避でき、信頼性の高いショットキーダイオードが実現できた。
【図面の簡単な説明】
【図１】 本発明実施例１の超接合ショットキーダイオードの断面図
【図２】 （ａ）は実施例１の超接合ショットキーダイオードの並列ｐｎ層部分の水平断面図、（ｂ）、（ｃ）は別の超接合ショットキーダイオードの並列ｐｎ層部分の水平断面図
【図３】 本発明実施例１の超接合ショットキーダイオードの逆電圧印加時の空乏層を示す断面図
【図４】 本発明実施例２の超接合ショットキーダイオードの断面図
【図５】 （ａ）はｐｎダイオードの断面図、（ｂ）はショットキーダイオードの断面図、（ｃ）は融合型ダイオードの断面図
【図６】 ダイオードの順方向電流−電圧特性図
【図７】 従来の超接合ショットキーダイオードの断面図
【符号の説明】
１ アノード電極
２ ｐアノード領域
３ ｎドリフト層
４ ｎ+ カソード領域
５ カソード電極
６ ガードリング
７ ショットキー電極
８ 注入用ｐ領域
９ ｎドリフト領域
１０ ｐドリフト領域またはｐコラム
１１ ｎ- 高抵抗領域
１２ 空乏層
１３ ｐ高抵抗領域
１４ ｐ接続領域
１５ 並列ｐｎ層
１６ ｎ- 高抵抗領域
【発明の属する技術分野】
本発明は、オン状態では電流を流すとともにオフ状態では空乏化する並列ｐｎ層からなる特殊な構造を備える、高耐圧、大電流容量の超接合ダイオード、特に超接合ショットキーダイオードに関する。
【０００２】
【従来の技術】
一般にダイオードの順方向特性は、図６に示した特性図のようになっている。この図の横軸は順方向電圧、縦軸は電流である。一定の立ち上がり電圧（ビルトイン電圧）までは電流が流れず、それ以上バイアスされると電流が流れはじめる。一定の電流に達したときの電圧をオン電圧、また電圧−電流カーブの傾きをオン抵抗と称する。
【０００３】
図５（ａ）〜（ｃ）は各種電力用ダイオードの構造を示す断面図である。図５（ａ）はいわゆるｐｎダイオードであり、（ｂ）はショットキーダイオード、（ｃ）はその融合型のダイオードである。それぞれの特徴は次のようなものである。
図５（ａ）のｐｎダイオードは、ｐアノード層２からｎドリフト層３へ少数キャリアを注入して、ｎドリフト層３の電気伝導度を著しく低下させることができるために、オン抵抗が低くなり、高耐圧のダイオードでも大電流を流すことができる。その反面、ターンオフ時には、ｎドリフト層３から注入された少数キャリアを排除しなければならず、スイッチング速度が遅く、そのときの発生損失が大きくなってしまうという欠点を有している。
【０００４】
図５（ｂ）のショットキーダイオードでは、ｐｎダイオードに比較してショットキー電極７とｎドリフト層３の間のバリアハイトを制御することが可能で、そのためにビルトイン電圧が低く設定可能である。このため、低耐圧のダイオードではｐｎダイオードよりも低いオン電圧が実現できる。また、ｐｎダイオードのような少数キャリアの蓄積効果が無いので、スイッチング速度が早く、スイッチング時の発生損失が著しく小さいという特長がある。
【０００５】
その反面、逆電圧が印加されると、ショットキー電極７と半導体のバリアハイトが低下して、逆方向のリーク電流が増加すること、および伝導度変調が無いため、高耐圧のダイオードでは大電流を流したときのオン抵抗が大きくなってしまうという欠点がある。
オン抵抗ＲonＡと耐圧ＶB とは次式のような関係にある。
【０００６】
【数１】
２７ ＶB 2
ＲonＡ＝────・────── （１）
８ μεＥc 3
ここで、μは電子移動度、εは半導体の誘電率、Ｅc は最大電界強度である。
【０００７】
このように耐圧が上昇すると急激にオン抵抗が上昇する。
なお、図５（ｂ）では、ガードリング６を備えている。これは、ｐ型の領域ではあるが図５（ａ）のｐｎ接合とは異なり、ショットキー電極７の周辺部にのみ形成して、ショットキー電極７の周辺に電界が集中するのを防止するためのものである。
【０００８】
ｐｎダイオードとショットキーダイオードとの両者の欠点を補うように提案された構造が図５（ｃ）の融合型ダイオードである。
図５（ｂ）のショットキー電極の内側に少数キャリア注入用の注入用ｐ領域８が設けられた構造となっている。用途に合わせて注入用ｐ領域８の寸法を設計することによって、最適なオン抵抗とスイッチング損失のバランスを実現することができる。
【０００９】
一方近年、新しい接合構造によって、高耐圧半導体素子の低オン抵抗化にブレークスルーをもたらしうることが見いだされた［ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５および特開平９−２６６３１１号公報、Deboy, G. 他：Technical Digest of IEDM'98,(1998 年),683 〜685 頁参照］。この構造は、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域を交互に配置した並列ｐｎ層で構成し、オフ状態の時は空乏化して耐圧を負担するようにしたものである。なお、そのような並列ｐｎ層からなるドリフト層を備える半導体素子を超接合半導体素子と称することとした。
【００１０】
本発明の出願者も特開２０００−４０８２２号公報において、そのような半導体素子の簡単な製造方法を提案している。
この構造では、オン抵抗ＲonＡと耐圧ＶB との関係は次式のようになる［Fujihira, T ：Japnese J. of Appl. Phys. 36巻，(1997 年)6254 〜6262頁参照] 。
【００１１】
【数２】
ＶB
ＲonＡ＝４ｄ・────── （２）
μεＥc 2
ここで、ｄは超接合の幅である。
【００１２】
すなわち、先の（１）式ではオン抵抗が耐圧の二乗に比例していたのに対し、超接合半導体素子では、耐圧の一乗に比例するだけであり、耐圧が高くなってもオン抵抗はそれほど増大しないことを示している。
上記Fujihiraの報文によれば、たとえば１０００V 耐圧のデバイスの場合には、ｄ＝５μm 、この時の不純物濃度とエピタキシャル層の厚さをそれぞれ５×１０15cm-3、６０μm とすると、オン抵抗は従来の約１／１０にまで下がる。
【００１３】
一般のショットキーダイオードでは特に電極の終端部へと集中する電流によって破壊することが多いが、超接合構造を利用したショットキーダイオードとすることにより、各コラムに沿って電流が流れることから局部的な電流集中が避けられるという効果もある。
【００１４】
【発明が解決しようとする課題】
スイッチング損失の低減と、またスイッチング時に発生する大きなノイズの低減の強い要望に対し、少数キャリアを注入するｐｎダイオードでは損失が大きく、かつノイズの発生が大きいという問題がある。
本来、スイッチング損失を低減していこうとすると、図５（ｂ）のショットキーダイオードが最も好ましい。
【００１５】
図７は、特開２０００−４０８２２号公報に開示されたものと同種の超接合型のショットキーダイオードの一例である。
４は低抵抗のｎ+ カソード層、１５はｎドリフト領域９とｐ仕切り領域１０とからなる並列ｐｎ層である。表面層には、ｎ- 高抵抗層１１が残され、一部ｐ仕切り領域１０が露出していて、ｎ- 高抵抗層１１とショットキーバリアを形成するショットキー電極７が設けられている。ｎ+ カソード層４の裏面にはカソード電極５が設けられている。
【００１６】
しかしながら、式（１）で示したように、本質的にはショットキーダイオードであるから、ｐｎダイオードのような少数キャリアの注入は無く、大電流領域で急激にオン抵抗が増大してしまうことは避けられない。
但し部分的には、順バイアス時にｐｎ接合が順バイアスされ、少数キャリアの注入が起きて、少数キャリアの注入が起き、スイッチング速度を長くする。
【００１７】
以上の問題に鑑み本発明の目的は、オン抵抗が低く、ｐｎ接合が順バイアスされず、高速スイッチングが可能な超接合型のショットキーダイオードを提供することにある。
【００１８】
【課題を解決するための手段】
上記課題の解決のため本発明は、第一と第二の主面を有する第一電導型半導体層と、一方の主面に設けられたショットキー電極と、他方の主面の第一電導型低抵抗カソード領域にオーミック接触したカソード電極と、第一と第二の主面間に、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有し、前記第一電導型低抵抗カソード領域と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有する構成、または前記第一電導型低抵抗カソード領域と前記並列ｐｎ層とが接した構成とする。
【００１９】
前記ショットキー電極と前記並列ｐｎ層との間の第一電導型高抵抗領域の存在によりｐｎ接合が順バイアスされることがないので、少数キャリアの注入がなく、高速スイッチングが可能である。特に、第一電導型高抵抗領域の不純物濃度は１×１０13〜１×１０15cm-3の範囲にあるものとする。
第一電導型高抵抗領域の不純物濃度が低すぎると、抵抗分が増す。逆に高すぎると、逆バイアス時の漏れ電流が増す。また第一電導型高抵抗領域の不純物濃度はショットキーバリアの高さにも影響するので、適正な濃度でなければならない。
【００２０】
更に、ショットキー電極と第二電導型仕切り領域とが、第二電導型仕切り領域より高比抵抗の第二導電型高抵抗領域によって少なくとも一部で電気的に接続している超接合ショットキーダイオードにおいても同様である。その場合は、第二電導型高抵抗領域の不純物量が１×１０12〜１×１０14cm-2の範囲にあるものとする。
【００２１】
第二電導型仕切り領域と接続された第二電導型高抵抗領域の存在により、第二電導型仕切り領域にショットキー電極の電位が有効に伝達される。但し、第二電導型高抵抗領域の不純物濃度が低すぎると抵抗分が増し、第二電導型仕切り領域の電位制御が不十分となる。逆に高すぎると、順バイアス時に少数キャリアの注入を促進し、スイッチング速度を遅くする。
【００２２】
さらに、第二電導型仕切り領域が電気的に互いに接続しているとよい。
そのような超接合ショットキーダイオードでは、ショットキー電極の電位が有効に伝達され、第二電導型仕切り領域の電位が均一になる。
更に、半導体が炭化珪素であるものとすれば、シリコン半導体素子の範囲を越えた高耐圧、高温用のショットキーダイオードとすることができる。
【００２３】
【発明の実施の形態】
［実施例１］
図１は、本発明を適用した超接合ショットキーダイオードの第一の例の断面図である。
４は低抵抗のｎ+ カソード層、１５はｎドリフト領域９とｐ仕切り領域１０とからなる並列ｐｎ層である。並列ｐｎ層１５の上にはｎ- 高抵抗層１１があり、その表面にショットキーバリアを形成するショットキー電極７が設けられている。ｎ+ カソード層４の裏面にはカソード電極５が設けられている。この例では並列ｐｎ層１５とｎ+ カソード層との間にもｎ- 高抵抗層１６があるが、これを設けない場合もある。ショットキー電極７は例えばチタン（Ｔｉ）である。
【００２４】
図２（ａ）は、図１の超接合ショットキーダイオードの並列ｐｎ層のパターンを上から見た透視平面図である。この例では、ｐ仕切り領域１０が柱状なのでｐコラムと称する。上から見るとセル状となっている。たとえば１０００V 耐圧のデバイスの場合には、ｐコラム１０の幅ｄ＝５μm 、この時の不純物濃度と並列ｐｎ層１２の厚さは、それぞれ５×１０15cm-3、６０μm とする。ｎドリフト領域９の幅が同じときは面積が３倍になるので、不純物濃度を１／３とすれば良い。ショットキー金属７と接触するｎ- 高抵抗層１１は、基板内の並列ｐｎ層１５を形成するｎドリフト領域９よりも低濃度の方が望ましい。これは表面近傍で電界を平坦にして、電界集中によるリーク電流の発生を防止するためである。具体的には１×１０13〜１×１０15cm-3程度とする。厚さは０．５〜１０μm とする。
【００２５】
他の例としては、図２（ｂ）に示したような千鳥格子状、図２（ｃ）に示したようなストライプ状も考えることができる。これらの場合はｎドリフト領域９とｐ仕切り領域１０の不純物濃度を等しくする。
図８の従来の超接合ショットキーダイオードでは、ｐコラム１０がショットキー電極７に短絡されていたが、本実施例の超接合ショットキーダイオードでは、これを短絡しない。すなわちｐコラム１０とショットキー電極１との間に、ｎ- 高抵抗層１１が残されている点が違っている。
【００２６】
このようにしてデバイスを構成すると、順バイアスにおいては、超接合構造特有の非常に低いオン抵抗を実現できるとともに、従来の超接合ショットキーダイオードのようなｐ領域からの少数キャリアの注入を伴わない。そのため図 の従来の超接合ショットキーダイオードに比し、逆回復時間が１／１０以下になり、高速スイッチングを実現できる。
【００２７】
図３は、本発明の超接合ショットキーダイオードに逆バイアスを印加した時の空乏層の広がりを示した図である。逆バイアスを印加すると、空乏層１２がショットキー電極７からｎ- 高抵抗層１１へ広がって行き、ｐコラム１０に到達するとその電位は並列ｐｎ層１５全体へと広がり、図３のような空乏層の広がりとなる。このことによってｐコラム１０がショットキー電極７に接触していなくても十分な耐圧を維持することができる。表面から超接合構造のｐコラム１０までの深さは耐圧と密接な関係にあり、耐圧毎に設計を必要とするが、０．５〜５μm 程度である。
【００２８】
なお、ショットキー電極７の周辺部分には従来のダイオードと同様のガードリング６を設けたが、フィールドプレートなど従来使用されている他の耐圧構造とすることもできる。
さらに、図１では、ショットキー電極７の下方の電流が流れる活性部分にのみ並列ｐｎ層１５を設けているが、周辺の耐圧構造部分まで延長しても構わない。ショットキー電極としては他に、通常使用されているＡｌ、Ｍｏ、Ｎｉなどが使用可能である。
【００２９】
［実施例２］
図４は、本発明を実施した第二の実施例の断面図である。
図１の実施例１との違いは、ｐコラム１０とショットキー電極１との間に部分的に高抵抗のｐ高抵抗領域１３が付加されて、基板内のｐコラム１０の一部と接続されている点である。
【００３０】
このｐ高抵抗領域１３はｐコラム１０の電位を均等にする効果をもつので、ある程度高不純物濃度の方が良いが、逆に不純物濃度が高過ぎると少数キャリアの注入を引き起こすので、余り高濃度にすることも出来ない。従ってｐ高抵抗領域１３の不純物総量は１×１０12〜１×１０14cm-3程度とするのがよい。
ｐ高抵抗領域１３はまた、ｐｎ接合で発生したアバランシェ電流を逃がす効果もあり、接合に耐量が必要な場合に有効である。
【００３１】
更に、ｐコラム１０の間で電圧の印加や電流分担を均一にするために、部分的にｐコラム１０をつなぐためのｐ接続領域１４を設けても良い。
［実施例３］以上の実施例は、半導体材料としてシリコンの場合を述べた。しかしながら、近年炭化珪素でパワー素子を形成すると、著しく特性が良好になることが指摘されている。
【００３２】
本発明においても炭化珪素に適用することによって、シリコンよりも高性能のデバイスを実現可能である。
特に、炭化珪素に応用した場合には、ｐコラム、およびｎドリフト領域の濃度が高く設定できるために、より高温で使用可能となる。また，炭化珪素の結晶成長では制御できる不純物濃度が１×１０15cm-3程度であり、この濃度では、耐圧が５kV程度となってしまう。しかし、超接合構造を使用することで、ｐコラムおよびｎドリフト領域の濃度を一桁以上あげることが可能となることから、高耐圧でありながらオン抵抗が低く、スイッチング速度の速いショットキーダイオードとすることができる。
【００３３】
【発明の効果】
以上説明したように本発明によれば、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を設けることによって、スイッチング速度の早い超接合ショットキーダイオードとすることができた。勿論超接合半導体素子であるから、通常のショットキーダイオードに比べオン抵抗が格段に低い。従って、オン損失、スイッチング損失ともに低いショットキーダイオードが実現できたことになる。
【００３４】
さらに、第二電導型仕切り領域と接続される第二電導型高抵抗領域や、第二電導型仕切り領域を結ぶ接続領域を設けることによって、第二電導型仕切り領域の電位が安定化され、局部的な電流集中による破壊が回避でき、信頼性の高いショットキーダイオードが実現できた。
【図面の簡単な説明】
【図１】 本発明実施例１の超接合ショットキーダイオードの断面図
【図２】 （ａ）は実施例１の超接合ショットキーダイオードの並列ｐｎ層部分の水平断面図、（ｂ）、（ｃ）は別の超接合ショットキーダイオードの並列ｐｎ層部分の水平断面図
【図３】 本発明実施例１の超接合ショットキーダイオードの逆電圧印加時の空乏層を示す断面図
【図４】 本発明実施例２の超接合ショットキーダイオードの断面図
【図５】 （ａ）はｐｎダイオードの断面図、（ｂ）はショットキーダイオードの断面図、（ｃ）は融合型ダイオードの断面図
【図６】 ダイオードの順方向電流−電圧特性図
【図７】 従来の超接合ショットキーダイオードの断面図
【符号の説明】
１ アノード電極
２ ｐアノード領域
３ ｎドリフト層
４ ｎ+ カソード領域
５ カソード電極
６ ガードリング
７ ショットキー電極
８ 注入用ｐ領域
９ ｎドリフト領域
１０ ｐドリフト領域またはｐコラム
１１ ｎ- 高抵抗領域
１２ 空乏層
１３ ｐ高抵抗領域
１４ ｐ接続領域
１５ 並列ｐｎ層
１６ ｎ- 高抵抗領域
Claims (6)
- 第一と第二の主面を有する第一電導型半導体層と、一方の主面に設けられたショットキー電極と、他方の主面の第一電導型低抵抗カソード領域にオーミック接触したカソード電極と、第一と第二の主面間に、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有し、前記第一電導型低抵抗カソード領域と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有する構成、または前記第一電導型低抵抗カソード領域と前記並列ｐｎ層とが接した構成とすることを特徴とする超接合ショットキーダイオード。
- 第一電導型高抵抗領域の不純物濃度が１×１０13〜１×１０15cm-3の範囲にあることを特徴とする請求項１に記載の超接合ショットキーダイオード。
- 第一と第二の主面を有する第一電導型半導体層と、一方の主面に設けられたショットキー電極と、他方の主面の第一電導型低抵抗カソード領域にオーミック接触したカソード電極と、第一と第二の主面間に、第一電導型ドリフト領域と該第一電導型ドリフト領域と不純物量が同じである第二電導型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合ショットキーダイオードにおいて、前記ショットキー電極と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有し、前記第一電導型低抵抗カソード領域と前記並列ｐｎ層との間に第一電導型ドリフト領域より高比抵抗の第一電導型高抵抗領域を有する構成、または前記第一電導型低抵抗カソード領域と前記並列ｐｎ層とが接した構成とし、前記ショットキー電極と第二電導型仕切り領域とが、第二電導型仕切り領域より高比抵抗の第二導電型高抵抗領域によって少なくとも一部で電気的に接続していることを特徴とする超接合ショットキーダイオード。
- 第二電導型高抵抗領域の不純物量が１×１０12〜１×１０14cm-2の範囲にあることを特徴とする請求項３に記載の超接合ショットキーダイオード。
- 第二導電型仕切り領域を互いに電気的に接続する接続領域を有することを特徴とする請求項１ないし４のいずれかに記載の超接合ショットキーダイオード。
- 半導体が炭化珪素であることを特徴とする請求項１ないし５のいずれかに記載の超接合ショットキーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268460A JP4770009B2 (ja) | 2000-09-05 | 2000-09-05 | 超接合ショットキーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268460A JP4770009B2 (ja) | 2000-09-05 | 2000-09-05 | 超接合ショットキーダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076370A JP2002076370A (ja) | 2002-03-15 |
| JP4770009B2 true JP4770009B2 (ja) | 2011-09-07 |
Family
ID=18755238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000268460A Expired - Fee Related JP4770009B2 (ja) | 2000-09-05 | 2000-09-05 | 超接合ショットキーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4770009B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411346A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 肖特基二极管及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928470B2 (en) | 2005-11-25 | 2011-04-19 | Denso Corporation | Semiconductor device having super junction MOS transistor and method for manufacturing the same |
| US7696598B2 (en) * | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
| JP4412344B2 (ja) | 2007-04-03 | 2010-02-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN103443925B (zh) * | 2010-12-28 | 2016-03-09 | 三菱电机株式会社 | 半导体装置 |
| JP2014236171A (ja) | 2013-06-05 | 2014-12-15 | ローム株式会社 | 半導体装置およびその製造方法 |
| CN104393055B (zh) * | 2014-11-10 | 2017-03-15 | 电子科技大学 | 一种具有浮岛结构的沟槽型二极管 |
| JP6540547B2 (ja) * | 2016-03-01 | 2019-07-10 | 豊田合成株式会社 | Ｍｐｓダイオード |
| JP7098906B2 (ja) * | 2017-10-11 | 2022-07-12 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1558506A (en) * | 1976-08-09 | 1980-01-03 | Mullard Ltd | Semiconductor devices having a rectifying metalto-semicondductor junction |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP3623687B2 (ja) * | 1999-04-09 | 2005-02-23 | 松下電器産業株式会社 | ショットキバリアダイオード及びその製造方法 |
-
2000
- 2000-09-05 JP JP2000268460A patent/JP4770009B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411346A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076370A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102084487B (zh) | 具有电流浪涌能力的结势垒肖特基二极管 | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP3507732B2 (ja) | 半導体装置 | |
| US7138668B2 (en) | Heterojunction diode with reduced leakage current | |
| JP4774580B2 (ja) | 超接合半導体素子 | |
| US6252288B1 (en) | High power trench-based rectifier with improved reverse breakdown characteristic | |
| US7781869B2 (en) | Semiconductor device having rectifying action | |
| JP3799888B2 (ja) | 超接合半導体素子およびその製造方法 | |
| US20040173801A1 (en) | Schottky diode having overcurrent protection and low reverse current | |
| KR0124495B1 (ko) | 반도체 장치 | |
| JP3630594B2 (ja) | ＳｉＣショットキーダイオード | |
| KR20130093126A (ko) | 개선된 쇼트키 정류기 | |
| JP4764974B2 (ja) | 半導体装置 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| JP4119148B2 (ja) | ダイオード | |
| JP4680330B2 (ja) | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ | |
| JP4108762B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| JP4483001B2 (ja) | 半導体素子 | |
| JP2007311822A (ja) | ショットキーバリヤダイオード | |
| JP4770009B2 (ja) | 超接合ショットキーダイオード | |
| JP2000269518A (ja) | 電力用半導体素子及び半導体層の形成方法 | |
| JP3655834B2 (ja) | 半導体装置 | |
| JP2000150859A (ja) | ダイオード | |
| JP3807023B2 (ja) | 電力用ダイオード | |
| JP3977518B2 (ja) | 静電誘導半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4770009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |