JP4680330B2 - シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ - Google Patents

シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ Download PDF

Info

Publication number
JP4680330B2
JP4680330B2 JP54697298A JP54697298A JP4680330B2 JP 4680330 B2 JP4680330 B2 JP 4680330B2 JP 54697298 A JP54697298 A JP 54697298A JP 54697298 A JP54697298 A JP 54697298A JP 4680330 B2 JP4680330 B2 JP 4680330B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
silicon carbide
contact
gate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54697298A
Other languages
English (en)
Other versions
JP2001522533A (ja
Inventor
シン,ランビアー
パルモアー,ジョン・ダブリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2001522533A publication Critical patent/JP2001522533A/ja
Application granted granted Critical
Publication of JP4680330B2 publication Critical patent/JP4680330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • H01L29/7392Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Push-Button Switches (AREA)
  • Keying Circuit Devices (AREA)
  • Contacts (AREA)

Description

発明の分野
本発明は、フィールド制御型デバイス(field controlled device)に関し、更に特定すれば、シリコン・カーバイド内に形成されたフィールド制御型デバイスに関するものである。
発明の背景
高速回路及び高電力回路に対する要求が高まるに連れて、デバイスのスイッチング速度の上昇、電流搬送能力の向上、及び逆バイアス・ブレークダウン電圧の増大がより必要となっている。モータや発電機制御用電力モジュール、照明制御用電子バラスと、工業用ロボット、ディスプレイ駆動装置、自動点火及び自動制御というような用途は全て、スイッチが高電力化及び高速化されれば、その恩恵が得られるであろう。しかしながら、これまでに具現化されている高速高電力用のMOSFET、IGBT、又はMOS制御サイリスタは、非常に高い逆バイアス・ブレークダウン電圧、低い洩れ電流、低い順方向オン抵抗、及び高スイッチング速度を有するデバイスを生み出すことについては、ある程度の成功が得られているに過ぎない。フィールド制御型サイリスタは、高電力用デバイスとして研究されてきたが、該デバイスはそのスイッチング速度に限界があった。高電力、高電流で、しかもスイッチング速度が高いデバイスを提供するためには、更に開発を進める必要がある。
フィールド制御型バイポーラ・スイッチは、三端子デバイスであり、P−i−N整流構造にゲート構造が導入され、アノード端子及びカソード端子間の電流の流れを制御する。これら三端子デバイスは、ドリフト領域において高レベルの少数キャリアが注入された状態で動作することができるので、フィールド制御型サイリスタは、非常に高い電流密度で動作し、しかも順方向電圧降下が少ない。しかしながら、高レベルの注入少数キャリアの存在により、フィールド制御型サイリスタは、高周波数では動作することができなかった。実際、ドリフト領域に蓄積された少数キャリアのために、従来のデバイスでは、スイッチング速度が1MHz未満に限られていた。実際、既存のフィールド制御型サイリスタの典型的な強制ゲート・ターン・オフ時間(forced gate turn off time)は、デバイスの設計ブレークダウン電圧及びゲーティング技法に依存しており、1〜20μ秒の間である。この点については、Baliga,B.J.(バリガ,B.J.)のModern Power Device(最新のパワー・デバイス),1987年の196〜260ページを参照されたい。
Metzler et al.(メッツラーその他)に対して最近付与された米国特許第5,387,805号は、アノードからカソードまでの電流経路が、チャネル層内の空乏層(空隙)に隣接したチャネル領域を通過する、フィールド制御型サイリスタについて記載している。このデバイスは、空乏層を包囲するP型領域の利用によって、電流をピンチオフしている。しかしながら、このデバイスは、電流密度が400A/cm2未満に制限され、電圧阻止利得(voltage blocking gain)は150であり、ゲート電圧は2〜10ボルトに制限される。したがって、このデバイスによって達成可能な理論的アノード電圧は、最大でも1500ボルトである。Metzler et al.は、フィールド制御型デバイスに関する様々な特許発明を他にも記載している。しかしながら、Metzler et al.に記載されているように、これらの特許には、本発明のデバイスの特性を有するデバイスが記載されていない。
例えば、Baliga(バリガ)の米国特許第4,937,644号は、非対称フィールド制御型サイリスタ(asymmetrical field controlled thyristor)について記載している。このBaliga特許は、DC阻止利得が60よりも大きいデバイスについて記載し、スイッチング速度が向上すると主張しているが、このデバイスのスイッチング速度についてのデータを何ら開示していない。このデバイスは、順方向阻止電圧が約2000ボルトまでに制限されている。
したがって、ブレークダウン電圧の上昇、低いオン抵抗、電流能力の向上、及びスイッチング速度の向上を兼ね備えた、高性能フィールド制御型デバイスを開発する必要性がある。
米国特許第5612547号には、6Hシリコン・カーバイドで形成されたシリコン・カーバイド・静電誘導トランジスタが開示されている。この好適な静電誘導トランジスタは、レセスト(recessed)・ショットキー・バリア・ゲート型であり、これには、シリコン・カーバイドに拡散P/N接合を形成してしまうという問題があることが知られている。DE(ドイツ)94 11 601 Uは、ゲート・グリッドを有するデバイスの図を含んでいる。ヨーロッパ特許出願のEP 0 701 288 A2には、多数のシリコン・デバイスが開示されている。PCT公表公報WO 95/34915号は、シリコン・カーバイト中の半導体デバイスについて開示しており、また、シリコン・カーバイト中のデバイス製造に伴う問題について記載している。
発明の目的及び概要
以上の点に鑑み、本発明の目的の1つは、既存のデバイスよりも電流密度能力が高いフィールド制御型デバイスを提供することである。本発明の別の目的は、従来のデバイスよりもブレークダウン電圧が高いフィールド制御型デバイスを提供することである。本発明の更に別の目的は、従来のフィールド制御型デバイスよりもスイッチング速度を改善した、フィールド制御型デバイスを提供することである。
これらの目的に鑑み、本発明のフィールド制御型バイポーラ・スイッチの一実施形態は、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層が形成されている。シリコン・カーバイドの第1エピタキシャル層上に、第2導電型シリコン・カーバイドの第2エピタキシャル層が形成されている。第2エピタキシャル層内に、第3導電型シリコン・カーバイドの複数の領域が形成され、第2エピタキシャル層内にゲート・グリッドを形成する。第2エピタキシャル層上に、第2導電型シリコン・カーバイドの第3エピタキシャル層が形成され、第3エピタキシャル層上に、第2導電型シリコン・カーバイドの第4エピタキシャル層が形成されている。第4エピタキシャル層は、第1エピタキシャル層、第2エピタキシャル層及び第3エピタキシャル層内におけるよりもドーピング濃度が高い。第4エピタキシャル層上に、第1オーミック・コンタクトが形成され、基板の下面上に第2オーミック・コンタクトが形成されている。ゲート・グリッドにオーミック・ゲート・コンタクトが接続され、このオーミック・ゲート・コンタクトにバイアスが印加されたときに、第1オーミック・コンタクトと第2オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の一代替実施形態では、第2エピタキシャル層は、第1エピタキシャル層よりもキャリア濃度が低い。別の代替実施形態では、第3エピタキシャル層及び第1エピタキシャル層は、キャリア濃度がほぼ同一である。更に別の実施形態では、第3エピタキシャル層及び第2エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の別の実施形態では、フィールド制御型サイリスタは更に、基板の上面上に形成され、基板と第1エピタキシャル層との間に配置された、第4導電型の第5エピタキシャル層を備え、第1エピタキシャル層は、第5エピタキシャル層上に形成されている。
本発明のフィールド制御型バイポーラ・スイッチのある実施形態では、第1導電型及び第3導電型はP型導電性であり、第2導電型はN型導電性である。かかる実施形態では、第1オーミック・コンタクトはカソード・コンタクトであり、第2オーミック・コンタクトはアノード・コンタクトである。
本発明の別の実施形態では、第1導電型及び第3導電型はN型導電性である。この場合、第2導電型はP型導電性である。かかる実施形態では、第1オーミック・コンタクトはアノード・コンタクトであり、第2オーミック・コンタクトはカソード・コンタクトである。
トンネル・ダイオードを組み込んだ本発明の一実施形態では、第1及び第2導電型はN型導電性であり、第3及び第4導電型はP型導電性である。このようなデバイスでは、第1オーミック・コンタクトはカソード・コンタクトであり、第2オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第1、第2、第3及び第4エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内部まで達している。
シンカ(sinker)・アノード・コンタクトを有する本発明の一実施形態では、第1導電型シリコン・カーバイドの領域が、メサの底面において、基板内に形成されている。更に、第2オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第1導電型シリコン・カーバイドの領域上に形成されている。
本発明のメサ型の代替実施形態では、第1、第2、第3、第4及び第5エピタキシャル層がメサを形成する。メサの側壁がサイリスタの周辺を規定する。メサの側壁は、下方向に延び、第1、第2、第3及び第4エピタキシャル層を通過し、第5エピタキシャル層内部に達する。第2オーミック・コンタクトに電気的に接続されたオーミック・コンタクトを、メサの側壁の底面において、第5エピタキシャル層上に形成することも可能である。
また、本発明の一代替実施形態は、メサの側壁上に形成され、側壁を保護する絶縁層を含むことも可能である。追加的な実施形態は、4Hポリタイプ・シリコン・カーバイド(polytype silicon carbide)から成るものとしてもよい。
本発明のバイポーラ・スイッチの更に別の代替実施形態では、第3及び第4エピタキシャル層内に複数のトレンチが形成されている。第2エピタキシャル層内に形成された第3導電型シリコン・カーバイドの複数の領域が、複数のトレンチの底部にある。更に、トレンチ内に形成された第3導電型シリコン・カーバイド上に、オーミック・ゲート・コンタクトが形成されている。オーミック・ゲート・コンタクトにバイアスが印加されると、これによって、第1オーミック・コンタクトと第2オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の更に別の実施形態では、ゲート・グリッドは複数の櫛形配置されたフィンガを備えている。オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドのフィンガにほぼ平行となっている。このような場合、第1オーミック・コンタクトは、第4エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散された、複数の櫛形フィンガを備えるものとすることができる。
本発明の一代替実施形態では、高電圧高電流フィールド制御バイポーラ・スイッチは、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層が形成されている。第1エピタキシャル層内に第3導電型シリコン・カーバイドの複数の領域が形成され、第1エピタキシャル層内にゲート・グリッドを形成する。前記シリコン・カーバイドの第2エピタキシャル層上に、第2導電型シリコン・カーバイドの第2エピタキシャル層が形成されている。第2エピタキシャル層上に、第2導電型シリコン・カーバイドの第3エピタキシャル層があり、この第3エピタキシャル層は、第1エピタキシャル層及び第2エピタキシャル層内におけるよりもキャリア濃度が高い。第3エピタキシャル層上に第1オーミック・コンタクトが形成され、更に基板の下面上に第2オーミック・コンタクトが形成されている。ゲート・グリッドに接続されたオーミック・ゲート・コンタクトによって、当該オーミック・ゲート・コンタクトにバイアスが印加されたときに、第1オーミック・コンタクトと第2オーミック・コンタクトとの間の電流をピンチオフすることができる。
本発明の更に別の実施形態は、フィールド制御型バイポーラ・スイッチを提供し、この場合第2エピタキシャル層及び第1エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の更に別の実施形態では、第4導電型の第4エピタキシャル層を備えている。第4エピタキシャル層は、基板の上面上に形成され、基板と第1エピタキシャル層との間に配置されている。したがって、第1エピタキシャル層は、第4エピタキシャル層上に形成されている。
本発明の特定の実施形態では、第1導電型及び第3導電型はP型導電性であり、第2導電型はN型導電性である。このような場合、第1オーミック・コンタクトはカソード・コンタクトであり、第2オーミック・コンタクトはアノード・コンタクトである。本発明の更に別の実施形態では、第1導電型及び第3導電型がN型導電性であり、第2導電型がP型導電性である。このような場合、第1オーミック・コンタクトはアノード・コンタクトであり、第2オーミック・コンタクトはカソード・コンタクトである。本発明の別の代替実施形態では、第1及び第2導電型はN型導電性であり、第3及び第4導電型はP型導電性である。このような場合、第1オーミック・コンタクトはカソード・コンタクトであり、第2オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第1、第2、及び第3エピタキシャル層は、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に前記基板内部まで達する。本発明の更に別の態様では、メサの底面において、第1導電型シリコン・カーバイドの領域が基板内に形成されている。第1導電型シリコン・カーバイドの領域上に、第2オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが形成され、デバイスにシンカ・コンタクトを備えている。
第4エピタキシャル層をオプションで備えた本発明の一実施形態では、第1、第2、第3及び第4エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に延び、第1、第2及び第3エピタキシャル層を通過し、第4エピタキシャル層内部に達する。かかるデバイスの更に別の態様では、メサの側壁の底面において、前記第2オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第4エピタキシャル層上に形成されており、デバイスにシンカ・コンタクトを備える。
メサを有するデバイスでは、一代替実施形態は、メサの側壁上に形成された絶縁層を含んで側壁を保護している。
本発明の一代替実施形態は、第2及び第3エピタキシャル層内に形成された複数のトレンチを含んでいる。複数のトレンチの底部において、第3導電型シリコン・カーバイドの複数の領域が、第1エピタキシャル層内に形成されている。更に、オーミック・ゲート・コンタクトは、トレンチ内に形成された第3導電型シリコン・カーバイド上に形成されたオーミック・ゲート・コンタクトで構成されている。
一代替実施形態では、ゲート・グリッドは、複数の櫛形配置のフィンガを備える。更に別の実施形態では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。このような場合、第1オーミック・コンタクトは、前記第3エピタキシャル層上に形成され、前記オーミック・ゲート・コンタクトのフィンガ間に配置された複数の櫛形フィンガを備えている。
本発明の追加の代替実施形態は、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板を含む、高電圧高電流フィールド制御バイポーラ・スイッチを提供する。基板の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層が形成されている。第1エピタキシャル層上に、第2導電型シリコン・カーバイドの第2エピタキシャル層が形成されている。第2エピタキシャル層は、第1エピタキシャル層におけるよりもキャリア濃度が高い。第2エピタキシャル層を貫通し第1エピタキシャル層内部に達する、複数のトレンチが形成されている。複数のトレンチの底部において第1エピタキシャル層内に、第3導電型シリコン・カーバイドの複数の領域が形成され、第1エピタキシャル層内にゲート・グリッドを形成する。第2エピタキシャル層上に第1オーミック・コンタクトが形成され、更に基板の下面上に第2オーミック・コンタクトが形成されている。トレンチ内の第3導電型シリコン・カーバイド領域上に、オーミック・ゲート・コンタクトが形成され、このオーミック・ゲート・コンタクトにバイアスが印加されると、第1オーミック・コンタクトと第2オーミック・コンタクトとの間の電流の流れが絞られる。
本発明の更に別の実施形態は、基板の上面上に形成され、基板と第1エピタキシャル層との間に配置された、第4導電型シリコン・カーバイドの第3エピタキシャル層を含む。第3エピタキシャル層上に、第1エピタキシャル層が形成されている。
本発明の代替実施形態では、第1及び第3導電型はp−型導電性であり、第2導電型はn−型導電性である。この場合、第1オーミック・コンタクトはカソード・コンタクトとなり、第2オーミック・コンタクトはアノード・コンタクトとなる。あるいは、第1及び第3導電型はn−導電性であり、第2導電型はp−型導電性である。この場合、第1オーミック・コンタクトはアノード・コンタクトとなり、第2オーミック・コンタクトはカソード・コンタクトとなる。トンネル・ダイオードの代替実施形態では、第1及び第2導電型はn−導電性であり、第3及び第4導電型はp−型導電性である。この場合、第1オーミック・コンタクトはカソード・コンタクトとなり、第2オーミック・コンタクトはアノード・コンタクトとなる。
本発明のメサ型の実施形態では、基板、ならびに第1及び第2エピタキシャル層は、前記トランジスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内まで達している。メサ型デバイスの更に別の態様では、メサの側壁上に絶縁層が形成されて側壁を保護している。
本発明の更に別の態様では、ゲート・グリッドは、複数の櫛形接続されたフィンガを備えている。本発明の追加的な櫛形構造では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。更に、第1オーミック・コンタクトは、第2エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散する複数の櫛形フィンガを備えている。
本発明の前述の及びその他の目的、利点、ならびに特徴、更にこれらを実現する方式は、以下の本発明の詳細な説明を、好適かつ代表的な実施形態を示す添付図面と関連付けて検討することにより、一層容易に明らかとなろう。
図面の説明
図1Aは、埋め込みゲート・グリッドを有する本発明の一実施形態の断面図である。
図1Bは、埋め込みゲート・グリッド及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図2Aは、トレンチ内にゲート・グリッドを形成した、本発明の第2実施形態の断面図である。
図2Bは、トレンチ内に形成したゲート・グリッド、及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図3は、アノード・シンカ・コンタクト(anode sinker contact)及び埋め込みゲート・グリッドを有する、本発明の第3実施形態の断面図である。
図4は、アノード・シンカ・コンタクト及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第4実施形態の断面図である。
図5は、埋め込みゲート・グリッド及びトンネル・ダイオードを有する、本発明の第5実施形態の断面図である。
図6は、トンネル・ダイオード及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第6実施形態の断面図である。
図7は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第7実施形態の断面図である。
図8は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第8実施形態の断面図である。
図9は、埋め込みゲート・グリッドを有する、本発明の一実施形態の平面図である。
図10は、トレンチ内に形成されたゲートを有する、本発明の代替実施形態の平面図である。
詳細な説明
これより本発明の好適な実施形態を示す添付図面を参照しながら、本発明について更に詳しく説明する。しかしながら、本発明は、多くの異なる形態で実施可能であり、ここに明示する実施形態に限定されるものとして解釈すべきではない。逆に、これらの実施形態は、この開示を完全なものとし、本発明の範囲を当業者に完全に伝えるために与えるものでしかない。同一の番号は、全体を通して同様のエレメントを示すものとする。
図1Aは、本発明の高電圧高電流フィールド制御型バイポーラ・スイッチの第1実施形態を示している。図1Aに見られるように、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板10は、当該基板10の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層20が形成されている。第2導電型シリコン・カーバイドの第2エピタキシャル層22が、第1エピタキシャル層20上に形成されている。第2エピタキシャル層22内部には、第3導電型シリコン・カーバイドの複数の領域が形成されており、これらは第2エピタキシャル層22内にゲート・グリッド30を形成する。第2導電型シリコン・カーバイドの第3エピタキシャル層24が、第2エピタキシャル層22上に形成されている、同様に図1Aに示すように、第2導電型シリコン・カーバイドの第4エピタキシャル層26が、第3エピタキシャル層24上に形成されている。この第4エピタキシャル層26は、第1エピタキシャル層20、第2エピタキシャル層22又は第3エピタキシャル層24のいずれよりも、キャリア濃度が高くなっている。
第4エピタキシャル層上に、第1オーミック・コンタクト42が形成され、基板及びエピタキシャル層の導電型に応じて、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。基板10の下面には第2オーミック・コンタクト40が形成され、これもカソード又はアノードのいずれにもなり得る。オーミック・ゲート・コンタクトが第3次元的に形成され、図9にゲート・コンタクト46として示されている。このオーミック・ゲート・コンタクト46は、第2エピタキシャル層22内に形成された複数の領域30と接触し、オーミック・ゲート・コンタクト46にバイアスを印加した場合、第1オーミック・コンタクト42と第2オーミック・コンタクト40との間の電流をピンチオフするように形成されている。
図1Aに示されているように、エピタキシャル構造が、任意選択により、バイポーラ・スイッチの周辺を規定する側壁37を有するメサ36に形成される。側壁37は、好ましくは、エピタキシャル層の各々を通過し、基板10内に達する。任意選択により、絶縁層38をメサの側壁上に形成して側壁を保護する。これは、第1オーム・コンタクト42までというように、メサ上面のシリコン・カーバイドの露出エリア上、及び基板10におけるメサの底面上にまで達していることが好適である。
図1Bは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図1Bは、第4導電型の任意の第5エピタキシャル層12を示している。第5エピタキシャル層12は、基板10の上面上に形成され、基板10と第1エピタキシャル層20との間に配置されている。したがって、第1エピタキシャル層20は、第5エピタキシャル層12上に形成されることになる。
また、図1Bも、バイポーラ・スイッチの周辺を規定する側壁37を有するメサ36に任意選択により形成されたエピタキシャル構造を示している。側壁37は、好ましくは、エピタキシャル層の各々を通過し、基板10内部に達する。あるいは、メサ36の側壁37は、第1、第2、第3及び第4エピタキシャル層20,22,24,及び26を通過し、第5エピタキシャル層12まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層38を形成して側壁を保護することができ、側壁は、メサの上面上の第1オーミック・コンタクト42まで、及びメサの底面上の第5エピタキシャル層12まで達する。
図1Aのバイポーラ・スイッチは、P型導電性基板、又はN型導電性基板を利用して形成することができる。基板10をP型導電性シリコン・カーバイドで形成する場合、第1導電型及び第3導電型はP型シリコン・カーバイドとなる。第2導電型シリコン・カーバイドは、N型シリコン・カーバイドとなる。このような場合、第1エピタキシャル層20、第2エピタキシャル層22、第3エピタキシャル層24、及び第4エピタキシャル層26は、N型導電性シリコン・カーバイドであり、基板10及び埋め込みゲートを形成するゲート・グリッド30の複数の領域は、P型導電性シリコン・カーバイドである。このようなP−Nフィールド制御型バイポーラ・スイッチでは、第2オーミック・コンタクト40がアノード・コンタクトとなり、第1オーミック・コンタクト42がカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド30、及び基板10は、P+型導電性シリコン・カーバイドで構成することが好ましい。ここで用いる場合、「N+」又は「P+」は、同一の又は別のエピタキシャル層、基板の隣接する領域、あるいは他の領域におけるよりも、高いキャリア濃度で規定される領域を意味する。第1エピタキシャル層20は、好ましくは、N-シリコン・カーバイドで形成し、第4エピタキシャル層26は、好ましくは、N+シリコン・カーバイドで形成する。第2エピタキシャル層22は、低濃度にドープした、即ち、N-のシリコン・カーバイドで形成するとよい。N-のシリコン・カーバイドは、第1エピタキシャル層20よりもなおキャリア濃度が低い。このように、埋め込みゲートを形成するゲート・グリッド30の複数の領域は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第3エピタキシャル層24は、第1エピタキシャル層20と実質的に同一のキャリア濃度を有するとよく、あるいは第2エピタキシャル層22と実質的に同一のキャリア濃度を有することも可能である。
図1Bに示したデバイスでは、第4導電型の任意の第5エピタキシャル層12は、高濃度にドープしたP+シリコン・カーバイドのような、P型導電性のシリコン・カーバイドとするとよい。あるいは、第1導電型をN+シリコン・カーバイドのようなN型導電性シリコン・カーバイドにすることによって、図1Bのデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板10及び第5エピタキシャル層12がトンネル・ダイオードを形成する。本発明のこの実施形態を図5に示している。
前述のデバイスに対する相補型デバイスも、N型基板の使用によって形成可能である。相補型デバイスでは、第1導電型及び第3導電型はN型シリコン・カーバイドとなる。第2導電型シリコン・カーバイドは、P型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第1エピタキシャル層20、第2エピタキシャル層22、第3エピタキシャル層24、及び第4エピタキシャル層26は、P型導電性シリコン・カーバイドとなり、基板10及び埋め込みゲートを形成するゲート・グリッド30の複数の領域は、N型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第2オーミック・コンタクト40はカソード・コンタクトとなり、第1オーミック・コンタクト42はアノード・コンタクトとなる。
この相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド30の複数の領域、及び基板10は、N+型導電性のシリコン・カーバイドで形成することが好ましい。第1エピタキシャル層20は、好ましくは、P+シリコン・カーバイドで形成し、第4エピタキシャル層26は、好ましくは、P+シリコン・カーバイドで形成する。第2エピタキシャル層22は、低濃度にドープした、即ち、P-のシリコン・カーバイドで形成することができるが、第1エピタキシャル層20よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成するゲート・グリッド30の複数の領域は、好ましくは、最も低いキャリア濃度を有するエピタキシャル層内に形成する。第3エピタキシャル層24は、第1エピタキシャル層20と実質的に同一のキャリア濃度を有するとよいが、第2エピタキシャル層22と実質的に同一のキャリア濃度を有することも可能である。
図1Bの相補型デバイスでは、第4導電型の任意の第5エピタキシャル層12は、高濃度にドープしたN+シリコン・カーバイドのような、N型導電性シリコン・カーバイドとするとよい。
図2Aは、本発明の高電圧、高電流フィールド制御型バイポーラ・スイッチの別の実施形態を示す。図2Aに示されているように、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板50は、当該基板50の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層60が形成されている。第1エピタキシャル層60上には、第2導電型シリコン・カーバイドの第2エピタキシャル層62が形成されている。第2エピタキシャル層62上には、第2導電型シリコン・カーバイドの第3エピタキシャル層64が形成されている。また、図2Aに示すように、第3エピタキシャル層64上には、第2導電型シリコン・カーバイドの第4エピタキシャル層66が形成されている。この第4エピタキシャル層66は、第1エピタキシャル層60、第2エピタキシャル層62又は第3エピタキシャル層64におけるよりもキャリア濃度が高くなっている。第3及び第4エピタキシャル層64及び66内に、複数のトレンチ74が形成されている。第2エピタキシャル層62内にゲート・グリッド70を形成する第3導電型シリコン・カーバイドの複数の領域が、複数のトレンチ74の底部に形成されている。
図2Aに示されているように、第1オーミック・コンタクト82が第4エピタキシャル層上に形成され、カソード・コンタクト又はアノード・コンタクトのいずれにもなり得る。第2オーミック・コンタクト80が基板50の底面上に形成され、同様にカソード又はアノードのいずれかにもなり得る。オーミック・ゲート・コンタクトが、ゲート・コンタクト84として形成されている。オーミック・ゲート・コンタクト84は、トレンチ74の底部に形成されたゲート・グリッド70の複数の領域上に形成されている。このオーミック・ゲート・コンタクト84は、第2エピタキシャル層62内に形成されたゲート・グリッド70の複数の領域に接触し、オーミック・ゲート・コンタクト84にバイアスを印加した場合に、第1オーミック・コンタクト82と第2オーミック・コンタクト80との間の電流をピンチオフするように形成されている。
また、図2Aに示すように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁77を有するメサ76に形成されている。側壁77は、好ましくは、エピタキシャル層の各々を通過し、基板50内に達する。任意選択で、絶縁層78をメサの側壁上に形成して側壁を保護する。これは、第1オーム・コンタクト82までというように、メサの上面のシリコン・カーバイドの露出エリア上まで、及び基板50におけるメサの底面上にまで達することもできる。
図2Bは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図2Bは、第4導電型の任意形成の第5エピタキシャル層52を示す。第5エピタキシャル層52は、基板50の上面上に形成され、基板50と第1エピタキシャル層60との間に配置されている。したがって、第1エピタキシャル層60は、第5エピタキシャル層52上に形成されることになる。
図2Bはまた、バイポーラ・スイッチの周辺を規定する側壁77を有するメサ76に任意選択で形成されたエピタキシャル構造を示している。側壁77は、好ましくは、エピタキシャル層の各々を通過し、基板50内部に達する。あるいは、メサ76の側壁77は、第1、第2、第3及び第4エピタキシャル層60、62、64、及び66を通過し、第5エピタキシャル層52まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層78を形成して側壁を保護することができ、絶縁層78は、メサの上面上まで、及びメサの底面上まで達することもできる。
図2Aのバイポーラ・スイッチは、P型導電性基板、又はN型導電性基板を利用して形成することができる。基板50をP型導電性シリコン・カーバイドで形成する場合、第1導電型及び第3導電型はP型シリコン・カーバイドとなる。第2導電型シリコン・カーバイドは、N型シリコン・カーバイドとなる。このような場合、第1エピタキシャル層60、第2エピタキシャル層62、第3エピタキシャル層64、及び第4エピタキシャル層66は、N型導電性シリコン・カーバイドであり、基板50及び埋め込みゲートを形成するゲート・グリッドの複数の領域70は、P型導電性シリコン・カーバイドである。このようなP−Nフィールド制御型バイポーラ・スイッチでは、第2オーミック・コンタクト80がアノード・コンタクトとなり、第1オーミック・コンタクト82がカソード・コンタクトとなる。
このP型基板の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド70の複数の領域、及び基板50は、P+シリコン・カーバイドで構成することが好ましい。第1エピタキシャル層60は、好ましくは、N-シリコン・カーバイドで形成し、第4エピタキシャル層66は、好ましくは、N+シリコン・カーバイドで形成する。第2エピタキシャル層62は、低濃度にドープした、即ち、N-のシリコン・カーバイドで形成するが、第1エピタキシャル層60よりもなおキャリア濃度が低いことが好ましい。このように、埋め込みゲートを形成する複数の領域70は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第3エピタキシャル層64は、キャリア濃度を第1エピタキシャル層60と実質的に同一にするとよく、あるいは第2エピタキシャル層62とキャリア濃度を実質的に同一にしてもよい。
図2Bのデバイスでは、第4導電型の任意の第5エピタキシャル層52は、高濃度にドープしたP+シリコン・カーバイドのような、P型導電性のシリコン・カーバイドとするとよい。あるいは、第1導電型をN+シリコン・カーバイドのようなN型導電性シリコン・カーバイドにすることによって、図2Bのデバイスを利用するしてトンネル・ダイオード構造を形成することも可能である。このように、基板50及び第5エピタキシャル層52がトンネル・ダイオードを形成する。本発明のこの実施形態を図6に示している。
N型基板上に、相補型デバイスも形成可能である。相補型デバイスでは、第1導電型及び第3導電型はN型シリコン・カーバイドとなる。第2導電型シリコン・カーバイドはP型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第1エピタキシャル層60、第2エピタキシャル層62、第3エピタキシャル層64及び第4エピタキシャル層66は、P型導電性シリコン・カーバイドとなり、基板50及び埋め込みゲートを形成する複数の領域70は、N型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第2オーミック・コンタクト80はカソード・コンタクトとなり、第1オーミック・コンタクト82はアノード・コンタクトとなる。
図2Aに示したデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域70、及び基板50は、N+型導電性のシリコン・カーバイドで形成することが好ましい。第1エピタキシャル層60は、好ましくは、P+シリコン・カーバイドで形成し、第4エピタキシャル層66は、好ましくは、P+シリコン・カーバイドで形成する。第2エピタキシャル層62は、低濃度にドープした、即ち、P-のシリコン・カーバイドで形成することができるが、第1エピタキシャル層60よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成する複数の領域70は、好ましくは、低いキャリア濃度が最も低いエピタキシャル層内に形成する。第3エピタキシャル層64は、キャリア濃度が第1エピタキシャル層60と実質的に同一とするとよいが、第2エピタキシャル層62と実質的に同一のキャリア濃度とすることも可能である。
図2Bに示した相補型デバイスでは、第4導電型の任意形成の第5エピタキシャル層52は、高濃度にドープしたN+シリコン・カーバイドのような、N型導電性シリコン・カーバイドとすればよい。
図3は、シンカ・コンタクト(sinker contact)を有する本発明の別の実施形態を示している。図3に示されているように、図1Aのデバイスは、メサ36の底面において基板10内に形成された、第1導電型シリコン・カーバイドの領域11を有する。第1導電型シリコン・カーバイドの領域11上には、第2オーミック・コンタクト40に電気的に接続されているオーミック・コンタクト48が形成されている。図3のデバイスは、図1Aのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域11は、基板10と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えばP型基板を用いる場合、領域11はP+シリコン・カーバイドであり、N型導電性基板を用いる場合、領域11はN+シリコン・カーバイドである。
図1Bの任意形成の第5エピタキシャル層12を有するデバイスでも、シンカ・コンタクトを形成することができる。このような場合、メサは前述のように形成され、第5エピタキシャル層12まで又はその中まで達するが、基板10内部には達しない。次いで、第5エピタキシャル層12上の、メサ36の側壁37の底面に、オーミック・コンタクトを形成する。
図4は、シンカ・コンタクトを有する本発明の追加的な実施形態を示している。図4に示されているように、図2Aのデバイスは、メサ76の底面において基板50内に形成された第1導電型シリコン・カーバイドの領域51を有する。第1導電型シリコン・カーバイドの領域51上には、第2オーミック・コンタクト80に電気的に接続されている、オーミック・コンタクト88が形成されている。図4のデバイスは、図2Aのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域51は、基板50と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えば、P型基板を用いる場合、領域51はP+シリコン・カーバイドとなり、N型導電性基板を用いる場合、領域51はN+シリコン・カーバイドとなる。
シンカ・コンタクトは、図2Bの任意形成の第5エピタキシャル層52を有するデバイスでも形成可能である。このような場合、メサは前述のように形成され、第5エピタキシャル層52まで又はその中まで達するが、基板50内部には達しない。次いで、第5エピタキシャル層52上のメサ76の側壁77の底面に、オーミック・コンタクトを形成する。
図7は、本発明の別の実施形態を示している。図7に示されているように、図2Aのデバイスの場合と同様に、上面及び下面を有する第1導電型のバルク単結晶シリコン・カーバイド基板150は、当該基板150の上面上に、第2導電型シリコン・カーバイドの第1エピタキシャル層164が形成されている。同様に図7に示すように、第1エピタキシャル層164上には、第2導電型シリコン・カーバイドの第2エピタキシャル層166が形成されている。この第2エピタキシャル層166は、第1エピタキシャル層164におけるよりも、キャリア濃度が高い。第1及び第2エピタキシャル層164及び166内には、複数のトレンチ174が形成されている。第1エピタキシャル層164内にゲート・グリッド170を形成する第3導電型シリコン・カーバイドの複数の領域が、複数のトレンチ174の底部に形成されている。
図7に見られるように、第2エピタキシャル層166上に第1オーミック・コンタクト182が形成され、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。第2オーミック・コンタクト180が基板150の底面上に形成され、同様にカソード又はアノードのいずれにもなり得る。オーミック・コンタクトが、ゲート・コンタクト184として形成されている。オーミック・ゲート・コンタクト184は、トレンチ174の底部に形成されたゲート・グリッド170の複数の領域上に形成されている。該オーミック・ゲート・コンタクト184は、第1エピタキシャル層164内に形成されたゲート・グリッド170の複数の領域に接触し、オーミック・ゲート・コンタクト184にバイアスを印加した場合に、第1オーミック・コンタクト182と第2オーミック・コンタクト180との間の電流をピンチオフするように形成されている。
また、図7に示されているように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁177を有するメサ176に形成される。側壁177は、好ましくは、エピタキシャル層の各々を通過し、基板150内部に達する。メサの側壁上に絶縁層178を任意選択で形成し、これにより側壁を保護する。絶縁層178は、メサ上面上のシリコン・カーバイドの露出エリア上、及び基板150におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって第1オーミック・コンタクト182まで達することができる。
図8は、本発明のフィールド制御型バイポーラ・スイッチの代替実施形態を示している。図8は、第4導電型の任意選択形成の第3エピタキシャル層152を示している。第3エピタキシャル層152は、基板150の上面上に形成され、基板150と第1エピタキシャル層164との間に配置されている。したがって、第1エピタキシャル層164は、第3エピタキシャル層152上に形成されている。
また、図8は、サイリスタの周辺を規定する側壁177を有するメサ176に任意選択形成されたエピタキシャル構造を示している。側壁177は、好ましくは、エピタキシャル層の各々を通過し、基板150内まで達する。あるいは、メサ176の側壁177は、第1及び第2エピタキシャル層164及び166を通過し、第3エピタキシャル層152まで又はその中まで達することもできる。次いで、メサの側壁上に絶縁層178を形成し、側壁を保護することができる。絶縁層178は、メサの上面上のシリコン・カーバイドの露出エリア上、及び第3エピタキシャル層152におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって、第1オーミック・コンタクト182まで達することができる。
図7のバイポーラ・スイッチは、P型導電性基板、又はN型導電性基板を利用して形成することができる。基板150をP型導電性シリコン・カーバイドで形成する場合、第1導電型及び第3導電型はP型シリコン・カーバイドとなる。第2導電性シリコン・カーバイドは、N型シリコン・カーバイドとなる。このような場合、第1エピタキシャル層164及び第2エピタキシャル層166は、N型導電性シリコンカーバイドであり、基板150及び埋め込みゲートを形成する複数の領域170は、P型導電性シリコン・カーバイドである。かかるP−Nフィールド制御型サイリスタでは、第2オーミック・コンタクト180はアノード・コンタクトとなり、第1オーミック・コンタクト182はカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド170の複数の領域、及び基板150は、好ましくは、P+型導電性シリコン・カーバイドで形成する。第1エピタキシャル層164は、好ましくは、N-シリコン・カーバイドで形成し、第2エピタキシャル層166は、好ましくは、N+シリコン・カーバイドで形成する。
図8のデバイスでは、第4導電型の任意の第3エピタキシャル層152は、高濃度にドープしたP+シリコン・カーバイドのような、P型導電性シリコン・カーバイドとするとするとよい。あるいは、第1導電型をN+シリコン・カーバイドのようなN型導電性シリコン・カーバイドにすることによって、図8のデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板150及び第3エピタキシャル層152がトンネル・ダイオードを形成する。
N型基板上では、相補型デバイスも形成可能である。相補型デバイスでは、第1導電型及び第3導電型はN型シリコン・カーバイドとなる。その場合、第2導電型シリコン・カーバイドは、P型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第1エピタキシャル層164、第2エピタキシャル層166はP型導電シリコン・カーバイドとなり、基板150及び埋め込みゲートを形成する複数の領域170はN型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第2オーミック・コンタクト180はカソード・コンタクトとなり、第1オーミック・コンタクト182はアノード・コンタクトとなる。
図8のデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域170、及び基板150は、N+型導電性のシリコン・カーバイドで形成することが好ましい。第1エピタキシャル層164は、好ましくは、P-シリコン・カーバイドで形成し、第2エピタキシャル層166は、好ましくは、P+シリコン・カーバイドで形成する。図8の相補型デバイスでは、第4導電型の任意の第3エピタキシャル層152は、N+シリコン・カーバイドのような、N型導電性シリコン・カーバイドとするとよい。
図9は、図1A、図1B、図3及び図5によるデバイスの平面図を示している。図9に見られるように、本発明のバイポーラ・スイッチは、側壁37を有するメサ36として形成される。図9の隠れ線として示されている埋め込みゲート・グリッド30は、ゲート・コンタクト46に対して垂直に延びている。ゲート・コンタクト46は、ゲート・グリッド30と相互接続しており、接続された平行な複数のフィンガを構成する。ゲート・コンタクト46の複数のフィンガは、トレンチ内に形成されている。トレンチは、下方向に埋め込みゲート・グリッド30の上面まで達しており、埋め込みゲート・グリッド30への接触を可能にする。また、図9には、ゲート・コンタクト46上に形成し、本発明によるデバイスの相互接続を容易にすることができる、コンタクト・パッド47も示されている。また、図9は、同様に複数のフィンガを形成可能な、第1オーミック・コンタクト42も示す。第1オーミック・コンタクト42のフィンガは、ゲート・コンタクト46のフィンガと交互に配置されている。コンタクト・パッド43も、第1オーミック・コンタクト42上に形成し、図9のデバイスの相互接続を容易にすることができる。図3のデバイスでは、メサ36の底面に形成されるコンタクト46(図9には示されていない)は、図9に示すメサ36を環状に取り囲んで形成される。
図2A、図2B、図4、図6、図7及び図8によるデバイスの平面図が、図10に示されている。図10では、76として示すエレメントは、先に76及び176と付番したエレメントに対応し、77として示すエレメントは、先に77及び177と付番したエレメントに対応し、82として示すエレメントは、先に82及び182と付番したエレメントに対応し、84として示すエレメントは、先に84及び184と付番したエレメントに対応する。図10に示されているように、本発明のバイポーラ・スイッチは、側壁77、177を有するメサ76、176として形成されている。ゲート・グリッド70、170は、ゲート・コンタクト84、184に対して平行に延び、ゲート・コンタクト84、184は、ゲート・グリッド70、170と相互接続し、接続された平行な複数のフィンガを形成する。ゲート・コンタクト84、184の複数のフィンガは、トレンチ74、174内に形成され、ゲート・グリッド70、170への接触を可能にする。また、図10には、ゲート・コンタクト84、184上に形成され、本発明によるデバイスの相互接続を容易にするコンタクト・パッド85も示されている。
また、図10には、複数のフィンガを形成可能な第1オーミック・コンタクト82、182も示されている。第1オーミック・コンタクト82、182のフィンガは、ゲート・コンタクト84のフィンガと交互に配置するとよい。このような場合、オーミック・ゲート・コンタクト84、184は、ゲート・グリッド70、170の交互配置されたフィンガ上に形成された複数の櫛形フィンガから成り、オーミック・ゲート・コンタクト84、184のフィンガは、ゲート・グリッドのフィンガに対して平行となる。したがって、第1オーミック・コンタクト82、182は、最上位のエピタキシャル層上に形成された複数の交互配置されたフィンガから成り、オーミック・ゲート・コンタクト84,184のフィンガ間に分散している。第1オーミック・コンタクト82、182上にもコンタクト・パッド83を形成し、図10のデバイスの相互接続を容易にすることができる。図4のデバイスでは、メサ76の底面に形成されるコンタクト86(図10には示されていない)は、図10に示すメサ76を環状に囲むように形成される。
前述の実施形態の各々では、基板及びエピタキシャル層は、6H、4H、15R又は3Cシリコン・カーバイドの群から選択したシリコン・カーバイドで形成すればよいが、4Hシリコン・カーバイドが、前述のデバイスの各々には好ましい。N型エピタキシャル層又は基板へのコンタクトに好ましい金属は、ニッケル(Ni)である。P型エピタキシャル層又は基板へのオーミック・コンタクトを形成するには、プラチナ又はニッケルが適している。また、アルミニウム・タイ・コンタクト(aluminum tie contact)を用いて、本発明のオーミック・コンタクトを形成してもよい。これら特定の金属について記載したが、シリコン・カーバイドとオーミック・コンタクトを形成する金属であれば、当業者には公知の他のあらゆる金属も使用可能である。
次に、図1A〜図10に関連してこれまでに説明したデバイスの製造について説明する。P+基板10を有する図1Aのデバイスの製造では、米国特許第4,912,064号に記載されているような、エピタキシャル成長プロセスを利用し、P+基板10上に厚いN+層20を成長させる。米国特許第4,912,064号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。P+基板とのオーミック・コンタクトを形成することによって、基板10の底面に、アノード・コンタクト40を形成する。また、N+の第1エピタキシャル層20上に、N+の第2エピタキシャル層22をエピタキシャル成長させる。この第2エピタキシャル層22は、キャリア濃度が第1エピタキシャル層20よりも低いか、あるいは、第1エピタキシャル層20と同一とすることができる。同一とした場合、第1エピタキシャル層20の一部として形成可能である。いずれの場合でも、米国特許第5,087,576号に記載されているような方法によって、第2エピタキシャル層22内に深いP+注入ゲート・グリッドを形成する。米国特許第5,087,576号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。第2エピタキシャル層22内にP+ゲート・グリッド30を作成した後、第2エピタキシャル層22上に、N+の第3エピタキシャル層24をエピタキシャル成長させる。この第3エピタキシャル層24のキャリア濃度は、第1エピタキシャル層20又は第2エピタキシャル層22のいずれかとほぼ同一にすることができ、前述と同一のエピタキシャル成長プロセスを用いて作成することができる。第3エピタキシャル層24を成長させた後、前述のエピタキシャル成長方法を利用して、第3エピタキシャル層24上に第4エピタキシャル層26を成長させる。この第4エピタキシャル層26は、高濃度にドープしたN+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、反応性イオン・エッチングにより、第3及び第4エピタキシャル層24及び26を貫通しP+ゲート・グリッド30までのゲート・コンタクトを形成する。図1Aの埋め込みゲート・グリッドデバイスでは、ゲート・グリッドの方向に対して垂直な複数のトレンチをエッチングし、次いでこれらトレンチの底部にオーミック・コンタクトを形成することによって、ゲート・グリッド30に接触させる。これらのトレンチを形成するには、米国特許第4,981,551号に記載されている反応性イオン・エッチング技法を利用するとよい。その開示内容は、この言及により、あたかも完全に明記されているかのように、本願にも含まれるものとする。デバイスをエッチングし、ゲート・グリッドの部分を露出させた後、カソード及びゲート・グリッドのためにオーミック・コンタクトを形成することができる。ゲート・グリッドのコンタクトは、エッチング・プロセスによって作成されたトレンチの底部に形成され、カソード・コンタクト42は、第4エピタキシャル層26上に形成される。
デバイスの周囲のエリアは、エッチングされてメサを形成する。メサは、デバイスの空乏(デプレーション)領域を通過し、デバイス内の電流がメサに流れるように制限し、デバイスの容量を減少させることが望ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果、容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層78を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはSiO2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図1Bのデバイスは、前述のステップを実行し、第1エピタキシャル層20の形成に先立って、基板10上にP+シリコン・カーバイドのエピタキシャル層12を形成することを含むことによって、作成することができる。図3のデバイスは、図1Aのデバイスを形成し、絶縁層の作成に先立って、メサの底面にP+シリコン・カーバイド11の領域を形成することによって形成することができる。次いで、これらの領域上にオーミック・コンタクト48を形成し、シンカ・アノードを作成することができる。更に、図1Bのデバイスは、メサのみをP+層12までエッチングし、次いでメサの底面においてオーミック・コンタクトを形成することによって、シンカ・アノードを含むように変更することができる。図1A、図1B及び図3を参照して先に説明したデバイスの相補型デバイスを作成するためには、前述の方法を利用すればよいが、N+シリコン・カーバイドをP+シリコン・カーバイドと置換し、P-シリコン・カーバイドをN+シリコン・カーバイドと置換し、P+シリコン・カーバイドをN+シリコン・カーバイドと置換する必要がある。
+基板50を有する図2のデバイスを製造するのは、米国特許第4,912,064号に記載されているようなエピタキシャル成長プロセスを利用して、P+基板50上に厚いN-層60を成長させる。米国特許第4,912,064号の開示内容は、この言及により、あたかも全体を明記するかのように、本願にも含まれるものとする。P+基板にオーミック・コンタクトを形成することによって、基板50の底面にアノード・コンタクト80を形成する。また、N+の第1エピタキシャル層60上に、N+の第2ピタキシャル層62も形成する。この第2エピタキシャル層62のキャリア濃度は、第1エピタキシャル層60よりも低くすることができ、または、第1エピタキシャル層60と同一濃度とすることができる。同一とした場合、第1エピタキシャル層60の一部として形成可能である。また、第2エピタキシャル層62上には、N-の第3エピタキシャル層64も成長させる。この第3エピタキシャル層64の濃度は、第1エピタキシャル層60又は第2エピタキシャル層62のいずれかとほぼ同一とすることができ、また、前述と同一のエピタキシャル成長を用いて作成することができる。第3エピタキシャル層64を成長させた後、前述のエピタキシャル成長方法を利用して、第3エピタキシャル層64上に、第4エピタキシャル層66を成長させる。この第4エピタキシャル層66は、高濃度にドープしたN+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、第3エピタキシャル層66及び第4エピタキシャル層64を貫通するトレンチをエッチングする。これらのエッチングは、米国特許第4,981,551号に関して先に記載した反応性イオン・エッチング技法を利用して形成することができる。トレンチを形成した後、米国特許第5,087,576号のイオン注入方法を利用して、トレンチの底面において第2エピタキシャル層62内にP+ゲート領域を形成する。当業者には認められようが、第3エピタキシャル層60の成長に先立って、任意にイオン注入を行ってもよい。このような場合、トレンチを注入領域に位置合わせし、トレンチが領域と一致し、トレンチの底部が注入領域に対応するようにする。デバイスをエッチングし、ゲート・グリッド70を作成した後、カソード及びゲート・コンタクトのためにオーミック・コンタクトを形成することができる。この場合、ゲート・コンタクトは、イオン注入したトレンチの底面に形成し、カソード・コンタクト82は第4エピタキシャル層66上に形成する。
デバイス全体をエッチングし、メサを形成する。メサは、デバイスの空乏領域を通過し、デバイス内の電流の流れをメサに制限し、デバイスの容量を減少させることが好ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層78を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはSiO2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図2Bのデバイスは、前述のステップを実行し、第1エピタキシャル層60の形成に先立って、基板50上にP+シリコン・カーバイドのエピタキシャル層52を形成することを含むことによって、作成することができる。図4のデバイスは、図2Aのデバイスを作成し、絶縁層の作成に先立って、メサの底面にP+シリコン・カーバイド51の領域を形成することによって形成することができる。次に、これらの領域上にオーミック・コンタクト88を形成し、シンカ・アノードを作成することができる。更に、図2Bのデバイスは、メサをP+層52までエッチングし、次いでメサの底面にオーミック・コンタクトを形成するだけで、シンカ・アノードを含むように変更することができる。図2A、図2B及び図4を参照して先に説明したデバイスの相補型デバイスを作成するには、前述の方法を利用すればよいが、ただし、N+シリコン・カーバイドをP+シリコン・カーバイドと置換し、P-シリコン・カーバイドをN-シリコン・カーバイドと置換し、P+シリコン・カーバイドをN+シリコン・カーバイドと置換する。
図5及び図6のトンネル・ダイオードデバイスは、それぞれ、図1B及び図2Bに関して先に説明した技法を利用して製造することができるが、トンネル・ダイオードデバイスでは、基板10及び50はN+シリコン・カーバイドである。残りの製造プロセスは、それぞれのデバイスについて先に説明したものと同一である。
第1、第2及び第3エピタキシャル層のキャリア濃度が同一である場合、これらの層は、単一のエピタキシャル層として形成することができ、図7及び図8のデバイスを作成することができる。図7及び図8のデバイスは、図2A、図2B、図4、及び図6のデバイスを作成する際に利用した技法と同一のものを利用して作成する。しかしながら、3つのエピタキシャル層を成長させる代わりに、前述の方法を用いて、単一のN-エピタキシャル層164を成長させる。次いで、トレンチ174を第1エピタキシャル層164内の所定の深さまでエッチングし、前述のように、トレンチの底部にイオン注入によってP+領域を形成する。オーミック・コンタクト、メサ及び絶縁層の形成は、図2A、図2B、図4、及び図6に関してここで説明したように実行する。更に、当業者には認められようが、図1A〜図6のデバイスにおけるいずれの2つの隣接するエピタキシャル層が同一の導電型であり、同一キャリア濃度を有する場合、これらの層は単一のエピタキシャル層として形成することができる。但し、このような形成がゲート・グリッドの実現を妨げないことを条件とする。
動作において、本発明のデバイスは、通常状態ではオンとなり、電流をデバイスのアノードからカソードに流させる。ゲート・グリッドにバイアスを印加すると、逆バイアス状態のPN接合が形成され、ゲート・グリッドのエレメント間の電流導通経路をピンチオフする。ターン・オフの間、ゲート電流は、ゲート・グリッド・エレメント間の導通チャネル内の電子ホール・プラズマを抽出し、デバイスがアノード/カソード電圧を支持することを可能にする。更に、本発明のデバイスは、低濃度にドープしたドリフト層への少数キャリア注入によって、非常に高いオン状態電流密度を提供しなければならない。これらのデバイスは、デバイスのオン状態中、500A/cm2よりも高い電流密度のスイッチングを考慮しなければならない。また、これらのデバイスは、オン状態抵抗が低くなければならない。
-ドリフト領域デバイスに関して、順方向阻止モードでデバイスを動作させるには、ゲートに十分大きな負電圧を印加し、ゲート・グリッドエレメント間のN-領域内にポテンシャル・バリアを形成し、電流の流れを妨げる。ゲート上の負電圧が高いほど、デバイスの最大阻止電圧能力に到達するまで、アノード上で阻止することが可能な電圧は高くなる。この能力は、いずれも、第1エピタキシャル層(20、60)の特性のゲート・ブレークダウン電圧によって決定される。ゲート電圧をカソードに対して正から負に切り替えた場合、チャネル領域内のキャリアは、デバイスが電圧をサポートし始めることができる前に、ゲートを通じて抽出しなければならない。この電荷抽出の間、ストレージ・タイム(蓄積時間)と称されるインターバルの間に、一定のゲート電流が流れる。一旦チャネル内の蓄積電荷が除去されると、ポテンシャル・バリアが形成され、デバイスは電圧をサポートすることが可能となる。その後、ドリフト領域内の蓄積電荷は、キャリアの再結合によって減衰する。このため、フォール・タイムと呼ばれる期間にアノード電流が減少することになる。ストレージ・タイム及びフォール・タイムは双方共、フィールド制御型デバイスのスイッチング特性に影響を与え、かかるデバイスが切り替える可能な速度を制限する。
先に述べたように、P+ゲート・グリッド又はN+ゲート・グリッドの形成は、低濃度ドープ阻止層へのイオン注入によって行われる。図1A、図1B、図3及び図5の埋め込みゲートの実施形態では、注入領域の上に、別の低濃度にドープしたエピタキシャル層を成長させなければならない。これは、ゲート接合にバイアスをかけるときに形成される逆バイアス空乏領域を支持するために十分な厚さとする。続く低濃度ドープ層の厚さは、意図する最大ゲート電圧によって決まる。これは、デバイスの定格最大電圧を、以下で説明する電圧阻止利得で除算したものよりも大きい、ゲート上面側電極(デバイスの極性に応じてアノード又はカソードのいずれか)の電圧を支持するのに十分な厚さでなければならない。
イオン注入後の第1エピタキシャル層の結晶品質は、デバイスのピンチ・オフを行うためにゲート上に印加する逆バイアスを支持し得る程に十分良好でなければならない。フィールド制御型デバイスでは、このバイアスは50Vもの高さに達する可能性があるが、より典型的には、10Vから20Vの範囲である。ゲート・グリッド間の領域のピンチ・オフに対応するゲート電圧は、以下の式で近似することができる。
G=Vbi−qND(S/2)2/(2εS
なお、qは電子電荷、NDは第2エピタキシャル領域のドーピング・レベル、Sはゲート・グリッドのエレメント間のギャップ、εSはSiCの誘電率、そしてVbiはゲート接合の内部電位(built in potential)である。Vbiは、以下の式で与えられる。
bi=kT/q・ln(NAD/ni 2
なお、kはボルツマン定数、Tはケルヴィンを単位とする温度、NDはN型領域の濃度、NAはP型領域の濃度、そしてniはSiCの真性(intrinsic)濃度である。したがって、VGは、ゲート・グリッド・エレメントの間隔、及びドリフト領域のドーピング濃度の選択によって制御することができる。
デバイスの順方向阻止電圧利得Gは、以下の式で近似することができる。
G≒LWd/S2
ただし、Lはゲート・グリッドの注入領域の厚さ、Wdはアノードに向かう方向のゲート接合の空乏幅、Sはゲート・グリッドの注入領域間のギャップである。
最小バイアスにおける順方向オン状態I−V関係は、以下の式を用いて近似することができる。
A=4AqDai/xn・exp[qVAK/(2kT)]
ここで、IAはアノード電流、Aはアノードの面積、Daは両極性(ambipolar)拡散係数、niはSiCの真性濃度、VAKはアノード−カソード電圧、そしてXnはドリフト領域の厚さである。
より大きな逆ゲート・バイアスによる順方向バイアスでは、ピンチオフが生じ、電子に対するポテンシャル・バリアが形成され、カソードからアノードへの電子移動を妨げる。このバリアは、電子の供給を制限し、電流全体の制御要因となる。バリアの高さφBは、ゲート電圧によって制御されるだけでなく、大きなVAKによっても低下させることができる。φBのVAKに対する依存性を静電誘導と呼び、デバイスのゲート構造の寸法によって決まる。このような場合、アノード電流は、以下の式によって近似することができる。
A=I0・exp[q(ηVG+θVAK)/(kT)]
ここで、I0は飽和電流、η及びθは所与のデバイス構造に対する定数であり、バリアの高さに対するVG及びVAKの制御を示す。
前述のデバイス間で選択する際、埋め込みゲート構造を有する前述のデバイスは、従来の製造技術を用いて、カソード/アノード・エリアの一層効率的な使用、及び一層効率的な電流のゲート制御を可能とし、その結果、オン状態抵抗が低下し、順方向阻止電圧利得が高くなる。トレンチの底部に形成されたゲート・グリッドを有する前述のデバイスに関しては、これらのデバイスは、ゲート・グリッド抵抗が低く、その結果ターン・オフの間のゲート・デバイアス効果(gate debiasing effect)が低下する。
ゲート−カソード又はゲート−アノードのメタライゼーションのレイアウトは、フィールド制御型デバイスのオン状態の電圧降下、スイッチング速度及び阻止利得を決定する際に、重要な役割を担う。このメタライゼーションのレイアウトは、電流がデバイスのダイ全体にわたって均一となることを確保しなければならない。その結果、オン抵抗の低下、スイッチング速度の上昇、及び高い阻止利得が得られる。本発明と共に多くのレイアウト設計が利用できるが、インボリュート・ゲート構造(involute gate structure)が好ましい。しかしながら、同様に利用可能な単純な矩形状レイアウト設計を図9及び図10に示している。
先の検討を基にすると、本発明のデバイスでは、典型的に、その低濃度ドープ領域全体(層20又は層60)の厚さが約10μ〜約300μとなる。層の厚さは、所望のブレークダウン電圧によって異なる。本発明によるデバイスのゲート・グリッドを構成する注入領域即ちトレンチ間のギャップ(S)は、できるだけ小さくしなければならず、典型的な距離は約0.5μ〜約5μである。埋め込みゲート・グリッドのエレメント又はトレンチ内に形成されたゲート・グリッドの注入領域の幅も、約0.5μ〜約5μとすればよい。これらの領域は、エピタキシャル層のキャリア濃度が低くなるに連れて、様々な深さでこれらの中に形成することができる。ゲート・グリッドに適した深さは、約5μ〜エピタキシャル層厚とすればよい。ゲート・グリッドを構成する注入領域の厚さ即ち深さ(L)は、できるだけ厚くすべきであるが、約500〜約5μが適していると考えられる。第1オーミック・コンタクトを形成する高キャリア濃度エピタキシャル層に適した厚さは、約500〜約5μである。
+あるいはN+導電型領域及びエピタキシャル層のドーピングに関して、これらの領域は、過度な製造欠陥を伴わずにできるだけ高濃度にドープしなければならない。約1×1018よりも高いキャリア濃度が、これらの領域及びエピタキシャル層には適している。しかしながら、約1×1018よりも高いキャリア濃度が好ましい。P型領域を生産するのに適したドーパントには、アルミニウム、硼素又はガリウムが含まれる。N型領域を生産するのに適したドーパントには、窒素及び燐が含まれる。アルミニウムは、P+領域に好適なドーパントであり、前述のような高温イオン注入を用いて、1000℃〜1500℃の温度を用いて、P+領域にアルミニウムを注入することが好ましい。約3×1017cm-3までのキャリア濃度が、N-又はP-エピタキシャル層には適しているが、しかしながら、約3×1016以下のキャリア濃度も好ましい。多数のN-又はP-エピタキシャル層に関しては、約1×1013〜約5×1016のキャリア濃度が、ゲート・グリッドの下に位置する第1エピタキシャル層には適している。ゲート・グリッドを形成する第2エピタキシャル層には、約1×1013〜約1×1016のキャリア濃度が適している。ゲート・グリッドの上に位置する第3エピタキシャル層には、約5×1017〜約5×1019のキャリア濃度が適している。先に論じたように、相対的なキャリア濃度は、3つのエピタキシャル層間で変化する可能性があるが、好適なキャリア濃度は、第1エピタキシャル層には1×1015、第2エピタキシャル層には1×1014、そして第3エピタキシャル層には5×1015である。このように、ゲート・グリッドは、キャリア濃度が最も低いエピタキシャル層に形成することが好ましい。
前述の本発明によるデバイスの特性に基づくと、かかるデバイスのスイッチング時間は、50〜500nsecとすることができる。これと比較して、他のフィールド制御型デバイスのスイッチング時間は、それらの電圧定格にもよるが、2〜100μsecである。また、本発明のデバイスであれば、10000Vの大きな順方向ブレークダウン電圧、及び同等の大きさの逆ブレークダウン電圧を当然有するであろう。50以上の阻止利得も、本発明によるデバイスによって得られるであろう。したがって、40Vという低いゲート電圧でも、2000ボルトの阻止電圧が達成可能なはずである。また、これらのデバイスは、500A/cm2以上の電流密度も可能であろう。最後に、これらのデバイスは、400℃を越える温度でも当然動作可能であろう。

Claims (8)

  1. 高電圧高電流フィールド制御型バイポーラ・スイッチであって、
    上面及び下面を有する、第1導電型のバルク単結晶シリコン・カーバイド基板(10、50)と、
    前記基板の前記上面上にある、前記第1導電型のシリコン・カーバイドからなる第1エピタキシャル層(20、60)と、
    前記第1エピタキシャル層上に形成された、前記第1導電型のシリコン・カーバイドからなる第2エピタキシャル層であって、キャリア濃度が前記第1エピタキシャル層(20、60)よりも低い第2エピタキシャル層(22、62)と、
    前記第2エピタキシャル層内に形成され、前記第2エピタキシャル層内にゲート・グリッドを形成する、前記第1導電型とは反対の第2導電型のシリコン・カーバイドからなる複数の領域(30、70)と、
    前記第2エピタキシャル層上に形成され、前記第1導電型のシリコン・カーバイドからなる第3エピタキシャル層(24、64)と、
    前記第3エピタキシャル層上にあり、前記第1導電型のシリコン・カーバイドからなる第4エピタキシャル層であって、前記第1エピタキシャル層、前記第2エピタキシャル層及び前記第3エピタキシャル層内におけるよりもキャリア濃度が高い第4エピタキシャル層(26、66)と、
    前記基板と前記第1エピタキシャル層との間に位置する前記第2導電型の第5エピタキシャル層であって、前記第1エピタキシャル層が前記第5エピタキシャル層上にあり、前記第5エピタキシャル層及び前記基板が高濃度にドープされてそれらの間にトンネル・ダイオードを形成する、第5エピタキシャル層と、
    前記第4エピタキシャル層上にある第1オーミック・コンタクト(42、82)と、
    前記基板の前記下面上に形成された第2オーミック・コンタクト(40、80)と、
    前記ゲート・グリッドに接続されたオーミック・ゲート・コンタクトであって、バイアスが印加されたときに、前記第1オーミック・コンタクトと前記第2オーミック・コンタクトとの間の電流をピンチオフするオーミック・ゲート・コンタクト(46、84)と
    を備えることを特徴とするフィールド制御型バイポーラ・スイッチ。
  2. 請求項1記載のフィールド制御型バイポーラ・スイッチにおいて、
    該スイッチは更に、前記第3及び第4エピタキシャル層内に形成された複数のトレンチ(74)を備え、前記第2エピタキシャル層内に形成された前記第導電型のシリコン・カーバイドからなる前記複数の領域が、前記複数のトレンチの底部にあり、
    前記オーミック・ゲート・コンタクトが、前記トレンチ内に形成された前記第導電型のシリコン・カーバイド上に形成されたオーミック・ゲート・コンタクトから成る
    ことを特徴とするフィールド制御型バイポーラ・スイッチ。
  3. 請求項1〜2いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第3エピタキシャル層(24、64)及び前記第1エピタキシャル層(20、60)は、キャリア濃度が実質的に同一であることを特徴とするフィールド制御型バイポーラ・スイッチ。
  4. 請求項1に記載のフィールド制御型バイポーラ・スイッチにおいて、前記第3エピタキシャル層(24、64)及び前記第2エピタキシャル層(22、62)は、キャリア濃度が実質的に同一であることを特徴とするフィールド制御型バイポーラ・スイッチ。
  5. 請求項1〜4いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第1導電型がP型導電性であり、前記第2導電型がN型導電性であり、前記第1オーミック・コンタクトがカソード・コンタクトであり、前記第2オーミック・コンタクトがアノード・コンタクトであることを特徴とするフィールド制御型バイポーラ・スイッチ。
  6. 請求項1〜4のいずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第1導電型がN型導電性であり、前記第2導電型がP型導電性であり、前記第1オーミック・コンタクトがアノード・コンタクトであり、前記第2オーミック・コンタクトがカソード・コンタクトであることを特徴とするフィールド制御型バイポーラ・スイッチ。
  7. 請求項1〜いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記ゲート・グリッドが、複数の櫛形フィンガを備えることを特徴とするフィールド制御型バイポーラ・スイッチ。
  8. 請求項記載のフィールド制御型バイポーラ・スイッチにおいて、
    前記オーミック・ゲート・コンタクトが、前記ゲート・グリッドの前記櫛形フィンガ上に形成された複数の櫛形フィンガを備え、前記オーミック・ゲート・コンタクトの前記櫛形フィンガが、前記ゲート・グリッドの前記櫛形フィンガに実質的に平行であり、
    前記第1オーミック・コンタクトが、第4エピタキシャル層上に形成され、かつ前記オーミック・ゲート・コンタクトの櫛形フィンガと交互に配置された複数の櫛形フィンガで構成されている
    ことを特徴とするフィールド制御型バイポーラ・スイッチ。
JP54697298A 1997-04-30 1998-03-20 シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ Expired - Lifetime JP4680330B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/846,286 1997-04-30
US08/846,286 US6011279A (en) 1997-04-30 1997-04-30 Silicon carbide field controlled bipolar switch
PCT/US1998/005487 WO1998049731A1 (en) 1997-04-30 1998-03-20 Silicon carbide field conrolled bipolar switch

Publications (2)

Publication Number Publication Date
JP2001522533A JP2001522533A (ja) 2001-11-13
JP4680330B2 true JP4680330B2 (ja) 2011-05-11

Family

ID=25297449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54697298A Expired - Lifetime JP4680330B2 (ja) 1997-04-30 1998-03-20 シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ

Country Status (10)

Country Link
US (1) US6011279A (ja)
EP (1) EP0979531B1 (ja)
JP (1) JP4680330B2 (ja)
KR (1) KR100514398B1 (ja)
CN (1) CN1166001C (ja)
AT (1) ATE240588T1 (ja)
AU (1) AU6572898A (ja)
CA (1) CA2285067C (ja)
DE (1) DE69814619T2 (ja)
WO (1) WO1998049731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097298A (zh) * 2021-03-30 2021-07-09 全球能源互联网研究院有限公司 一种绝缘栅双极型晶体管及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014455B1 (en) 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
ATE452445T1 (de) 1999-03-04 2010-01-15 Nichia Corp Nitridhalbleiterlaserelement
SE9901410D0 (sv) * 1999-04-21 1999-04-21 Abb Research Ltd Abipolar transistor
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6514779B1 (en) * 2001-10-17 2003-02-04 Cree, Inc. Large area silicon carbide devices and manufacturing methods therefor
US6734462B1 (en) 2001-12-07 2004-05-11 The United States Of America As Represented By The Secretary Of The Army Silicon carbide power devices having increased voltage blocking capabilities
CA2381128A1 (en) * 2002-04-09 2003-10-09 Quantiscript Inc. Plasma polymerized electron beam resist
CN100533663C (zh) * 2004-03-18 2009-08-26 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
DE102004047313B3 (de) * 2004-09-29 2006-03-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
JP2011199306A (ja) * 2011-06-03 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN104201211B (zh) * 2014-08-27 2016-03-30 温州大学 制备SiC超快恢复二极管及工艺
SE541290C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07502379A (ja) * 1991-12-23 1995-03-09 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電子部品およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171995A (en) * 1975-10-20 1979-10-23 Semiconductor Research Foundation Epitaxial deposition process for producing an electrostatic induction type thyristor
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid
US4060821A (en) * 1976-06-21 1977-11-29 General Electric Co. Field controlled thyristor with buried grid
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
JPS542077A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Semiconductor switching element
US4569118A (en) * 1977-12-23 1986-02-11 General Electric Company Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
US4937644A (en) * 1979-11-16 1990-06-26 General Electric Company Asymmetrical field controlled thyristor
US4571815A (en) * 1981-11-23 1986-02-25 General Electric Company Method of making vertical channel field controlled device employing a recessed gate structure
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US4994883A (en) * 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
US5369291A (en) * 1993-03-29 1994-11-29 Sunpower Corporation Voltage controlled thyristor
US5554561A (en) * 1993-04-30 1996-09-10 Texas Instruments Incorporated Epitaxial overgrowth method
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
AU4942993A (en) * 1993-09-08 1995-03-27 Siemens Aktiengesellschaft Current limiting device
DE9411601U1 (de) * 1993-09-08 1994-10-13 Siemens Ag Strombegrenzender Schalter
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
US5387805A (en) * 1994-01-05 1995-02-07 Metzler; Richard A. Field controlled thyristor
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
WO1995034915A1 (en) * 1994-06-13 1995-12-21 Abb Research Ltd. Semiconductor device in silicon carbide
JP3277075B2 (ja) * 1994-09-07 2002-04-22 日本碍子株式会社 半導体装置およびその製造方法
SE9601176D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having semiconductor layers of SiC by the use of an implanting step and a device produced thereby
DE19644821C1 (de) * 1996-10-29 1998-02-12 Daimler Benz Ag Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07502379A (ja) * 1991-12-23 1995-03-09 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097298A (zh) * 2021-03-30 2021-07-09 全球能源互联网研究院有限公司 一种绝缘栅双极型晶体管及其制备方法

Also Published As

Publication number Publication date
KR100514398B1 (ko) 2005-09-13
AU6572898A (en) 1998-11-24
CN1166001C (zh) 2004-09-08
CN1254442A (zh) 2000-05-24
ATE240588T1 (de) 2003-05-15
WO1998049731A1 (en) 1998-11-05
CA2285067C (en) 2006-05-02
JP2001522533A (ja) 2001-11-13
EP0979531B1 (en) 2003-05-14
US6011279A (en) 2000-01-04
DE69814619D1 (de) 2003-06-18
DE69814619T2 (de) 2004-03-18
EP0979531A1 (en) 2000-02-16
KR20010006559A (ko) 2001-01-26
CA2285067A1 (en) 1998-11-05

Similar Documents

Publication Publication Date Title
JP4680330B2 (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
US6121633A (en) Latch-up free power MOS-bipolar transistor
US4982260A (en) Power rectifier with trenches
US5969378A (en) Latch-up free power UMOS-bipolar transistor
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
US5241195A (en) Merged P-I-N/Schottky power rectifier having extended P-I-N junction
EP2264769B1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US5962893A (en) Schottky tunneling device
JP4328616B2 (ja) 半導体装置用のトレンチ構造
KR20090006162A (ko) 접합 배리어 쇼트키 정류기들 및 그의 제조 방법
JP3895402B2 (ja) 半導体デバイス
KR20150076814A (ko) 전력 반도체 소자
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
JP3998454B2 (ja) 電力用半導体装置
EP2761661B1 (en) Mct device with base-width-determined latching and non-latching states
US6180959B1 (en) Static induction semiconductor device, and driving method and drive circuit thereof
US8878238B2 (en) MCT device with base-width-determined latching and non-latching states
EP0029932A1 (en) Asymmetrical field controlled thyristor
CN116918071A (zh) 带具有变化厚度基极区的栅极换流晶闸管单元
US4937644A (en) Asymmetrical field controlled thyristor
JPS63173365A (ja) ラテラル形絶縁ゲート半導体装置とその製法
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
EP4187615A1 (en) Npnp layered mos-gated trench device having lowered operating voltage
Gupta et al. A novel planarized, silicon trench sidewall oxide-merged pin Schottky (TSOX-MPS) rectifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090915

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term