JP4680330B2 - シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ - Google Patents
シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ Download PDFInfo
- Publication number
- JP4680330B2 JP4680330B2 JP54697298A JP54697298A JP4680330B2 JP 4680330 B2 JP4680330 B2 JP 4680330B2 JP 54697298 A JP54697298 A JP 54697298A JP 54697298 A JP54697298 A JP 54697298A JP 4680330 B2 JP4680330 B2 JP 4680330B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- silicon carbide
- contact
- gate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 174
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000969 carrier Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- 230000000903 blocking effect Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241001354791 Baliga Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon carbide Chemical compound 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Contacts (AREA)
- Push-Button Switches (AREA)
- Keying Circuit Devices (AREA)
Description
発明の分野
本発明は、フィールド制御型デバイス(field controlled device)に関し、更に特定すれば、シリコン・カーバイド内に形成されたフィールド制御型デバイスに関するものである。
発明の背景
高速回路及び高電力回路に対する要求が高まるに連れて、デバイスのスイッチング速度の上昇、電流搬送能力の向上、及び逆バイアス・ブレークダウン電圧の増大がより必要となっている。モータや発電機制御用電力モジュール、照明制御用電子バラスと、工業用ロボット、ディスプレイ駆動装置、自動点火及び自動制御というような用途は全て、スイッチが高電力化及び高速化されれば、その恩恵が得られるであろう。しかしながら、これまでに具現化されている高速高電力用のＭＯＳＦＥＴ、ＩＧＢＴ、又はＭＯＳ制御サイリスタは、非常に高い逆バイアス・ブレークダウン電圧、低い洩れ電流、低い順方向オン抵抗、及び高スイッチング速度を有するデバイスを生み出すことについては、ある程度の成功が得られているに過ぎない。フィールド制御型サイリスタは、高電力用デバイスとして研究されてきたが、該デバイスはそのスイッチング速度に限界があった。高電力、高電流で、しかもスイッチング速度が高いデバイスを提供するためには、更に開発を進める必要がある。
フィールド制御型バイポーラ・スイッチは、三端子デバイスであり、Ｐ−ｉ−Ｎ整流構造にゲート構造が導入され、アノード端子及びカソード端子間の電流の流れを制御する。これら三端子デバイスは、ドリフト領域において高レベルの少数キャリアが注入された状態で動作することができるので、フィールド制御型サイリスタは、非常に高い電流密度で動作し、しかも順方向電圧降下が少ない。しかしながら、高レベルの注入少数キャリアの存在により、フィールド制御型サイリスタは、高周波数では動作することができなかった。実際、ドリフト領域に蓄積された少数キャリアのために、従来のデバイスでは、スイッチング速度が１ＭＨｚ未満に限られていた。実際、既存のフィールド制御型サイリスタの典型的な強制ゲート・ターン・オフ時間(forced gate turn off time)は、デバイスの設計ブレークダウン電圧及びゲーティング技法に依存しており、１〜２０μ秒の間である。この点については、Baliga,B.J.（バリガ，Ｂ．Ｊ．）のModern Power Device（最新のパワー・デバイス），１９８７年の１９６〜２６０ページを参照されたい。
Metzler et al.（メッツラーその他）に対して最近付与された米国特許第５，３８７，８０５号は、アノードからカソードまでの電流経路が、チャネル層内の空乏層（空隙）に隣接したチャネル領域を通過する、フィールド制御型サイリスタについて記載している。このデバイスは、空乏層を包囲するＰ型領域の利用によって、電流をピンチオフしている。しかしながら、このデバイスは、電流密度が４００Ａ／ｃｍ2未満に制限され、電圧阻止利得(voltage blocking gain)は１５０であり、ゲート電圧は２〜１０ボルトに制限される。したがって、このデバイスによって達成可能な理論的アノード電圧は、最大でも１５００ボルトである。Metzler et al.は、フィールド制御型デバイスに関する様々な特許発明を他にも記載している。しかしながら、Metzler et al.に記載されているように、これらの特許には、本発明のデバイスの特性を有するデバイスが記載されていない。
例えば、Baliga（バリガ）の米国特許第４，９３７，６４４号は、非対称フィールド制御型サイリスタ(asymmetrical field controlled thyristor)について記載している。このBaliga特許は、ＤＣ阻止利得が６０よりも大きいデバイスについて記載し、スイッチング速度が向上すると主張しているが、このデバイスのスイッチング速度についてのデータを何ら開示していない。このデバイスは、順方向阻止電圧が約２０００ボルトまでに制限されている。
したがって、ブレークダウン電圧の上昇、低いオン抵抗、電流能力の向上、及びスイッチング速度の向上を兼ね備えた、高性能フィールド制御型デバイスを開発する必要性がある。
米国特許第５６１２５４７号には、６Ｈシリコン・カーバイドで形成されたシリコン・カーバイド・静電誘導トランジスタが開示されている。この好適な静電誘導トランジスタは、レセスト（recessed）・ショットキー・バリア・ゲート型であり、これには、シリコン・カーバイドに拡散Ｐ／Ｎ接合を形成してしまうという問題があることが知られている。ＤＥ（ドイツ）９４ １１ ６０１ Ｕは、ゲート・グリッドを有するデバイスの図を含んでいる。ヨーロッパ特許出願のＥＰ ０ ７０１ ２８８ Ａ２には、多数のシリコン・デバイスが開示されている。ＰＣＴ公表公報ＷＯ ９５／３４９１５号は、シリコン・カーバイト中の半導体デバイスについて開示しており、また、シリコン・カーバイト中のデバイス製造に伴う問題について記載している。
発明の目的及び概要
以上の点に鑑み、本発明の目的の１つは、既存のデバイスよりも電流密度能力が高いフィールド制御型デバイスを提供することである。本発明の別の目的は、従来のデバイスよりもブレークダウン電圧が高いフィールド制御型デバイスを提供することである。本発明の更に別の目的は、従来のフィールド制御型デバイスよりもスイッチング速度を改善した、フィールド制御型デバイスを提供することである。
これらの目的に鑑み、本発明のフィールド制御型バイポーラ・スイッチの一実施形態は、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。シリコン・カーバイドの第１エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層内に、第３導電型シリコン・カーバイドの複数の領域が形成され、第２エピタキシャル層内にゲート・グリッドを形成する。第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第３エピタキシャル層が形成され、第３エピタキシャル層上に、第２導電型シリコン・カーバイドの第４エピタキシャル層が形成されている。第４エピタキシャル層は、第１エピタキシャル層、第２エピタキシャル層及び第３エピタキシャル層内におけるよりもドーピング濃度が高い。第４エピタキシャル層上に、第１オーミック・コンタクトが形成され、基板の下面上に第２オーミック・コンタクトが形成されている。ゲート・グリッドにオーミック・ゲート・コンタクトが接続され、このオーミック・ゲート・コンタクトにバイアスが印加されたときに、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の一代替実施形態では、第２エピタキシャル層は、第１エピタキシャル層よりもキャリア濃度が低い。別の代替実施形態では、第３エピタキシャル層及び第１エピタキシャル層は、キャリア濃度がほぼ同一である。更に別の実施形態では、第３エピタキシャル層及び第２エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の別の実施形態では、フィールド制御型サイリスタは更に、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置された、第４導電型の第５エピタキシャル層を備え、第１エピタキシャル層は、第５エピタキシャル層上に形成されている。
本発明のフィールド制御型バイポーラ・スイッチのある実施形態では、第１導電型及び第３導電型はＰ型導電性であり、第２導電型はＮ型導電性である。かかる実施形態では、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の別の実施形態では、第１導電型及び第３導電型はＮ型導電性である。この場合、第２導電型はＰ型導電性である。かかる実施形態では、第１オーミック・コンタクトはアノード・コンタクトであり、第２オーミック・コンタクトはカソード・コンタクトである。
トンネル・ダイオードを組み込んだ本発明の一実施形態では、第１及び第２導電型はＮ型導電性であり、第３及び第４導電型はＰ型導電性である。このようなデバイスでは、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第１、第２、第３及び第４エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内部まで達している。
シンカ（sinker）・アノード・コンタクトを有する本発明の一実施形態では、第１導電型シリコン・カーバイドの領域が、メサの底面において、基板内に形成されている。更に、第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第１導電型シリコン・カーバイドの領域上に形成されている。
本発明のメサ型の代替実施形態では、第１、第２、第３、第４及び第５エピタキシャル層がメサを形成する。メサの側壁がサイリスタの周辺を規定する。メサの側壁は、下方向に延び、第１、第２、第３及び第４エピタキシャル層を通過し、第５エピタキシャル層内部に達する。第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトを、メサの側壁の底面において、第５エピタキシャル層上に形成することも可能である。
また、本発明の一代替実施形態は、メサの側壁上に形成され、側壁を保護する絶縁層を含むことも可能である。追加的な実施形態は、４Ｈポリタイプ・シリコン・カーバイド(polytype silicon carbide)から成るものとしてもよい。
本発明のバイポーラ・スイッチの更に別の代替実施形態では、第３及び第４エピタキシャル層内に複数のトレンチが形成されている。第２エピタキシャル層内に形成された第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチの底部にある。更に、トレンチ内に形成された第３導電型シリコン・カーバイド上に、オーミック・ゲート・コンタクトが形成されている。オーミック・ゲート・コンタクトにバイアスが印加されると、これによって、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の更に別の実施形態では、ゲート・グリッドは複数の櫛形配置されたフィンガを備えている。オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドのフィンガにほぼ平行となっている。このような場合、第１オーミック・コンタクトは、第４エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散された、複数の櫛形フィンガを備えるものとすることができる。
本発明の一代替実施形態では、高電圧高電流フィールド制御バイポーラ・スイッチは、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。第１エピタキシャル層内に第３導電型シリコン・カーバイドの複数の領域が形成され、第１エピタキシャル層内にゲート・グリッドを形成する。前記シリコン・カーバイドの第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第３エピタキシャル層があり、この第３エピタキシャル層は、第１エピタキシャル層及び第２エピタキシャル層内におけるよりもキャリア濃度が高い。第３エピタキシャル層上に第１オーミック・コンタクトが形成され、更に基板の下面上に第２オーミック・コンタクトが形成されている。ゲート・グリッドに接続されたオーミック・ゲート・コンタクトによって、当該オーミック・ゲート・コンタクトにバイアスが印加されたときに、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流をピンチオフすることができる。
本発明の更に別の実施形態は、フィールド制御型バイポーラ・スイッチを提供し、この場合第２エピタキシャル層及び第１エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の更に別の実施形態では、第４導電型の第４エピタキシャル層を備えている。第４エピタキシャル層は、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置されている。したがって、第１エピタキシャル層は、第４エピタキシャル層上に形成されている。
本発明の特定の実施形態では、第１導電型及び第３導電型はＰ型導電性であり、第２導電型はＮ型導電性である。このような場合、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。本発明の更に別の実施形態では、第１導電型及び第３導電型がＮ型導電性であり、第２導電型がＰ型導電性である。このような場合、第１オーミック・コンタクトはアノード・コンタクトであり、第２オーミック・コンタクトはカソード・コンタクトである。本発明の別の代替実施形態では、第１及び第２導電型はＮ型導電性であり、第３及び第４導電型はＰ型導電性である。このような場合、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第１、第２、及び第３エピタキシャル層は、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に前記基板内部まで達する。本発明の更に別の態様では、メサの底面において、第１導電型シリコン・カーバイドの領域が基板内に形成されている。第１導電型シリコン・カーバイドの領域上に、第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが形成され、デバイスにシンカ・コンタクトを備えている。
第４エピタキシャル層をオプションで備えた本発明の一実施形態では、第１、第２、第３及び第４エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に延び、第１、第２及び第３エピタキシャル層を通過し、第４エピタキシャル層内部に達する。かかるデバイスの更に別の態様では、メサの側壁の底面において、前記第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第４エピタキシャル層上に形成されており、デバイスにシンカ・コンタクトを備える。
メサを有するデバイスでは、一代替実施形態は、メサの側壁上に形成された絶縁層を含んで側壁を保護している。
本発明の一代替実施形態は、第２及び第３エピタキシャル層内に形成された複数のトレンチを含んでいる。複数のトレンチの底部において、第３導電型シリコン・カーバイドの複数の領域が、第１エピタキシャル層内に形成されている。更に、オーミック・ゲート・コンタクトは、トレンチ内に形成された第３導電型シリコン・カーバイド上に形成されたオーミック・ゲート・コンタクトで構成されている。
一代替実施形態では、ゲート・グリッドは、複数の櫛形配置のフィンガを備える。更に別の実施形態では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。このような場合、第１オーミック・コンタクトは、前記第３エピタキシャル層上に形成され、前記オーミック・ゲート・コンタクトのフィンガ間に配置された複数の櫛形フィンガを備えている。
本発明の追加の代替実施形態は、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含む、高電圧高電流フィールド制御バイポーラ・スイッチを提供する。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。第１エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層は、第１エピタキシャル層におけるよりもキャリア濃度が高い。第２エピタキシャル層を貫通し第１エピタキシャル層内部に達する、複数のトレンチが形成されている。複数のトレンチの底部において第１エピタキシャル層内に、第３導電型シリコン・カーバイドの複数の領域が形成され、第１エピタキシャル層内にゲート・グリッドを形成する。第２エピタキシャル層上に第１オーミック・コンタクトが形成され、更に基板の下面上に第２オーミック・コンタクトが形成されている。トレンチ内の第３導電型シリコン・カーバイド領域上に、オーミック・ゲート・コンタクトが形成され、このオーミック・ゲート・コンタクトにバイアスが印加されると、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流の流れが絞られる。
本発明の更に別の実施形態は、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置された、第４導電型シリコン・カーバイドの第３エピタキシャル層を含む。第３エピタキシャル層上に、第１エピタキシャル層が形成されている。
本発明の代替実施形態では、第１及び第３導電型はｐ−型導電性であり、第２導電型はｎ−型導電性である。この場合、第１オーミック・コンタクトはカソード・コンタクトとなり、第２オーミック・コンタクトはアノード・コンタクトとなる。あるいは、第１及び第３導電型はｎ−導電性であり、第２導電型はｐ−型導電性である。この場合、第１オーミック・コンタクトはアノード・コンタクトとなり、第２オーミック・コンタクトはカソード・コンタクトとなる。トンネル・ダイオードの代替実施形態では、第１及び第２導電型はｎ−導電性であり、第３及び第４導電型はｐ−型導電性である。この場合、第１オーミック・コンタクトはカソード・コンタクトとなり、第２オーミック・コンタクトはアノード・コンタクトとなる。
本発明のメサ型の実施形態では、基板、ならびに第１及び第２エピタキシャル層は、前記トランジスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内まで達している。メサ型デバイスの更に別の態様では、メサの側壁上に絶縁層が形成されて側壁を保護している。
本発明の更に別の態様では、ゲート・グリッドは、複数の櫛形接続されたフィンガを備えている。本発明の追加的な櫛形構造では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。更に、第１オーミック・コンタクトは、第２エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散する複数の櫛形フィンガを備えている。
本発明の前述の及びその他の目的、利点、ならびに特徴、更にこれらを実現する方式は、以下の本発明の詳細な説明を、好適かつ代表的な実施形態を示す添付図面と関連付けて検討することにより、一層容易に明らかとなろう。
図面の説明
図１Ａは、埋め込みゲート・グリッドを有する本発明の一実施形態の断面図である。
図１Ｂは、埋め込みゲート・グリッド及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図２Ａは、トレンチ内にゲート・グリッドを形成した、本発明の第２実施形態の断面図である。
図２Ｂは、トレンチ内に形成したゲート・グリッド、及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図３は、アノード・シンカ・コンタクト(anode sinker contact)及び埋め込みゲート・グリッドを有する、本発明の第３実施形態の断面図である。
図４は、アノード・シンカ・コンタクト及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第４実施形態の断面図である。
図５は、埋め込みゲート・グリッド及びトンネル・ダイオードを有する、本発明の第５実施形態の断面図である。
図６は、トンネル・ダイオード及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第６実施形態の断面図である。
図７は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第７実施形態の断面図である。
図８は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第８実施形態の断面図である。
図９は、埋め込みゲート・グリッドを有する、本発明の一実施形態の平面図である。
図１０は、トレンチ内に形成されたゲートを有する、本発明の代替実施形態の平面図である。
詳細な説明
これより本発明の好適な実施形態を示す添付図面を参照しながら、本発明について更に詳しく説明する。しかしながら、本発明は、多くの異なる形態で実施可能であり、ここに明示する実施形態に限定されるものとして解釈すべきではない。逆に、これらの実施形態は、この開示を完全なものとし、本発明の範囲を当業者に完全に伝えるために与えるものでしかない。同一の番号は、全体を通して同様のエレメントを示すものとする。
図１Ａは、本発明の高電圧高電流フィールド制御型バイポーラ・スイッチの第１実施形態を示している。図１Ａに見られるように、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板１０は、当該基板１０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層２０が形成されている。第２導電型シリコン・カーバイドの第２エピタキシャル層２２が、第１エピタキシャル層２０上に形成されている。第２エピタキシャル層２２内部には、第３導電型シリコン・カーバイドの複数の領域が形成されており、これらは第２エピタキシャル層２２内にゲート・グリッド３０を形成する。第２導電型シリコン・カーバイドの第３エピタキシャル層２４が、第２エピタキシャル層２２上に形成されている、同様に図１Ａに示すように、第２導電型シリコン・カーバイドの第４エピタキシャル層２６が、第３エピタキシャル層２４上に形成されている。この第４エピタキシャル層２６は、第１エピタキシャル層２０、第２エピタキシャル層２２又は第３エピタキシャル層２４のいずれよりも、キャリア濃度が高くなっている。
第４エピタキシャル層上に、第１オーミック・コンタクト４２が形成され、基板及びエピタキシャル層の導電型に応じて、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。基板１０の下面には第２オーミック・コンタクト４０が形成され、これもカソード又はアノードのいずれにもなり得る。オーミック・ゲート・コンタクトが第３次元的に形成され、図９にゲート・コンタクト４６として示されている。このオーミック・ゲート・コンタクト４６は、第２エピタキシャル層２２内に形成された複数の領域３０と接触し、オーミック・ゲート・コンタクト４６にバイアスを印加した場合、第１オーミック・コンタクト４２と第２オーミック・コンタクト４０との間の電流をピンチオフするように形成されている。
図１Ａに示されているように、エピタキシャル構造が、任意選択により、バイポーラ・スイッチの周辺を規定する側壁３７を有するメサ３６に形成される。側壁３７は、好ましくは、エピタキシャル層の各々を通過し、基板１０内に達する。任意選択により、絶縁層３８をメサの側壁上に形成して側壁を保護する。これは、第１オーム・コンタクト４２までというように、メサ上面のシリコン・カーバイドの露出エリア上、及び基板１０におけるメサの底面上にまで達していることが好適である。
図１Ｂは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図１Ｂは、第４導電型の任意の第５エピタキシャル層１２を示している。第５エピタキシャル層１２は、基板１０の上面上に形成され、基板１０と第１エピタキシャル層２０との間に配置されている。したがって、第１エピタキシャル層２０は、第５エピタキシャル層１２上に形成されることになる。
また、図１Ｂも、バイポーラ・スイッチの周辺を規定する側壁３７を有するメサ３６に任意選択により形成されたエピタキシャル構造を示している。側壁３７は、好ましくは、エピタキシャル層の各々を通過し、基板１０内部に達する。あるいは、メサ３６の側壁３７は、第１、第２、第３及び第４エピタキシャル層２０，２２，２４，及び２６を通過し、第５エピタキシャル層１２まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層３８を形成して側壁を保護することができ、側壁は、メサの上面上の第１オーミック・コンタクト４２まで、及びメサの底面上の第５エピタキシャル層１２まで達する。
図１Ａのバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板１０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層２０、第２エピタキシャル層２２、第３エピタキシャル層２４、及び第４エピタキシャル層２６は、Ｎ型導電性シリコン・カーバイドであり、基板１０及び埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、Ｐ型導電性シリコン・カーバイドである。このようなＰ−Ｎフィールド制御型バイポーラ・スイッチでは、第２オーミック・コンタクト４０がアノード・コンタクトとなり、第１オーミック・コンタクト４２がカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド３０、及び基板１０は、Ｐ+型導電性シリコン・カーバイドで構成することが好ましい。ここで用いる場合、「Ｎ+」又は「Ｐ+」は、同一の又は別のエピタキシャル層、基板の隣接する領域、あるいは他の領域におけるよりも、高いキャリア濃度で規定される領域を意味する。第１エピタキシャル層２０は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第４エピタキシャル層２６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。第２エピタキシャル層２２は、低濃度にドープした、即ち、Ｎ-のシリコン・カーバイドで形成するとよい。Ｎ-のシリコン・カーバイドは、第１エピタキシャル層２０よりもなおキャリア濃度が低い。このように、埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第３エピタキシャル層２４は、第１エピタキシャル層２０と実質的に同一のキャリア濃度を有するとよく、あるいは第２エピタキシャル層２２と実質的に同一のキャリア濃度を有することも可能である。
図１Ｂに示したデバイスでは、第４導電型の任意の第５エピタキシャル層１２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性のシリコン・カーバイドとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図１Ｂのデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板１０及び第５エピタキシャル層１２がトンネル・ダイオードを形成する。本発明のこの実施形態を図５に示している。
前述のデバイスに対する相補型デバイスも、Ｎ型基板の使用によって形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｐ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層２０、第２エピタキシャル層２２、第３エピタキシャル層２４、及び第４エピタキシャル層２６は、Ｐ型導電性シリコン・カーバイドとなり、基板１０及び埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、Ｎ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト４０はカソード・コンタクトとなり、第１オーミック・コンタクト４２はアノード・コンタクトとなる。
この相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド３０の複数の領域、及び基板１０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層２０は、好ましくは、Ｐ+シリコン・カーバイドで形成し、第４エピタキシャル層２６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。第２エピタキシャル層２２は、低濃度にドープした、即ち、Ｐ-のシリコン・カーバイドで形成することができるが、第１エピタキシャル層２０よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、好ましくは、最も低いキャリア濃度を有するエピタキシャル層内に形成する。第３エピタキシャル層２４は、第１エピタキシャル層２０と実質的に同一のキャリア濃度を有するとよいが、第２エピタキシャル層２２と実質的に同一のキャリア濃度を有することも可能である。
図１Ｂの相補型デバイスでは、第４導電型の任意の第５エピタキシャル層１２は、高濃度にドープしたＮ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとするとよい。
図２Ａは、本発明の高電圧、高電流フィールド制御型バイポーラ・スイッチの別の実施形態を示す。図２Ａに示されているように、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板５０は、当該基板５０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層６０が形成されている。第１エピタキシャル層６０上には、第２導電型シリコン・カーバイドの第２エピタキシャル層６２が形成されている。第２エピタキシャル層６２上には、第２導電型シリコン・カーバイドの第３エピタキシャル層６４が形成されている。また、図２Ａに示すように、第３エピタキシャル層６４上には、第２導電型シリコン・カーバイドの第４エピタキシャル層６６が形成されている。この第４エピタキシャル層６６は、第１エピタキシャル層６０、第２エピタキシャル層６２又は第３エピタキシャル層６４におけるよりもキャリア濃度が高くなっている。第３及び第４エピタキシャル層６４及び６６内に、複数のトレンチ７４が形成されている。第２エピタキシャル層６２内にゲート・グリッド７０を形成する第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチ７４の底部に形成されている。
図２Ａに示されているように、第１オーミック・コンタクト８２が第４エピタキシャル層上に形成され、カソード・コンタクト又はアノード・コンタクトのいずれにもなり得る。第２オーミック・コンタクト８０が基板５０の底面上に形成され、同様にカソード又はアノードのいずれかにもなり得る。オーミック・ゲート・コンタクトが、ゲート・コンタクト８４として形成されている。オーミック・ゲート・コンタクト８４は、トレンチ７４の底部に形成されたゲート・グリッド７０の複数の領域上に形成されている。このオーミック・ゲート・コンタクト８４は、第２エピタキシャル層６２内に形成されたゲート・グリッド７０の複数の領域に接触し、オーミック・ゲート・コンタクト８４にバイアスを印加した場合に、第１オーミック・コンタクト８２と第２オーミック・コンタクト８０との間の電流をピンチオフするように形成されている。
また、図２Ａに示すように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁７７を有するメサ７６に形成されている。側壁７７は、好ましくは、エピタキシャル層の各々を通過し、基板５０内に達する。任意選択で、絶縁層７８をメサの側壁上に形成して側壁を保護する。これは、第１オーム・コンタクト８２までというように、メサの上面のシリコン・カーバイドの露出エリア上まで、及び基板５０におけるメサの底面上にまで達することもできる。
図２Ｂは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図２Ｂは、第４導電型の任意形成の第５エピタキシャル層５２を示す。第５エピタキシャル層５２は、基板５０の上面上に形成され、基板５０と第１エピタキシャル層６０との間に配置されている。したがって、第１エピタキシャル層６０は、第５エピタキシャル層５２上に形成されることになる。
図２Ｂはまた、バイポーラ・スイッチの周辺を規定する側壁７７を有するメサ７６に任意選択で形成されたエピタキシャル構造を示している。側壁７７は、好ましくは、エピタキシャル層の各々を通過し、基板５０内部に達する。あるいは、メサ７６の側壁７７は、第１、第２、第３及び第４エピタキシャル層６０、６２、６４、及び６６を通過し、第５エピタキシャル層５２まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層７８を形成して側壁を保護することができ、絶縁層７８は、メサの上面上まで、及びメサの底面上まで達することもできる。
図２Ａのバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板５０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層６０、第２エピタキシャル層６２、第３エピタキシャル層６４、及び第４エピタキシャル層６６は、Ｎ型導電性シリコン・カーバイドであり、基板５０及び埋め込みゲートを形成するゲート・グリッドの複数の領域７０は、Ｐ型導電性シリコン・カーバイドである。このようなＰ−Ｎフィールド制御型バイポーラ・スイッチでは、第２オーミック・コンタクト８０がアノード・コンタクトとなり、第１オーミック・コンタクト８２がカソード・コンタクトとなる。
このＰ型基板の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド７０の複数の領域、及び基板５０は、Ｐ+シリコン・カーバイドで構成することが好ましい。第１エピタキシャル層６０は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第４エピタキシャル層６６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。第２エピタキシャル層６２は、低濃度にドープした、即ち、Ｎ-のシリコン・カーバイドで形成するが、第１エピタキシャル層６０よりもなおキャリア濃度が低いことが好ましい。このように、埋め込みゲートを形成する複数の領域７０は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第３エピタキシャル層６４は、キャリア濃度を第１エピタキシャル層６０と実質的に同一にするとよく、あるいは第２エピタキシャル層６２とキャリア濃度を実質的に同一にしてもよい。
図２Ｂのデバイスでは、第４導電型の任意の第５エピタキシャル層５２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性のシリコン・カーバイドとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図２Ｂのデバイスを利用するしてトンネル・ダイオード構造を形成することも可能である。このように、基板５０及び第５エピタキシャル層５２がトンネル・ダイオードを形成する。本発明のこの実施形態を図６に示している。
Ｎ型基板上に、相補型デバイスも形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドはＰ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層６０、第２エピタキシャル層６２、第３エピタキシャル層６４及び第４エピタキシャル層６６は、Ｐ型導電性シリコン・カーバイドとなり、基板５０及び埋め込みゲートを形成する複数の領域７０は、Ｎ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト８０はカソード・コンタクトとなり、第１オーミック・コンタクト８２はアノード・コンタクトとなる。
図２Ａに示したデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域７０、及び基板５０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層６０は、好ましくは、Ｐ+シリコン・カーバイドで形成し、第４エピタキシャル層６６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。第２エピタキシャル層６２は、低濃度にドープした、即ち、Ｐ-のシリコン・カーバイドで形成することができるが、第１エピタキシャル層６０よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成する複数の領域７０は、好ましくは、低いキャリア濃度が最も低いエピタキシャル層内に形成する。第３エピタキシャル層６４は、キャリア濃度が第１エピタキシャル層６０と実質的に同一とするとよいが、第２エピタキシャル層６２と実質的に同一のキャリア濃度とすることも可能である。
図２Ｂに示した相補型デバイスでは、第４導電型の任意形成の第５エピタキシャル層５２は、高濃度にドープしたＮ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとすればよい。
図３は、シンカ・コンタクト(sinker contact)を有する本発明の別の実施形態を示している。図３に示されているように、図１Ａのデバイスは、メサ３６の底面において基板１０内に形成された、第１導電型シリコン・カーバイドの領域１１を有する。第１導電型シリコン・カーバイドの領域１１上には、第２オーミック・コンタクト４０に電気的に接続されているオーミック・コンタクト４８が形成されている。図３のデバイスは、図１Ａのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域１１は、基板１０と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えばＰ型基板を用いる場合、領域１１はＰ+シリコン・カーバイドであり、Ｎ型導電性基板を用いる場合、領域１１はＮ+シリコン・カーバイドである。
図１Ｂの任意形成の第５エピタキシャル層１２を有するデバイスでも、シンカ・コンタクトを形成することができる。このような場合、メサは前述のように形成され、第５エピタキシャル層１２まで又はその中まで達するが、基板１０内部には達しない。次いで、第５エピタキシャル層１２上の、メサ３６の側壁３７の底面に、オーミック・コンタクトを形成する。
図４は、シンカ・コンタクトを有する本発明の追加的な実施形態を示している。図４に示されているように、図２Ａのデバイスは、メサ７６の底面において基板５０内に形成された第１導電型シリコン・カーバイドの領域５１を有する。第１導電型シリコン・カーバイドの領域５１上には、第２オーミック・コンタクト８０に電気的に接続されている、オーミック・コンタクト８８が形成されている。図４のデバイスは、図２Ａのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域５１は、基板５０と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えば、Ｐ型基板を用いる場合、領域５１はＰ+シリコン・カーバイドとなり、Ｎ型導電性基板を用いる場合、領域５１はＮ+シリコン・カーバイドとなる。
シンカ・コンタクトは、図２Ｂの任意形成の第５エピタキシャル層５２を有するデバイスでも形成可能である。このような場合、メサは前述のように形成され、第５エピタキシャル層５２まで又はその中まで達するが、基板５０内部には達しない。次いで、第５エピタキシャル層５２上のメサ７６の側壁７７の底面に、オーミック・コンタクトを形成する。
図７は、本発明の別の実施形態を示している。図７に示されているように、図２Ａのデバイスの場合と同様に、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板１５０は、当該基板１５０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層１６４が形成されている。同様に図７に示すように、第１エピタキシャル層１６４上には、第２導電型シリコン・カーバイドの第２エピタキシャル層１６６が形成されている。この第２エピタキシャル層１６６は、第１エピタキシャル層１６４におけるよりも、キャリア濃度が高い。第１及び第２エピタキシャル層１６４及び１６６内には、複数のトレンチ１７４が形成されている。第１エピタキシャル層１６４内にゲート・グリッド１７０を形成する第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチ１７４の底部に形成されている。
図７に見られるように、第２エピタキシャル層１６６上に第１オーミック・コンタクト１８２が形成され、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。第２オーミック・コンタクト１８０が基板１５０の底面上に形成され、同様にカソード又はアノードのいずれにもなり得る。オーミック・コンタクトが、ゲート・コンタクト１８４として形成されている。オーミック・ゲート・コンタクト１８４は、トレンチ１７４の底部に形成されたゲート・グリッド１７０の複数の領域上に形成されている。該オーミック・ゲート・コンタクト１８４は、第１エピタキシャル層１６４内に形成されたゲート・グリッド１７０の複数の領域に接触し、オーミック・ゲート・コンタクト１８４にバイアスを印加した場合に、第１オーミック・コンタクト１８２と第２オーミック・コンタクト１８０との間の電流をピンチオフするように形成されている。
また、図７に示されているように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁１７７を有するメサ１７６に形成される。側壁１７７は、好ましくは、エピタキシャル層の各々を通過し、基板１５０内部に達する。メサの側壁上に絶縁層１７８を任意選択で形成し、これにより側壁を保護する。絶縁層１７８は、メサ上面上のシリコン・カーバイドの露出エリア上、及び基板１５０におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって第１オーミック・コンタクト１８２まで達することができる。
図８は、本発明のフィールド制御型バイポーラ・スイッチの代替実施形態を示している。図８は、第４導電型の任意選択形成の第３エピタキシャル層１５２を示している。第３エピタキシャル層１５２は、基板１５０の上面上に形成され、基板１５０と第１エピタキシャル層１６４との間に配置されている。したがって、第１エピタキシャル層１６４は、第３エピタキシャル層１５２上に形成されている。
また、図８は、サイリスタの周辺を規定する側壁１７７を有するメサ１７６に任意選択形成されたエピタキシャル構造を示している。側壁１７７は、好ましくは、エピタキシャル層の各々を通過し、基板１５０内まで達する。あるいは、メサ１７６の側壁１７７は、第１及び第２エピタキシャル層１６４及び１６６を通過し、第３エピタキシャル層１５２まで又はその中まで達することもできる。次いで、メサの側壁上に絶縁層１７８を形成し、側壁を保護することができる。絶縁層１７８は、メサの上面上のシリコン・カーバイドの露出エリア上、及び第３エピタキシャル層１５２におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって、第１オーミック・コンタクト１８２まで達することができる。
図７のバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板１５０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電性シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層１６４及び第２エピタキシャル層１６６は、Ｎ型導電性シリコンカーバイドであり、基板１５０及び埋め込みゲートを形成する複数の領域１７０は、Ｐ型導電性シリコン・カーバイドである。かかるＰ−Ｎフィールド制御型サイリスタでは、第２オーミック・コンタクト１８０はアノード・コンタクトとなり、第１オーミック・コンタクト１８２はカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド１７０の複数の領域、及び基板１５０は、好ましくは、Ｐ+型導電性シリコン・カーバイドで形成する。第１エピタキシャル層１６４は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第２エピタキシャル層１６６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。
図８のデバイスでは、第４導電型の任意の第３エピタキシャル層１５２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性シリコン・カーバイドとするとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図８のデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板１５０及び第３エピタキシャル層１５２がトンネル・ダイオードを形成する。
Ｎ型基板上では、相補型デバイスも形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。その場合、第２導電型シリコン・カーバイドは、Ｐ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層１６４、第２エピタキシャル層１６６はＰ型導電シリコン・カーバイドとなり、基板１５０及び埋め込みゲートを形成する複数の領域１７０はＮ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト１８０はカソード・コンタクトとなり、第１オーミック・コンタクト１８２はアノード・コンタクトとなる。
図８のデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域１７０、及び基板１５０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層１６４は、好ましくは、Ｐ-シリコン・カーバイドで形成し、第２エピタキシャル層１６６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。図８の相補型デバイスでは、第４導電型の任意の第３エピタキシャル層１５２は、Ｎ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとするとよい。
図９は、図１Ａ、図１Ｂ、図３及び図５によるデバイスの平面図を示している。図９に見られるように、本発明のバイポーラ・スイッチは、側壁３７を有するメサ３６として形成される。図９の隠れ線として示されている埋め込みゲート・グリッド３０は、ゲート・コンタクト４６に対して垂直に延びている。ゲート・コンタクト４６は、ゲート・グリッド３０と相互接続しており、接続された平行な複数のフィンガを構成する。ゲート・コンタクト４６の複数のフィンガは、トレンチ内に形成されている。トレンチは、下方向に埋め込みゲート・グリッド３０の上面まで達しており、埋め込みゲート・グリッド３０への接触を可能にする。また、図９には、ゲート・コンタクト４６上に形成し、本発明によるデバイスの相互接続を容易にすることができる、コンタクト・パッド４７も示されている。また、図９は、同様に複数のフィンガを形成可能な、第１オーミック・コンタクト４２も示す。第１オーミック・コンタクト４２のフィンガは、ゲート・コンタクト４６のフィンガと交互に配置されている。コンタクト・パッド４３も、第１オーミック・コンタクト４２上に形成し、図９のデバイスの相互接続を容易にすることができる。図３のデバイスでは、メサ３６の底面に形成されるコンタクト４６（図９には示されていない）は、図９に示すメサ３６を環状に取り囲んで形成される。
図２Ａ、図２Ｂ、図４、図６、図７及び図８によるデバイスの平面図が、図１０に示されている。図１０では、７６として示すエレメントは、先に７６及び１７６と付番したエレメントに対応し、７７として示すエレメントは、先に７７及び１７７と付番したエレメントに対応し、８２として示すエレメントは、先に８２及び１８２と付番したエレメントに対応し、８４として示すエレメントは、先に８４及び１８４と付番したエレメントに対応する。図１０に示されているように、本発明のバイポーラ・スイッチは、側壁７７、１７７を有するメサ７６、１７６として形成されている。ゲート・グリッド７０、１７０は、ゲート・コンタクト８４、１８４に対して平行に延び、ゲート・コンタクト８４、１８４は、ゲート・グリッド７０、１７０と相互接続し、接続された平行な複数のフィンガを形成する。ゲート・コンタクト８４、１８４の複数のフィンガは、トレンチ７４、１７４内に形成され、ゲート・グリッド７０、１７０への接触を可能にする。また、図１０には、ゲート・コンタクト８４、１８４上に形成され、本発明によるデバイスの相互接続を容易にするコンタクト・パッド８５も示されている。
また、図１０には、複数のフィンガを形成可能な第１オーミック・コンタクト８２、１８２も示されている。第１オーミック・コンタクト８２、１８２のフィンガは、ゲート・コンタクト８４のフィンガと交互に配置するとよい。このような場合、オーミック・ゲート・コンタクト８４、１８４は、ゲート・グリッド７０、１７０の交互配置されたフィンガ上に形成された複数の櫛形フィンガから成り、オーミック・ゲート・コンタクト８４、１８４のフィンガは、ゲート・グリッドのフィンガに対して平行となる。したがって、第１オーミック・コンタクト８２、１８２は、最上位のエピタキシャル層上に形成された複数の交互配置されたフィンガから成り、オーミック・ゲート・コンタクト８４，１８４のフィンガ間に分散している。第１オーミック・コンタクト８２、１８２上にもコンタクト・パッド８３を形成し、図１０のデバイスの相互接続を容易にすることができる。図４のデバイスでは、メサ７６の底面に形成されるコンタクト８６（図１０には示されていない）は、図１０に示すメサ７６を環状に囲むように形成される。
前述の実施形態の各々では、基板及びエピタキシャル層は、６Ｈ、４Ｈ、１５Ｒ又は３Ｃシリコン・カーバイドの群から選択したシリコン・カーバイドで形成すればよいが、４Ｈシリコン・カーバイドが、前述のデバイスの各々には好ましい。Ｎ型エピタキシャル層又は基板へのコンタクトに好ましい金属は、ニッケル（Ｎｉ）である。Ｐ型エピタキシャル層又は基板へのオーミック・コンタクトを形成するには、プラチナ又はニッケルが適している。また、アルミニウム・タイ・コンタクト(aluminum tie contact)を用いて、本発明のオーミック・コンタクトを形成してもよい。これら特定の金属について記載したが、シリコン・カーバイドとオーミック・コンタクトを形成する金属であれば、当業者には公知の他のあらゆる金属も使用可能である。
次に、図１Ａ〜図１０に関連してこれまでに説明したデバイスの製造について説明する。Ｐ+基板１０を有する図１Ａのデバイスの製造では、米国特許第４，９１２，０６４号に記載されているような、エピタキシャル成長プロセスを利用し、Ｐ+基板１０上に厚いＮ+層２０を成長させる。米国特許第４，９１２，０６４号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。Ｐ+基板とのオーミック・コンタクトを形成することによって、基板１０の底面に、アノード・コンタクト４０を形成する。また、Ｎ+の第１エピタキシャル層２０上に、Ｎ+の第２エピタキシャル層２２をエピタキシャル成長させる。この第２エピタキシャル層２２は、キャリア濃度が第１エピタキシャル層２０よりも低いか、あるいは、第１エピタキシャル層２０と同一とすることができる。同一とした場合、第１エピタキシャル層２０の一部として形成可能である。いずれの場合でも、米国特許第５，０８７，５７６号に記載されているような方法によって、第２エピタキシャル層２２内に深いＰ+注入ゲート・グリッドを形成する。米国特許第５，０８７，５７６号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。第２エピタキシャル層２２内にＰ+ゲート・グリッド３０を作成した後、第２エピタキシャル層２２上に、Ｎ+の第３エピタキシャル層２４をエピタキシャル成長させる。この第３エピタキシャル層２４のキャリア濃度は、第１エピタキシャル層２０又は第２エピタキシャル層２２のいずれかとほぼ同一にすることができ、前述と同一のエピタキシャル成長プロセスを用いて作成することができる。第３エピタキシャル層２４を成長させた後、前述のエピタキシャル成長方法を利用して、第３エピタキシャル層２４上に第４エピタキシャル層２６を成長させる。この第４エピタキシャル層２６は、高濃度にドープしたＮ+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、反応性イオン・エッチングにより、第３及び第４エピタキシャル層２４及び２６を貫通しＰ+ゲート・グリッド３０までのゲート・コンタクトを形成する。図１Ａの埋め込みゲート・グリッドデバイスでは、ゲート・グリッドの方向に対して垂直な複数のトレンチをエッチングし、次いでこれらトレンチの底部にオーミック・コンタクトを形成することによって、ゲート・グリッド３０に接触させる。これらのトレンチを形成するには、米国特許第４，９８１，５５１号に記載されている反応性イオン・エッチング技法を利用するとよい。その開示内容は、この言及により、あたかも完全に明記されているかのように、本願にも含まれるものとする。デバイスをエッチングし、ゲート・グリッドの部分を露出させた後、カソード及びゲート・グリッドのためにオーミック・コンタクトを形成することができる。ゲート・グリッドのコンタクトは、エッチング・プロセスによって作成されたトレンチの底部に形成され、カソード・コンタクト４２は、第４エピタキシャル層２６上に形成される。
デバイスの周囲のエリアは、エッチングされてメサを形成する。メサは、デバイスの空乏（デプレーション）領域を通過し、デバイス内の電流がメサに流れるように制限し、デバイスの容量を減少させることが望ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果、容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層７８を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはＳｉＯ2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図１Ｂのデバイスは、前述のステップを実行し、第１エピタキシャル層２０の形成に先立って、基板１０上にＰ+シリコン・カーバイドのエピタキシャル層１２を形成することを含むことによって、作成することができる。図３のデバイスは、図１Ａのデバイスを形成し、絶縁層の作成に先立って、メサの底面にＰ+シリコン・カーバイド１１の領域を形成することによって形成することができる。次いで、これらの領域上にオーミック・コンタクト４８を形成し、シンカ・アノードを作成することができる。更に、図１Ｂのデバイスは、メサのみをＰ+層１２までエッチングし、次いでメサの底面においてオーミック・コンタクトを形成することによって、シンカ・アノードを含むように変更することができる。図１Ａ、図１Ｂ及び図３を参照して先に説明したデバイスの相補型デバイスを作成するためには、前述の方法を利用すればよいが、Ｎ+シリコン・カーバイドをＰ+シリコン・カーバイドと置換し、Ｐ-シリコン・カーバイドをＮ+シリコン・カーバイドと置換し、Ｐ+シリコン・カーバイドをＮ+シリコン・カーバイドと置換する必要がある。
Ｐ+基板５０を有する図２のデバイスを製造するのは、米国特許第４，９１２，０６４号に記載されているようなエピタキシャル成長プロセスを利用して、Ｐ+基板５０上に厚いＮ-層６０を成長させる。米国特許第４，９１２，０６４号の開示内容は、この言及により、あたかも全体を明記するかのように、本願にも含まれるものとする。Ｐ+基板にオーミック・コンタクトを形成することによって、基板５０の底面にアノード・コンタクト８０を形成する。また、Ｎ+の第１エピタキシャル層６０上に、Ｎ+の第２ピタキシャル層６２も形成する。この第２エピタキシャル層６２のキャリア濃度は、第１エピタキシャル層６０よりも低くすることができ、または、第１エピタキシャル層６０と同一濃度とすることができる。同一とした場合、第１エピタキシャル層６０の一部として形成可能である。また、第２エピタキシャル層６２上には、Ｎ-の第３エピタキシャル層６４も成長させる。この第３エピタキシャル層６４の濃度は、第１エピタキシャル層６０又は第２エピタキシャル層６２のいずれかとほぼ同一とすることができ、また、前述と同一のエピタキシャル成長を用いて作成することができる。第３エピタキシャル層６４を成長させた後、前述のエピタキシャル成長方法を利用して、第３エピタキシャル層６４上に、第４エピタキシャル層６６を成長させる。この第４エピタキシャル層６６は、高濃度にドープしたＮ+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、第３エピタキシャル層６６及び第４エピタキシャル層６４を貫通するトレンチをエッチングする。これらのエッチングは、米国特許第４，９８１，５５１号に関して先に記載した反応性イオン・エッチング技法を利用して形成することができる。トレンチを形成した後、米国特許第５，０８７，５７６号のイオン注入方法を利用して、トレンチの底面において第２エピタキシャル層６２内にＰ+ゲート領域を形成する。当業者には認められようが、第３エピタキシャル層６０の成長に先立って、任意にイオン注入を行ってもよい。このような場合、トレンチを注入領域に位置合わせし、トレンチが領域と一致し、トレンチの底部が注入領域に対応するようにする。デバイスをエッチングし、ゲート・グリッド７０を作成した後、カソード及びゲート・コンタクトのためにオーミック・コンタクトを形成することができる。この場合、ゲート・コンタクトは、イオン注入したトレンチの底面に形成し、カソード・コンタクト８２は第４エピタキシャル層６６上に形成する。
デバイス全体をエッチングし、メサを形成する。メサは、デバイスの空乏領域を通過し、デバイス内の電流の流れをメサに制限し、デバイスの容量を減少させることが好ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層７８を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはＳｉＯ2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図２Ｂのデバイスは、前述のステップを実行し、第１エピタキシャル層６０の形成に先立って、基板５０上にＰ+シリコン・カーバイドのエピタキシャル層５２を形成することを含むことによって、作成することができる。図４のデバイスは、図２Ａのデバイスを作成し、絶縁層の作成に先立って、メサの底面にＰ+シリコン・カーバイド５１の領域を形成することによって形成することができる。次に、これらの領域上にオーミック・コンタクト８８を形成し、シンカ・アノードを作成することができる。更に、図２Ｂのデバイスは、メサをＰ+層５２までエッチングし、次いでメサの底面にオーミック・コンタクトを形成するだけで、シンカ・アノードを含むように変更することができる。図２Ａ、図２Ｂ及び図４を参照して先に説明したデバイスの相補型デバイスを作成するには、前述の方法を利用すればよいが、ただし、Ｎ+シリコン・カーバイドをＰ+シリコン・カーバイドと置換し、Ｐ-シリコン・カーバイドをＮ-シリコン・カーバイドと置換し、Ｐ+シリコン・カーバイドをＮ+シリコン・カーバイドと置換する。
図５及び図６のトンネル・ダイオードデバイスは、それぞれ、図１Ｂ及び図２Ｂに関して先に説明した技法を利用して製造することができるが、トンネル・ダイオードデバイスでは、基板１０及び５０はＮ+シリコン・カーバイドである。残りの製造プロセスは、それぞれのデバイスについて先に説明したものと同一である。
第１、第２及び第３エピタキシャル層のキャリア濃度が同一である場合、これらの層は、単一のエピタキシャル層として形成することができ、図７及び図８のデバイスを作成することができる。図７及び図８のデバイスは、図２Ａ、図２Ｂ、図４、及び図６のデバイスを作成する際に利用した技法と同一のものを利用して作成する。しかしながら、３つのエピタキシャル層を成長させる代わりに、前述の方法を用いて、単一のＮ-エピタキシャル層１６４を成長させる。次いで、トレンチ１７４を第１エピタキシャル層１６４内の所定の深さまでエッチングし、前述のように、トレンチの底部にイオン注入によってＰ+領域を形成する。オーミック・コンタクト、メサ及び絶縁層の形成は、図２Ａ、図２Ｂ、図４、及び図６に関してここで説明したように実行する。更に、当業者には認められようが、図１Ａ〜図６のデバイスにおけるいずれの２つの隣接するエピタキシャル層が同一の導電型であり、同一キャリア濃度を有する場合、これらの層は単一のエピタキシャル層として形成することができる。但し、このような形成がゲート・グリッドの実現を妨げないことを条件とする。
動作において、本発明のデバイスは、通常状態ではオンとなり、電流をデバイスのアノードからカソードに流させる。ゲート・グリッドにバイアスを印加すると、逆バイアス状態のＰＮ接合が形成され、ゲート・グリッドのエレメント間の電流導通経路をピンチオフする。ターン・オフの間、ゲート電流は、ゲート・グリッド・エレメント間の導通チャネル内の電子ホール・プラズマを抽出し、デバイスがアノード／カソード電圧を支持することを可能にする。更に、本発明のデバイスは、低濃度にドープしたドリフト層への少数キャリア注入によって、非常に高いオン状態電流密度を提供しなければならない。これらのデバイスは、デバイスのオン状態中、５００Ａ／ｃｍ2よりも高い電流密度のスイッチングを考慮しなければならない。また、これらのデバイスは、オン状態抵抗が低くなければならない。
Ｎ-ドリフト領域デバイスに関して、順方向阻止モードでデバイスを動作させるには、ゲートに十分大きな負電圧を印加し、ゲート・グリッドエレメント間のＮ-領域内にポテンシャル・バリアを形成し、電流の流れを妨げる。ゲート上の負電圧が高いほど、デバイスの最大阻止電圧能力に到達するまで、アノード上で阻止することが可能な電圧は高くなる。この能力は、いずれも、第１エピタキシャル層（２０、６０）の特性のゲート・ブレークダウン電圧によって決定される。ゲート電圧をカソードに対して正から負に切り替えた場合、チャネル領域内のキャリアは、デバイスが電圧をサポートし始めることができる前に、ゲートを通じて抽出しなければならない。この電荷抽出の間、ストレージ・タイム（蓄積時間）と称されるインターバルの間に、一定のゲート電流が流れる。一旦チャネル内の蓄積電荷が除去されると、ポテンシャル・バリアが形成され、デバイスは電圧をサポートすることが可能となる。その後、ドリフト領域内の蓄積電荷は、キャリアの再結合によって減衰する。このため、フォール・タイムと呼ばれる期間にアノード電流が減少することになる。ストレージ・タイム及びフォール・タイムは双方共、フィールド制御型デバイスのスイッチング特性に影響を与え、かかるデバイスが切り替える可能な速度を制限する。
先に述べたように、Ｐ+ゲート・グリッド又はＮ+ゲート・グリッドの形成は、低濃度ドープ阻止層へのイオン注入によって行われる。図１Ａ、図１Ｂ、図３及び図５の埋め込みゲートの実施形態では、注入領域の上に、別の低濃度にドープしたエピタキシャル層を成長させなければならない。これは、ゲート接合にバイアスをかけるときに形成される逆バイアス空乏領域を支持するために十分な厚さとする。続く低濃度ドープ層の厚さは、意図する最大ゲート電圧によって決まる。これは、デバイスの定格最大電圧を、以下で説明する電圧阻止利得で除算したものよりも大きい、ゲート上面側電極（デバイスの極性に応じてアノード又はカソードのいずれか）の電圧を支持するのに十分な厚さでなければならない。
イオン注入後の第１エピタキシャル層の結晶品質は、デバイスのピンチ・オフを行うためにゲート上に印加する逆バイアスを支持し得る程に十分良好でなければならない。フィールド制御型デバイスでは、このバイアスは５０Ｖもの高さに達する可能性があるが、より典型的には、１０Ｖから２０Ｖの範囲である。ゲート・グリッド間の領域のピンチ・オフに対応するゲート電圧は、以下の式で近似することができる。
ＶG＝Ｖbi−ｑＮD（Ｓ／２）2／（２εS）
なお、ｑは電子電荷、ＮDは第２エピタキシャル領域のドーピング・レベル、Ｓはゲート・グリッドのエレメント間のギャップ、εSはＳｉＣの誘電率、そしてＶbiはゲート接合の内部電位(built in potential)である。Ｖbiは、以下の式で与えられる。
Ｖbi＝ｋＴ／ｑ・ln（ＮAＮD／ｎi 2）
なお、ｋはボルツマン定数、Ｔはケルヴィンを単位とする温度、ＮDはＮ型領域の濃度、ＮAはＰ型領域の濃度、そしてｎiはＳｉＣの真性(intrinsic)濃度である。したがって、ＶGは、ゲート・グリッド・エレメントの間隔、及びドリフト領域のドーピング濃度の選択によって制御することができる。
デバイスの順方向阻止電圧利得Ｇは、以下の式で近似することができる。
Ｇ≒ＬＷd／Ｓ2
ただし、Ｌはゲート・グリッドの注入領域の厚さ、Ｗdはアノードに向かう方向のゲート接合の空乏幅、Ｓはゲート・グリッドの注入領域間のギャップである。
最小バイアスにおける順方向オン状態Ｉ−Ｖ関係は、以下の式を用いて近似することができる。
ＩA＝４ＡｑＤaｎi／ｘn・ｅｘｐ［ｑＶAK／（２ｋＴ）］
ここで、ＩAはアノード電流、Ａはアノードの面積、Ｄaは両極性（ambipolar）拡散係数、ｎiはＳｉＣの真性濃度、ＶAKはアノード−カソード電圧、そしてＸnはドリフト領域の厚さである。
より大きな逆ゲート・バイアスによる順方向バイアスでは、ピンチオフが生じ、電子に対するポテンシャル・バリアが形成され、カソードからアノードへの電子移動を妨げる。このバリアは、電子の供給を制限し、電流全体の制御要因となる。バリアの高さφBは、ゲート電圧によって制御されるだけでなく、大きなＶAKによっても低下させることができる。φBのＶAKに対する依存性を静電誘導と呼び、デバイスのゲート構造の寸法によって決まる。このような場合、アノード電流は、以下の式によって近似することができる。
ＩA＝Ｉ0・ｅｘｐ［ｑ（ηＶG＋θＶAK）／（ｋＴ）］
ここで、Ｉ0は飽和電流、η及びθは所与のデバイス構造に対する定数であり、バリアの高さに対するＶG及びＶAKの制御を示す。
前述のデバイス間で選択する際、埋め込みゲート構造を有する前述のデバイスは、従来の製造技術を用いて、カソード／アノード・エリアの一層効率的な使用、及び一層効率的な電流のゲート制御を可能とし、その結果、オン状態抵抗が低下し、順方向阻止電圧利得が高くなる。トレンチの底部に形成されたゲート・グリッドを有する前述のデバイスに関しては、これらのデバイスは、ゲート・グリッド抵抗が低く、その結果ターン・オフの間のゲート・デバイアス効果(gate debiasing effect)が低下する。
ゲート−カソード又はゲート−アノードのメタライゼーションのレイアウトは、フィールド制御型デバイスのオン状態の電圧降下、スイッチング速度及び阻止利得を決定する際に、重要な役割を担う。このメタライゼーションのレイアウトは、電流がデバイスのダイ全体にわたって均一となることを確保しなければならない。その結果、オン抵抗の低下、スイッチング速度の上昇、及び高い阻止利得が得られる。本発明と共に多くのレイアウト設計が利用できるが、インボリュート・ゲート構造(involute gate structure)が好ましい。しかしながら、同様に利用可能な単純な矩形状レイアウト設計を図９及び図１０に示している。
先の検討を基にすると、本発明のデバイスでは、典型的に、その低濃度ドープ領域全体（層２０又は層６０）の厚さが約１０μ〜約３００μとなる。層の厚さは、所望のブレークダウン電圧によって異なる。本発明によるデバイスのゲート・グリッドを構成する注入領域即ちトレンチ間のギャップ（Ｓ）は、できるだけ小さくしなければならず、典型的な距離は約０．５μ〜約５μである。埋め込みゲート・グリッドのエレメント又はトレンチ内に形成されたゲート・グリッドの注入領域の幅も、約０．５μ〜約５μとすればよい。これらの領域は、エピタキシャル層のキャリア濃度が低くなるに連れて、様々な深さでこれらの中に形成することができる。ゲート・グリッドに適した深さは、約５μ〜エピタキシャル層厚とすればよい。ゲート・グリッドを構成する注入領域の厚さ即ち深さ（Ｌ）は、できるだけ厚くすべきであるが、約５００〜約５μが適していると考えられる。第１オーミック・コンタクトを形成する高キャリア濃度エピタキシャル層に適した厚さは、約５００〜約５μである。
Ｐ+あるいはＮ+導電型領域及びエピタキシャル層のドーピングに関して、これらの領域は、過度な製造欠陥を伴わずにできるだけ高濃度にドープしなければならない。約１×１０18よりも高いキャリア濃度が、これらの領域及びエピタキシャル層には適している。しかしながら、約１×１０18よりも高いキャリア濃度が好ましい。Ｐ型領域を生産するのに適したドーパントには、アルミニウム、硼素又はガリウムが含まれる。Ｎ型領域を生産するのに適したドーパントには、窒素及び燐が含まれる。アルミニウムは、Ｐ+領域に好適なドーパントであり、前述のような高温イオン注入を用いて、１０００℃〜１５００℃の温度を用いて、Ｐ+領域にアルミニウムを注入することが好ましい。約３×１０17ｃｍ-3までのキャリア濃度が、Ｎ-又はＰ-エピタキシャル層には適しているが、しかしながら、約３×１０16以下のキャリア濃度も好ましい。多数のＮ-又はＰ-エピタキシャル層に関しては、約１×１０13〜約５×１０16のキャリア濃度が、ゲート・グリッドの下に位置する第１エピタキシャル層には適している。ゲート・グリッドを形成する第２エピタキシャル層には、約１×１０13〜約１×１０16のキャリア濃度が適している。ゲート・グリッドの上に位置する第３エピタキシャル層には、約５×１０17〜約５×１０19のキャリア濃度が適している。先に論じたように、相対的なキャリア濃度は、３つのエピタキシャル層間で変化する可能性があるが、好適なキャリア濃度は、第１エピタキシャル層には１×１０15、第２エピタキシャル層には１×１０14、そして第３エピタキシャル層には５×１０15である。このように、ゲート・グリッドは、キャリア濃度が最も低いエピタキシャル層に形成することが好ましい。
前述の本発明によるデバイスの特性に基づくと、かかるデバイスのスイッチング時間は、５０〜５００ｎｓｅｃとすることができる。これと比較して、他のフィールド制御型デバイスのスイッチング時間は、それらの電圧定格にもよるが、２〜１００μｓｅｃである。また、本発明のデバイスであれば、１００００Ｖの大きな順方向ブレークダウン電圧、及び同等の大きさの逆ブレークダウン電圧を当然有するであろう。５０以上の阻止利得も、本発明によるデバイスによって得られるであろう。したがって、４０Ｖという低いゲート電圧でも、２０００ボルトの阻止電圧が達成可能なはずである。また、これらのデバイスは、５００Ａ／ｃｍ2以上の電流密度も可能であろう。最後に、これらのデバイスは、４００℃を越える温度でも当然動作可能であろう。
本発明は、フィールド制御型デバイス(field controlled device)に関し、更に特定すれば、シリコン・カーバイド内に形成されたフィールド制御型デバイスに関するものである。
発明の背景
高速回路及び高電力回路に対する要求が高まるに連れて、デバイスのスイッチング速度の上昇、電流搬送能力の向上、及び逆バイアス・ブレークダウン電圧の増大がより必要となっている。モータや発電機制御用電力モジュール、照明制御用電子バラスと、工業用ロボット、ディスプレイ駆動装置、自動点火及び自動制御というような用途は全て、スイッチが高電力化及び高速化されれば、その恩恵が得られるであろう。しかしながら、これまでに具現化されている高速高電力用のＭＯＳＦＥＴ、ＩＧＢＴ、又はＭＯＳ制御サイリスタは、非常に高い逆バイアス・ブレークダウン電圧、低い洩れ電流、低い順方向オン抵抗、及び高スイッチング速度を有するデバイスを生み出すことについては、ある程度の成功が得られているに過ぎない。フィールド制御型サイリスタは、高電力用デバイスとして研究されてきたが、該デバイスはそのスイッチング速度に限界があった。高電力、高電流で、しかもスイッチング速度が高いデバイスを提供するためには、更に開発を進める必要がある。
フィールド制御型バイポーラ・スイッチは、三端子デバイスであり、Ｐ−ｉ−Ｎ整流構造にゲート構造が導入され、アノード端子及びカソード端子間の電流の流れを制御する。これら三端子デバイスは、ドリフト領域において高レベルの少数キャリアが注入された状態で動作することができるので、フィールド制御型サイリスタは、非常に高い電流密度で動作し、しかも順方向電圧降下が少ない。しかしながら、高レベルの注入少数キャリアの存在により、フィールド制御型サイリスタは、高周波数では動作することができなかった。実際、ドリフト領域に蓄積された少数キャリアのために、従来のデバイスでは、スイッチング速度が１ＭＨｚ未満に限られていた。実際、既存のフィールド制御型サイリスタの典型的な強制ゲート・ターン・オフ時間(forced gate turn off time)は、デバイスの設計ブレークダウン電圧及びゲーティング技法に依存しており、１〜２０μ秒の間である。この点については、Baliga,B.J.（バリガ，Ｂ．Ｊ．）のModern Power Device（最新のパワー・デバイス），１９８７年の１９６〜２６０ページを参照されたい。
Metzler et al.（メッツラーその他）に対して最近付与された米国特許第５，３８７，８０５号は、アノードからカソードまでの電流経路が、チャネル層内の空乏層（空隙）に隣接したチャネル領域を通過する、フィールド制御型サイリスタについて記載している。このデバイスは、空乏層を包囲するＰ型領域の利用によって、電流をピンチオフしている。しかしながら、このデバイスは、電流密度が４００Ａ／ｃｍ2未満に制限され、電圧阻止利得(voltage blocking gain)は１５０であり、ゲート電圧は２〜１０ボルトに制限される。したがって、このデバイスによって達成可能な理論的アノード電圧は、最大でも１５００ボルトである。Metzler et al.は、フィールド制御型デバイスに関する様々な特許発明を他にも記載している。しかしながら、Metzler et al.に記載されているように、これらの特許には、本発明のデバイスの特性を有するデバイスが記載されていない。
例えば、Baliga（バリガ）の米国特許第４，９３７，６４４号は、非対称フィールド制御型サイリスタ(asymmetrical field controlled thyristor)について記載している。このBaliga特許は、ＤＣ阻止利得が６０よりも大きいデバイスについて記載し、スイッチング速度が向上すると主張しているが、このデバイスのスイッチング速度についてのデータを何ら開示していない。このデバイスは、順方向阻止電圧が約２０００ボルトまでに制限されている。
したがって、ブレークダウン電圧の上昇、低いオン抵抗、電流能力の向上、及びスイッチング速度の向上を兼ね備えた、高性能フィールド制御型デバイスを開発する必要性がある。
米国特許第５６１２５４７号には、６Ｈシリコン・カーバイドで形成されたシリコン・カーバイド・静電誘導トランジスタが開示されている。この好適な静電誘導トランジスタは、レセスト（recessed）・ショットキー・バリア・ゲート型であり、これには、シリコン・カーバイドに拡散Ｐ／Ｎ接合を形成してしまうという問題があることが知られている。ＤＥ（ドイツ）９４ １１ ６０１ Ｕは、ゲート・グリッドを有するデバイスの図を含んでいる。ヨーロッパ特許出願のＥＰ ０ ７０１ ２８８ Ａ２には、多数のシリコン・デバイスが開示されている。ＰＣＴ公表公報ＷＯ ９５／３４９１５号は、シリコン・カーバイト中の半導体デバイスについて開示しており、また、シリコン・カーバイト中のデバイス製造に伴う問題について記載している。
発明の目的及び概要
以上の点に鑑み、本発明の目的の１つは、既存のデバイスよりも電流密度能力が高いフィールド制御型デバイスを提供することである。本発明の別の目的は、従来のデバイスよりもブレークダウン電圧が高いフィールド制御型デバイスを提供することである。本発明の更に別の目的は、従来のフィールド制御型デバイスよりもスイッチング速度を改善した、フィールド制御型デバイスを提供することである。
これらの目的に鑑み、本発明のフィールド制御型バイポーラ・スイッチの一実施形態は、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。シリコン・カーバイドの第１エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層内に、第３導電型シリコン・カーバイドの複数の領域が形成され、第２エピタキシャル層内にゲート・グリッドを形成する。第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第３エピタキシャル層が形成され、第３エピタキシャル層上に、第２導電型シリコン・カーバイドの第４エピタキシャル層が形成されている。第４エピタキシャル層は、第１エピタキシャル層、第２エピタキシャル層及び第３エピタキシャル層内におけるよりもドーピング濃度が高い。第４エピタキシャル層上に、第１オーミック・コンタクトが形成され、基板の下面上に第２オーミック・コンタクトが形成されている。ゲート・グリッドにオーミック・ゲート・コンタクトが接続され、このオーミック・ゲート・コンタクトにバイアスが印加されたときに、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の一代替実施形態では、第２エピタキシャル層は、第１エピタキシャル層よりもキャリア濃度が低い。別の代替実施形態では、第３エピタキシャル層及び第１エピタキシャル層は、キャリア濃度がほぼ同一である。更に別の実施形態では、第３エピタキシャル層及び第２エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の別の実施形態では、フィールド制御型サイリスタは更に、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置された、第４導電型の第５エピタキシャル層を備え、第１エピタキシャル層は、第５エピタキシャル層上に形成されている。
本発明のフィールド制御型バイポーラ・スイッチのある実施形態では、第１導電型及び第３導電型はＰ型導電性であり、第２導電型はＮ型導電性である。かかる実施形態では、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の別の実施形態では、第１導電型及び第３導電型はＮ型導電性である。この場合、第２導電型はＰ型導電性である。かかる実施形態では、第１オーミック・コンタクトはアノード・コンタクトであり、第２オーミック・コンタクトはカソード・コンタクトである。
トンネル・ダイオードを組み込んだ本発明の一実施形態では、第１及び第２導電型はＮ型導電性であり、第３及び第４導電型はＰ型導電性である。このようなデバイスでは、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第１、第２、第３及び第４エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内部まで達している。
シンカ（sinker）・アノード・コンタクトを有する本発明の一実施形態では、第１導電型シリコン・カーバイドの領域が、メサの底面において、基板内に形成されている。更に、第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第１導電型シリコン・カーバイドの領域上に形成されている。
本発明のメサ型の代替実施形態では、第１、第２、第３、第４及び第５エピタキシャル層がメサを形成する。メサの側壁がサイリスタの周辺を規定する。メサの側壁は、下方向に延び、第１、第２、第３及び第４エピタキシャル層を通過し、第５エピタキシャル層内部に達する。第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトを、メサの側壁の底面において、第５エピタキシャル層上に形成することも可能である。
また、本発明の一代替実施形態は、メサの側壁上に形成され、側壁を保護する絶縁層を含むことも可能である。追加的な実施形態は、４Ｈポリタイプ・シリコン・カーバイド(polytype silicon carbide)から成るものとしてもよい。
本発明のバイポーラ・スイッチの更に別の代替実施形態では、第３及び第４エピタキシャル層内に複数のトレンチが形成されている。第２エピタキシャル層内に形成された第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチの底部にある。更に、トレンチ内に形成された第３導電型シリコン・カーバイド上に、オーミック・ゲート・コンタクトが形成されている。オーミック・ゲート・コンタクトにバイアスが印加されると、これによって、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流がピンチオフされる。
本発明の更に別の実施形態では、ゲート・グリッドは複数の櫛形配置されたフィンガを備えている。オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドのフィンガにほぼ平行となっている。このような場合、第１オーミック・コンタクトは、第４エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散された、複数の櫛形フィンガを備えるものとすることができる。
本発明の一代替実施形態では、高電圧高電流フィールド制御バイポーラ・スイッチは、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含んでいる。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。第１エピタキシャル層内に第３導電型シリコン・カーバイドの複数の領域が形成され、第１エピタキシャル層内にゲート・グリッドを形成する。前記シリコン・カーバイドの第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層上に、第２導電型シリコン・カーバイドの第３エピタキシャル層があり、この第３エピタキシャル層は、第１エピタキシャル層及び第２エピタキシャル層内におけるよりもキャリア濃度が高い。第３エピタキシャル層上に第１オーミック・コンタクトが形成され、更に基板の下面上に第２オーミック・コンタクトが形成されている。ゲート・グリッドに接続されたオーミック・ゲート・コンタクトによって、当該オーミック・ゲート・コンタクトにバイアスが印加されたときに、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流をピンチオフすることができる。
本発明の更に別の実施形態は、フィールド制御型バイポーラ・スイッチを提供し、この場合第２エピタキシャル層及び第１エピタキシャル層は、キャリア濃度がほぼ同一である。
本発明の更に別の実施形態では、第４導電型の第４エピタキシャル層を備えている。第４エピタキシャル層は、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置されている。したがって、第１エピタキシャル層は、第４エピタキシャル層上に形成されている。
本発明の特定の実施形態では、第１導電型及び第３導電型はＰ型導電性であり、第２導電型はＮ型導電性である。このような場合、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。本発明の更に別の実施形態では、第１導電型及び第３導電型がＮ型導電性であり、第２導電型がＰ型導電性である。このような場合、第１オーミック・コンタクトはアノード・コンタクトであり、第２オーミック・コンタクトはカソード・コンタクトである。本発明の別の代替実施形態では、第１及び第２導電型はＮ型導電性であり、第３及び第４導電型はＰ型導電性である。このような場合、第１オーミック・コンタクトはカソード・コンタクトであり、第２オーミック・コンタクトはアノード・コンタクトである。
本発明の更に別の態様では、基板、並びに、第１、第２、及び第３エピタキシャル層は、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に前記基板内部まで達する。本発明の更に別の態様では、メサの底面において、第１導電型シリコン・カーバイドの領域が基板内に形成されている。第１導電型シリコン・カーバイドの領域上に、第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが形成され、デバイスにシンカ・コンタクトを備えている。
第４エピタキシャル層をオプションで備えた本発明の一実施形態では、第１、第２、第３及び第４エピタキシャル層が、サイリスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に延び、第１、第２及び第３エピタキシャル層を通過し、第４エピタキシャル層内部に達する。かかるデバイスの更に別の態様では、メサの側壁の底面において、前記第２オーミック・コンタクトに電気的に接続されたオーミック・コンタクトが、第４エピタキシャル層上に形成されており、デバイスにシンカ・コンタクトを備える。
メサを有するデバイスでは、一代替実施形態は、メサの側壁上に形成された絶縁層を含んで側壁を保護している。
本発明の一代替実施形態は、第２及び第３エピタキシャル層内に形成された複数のトレンチを含んでいる。複数のトレンチの底部において、第３導電型シリコン・カーバイドの複数の領域が、第１エピタキシャル層内に形成されている。更に、オーミック・ゲート・コンタクトは、トレンチ内に形成された第３導電型シリコン・カーバイド上に形成されたオーミック・ゲート・コンタクトで構成されている。
一代替実施形態では、ゲート・グリッドは、複数の櫛形配置のフィンガを備える。更に別の実施形態では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。このような場合、第１オーミック・コンタクトは、前記第３エピタキシャル層上に形成され、前記オーミック・ゲート・コンタクトのフィンガ間に配置された複数の櫛形フィンガを備えている。
本発明の追加の代替実施形態は、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板を含む、高電圧高電流フィールド制御バイポーラ・スイッチを提供する。基板の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層が形成されている。第１エピタキシャル層上に、第２導電型シリコン・カーバイドの第２エピタキシャル層が形成されている。第２エピタキシャル層は、第１エピタキシャル層におけるよりもキャリア濃度が高い。第２エピタキシャル層を貫通し第１エピタキシャル層内部に達する、複数のトレンチが形成されている。複数のトレンチの底部において第１エピタキシャル層内に、第３導電型シリコン・カーバイドの複数の領域が形成され、第１エピタキシャル層内にゲート・グリッドを形成する。第２エピタキシャル層上に第１オーミック・コンタクトが形成され、更に基板の下面上に第２オーミック・コンタクトが形成されている。トレンチ内の第３導電型シリコン・カーバイド領域上に、オーミック・ゲート・コンタクトが形成され、このオーミック・ゲート・コンタクトにバイアスが印加されると、第１オーミック・コンタクトと第２オーミック・コンタクトとの間の電流の流れが絞られる。
本発明の更に別の実施形態は、基板の上面上に形成され、基板と第１エピタキシャル層との間に配置された、第４導電型シリコン・カーバイドの第３エピタキシャル層を含む。第３エピタキシャル層上に、第１エピタキシャル層が形成されている。
本発明の代替実施形態では、第１及び第３導電型はｐ−型導電性であり、第２導電型はｎ−型導電性である。この場合、第１オーミック・コンタクトはカソード・コンタクトとなり、第２オーミック・コンタクトはアノード・コンタクトとなる。あるいは、第１及び第３導電型はｎ−導電性であり、第２導電型はｐ−型導電性である。この場合、第１オーミック・コンタクトはアノード・コンタクトとなり、第２オーミック・コンタクトはカソード・コンタクトとなる。トンネル・ダイオードの代替実施形態では、第１及び第２導電型はｎ−導電性であり、第３及び第４導電型はｐ−型導電性である。この場合、第１オーミック・コンタクトはカソード・コンタクトとなり、第２オーミック・コンタクトはアノード・コンタクトとなる。
本発明のメサ型の実施形態では、基板、ならびに第１及び第２エピタキシャル層は、前記トランジスタの周辺を規定する側壁を有するメサを形成する。メサの側壁は、下方向に基板内まで達している。メサ型デバイスの更に別の態様では、メサの側壁上に絶縁層が形成されて側壁を保護している。
本発明の更に別の態様では、ゲート・グリッドは、複数の櫛形接続されたフィンガを備えている。本発明の追加的な櫛形構造では、オーミック・ゲート・コンタクトは、ゲート・グリッドの櫛形フィンガ上に形成された複数の櫛形フィンガを備え、オーミック・ゲート・コンタクトのフィンガが、ゲート・グリッドの前記フィンガと実質的に平行となっている。更に、第１オーミック・コンタクトは、第２エピタキシャル層上に形成され、オーミック・ゲート・コンタクトのフィンガ間に分散する複数の櫛形フィンガを備えている。
本発明の前述の及びその他の目的、利点、ならびに特徴、更にこれらを実現する方式は、以下の本発明の詳細な説明を、好適かつ代表的な実施形態を示す添付図面と関連付けて検討することにより、一層容易に明らかとなろう。
図面の説明
図１Ａは、埋め込みゲート・グリッドを有する本発明の一実施形態の断面図である。
図１Ｂは、埋め込みゲート・グリッド及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図２Ａは、トレンチ内にゲート・グリッドを形成した、本発明の第２実施形態の断面図である。
図２Ｂは、トレンチ内に形成したゲート・グリッド、及び任意選択のシリコン・カーバイド・エピタキシャル層を有する、本発明の実施形態の断面図である。
図３は、アノード・シンカ・コンタクト(anode sinker contact)及び埋め込みゲート・グリッドを有する、本発明の第３実施形態の断面図である。
図４は、アノード・シンカ・コンタクト及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第４実施形態の断面図である。
図５は、埋め込みゲート・グリッド及びトンネル・ダイオードを有する、本発明の第５実施形態の断面図である。
図６は、トンネル・ダイオード及びトレンチ内に形成されたゲート・グリッドを有する、本発明の第６実施形態の断面図である。
図７は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第７実施形態の断面図である。
図８は、トレンチ内に形成されたゲート・グリッドを有する、本発明の第８実施形態の断面図である。
図９は、埋め込みゲート・グリッドを有する、本発明の一実施形態の平面図である。
図１０は、トレンチ内に形成されたゲートを有する、本発明の代替実施形態の平面図である。
詳細な説明
これより本発明の好適な実施形態を示す添付図面を参照しながら、本発明について更に詳しく説明する。しかしながら、本発明は、多くの異なる形態で実施可能であり、ここに明示する実施形態に限定されるものとして解釈すべきではない。逆に、これらの実施形態は、この開示を完全なものとし、本発明の範囲を当業者に完全に伝えるために与えるものでしかない。同一の番号は、全体を通して同様のエレメントを示すものとする。
図１Ａは、本発明の高電圧高電流フィールド制御型バイポーラ・スイッチの第１実施形態を示している。図１Ａに見られるように、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板１０は、当該基板１０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層２０が形成されている。第２導電型シリコン・カーバイドの第２エピタキシャル層２２が、第１エピタキシャル層２０上に形成されている。第２エピタキシャル層２２内部には、第３導電型シリコン・カーバイドの複数の領域が形成されており、これらは第２エピタキシャル層２２内にゲート・グリッド３０を形成する。第２導電型シリコン・カーバイドの第３エピタキシャル層２４が、第２エピタキシャル層２２上に形成されている、同様に図１Ａに示すように、第２導電型シリコン・カーバイドの第４エピタキシャル層２６が、第３エピタキシャル層２４上に形成されている。この第４エピタキシャル層２６は、第１エピタキシャル層２０、第２エピタキシャル層２２又は第３エピタキシャル層２４のいずれよりも、キャリア濃度が高くなっている。
第４エピタキシャル層上に、第１オーミック・コンタクト４２が形成され、基板及びエピタキシャル層の導電型に応じて、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。基板１０の下面には第２オーミック・コンタクト４０が形成され、これもカソード又はアノードのいずれにもなり得る。オーミック・ゲート・コンタクトが第３次元的に形成され、図９にゲート・コンタクト４６として示されている。このオーミック・ゲート・コンタクト４６は、第２エピタキシャル層２２内に形成された複数の領域３０と接触し、オーミック・ゲート・コンタクト４６にバイアスを印加した場合、第１オーミック・コンタクト４２と第２オーミック・コンタクト４０との間の電流をピンチオフするように形成されている。
図１Ａに示されているように、エピタキシャル構造が、任意選択により、バイポーラ・スイッチの周辺を規定する側壁３７を有するメサ３６に形成される。側壁３７は、好ましくは、エピタキシャル層の各々を通過し、基板１０内に達する。任意選択により、絶縁層３８をメサの側壁上に形成して側壁を保護する。これは、第１オーム・コンタクト４２までというように、メサ上面のシリコン・カーバイドの露出エリア上、及び基板１０におけるメサの底面上にまで達していることが好適である。
図１Ｂは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図１Ｂは、第４導電型の任意の第５エピタキシャル層１２を示している。第５エピタキシャル層１２は、基板１０の上面上に形成され、基板１０と第１エピタキシャル層２０との間に配置されている。したがって、第１エピタキシャル層２０は、第５エピタキシャル層１２上に形成されることになる。
また、図１Ｂも、バイポーラ・スイッチの周辺を規定する側壁３７を有するメサ３６に任意選択により形成されたエピタキシャル構造を示している。側壁３７は、好ましくは、エピタキシャル層の各々を通過し、基板１０内部に達する。あるいは、メサ３６の側壁３７は、第１、第２、第３及び第４エピタキシャル層２０，２２，２４，及び２６を通過し、第５エピタキシャル層１２まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層３８を形成して側壁を保護することができ、側壁は、メサの上面上の第１オーミック・コンタクト４２まで、及びメサの底面上の第５エピタキシャル層１２まで達する。
図１Ａのバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板１０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層２０、第２エピタキシャル層２２、第３エピタキシャル層２４、及び第４エピタキシャル層２６は、Ｎ型導電性シリコン・カーバイドであり、基板１０及び埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、Ｐ型導電性シリコン・カーバイドである。このようなＰ−Ｎフィールド制御型バイポーラ・スイッチでは、第２オーミック・コンタクト４０がアノード・コンタクトとなり、第１オーミック・コンタクト４２がカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド３０、及び基板１０は、Ｐ+型導電性シリコン・カーバイドで構成することが好ましい。ここで用いる場合、「Ｎ+」又は「Ｐ+」は、同一の又は別のエピタキシャル層、基板の隣接する領域、あるいは他の領域におけるよりも、高いキャリア濃度で規定される領域を意味する。第１エピタキシャル層２０は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第４エピタキシャル層２６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。第２エピタキシャル層２２は、低濃度にドープした、即ち、Ｎ-のシリコン・カーバイドで形成するとよい。Ｎ-のシリコン・カーバイドは、第１エピタキシャル層２０よりもなおキャリア濃度が低い。このように、埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第３エピタキシャル層２４は、第１エピタキシャル層２０と実質的に同一のキャリア濃度を有するとよく、あるいは第２エピタキシャル層２２と実質的に同一のキャリア濃度を有することも可能である。
図１Ｂに示したデバイスでは、第４導電型の任意の第５エピタキシャル層１２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性のシリコン・カーバイドとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図１Ｂのデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板１０及び第５エピタキシャル層１２がトンネル・ダイオードを形成する。本発明のこの実施形態を図５に示している。
前述のデバイスに対する相補型デバイスも、Ｎ型基板の使用によって形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｐ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層２０、第２エピタキシャル層２２、第３エピタキシャル層２４、及び第４エピタキシャル層２６は、Ｐ型導電性シリコン・カーバイドとなり、基板１０及び埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、Ｎ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト４０はカソード・コンタクトとなり、第１オーミック・コンタクト４２はアノード・コンタクトとなる。
この相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド３０の複数の領域、及び基板１０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層２０は、好ましくは、Ｐ+シリコン・カーバイドで形成し、第４エピタキシャル層２６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。第２エピタキシャル層２２は、低濃度にドープした、即ち、Ｐ-のシリコン・カーバイドで形成することができるが、第１エピタキシャル層２０よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成するゲート・グリッド３０の複数の領域は、好ましくは、最も低いキャリア濃度を有するエピタキシャル層内に形成する。第３エピタキシャル層２４は、第１エピタキシャル層２０と実質的に同一のキャリア濃度を有するとよいが、第２エピタキシャル層２２と実質的に同一のキャリア濃度を有することも可能である。
図１Ｂの相補型デバイスでは、第４導電型の任意の第５エピタキシャル層１２は、高濃度にドープしたＮ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとするとよい。
図２Ａは、本発明の高電圧、高電流フィールド制御型バイポーラ・スイッチの別の実施形態を示す。図２Ａに示されているように、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板５０は、当該基板５０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層６０が形成されている。第１エピタキシャル層６０上には、第２導電型シリコン・カーバイドの第２エピタキシャル層６２が形成されている。第２エピタキシャル層６２上には、第２導電型シリコン・カーバイドの第３エピタキシャル層６４が形成されている。また、図２Ａに示すように、第３エピタキシャル層６４上には、第２導電型シリコン・カーバイドの第４エピタキシャル層６６が形成されている。この第４エピタキシャル層６６は、第１エピタキシャル層６０、第２エピタキシャル層６２又は第３エピタキシャル層６４におけるよりもキャリア濃度が高くなっている。第３及び第４エピタキシャル層６４及び６６内に、複数のトレンチ７４が形成されている。第２エピタキシャル層６２内にゲート・グリッド７０を形成する第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチ７４の底部に形成されている。
図２Ａに示されているように、第１オーミック・コンタクト８２が第４エピタキシャル層上に形成され、カソード・コンタクト又はアノード・コンタクトのいずれにもなり得る。第２オーミック・コンタクト８０が基板５０の底面上に形成され、同様にカソード又はアノードのいずれかにもなり得る。オーミック・ゲート・コンタクトが、ゲート・コンタクト８４として形成されている。オーミック・ゲート・コンタクト８４は、トレンチ７４の底部に形成されたゲート・グリッド７０の複数の領域上に形成されている。このオーミック・ゲート・コンタクト８４は、第２エピタキシャル層６２内に形成されたゲート・グリッド７０の複数の領域に接触し、オーミック・ゲート・コンタクト８４にバイアスを印加した場合に、第１オーミック・コンタクト８２と第２オーミック・コンタクト８０との間の電流をピンチオフするように形成されている。
また、図２Ａに示すように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁７７を有するメサ７６に形成されている。側壁７７は、好ましくは、エピタキシャル層の各々を通過し、基板５０内に達する。任意選択で、絶縁層７８をメサの側壁上に形成して側壁を保護する。これは、第１オーム・コンタクト８２までというように、メサの上面のシリコン・カーバイドの露出エリア上まで、及び基板５０におけるメサの底面上にまで達することもできる。
図２Ｂは、本発明の埋め込みゲート・フィールド制御型サイリスタの代替実施形態を示している。図２Ｂは、第４導電型の任意形成の第５エピタキシャル層５２を示す。第５エピタキシャル層５２は、基板５０の上面上に形成され、基板５０と第１エピタキシャル層６０との間に配置されている。したがって、第１エピタキシャル層６０は、第５エピタキシャル層５２上に形成されることになる。
図２Ｂはまた、バイポーラ・スイッチの周辺を規定する側壁７７を有するメサ７６に任意選択で形成されたエピタキシャル構造を示している。側壁７７は、好ましくは、エピタキシャル層の各々を通過し、基板５０内部に達する。あるいは、メサ７６の側壁７７は、第１、第２、第３及び第４エピタキシャル層６０、６２、６４、及び６６を通過し、第５エピタキシャル層５２まで又はこの内部まで達することも可能である。更に、メサの側壁上に絶縁層７８を形成して側壁を保護することができ、絶縁層７８は、メサの上面上まで、及びメサの底面上まで達することもできる。
図２Ａのバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板５０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層６０、第２エピタキシャル層６２、第３エピタキシャル層６４、及び第４エピタキシャル層６６は、Ｎ型導電性シリコン・カーバイドであり、基板５０及び埋め込みゲートを形成するゲート・グリッドの複数の領域７０は、Ｐ型導電性シリコン・カーバイドである。このようなＰ−Ｎフィールド制御型バイポーラ・スイッチでは、第２オーミック・コンタクト８０がアノード・コンタクトとなり、第１オーミック・コンタクト８２がカソード・コンタクトとなる。
このＰ型基板の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド７０の複数の領域、及び基板５０は、Ｐ+シリコン・カーバイドで構成することが好ましい。第１エピタキシャル層６０は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第４エピタキシャル層６６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。第２エピタキシャル層６２は、低濃度にドープした、即ち、Ｎ-のシリコン・カーバイドで形成するが、第１エピタキシャル層６０よりもなおキャリア濃度が低いことが好ましい。このように、埋め込みゲートを形成する複数の領域７０は、最もキャリア濃度が低いエピタキシャル層内に形成することが好ましい。第３エピタキシャル層６４は、キャリア濃度を第１エピタキシャル層６０と実質的に同一にするとよく、あるいは第２エピタキシャル層６２とキャリア濃度を実質的に同一にしてもよい。
図２Ｂのデバイスでは、第４導電型の任意の第５エピタキシャル層５２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性のシリコン・カーバイドとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図２Ｂのデバイスを利用するしてトンネル・ダイオード構造を形成することも可能である。このように、基板５０及び第５エピタキシャル層５２がトンネル・ダイオードを形成する。本発明のこの実施形態を図６に示している。
Ｎ型基板上に、相補型デバイスも形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。第２導電型シリコン・カーバイドはＰ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層６０、第２エピタキシャル層６２、第３エピタキシャル層６４及び第４エピタキシャル層６６は、Ｐ型導電性シリコン・カーバイドとなり、基板５０及び埋め込みゲートを形成する複数の領域７０は、Ｎ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト８０はカソード・コンタクトとなり、第１オーミック・コンタクト８２はアノード・コンタクトとなる。
図２Ａに示したデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域７０、及び基板５０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層６０は、好ましくは、Ｐ+シリコン・カーバイドで形成し、第４エピタキシャル層６６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。第２エピタキシャル層６２は、低濃度にドープした、即ち、Ｐ-のシリコン・カーバイドで形成することができるが、第１エピタキシャル層６０よりもキャリア濃度が低いことが好ましい。したがって、埋め込みゲートを形成する複数の領域７０は、好ましくは、低いキャリア濃度が最も低いエピタキシャル層内に形成する。第３エピタキシャル層６４は、キャリア濃度が第１エピタキシャル層６０と実質的に同一とするとよいが、第２エピタキシャル層６２と実質的に同一のキャリア濃度とすることも可能である。
図２Ｂに示した相補型デバイスでは、第４導電型の任意形成の第５エピタキシャル層５２は、高濃度にドープしたＮ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとすればよい。
図３は、シンカ・コンタクト(sinker contact)を有する本発明の別の実施形態を示している。図３に示されているように、図１Ａのデバイスは、メサ３６の底面において基板１０内に形成された、第１導電型シリコン・カーバイドの領域１１を有する。第１導電型シリコン・カーバイドの領域１１上には、第２オーミック・コンタクト４０に電気的に接続されているオーミック・コンタクト４８が形成されている。図３のデバイスは、図１Ａのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域１１は、基板１０と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えばＰ型基板を用いる場合、領域１１はＰ+シリコン・カーバイドであり、Ｎ型導電性基板を用いる場合、領域１１はＮ+シリコン・カーバイドである。
図１Ｂの任意形成の第５エピタキシャル層１２を有するデバイスでも、シンカ・コンタクトを形成することができる。このような場合、メサは前述のように形成され、第５エピタキシャル層１２まで又はその中まで達するが、基板１０内部には達しない。次いで、第５エピタキシャル層１２上の、メサ３６の側壁３７の底面に、オーミック・コンタクトを形成する。
図４は、シンカ・コンタクトを有する本発明の追加的な実施形態を示している。図４に示されているように、図２Ａのデバイスは、メサ７６の底面において基板５０内に形成された第１導電型シリコン・カーバイドの領域５１を有する。第１導電型シリコン・カーバイドの領域５１上には、第２オーミック・コンタクト８０に電気的に接続されている、オーミック・コンタクト８８が形成されている。図４のデバイスは、図２Ａのデバイスについて記載した導電型の種々の組み合わせの各々で生産することができる。領域５１は、基板５０と同一の導電型で形成され、高いキャリア濃度を有する。したがって、例えば、Ｐ型基板を用いる場合、領域５１はＰ+シリコン・カーバイドとなり、Ｎ型導電性基板を用いる場合、領域５１はＮ+シリコン・カーバイドとなる。
シンカ・コンタクトは、図２Ｂの任意形成の第５エピタキシャル層５２を有するデバイスでも形成可能である。このような場合、メサは前述のように形成され、第５エピタキシャル層５２まで又はその中まで達するが、基板５０内部には達しない。次いで、第５エピタキシャル層５２上のメサ７６の側壁７７の底面に、オーミック・コンタクトを形成する。
図７は、本発明の別の実施形態を示している。図７に示されているように、図２Ａのデバイスの場合と同様に、上面及び下面を有する第１導電型のバルク単結晶シリコン・カーバイド基板１５０は、当該基板１５０の上面上に、第２導電型シリコン・カーバイドの第１エピタキシャル層１６４が形成されている。同様に図７に示すように、第１エピタキシャル層１６４上には、第２導電型シリコン・カーバイドの第２エピタキシャル層１６６が形成されている。この第２エピタキシャル層１６６は、第１エピタキシャル層１６４におけるよりも、キャリア濃度が高い。第１及び第２エピタキシャル層１６４及び１６６内には、複数のトレンチ１７４が形成されている。第１エピタキシャル層１６４内にゲート・グリッド１７０を形成する第３導電型シリコン・カーバイドの複数の領域が、複数のトレンチ１７４の底部に形成されている。
図７に見られるように、第２エピタキシャル層１６６上に第１オーミック・コンタクト１８２が形成され、カソード・コンタクト又はアノード・コンタクトのいずれかにもなり得る。第２オーミック・コンタクト１８０が基板１５０の底面上に形成され、同様にカソード又はアノードのいずれにもなり得る。オーミック・コンタクトが、ゲート・コンタクト１８４として形成されている。オーミック・ゲート・コンタクト１８４は、トレンチ１７４の底部に形成されたゲート・グリッド１７０の複数の領域上に形成されている。該オーミック・ゲート・コンタクト１８４は、第１エピタキシャル層１６４内に形成されたゲート・グリッド１７０の複数の領域に接触し、オーミック・ゲート・コンタクト１８４にバイアスを印加した場合に、第１オーミック・コンタクト１８２と第２オーミック・コンタクト１８０との間の電流をピンチオフするように形成されている。
また、図７に示されているように、任意選択のエピタキシャル構造が、バイポーラ・スイッチの周辺を規定する側壁１７７を有するメサ１７６に形成される。側壁１７７は、好ましくは、エピタキシャル層の各々を通過し、基板１５０内部に達する。メサの側壁上に絶縁層１７８を任意選択で形成し、これにより側壁を保護する。絶縁層１７８は、メサ上面上のシリコン・カーバイドの露出エリア上、及び基板１５０におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって第１オーミック・コンタクト１８２まで達することができる。
図８は、本発明のフィールド制御型バイポーラ・スイッチの代替実施形態を示している。図８は、第４導電型の任意選択形成の第３エピタキシャル層１５２を示している。第３エピタキシャル層１５２は、基板１５０の上面上に形成され、基板１５０と第１エピタキシャル層１６４との間に配置されている。したがって、第１エピタキシャル層１６４は、第３エピタキシャル層１５２上に形成されている。
また、図８は、サイリスタの周辺を規定する側壁１７７を有するメサ１７６に任意選択形成されたエピタキシャル構造を示している。側壁１７７は、好ましくは、エピタキシャル層の各々を通過し、基板１５０内まで達する。あるいは、メサ１７６の側壁１７７は、第１及び第２エピタキシャル層１６４及び１６６を通過し、第３エピタキシャル層１５２まで又はその中まで達することもできる。次いで、メサの側壁上に絶縁層１７８を形成し、側壁を保護することができる。絶縁層１７８は、メサの上面上のシリコン・カーバイドの露出エリア上、及び第３エピタキシャル層１５２におけるメサの底面のシリコン・カーバイドの露出エリアまで達し、したがって、第１オーミック・コンタクト１８２まで達することができる。
図７のバイポーラ・スイッチは、Ｐ型導電性基板、又はＮ型導電性基板を利用して形成することができる。基板１５０をＰ型導電性シリコン・カーバイドで形成する場合、第１導電型及び第３導電型はＰ型シリコン・カーバイドとなる。第２導電性シリコン・カーバイドは、Ｎ型シリコン・カーバイドとなる。このような場合、第１エピタキシャル層１６４及び第２エピタキシャル層１６６は、Ｎ型導電性シリコンカーバイドであり、基板１５０及び埋め込みゲートを形成する複数の領域１７０は、Ｐ型導電性シリコン・カーバイドである。かかるＰ−Ｎフィールド制御型サイリスタでは、第２オーミック・コンタクト１８０はアノード・コンタクトとなり、第１オーミック・コンタクト１８２はカソード・コンタクトとなる。
この実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成するゲート・グリッド１７０の複数の領域、及び基板１５０は、好ましくは、Ｐ+型導電性シリコン・カーバイドで形成する。第１エピタキシャル層１６４は、好ましくは、Ｎ-シリコン・カーバイドで形成し、第２エピタキシャル層１６６は、好ましくは、Ｎ+シリコン・カーバイドで形成する。
図８のデバイスでは、第４導電型の任意の第３エピタキシャル層１５２は、高濃度にドープしたＰ+シリコン・カーバイドのような、Ｐ型導電性シリコン・カーバイドとするとするとよい。あるいは、第１導電型をＮ+シリコン・カーバイドのようなＮ型導電性シリコン・カーバイドにすることによって、図８のデバイスを利用してトンネル・ダイオード構造を形成することも可能である。このようなデバイスでは、基板１５０及び第３エピタキシャル層１５２がトンネル・ダイオードを形成する。
Ｎ型基板上では、相補型デバイスも形成可能である。相補型デバイスでは、第１導電型及び第３導電型はＮ型シリコン・カーバイドとなる。その場合、第２導電型シリコン・カーバイドは、Ｐ型シリコン・カーバイドとなる。したがって、相補型デバイスでは、第１エピタキシャル層１６４、第２エピタキシャル層１６６はＰ型導電シリコン・カーバイドとなり、基板１５０及び埋め込みゲートを形成する複数の領域１７０はＮ型導電性シリコン・カーバイドとなる。この相補型デバイスでは、第２オーミック・コンタクト１８０はカソード・コンタクトとなり、第１オーミック・コンタクト１８２はアノード・コンタクトとなる。
図８のデバイスの相補型の実施形態では、フィールド制御型バイポーラ・スイッチの埋め込みゲートを形成する複数の領域１７０、及び基板１５０は、Ｎ+型導電性のシリコン・カーバイドで形成することが好ましい。第１エピタキシャル層１６４は、好ましくは、Ｐ-シリコン・カーバイドで形成し、第２エピタキシャル層１６６は、好ましくは、Ｐ+シリコン・カーバイドで形成する。図８の相補型デバイスでは、第４導電型の任意の第３エピタキシャル層１５２は、Ｎ+シリコン・カーバイドのような、Ｎ型導電性シリコン・カーバイドとするとよい。
図９は、図１Ａ、図１Ｂ、図３及び図５によるデバイスの平面図を示している。図９に見られるように、本発明のバイポーラ・スイッチは、側壁３７を有するメサ３６として形成される。図９の隠れ線として示されている埋め込みゲート・グリッド３０は、ゲート・コンタクト４６に対して垂直に延びている。ゲート・コンタクト４６は、ゲート・グリッド３０と相互接続しており、接続された平行な複数のフィンガを構成する。ゲート・コンタクト４６の複数のフィンガは、トレンチ内に形成されている。トレンチは、下方向に埋め込みゲート・グリッド３０の上面まで達しており、埋め込みゲート・グリッド３０への接触を可能にする。また、図９には、ゲート・コンタクト４６上に形成し、本発明によるデバイスの相互接続を容易にすることができる、コンタクト・パッド４７も示されている。また、図９は、同様に複数のフィンガを形成可能な、第１オーミック・コンタクト４２も示す。第１オーミック・コンタクト４２のフィンガは、ゲート・コンタクト４６のフィンガと交互に配置されている。コンタクト・パッド４３も、第１オーミック・コンタクト４２上に形成し、図９のデバイスの相互接続を容易にすることができる。図３のデバイスでは、メサ３６の底面に形成されるコンタクト４６（図９には示されていない）は、図９に示すメサ３６を環状に取り囲んで形成される。
図２Ａ、図２Ｂ、図４、図６、図７及び図８によるデバイスの平面図が、図１０に示されている。図１０では、７６として示すエレメントは、先に７６及び１７６と付番したエレメントに対応し、７７として示すエレメントは、先に７７及び１７７と付番したエレメントに対応し、８２として示すエレメントは、先に８２及び１８２と付番したエレメントに対応し、８４として示すエレメントは、先に８４及び１８４と付番したエレメントに対応する。図１０に示されているように、本発明のバイポーラ・スイッチは、側壁７７、１７７を有するメサ７６、１７６として形成されている。ゲート・グリッド７０、１７０は、ゲート・コンタクト８４、１８４に対して平行に延び、ゲート・コンタクト８４、１８４は、ゲート・グリッド７０、１７０と相互接続し、接続された平行な複数のフィンガを形成する。ゲート・コンタクト８４、１８４の複数のフィンガは、トレンチ７４、１７４内に形成され、ゲート・グリッド７０、１７０への接触を可能にする。また、図１０には、ゲート・コンタクト８４、１８４上に形成され、本発明によるデバイスの相互接続を容易にするコンタクト・パッド８５も示されている。
また、図１０には、複数のフィンガを形成可能な第１オーミック・コンタクト８２、１８２も示されている。第１オーミック・コンタクト８２、１８２のフィンガは、ゲート・コンタクト８４のフィンガと交互に配置するとよい。このような場合、オーミック・ゲート・コンタクト８４、１８４は、ゲート・グリッド７０、１７０の交互配置されたフィンガ上に形成された複数の櫛形フィンガから成り、オーミック・ゲート・コンタクト８４、１８４のフィンガは、ゲート・グリッドのフィンガに対して平行となる。したがって、第１オーミック・コンタクト８２、１８２は、最上位のエピタキシャル層上に形成された複数の交互配置されたフィンガから成り、オーミック・ゲート・コンタクト８４，１８４のフィンガ間に分散している。第１オーミック・コンタクト８２、１８２上にもコンタクト・パッド８３を形成し、図１０のデバイスの相互接続を容易にすることができる。図４のデバイスでは、メサ７６の底面に形成されるコンタクト８６（図１０には示されていない）は、図１０に示すメサ７６を環状に囲むように形成される。
前述の実施形態の各々では、基板及びエピタキシャル層は、６Ｈ、４Ｈ、１５Ｒ又は３Ｃシリコン・カーバイドの群から選択したシリコン・カーバイドで形成すればよいが、４Ｈシリコン・カーバイドが、前述のデバイスの各々には好ましい。Ｎ型エピタキシャル層又は基板へのコンタクトに好ましい金属は、ニッケル（Ｎｉ）である。Ｐ型エピタキシャル層又は基板へのオーミック・コンタクトを形成するには、プラチナ又はニッケルが適している。また、アルミニウム・タイ・コンタクト(aluminum tie contact)を用いて、本発明のオーミック・コンタクトを形成してもよい。これら特定の金属について記載したが、シリコン・カーバイドとオーミック・コンタクトを形成する金属であれば、当業者には公知の他のあらゆる金属も使用可能である。
次に、図１Ａ〜図１０に関連してこれまでに説明したデバイスの製造について説明する。Ｐ+基板１０を有する図１Ａのデバイスの製造では、米国特許第４，９１２，０６４号に記載されているような、エピタキシャル成長プロセスを利用し、Ｐ+基板１０上に厚いＮ+層２０を成長させる。米国特許第４，９１２，０６４号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。Ｐ+基板とのオーミック・コンタクトを形成することによって、基板１０の底面に、アノード・コンタクト４０を形成する。また、Ｎ+の第１エピタキシャル層２０上に、Ｎ+の第２エピタキシャル層２２をエピタキシャル成長させる。この第２エピタキシャル層２２は、キャリア濃度が第１エピタキシャル層２０よりも低いか、あるいは、第１エピタキシャル層２０と同一とすることができる。同一とした場合、第１エピタキシャル層２０の一部として形成可能である。いずれの場合でも、米国特許第５，０８７，５７６号に記載されているような方法によって、第２エピタキシャル層２２内に深いＰ+注入ゲート・グリッドを形成する。米国特許第５，０８７，５７６号の開示内容は、この言及により、あたかも全体を明記したかのように、本願にも含まれるものとする。第２エピタキシャル層２２内にＰ+ゲート・グリッド３０を作成した後、第２エピタキシャル層２２上に、Ｎ+の第３エピタキシャル層２４をエピタキシャル成長させる。この第３エピタキシャル層２４のキャリア濃度は、第１エピタキシャル層２０又は第２エピタキシャル層２２のいずれかとほぼ同一にすることができ、前述と同一のエピタキシャル成長プロセスを用いて作成することができる。第３エピタキシャル層２４を成長させた後、前述のエピタキシャル成長方法を利用して、第３エピタキシャル層２４上に第４エピタキシャル層２６を成長させる。この第４エピタキシャル層２６は、高濃度にドープしたＮ+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、反応性イオン・エッチングにより、第３及び第４エピタキシャル層２４及び２６を貫通しＰ+ゲート・グリッド３０までのゲート・コンタクトを形成する。図１Ａの埋め込みゲート・グリッドデバイスでは、ゲート・グリッドの方向に対して垂直な複数のトレンチをエッチングし、次いでこれらトレンチの底部にオーミック・コンタクトを形成することによって、ゲート・グリッド３０に接触させる。これらのトレンチを形成するには、米国特許第４，９８１，５５１号に記載されている反応性イオン・エッチング技法を利用するとよい。その開示内容は、この言及により、あたかも完全に明記されているかのように、本願にも含まれるものとする。デバイスをエッチングし、ゲート・グリッドの部分を露出させた後、カソード及びゲート・グリッドのためにオーミック・コンタクトを形成することができる。ゲート・グリッドのコンタクトは、エッチング・プロセスによって作成されたトレンチの底部に形成され、カソード・コンタクト４２は、第４エピタキシャル層２６上に形成される。
デバイスの周囲のエリアは、エッチングされてメサを形成する。メサは、デバイスの空乏（デプレーション）領域を通過し、デバイス内の電流がメサに流れるように制限し、デバイスの容量を減少させることが望ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果、容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層７８を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはＳｉＯ2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図１Ｂのデバイスは、前述のステップを実行し、第１エピタキシャル層２０の形成に先立って、基板１０上にＰ+シリコン・カーバイドのエピタキシャル層１２を形成することを含むことによって、作成することができる。図３のデバイスは、図１Ａのデバイスを形成し、絶縁層の作成に先立って、メサの底面にＰ+シリコン・カーバイド１１の領域を形成することによって形成することができる。次いで、これらの領域上にオーミック・コンタクト４８を形成し、シンカ・アノードを作成することができる。更に、図１Ｂのデバイスは、メサのみをＰ+層１２までエッチングし、次いでメサの底面においてオーミック・コンタクトを形成することによって、シンカ・アノードを含むように変更することができる。図１Ａ、図１Ｂ及び図３を参照して先に説明したデバイスの相補型デバイスを作成するためには、前述の方法を利用すればよいが、Ｎ+シリコン・カーバイドをＰ+シリコン・カーバイドと置換し、Ｐ-シリコン・カーバイドをＮ+シリコン・カーバイドと置換し、Ｐ+シリコン・カーバイドをＮ+シリコン・カーバイドと置換する必要がある。
Ｐ+基板５０を有する図２のデバイスを製造するのは、米国特許第４，９１２，０６４号に記載されているようなエピタキシャル成長プロセスを利用して、Ｐ+基板５０上に厚いＮ-層６０を成長させる。米国特許第４，９１２，０６４号の開示内容は、この言及により、あたかも全体を明記するかのように、本願にも含まれるものとする。Ｐ+基板にオーミック・コンタクトを形成することによって、基板５０の底面にアノード・コンタクト８０を形成する。また、Ｎ+の第１エピタキシャル層６０上に、Ｎ+の第２ピタキシャル層６２も形成する。この第２エピタキシャル層６２のキャリア濃度は、第１エピタキシャル層６０よりも低くすることができ、または、第１エピタキシャル層６０と同一濃度とすることができる。同一とした場合、第１エピタキシャル層６０の一部として形成可能である。また、第２エピタキシャル層６２上には、Ｎ-の第３エピタキシャル層６４も成長させる。この第３エピタキシャル層６４の濃度は、第１エピタキシャル層６０又は第２エピタキシャル層６２のいずれかとほぼ同一とすることができ、また、前述と同一のエピタキシャル成長を用いて作成することができる。第３エピタキシャル層６４を成長させた後、前述のエピタキシャル成長方法を利用して、第３エピタキシャル層６４上に、第４エピタキシャル層６６を成長させる。この第４エピタキシャル層６６は、高濃度にドープしたＮ+エピタキシャル層であり、良好な上面上のカソード・オーミック・コンタクトが容易に得られる。
エピタキシャル層の全てを成長させた後、第３エピタキシャル層６６及び第４エピタキシャル層６４を貫通するトレンチをエッチングする。これらのエッチングは、米国特許第４，９８１，５５１号に関して先に記載した反応性イオン・エッチング技法を利用して形成することができる。トレンチを形成した後、米国特許第５，０８７，５７６号のイオン注入方法を利用して、トレンチの底面において第２エピタキシャル層６２内にＰ+ゲート領域を形成する。当業者には認められようが、第３エピタキシャル層６０の成長に先立って、任意にイオン注入を行ってもよい。このような場合、トレンチを注入領域に位置合わせし、トレンチが領域と一致し、トレンチの底部が注入領域に対応するようにする。デバイスをエッチングし、ゲート・グリッド７０を作成した後、カソード及びゲート・コンタクトのためにオーミック・コンタクトを形成することができる。この場合、ゲート・コンタクトは、イオン注入したトレンチの底面に形成し、カソード・コンタクト８２は第４エピタキシャル層６６上に形成する。
デバイス全体をエッチングし、メサを形成する。メサは、デバイスの空乏領域を通過し、デバイス内の電流の流れをメサに制限し、デバイスの容量を減少させることが好ましい。デバイスの空乏領域がメサのレベルの下を貫通すると、空乏領域はメサの外側のエリアに広がり、その結果容量が大きくなる。メサは、好ましくは、前述のデバイス周囲に、反応性イオン・エッチングによって形成するが、しかしながら、当業者には公知の別の形成方法を用いてもメサを形成することができる。メサの形成後、例えば、二酸化シリコンの絶縁層７８を、メサの側壁を含むデバイスの露出表面上に形成し、デバイスを保護することができる。絶縁材料としてはＳｉＯ2が好ましいが、当業者には公知の別の絶縁材料を利用してもよい。
図２Ｂのデバイスは、前述のステップを実行し、第１エピタキシャル層６０の形成に先立って、基板５０上にＰ+シリコン・カーバイドのエピタキシャル層５２を形成することを含むことによって、作成することができる。図４のデバイスは、図２Ａのデバイスを作成し、絶縁層の作成に先立って、メサの底面にＰ+シリコン・カーバイド５１の領域を形成することによって形成することができる。次に、これらの領域上にオーミック・コンタクト８８を形成し、シンカ・アノードを作成することができる。更に、図２Ｂのデバイスは、メサをＰ+層５２までエッチングし、次いでメサの底面にオーミック・コンタクトを形成するだけで、シンカ・アノードを含むように変更することができる。図２Ａ、図２Ｂ及び図４を参照して先に説明したデバイスの相補型デバイスを作成するには、前述の方法を利用すればよいが、ただし、Ｎ+シリコン・カーバイドをＰ+シリコン・カーバイドと置換し、Ｐ-シリコン・カーバイドをＮ-シリコン・カーバイドと置換し、Ｐ+シリコン・カーバイドをＮ+シリコン・カーバイドと置換する。
図５及び図６のトンネル・ダイオードデバイスは、それぞれ、図１Ｂ及び図２Ｂに関して先に説明した技法を利用して製造することができるが、トンネル・ダイオードデバイスでは、基板１０及び５０はＮ+シリコン・カーバイドである。残りの製造プロセスは、それぞれのデバイスについて先に説明したものと同一である。
第１、第２及び第３エピタキシャル層のキャリア濃度が同一である場合、これらの層は、単一のエピタキシャル層として形成することができ、図７及び図８のデバイスを作成することができる。図７及び図８のデバイスは、図２Ａ、図２Ｂ、図４、及び図６のデバイスを作成する際に利用した技法と同一のものを利用して作成する。しかしながら、３つのエピタキシャル層を成長させる代わりに、前述の方法を用いて、単一のＮ-エピタキシャル層１６４を成長させる。次いで、トレンチ１７４を第１エピタキシャル層１６４内の所定の深さまでエッチングし、前述のように、トレンチの底部にイオン注入によってＰ+領域を形成する。オーミック・コンタクト、メサ及び絶縁層の形成は、図２Ａ、図２Ｂ、図４、及び図６に関してここで説明したように実行する。更に、当業者には認められようが、図１Ａ〜図６のデバイスにおけるいずれの２つの隣接するエピタキシャル層が同一の導電型であり、同一キャリア濃度を有する場合、これらの層は単一のエピタキシャル層として形成することができる。但し、このような形成がゲート・グリッドの実現を妨げないことを条件とする。
動作において、本発明のデバイスは、通常状態ではオンとなり、電流をデバイスのアノードからカソードに流させる。ゲート・グリッドにバイアスを印加すると、逆バイアス状態のＰＮ接合が形成され、ゲート・グリッドのエレメント間の電流導通経路をピンチオフする。ターン・オフの間、ゲート電流は、ゲート・グリッド・エレメント間の導通チャネル内の電子ホール・プラズマを抽出し、デバイスがアノード／カソード電圧を支持することを可能にする。更に、本発明のデバイスは、低濃度にドープしたドリフト層への少数キャリア注入によって、非常に高いオン状態電流密度を提供しなければならない。これらのデバイスは、デバイスのオン状態中、５００Ａ／ｃｍ2よりも高い電流密度のスイッチングを考慮しなければならない。また、これらのデバイスは、オン状態抵抗が低くなければならない。
Ｎ-ドリフト領域デバイスに関して、順方向阻止モードでデバイスを動作させるには、ゲートに十分大きな負電圧を印加し、ゲート・グリッドエレメント間のＮ-領域内にポテンシャル・バリアを形成し、電流の流れを妨げる。ゲート上の負電圧が高いほど、デバイスの最大阻止電圧能力に到達するまで、アノード上で阻止することが可能な電圧は高くなる。この能力は、いずれも、第１エピタキシャル層（２０、６０）の特性のゲート・ブレークダウン電圧によって決定される。ゲート電圧をカソードに対して正から負に切り替えた場合、チャネル領域内のキャリアは、デバイスが電圧をサポートし始めることができる前に、ゲートを通じて抽出しなければならない。この電荷抽出の間、ストレージ・タイム（蓄積時間）と称されるインターバルの間に、一定のゲート電流が流れる。一旦チャネル内の蓄積電荷が除去されると、ポテンシャル・バリアが形成され、デバイスは電圧をサポートすることが可能となる。その後、ドリフト領域内の蓄積電荷は、キャリアの再結合によって減衰する。このため、フォール・タイムと呼ばれる期間にアノード電流が減少することになる。ストレージ・タイム及びフォール・タイムは双方共、フィールド制御型デバイスのスイッチング特性に影響を与え、かかるデバイスが切り替える可能な速度を制限する。
先に述べたように、Ｐ+ゲート・グリッド又はＮ+ゲート・グリッドの形成は、低濃度ドープ阻止層へのイオン注入によって行われる。図１Ａ、図１Ｂ、図３及び図５の埋め込みゲートの実施形態では、注入領域の上に、別の低濃度にドープしたエピタキシャル層を成長させなければならない。これは、ゲート接合にバイアスをかけるときに形成される逆バイアス空乏領域を支持するために十分な厚さとする。続く低濃度ドープ層の厚さは、意図する最大ゲート電圧によって決まる。これは、デバイスの定格最大電圧を、以下で説明する電圧阻止利得で除算したものよりも大きい、ゲート上面側電極（デバイスの極性に応じてアノード又はカソードのいずれか）の電圧を支持するのに十分な厚さでなければならない。
イオン注入後の第１エピタキシャル層の結晶品質は、デバイスのピンチ・オフを行うためにゲート上に印加する逆バイアスを支持し得る程に十分良好でなければならない。フィールド制御型デバイスでは、このバイアスは５０Ｖもの高さに達する可能性があるが、より典型的には、１０Ｖから２０Ｖの範囲である。ゲート・グリッド間の領域のピンチ・オフに対応するゲート電圧は、以下の式で近似することができる。
ＶG＝Ｖbi−ｑＮD（Ｓ／２）2／（２εS）
なお、ｑは電子電荷、ＮDは第２エピタキシャル領域のドーピング・レベル、Ｓはゲート・グリッドのエレメント間のギャップ、εSはＳｉＣの誘電率、そしてＶbiはゲート接合の内部電位(built in potential)である。Ｖbiは、以下の式で与えられる。
Ｖbi＝ｋＴ／ｑ・ln（ＮAＮD／ｎi 2）
なお、ｋはボルツマン定数、Ｔはケルヴィンを単位とする温度、ＮDはＮ型領域の濃度、ＮAはＰ型領域の濃度、そしてｎiはＳｉＣの真性(intrinsic)濃度である。したがって、ＶGは、ゲート・グリッド・エレメントの間隔、及びドリフト領域のドーピング濃度の選択によって制御することができる。
デバイスの順方向阻止電圧利得Ｇは、以下の式で近似することができる。
Ｇ≒ＬＷd／Ｓ2
ただし、Ｌはゲート・グリッドの注入領域の厚さ、Ｗdはアノードに向かう方向のゲート接合の空乏幅、Ｓはゲート・グリッドの注入領域間のギャップである。
最小バイアスにおける順方向オン状態Ｉ−Ｖ関係は、以下の式を用いて近似することができる。
ＩA＝４ＡｑＤaｎi／ｘn・ｅｘｐ［ｑＶAK／（２ｋＴ）］
ここで、ＩAはアノード電流、Ａはアノードの面積、Ｄaは両極性（ambipolar）拡散係数、ｎiはＳｉＣの真性濃度、ＶAKはアノード−カソード電圧、そしてＸnはドリフト領域の厚さである。
より大きな逆ゲート・バイアスによる順方向バイアスでは、ピンチオフが生じ、電子に対するポテンシャル・バリアが形成され、カソードからアノードへの電子移動を妨げる。このバリアは、電子の供給を制限し、電流全体の制御要因となる。バリアの高さφBは、ゲート電圧によって制御されるだけでなく、大きなＶAKによっても低下させることができる。φBのＶAKに対する依存性を静電誘導と呼び、デバイスのゲート構造の寸法によって決まる。このような場合、アノード電流は、以下の式によって近似することができる。
ＩA＝Ｉ0・ｅｘｐ［ｑ（ηＶG＋θＶAK）／（ｋＴ）］
ここで、Ｉ0は飽和電流、η及びθは所与のデバイス構造に対する定数であり、バリアの高さに対するＶG及びＶAKの制御を示す。
前述のデバイス間で選択する際、埋め込みゲート構造を有する前述のデバイスは、従来の製造技術を用いて、カソード／アノード・エリアの一層効率的な使用、及び一層効率的な電流のゲート制御を可能とし、その結果、オン状態抵抗が低下し、順方向阻止電圧利得が高くなる。トレンチの底部に形成されたゲート・グリッドを有する前述のデバイスに関しては、これらのデバイスは、ゲート・グリッド抵抗が低く、その結果ターン・オフの間のゲート・デバイアス効果(gate debiasing effect)が低下する。
ゲート−カソード又はゲート−アノードのメタライゼーションのレイアウトは、フィールド制御型デバイスのオン状態の電圧降下、スイッチング速度及び阻止利得を決定する際に、重要な役割を担う。このメタライゼーションのレイアウトは、電流がデバイスのダイ全体にわたって均一となることを確保しなければならない。その結果、オン抵抗の低下、スイッチング速度の上昇、及び高い阻止利得が得られる。本発明と共に多くのレイアウト設計が利用できるが、インボリュート・ゲート構造(involute gate structure)が好ましい。しかしながら、同様に利用可能な単純な矩形状レイアウト設計を図９及び図１０に示している。
先の検討を基にすると、本発明のデバイスでは、典型的に、その低濃度ドープ領域全体（層２０又は層６０）の厚さが約１０μ〜約３００μとなる。層の厚さは、所望のブレークダウン電圧によって異なる。本発明によるデバイスのゲート・グリッドを構成する注入領域即ちトレンチ間のギャップ（Ｓ）は、できるだけ小さくしなければならず、典型的な距離は約０．５μ〜約５μである。埋め込みゲート・グリッドのエレメント又はトレンチ内に形成されたゲート・グリッドの注入領域の幅も、約０．５μ〜約５μとすればよい。これらの領域は、エピタキシャル層のキャリア濃度が低くなるに連れて、様々な深さでこれらの中に形成することができる。ゲート・グリッドに適した深さは、約５μ〜エピタキシャル層厚とすればよい。ゲート・グリッドを構成する注入領域の厚さ即ち深さ（Ｌ）は、できるだけ厚くすべきであるが、約５００〜約５μが適していると考えられる。第１オーミック・コンタクトを形成する高キャリア濃度エピタキシャル層に適した厚さは、約５００〜約５μである。
Ｐ+あるいはＮ+導電型領域及びエピタキシャル層のドーピングに関して、これらの領域は、過度な製造欠陥を伴わずにできるだけ高濃度にドープしなければならない。約１×１０18よりも高いキャリア濃度が、これらの領域及びエピタキシャル層には適している。しかしながら、約１×１０18よりも高いキャリア濃度が好ましい。Ｐ型領域を生産するのに適したドーパントには、アルミニウム、硼素又はガリウムが含まれる。Ｎ型領域を生産するのに適したドーパントには、窒素及び燐が含まれる。アルミニウムは、Ｐ+領域に好適なドーパントであり、前述のような高温イオン注入を用いて、１０００℃〜１５００℃の温度を用いて、Ｐ+領域にアルミニウムを注入することが好ましい。約３×１０17ｃｍ-3までのキャリア濃度が、Ｎ-又はＰ-エピタキシャル層には適しているが、しかしながら、約３×１０16以下のキャリア濃度も好ましい。多数のＮ-又はＰ-エピタキシャル層に関しては、約１×１０13〜約５×１０16のキャリア濃度が、ゲート・グリッドの下に位置する第１エピタキシャル層には適している。ゲート・グリッドを形成する第２エピタキシャル層には、約１×１０13〜約１×１０16のキャリア濃度が適している。ゲート・グリッドの上に位置する第３エピタキシャル層には、約５×１０17〜約５×１０19のキャリア濃度が適している。先に論じたように、相対的なキャリア濃度は、３つのエピタキシャル層間で変化する可能性があるが、好適なキャリア濃度は、第１エピタキシャル層には１×１０15、第２エピタキシャル層には１×１０14、そして第３エピタキシャル層には５×１０15である。このように、ゲート・グリッドは、キャリア濃度が最も低いエピタキシャル層に形成することが好ましい。
前述の本発明によるデバイスの特性に基づくと、かかるデバイスのスイッチング時間は、５０〜５００ｎｓｅｃとすることができる。これと比較して、他のフィールド制御型デバイスのスイッチング時間は、それらの電圧定格にもよるが、２〜１００μｓｅｃである。また、本発明のデバイスであれば、１００００Ｖの大きな順方向ブレークダウン電圧、及び同等の大きさの逆ブレークダウン電圧を当然有するであろう。５０以上の阻止利得も、本発明によるデバイスによって得られるであろう。したがって、４０Ｖという低いゲート電圧でも、２０００ボルトの阻止電圧が達成可能なはずである。また、これらのデバイスは、５００Ａ／ｃｍ2以上の電流密度も可能であろう。最後に、これらのデバイスは、４００℃を越える温度でも当然動作可能であろう。
Claims (8)
- 高電圧高電流フィールド制御型バイポーラ・スイッチであって、
上面及び下面を有する、第１導電型のバルク単結晶シリコン・カーバイド基板（１０、５０）と、
前記基板の前記上面上にある、前記第１導電型のシリコン・カーバイドからなる第１エピタキシャル層（２０、６０）と、
前記第１エピタキシャル層上に形成された、前記第１導電型のシリコン・カーバイドからなる第２エピタキシャル層であって、キャリア濃度が前記第１エピタキシャル層（２０、６０）よりも低い第２エピタキシャル層（２２、６２）と、
前記第２エピタキシャル層内に形成され、前記第２エピタキシャル層内にゲート・グリッドを形成する、前記第１導電型とは反対の第２導電型のシリコン・カーバイドからなる複数の領域（３０、７０）と、
前記第２エピタキシャル層上に形成され、前記第１導電型のシリコン・カーバイドからなる第３エピタキシャル層（２４、６４）と、
前記第３エピタキシャル層上にあり、前記第１導電型のシリコン・カーバイドからなる第４エピタキシャル層であって、前記第１エピタキシャル層、前記第２エピタキシャル層及び前記第３エピタキシャル層内におけるよりもキャリア濃度が高い第４エピタキシャル層（２６、６６）と、
前記基板と前記第１エピタキシャル層との間に位置する前記第２導電型の第５エピタキシャル層であって、前記第１エピタキシャル層が前記第５エピタキシャル層上にあり、前記第５エピタキシャル層及び前記基板が高濃度にドープされてそれらの間にトンネル・ダイオードを形成する、第５エピタキシャル層と、
前記第４エピタキシャル層上にある第１オーミック・コンタクト（４２、８２）と、
前記基板の前記下面上に形成された第２オーミック・コンタクト（４０、８０）と、
前記ゲート・グリッドに接続されたオーミック・ゲート・コンタクトであって、バイアスが印加されたときに、前記第１オーミック・コンタクトと前記第２オーミック・コンタクトとの間の電流をピンチオフするオーミック・ゲート・コンタクト（４６、８４）と
を備えることを特徴とするフィールド制御型バイポーラ・スイッチ。 - 請求項１記載のフィールド制御型バイポーラ・スイッチにおいて、
該スイッチは更に、前記第３及び第４エピタキシャル層内に形成された複数のトレンチ（７４）を備え、前記第２エピタキシャル層内に形成された前記第２導電型のシリコン・カーバイドからなる前記複数の領域が、前記複数のトレンチの底部にあり、
前記オーミック・ゲート・コンタクトが、前記トレンチ内に形成された前記第２導電型のシリコン・カーバイド上に形成されたオーミック・ゲート・コンタクトから成る
ことを特徴とするフィールド制御型バイポーラ・スイッチ。 - 請求項１〜２いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第３エピタキシャル層（２４、６４）及び前記第１エピタキシャル層（２０、６０）は、キャリア濃度が実質的に同一であることを特徴とするフィールド制御型バイポーラ・スイッチ。
- 請求項１に記載のフィールド制御型バイポーラ・スイッチにおいて、前記第３エピタキシャル層（２４、６４）及び前記第２エピタキシャル層（２２、６２）は、キャリア濃度が実質的に同一であることを特徴とするフィールド制御型バイポーラ・スイッチ。
- 請求項１〜４いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第１導電型がＰ型導電性であり、前記第２導電型がＮ型導電性であり、前記第１オーミック・コンタクトがカソード・コンタクトであり、前記第２オーミック・コンタクトがアノード・コンタクトであることを特徴とするフィールド制御型バイポーラ・スイッチ。
- 請求項１〜４のいずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記第１導電型がＮ型導電性であり、前記第２導電型がＰ型導電性であり、前記第１オーミック・コンタクトがアノード・コンタクトであり、前記第２オーミック・コンタクトがカソード・コンタクトであることを特徴とするフィールド制御型バイポーラ・スイッチ。
- 請求項１〜６いずれかに記載のフィールド制御型バイポーラ・スイッチにおいて、前記ゲート・グリッドが、複数の櫛形フィンガを備えることを特徴とするフィールド制御型バイポーラ・スイッチ。
- 請求項７記載のフィールド制御型バイポーラ・スイッチにおいて、
前記オーミック・ゲート・コンタクトが、前記ゲート・グリッドの前記櫛形フィンガ上に形成された複数の櫛形フィンガを備え、前記オーミック・ゲート・コンタクトの前記櫛形フィンガが、前記ゲート・グリッドの前記櫛形フィンガに実質的に平行であり、
前記第１オーミック・コンタクトが、第４エピタキシャル層上に形成され、かつ前記オーミック・ゲート・コンタクトの櫛形フィンガと交互に配置された複数の櫛形フィンガで構成されている
ことを特徴とするフィールド制御型バイポーラ・スイッチ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/846,286 US6011279A (en) | 1997-04-30 | 1997-04-30 | Silicon carbide field controlled bipolar switch |
| US08/846,286 | 1997-04-30 | ||
| PCT/US1998/005487 WO1998049731A1 (en) | 1997-04-30 | 1998-03-20 | Silicon carbide field conrolled bipolar switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001522533A JP2001522533A (ja) | 2001-11-13 |
| JP4680330B2 true JP4680330B2 (ja) | 2011-05-11 |
Family
ID=25297449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54697298A Expired - Lifetime JP4680330B2 (ja) | 1997-04-30 | 1998-03-20 | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6011279A (ja) |
| EP (1) | EP0979531B1 (ja) |
| JP (1) | JP4680330B2 (ja) |
| KR (1) | KR100514398B1 (ja) |
| CN (1) | CN1166001C (ja) |
| AT (1) | ATE240588T1 (ja) |
| AU (1) | AU6572898A (ja) |
| CA (1) | CA2285067C (ja) |
| DE (1) | DE69814619T2 (ja) |
| WO (1) | WO1998049731A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097298A (zh) * | 2021-03-30 | 2021-07-09 | 全球能源互联网研究院有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1014455B1 (en) | 1997-07-25 | 2006-07-12 | Nichia Corporation | Nitride semiconductor device |
| DE19833214C1 (de) * | 1998-07-23 | 1999-08-12 | Siemens Ag | J-FET-Halbleiteranordnung |
| US6884644B1 (en) | 1998-09-16 | 2005-04-26 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US6803243B2 (en) | 2001-03-15 | 2004-10-12 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| WO2000052796A1 (fr) | 1999-03-04 | 2000-09-08 | Nichia Corporation | Element de laser semiconducteur au nitrure |
| SE9901410D0 (sv) * | 1999-04-21 | 1999-04-21 | Abb Research Ltd | Abipolar transistor |
| US6909119B2 (en) * | 2001-03-15 | 2005-06-21 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US6514779B1 (en) * | 2001-10-17 | 2003-02-04 | Cree, Inc. | Large area silicon carbide devices and manufacturing methods therefor |
| US6734462B1 (en) | 2001-12-07 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Army | Silicon carbide power devices having increased voltage blocking capabilities |
| CA2381128A1 (en) * | 2002-04-09 | 2003-10-09 | Quantiscript Inc. | Plasma polymerized electron beam resist |
| US7173285B2 (en) * | 2004-03-18 | 2007-02-06 | Cree, Inc. | Lithographic methods to reduce stacking fault nucleation sites |
| CN100533663C (zh) * | 2004-03-18 | 2009-08-26 | 克里公司 | 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构 |
| DE102004047313B3 (de) * | 2004-09-29 | 2006-03-30 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung |
| US20060267043A1 (en) * | 2005-05-27 | 2006-11-30 | Emerson David T | Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices |
| TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
| JP2011199306A (ja) * | 2011-06-03 | 2011-10-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN104201211B (zh) * | 2014-08-27 | 2016-03-30 | 温州大学 | 制备SiC超快恢复二极管及工艺 |
| SE541290C2 (en) * | 2017-09-15 | 2019-06-11 | Ascatron Ab | A method for manufacturing a grid |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07502379A (ja) * | 1991-12-23 | 1995-03-09 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子部品およびその製造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4171995A (en) * | 1975-10-20 | 1979-10-23 | Semiconductor Research Foundation | Epitaxial deposition process for producing an electrostatic induction type thyristor |
| US4037245A (en) * | 1975-11-28 | 1977-07-19 | General Electric Company | Electric field controlled diode with a current controlling surface grid |
| US4060821A (en) * | 1976-06-21 | 1977-11-29 | General Electric Co. | Field controlled thyristor with buried grid |
| US4132996A (en) * | 1976-11-08 | 1979-01-02 | General Electric Company | Electric field-controlled semiconductor device |
| JPS542077A (en) * | 1977-06-08 | 1979-01-09 | Hitachi Ltd | Semiconductor switching element |
| US4569118A (en) * | 1977-12-23 | 1986-02-11 | General Electric Company | Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same |
| US4364072A (en) * | 1978-03-17 | 1982-12-14 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction type semiconductor device with multiple doped layers for potential modification |
| US4937644A (en) * | 1979-11-16 | 1990-06-26 | General Electric Company | Asymmetrical field controlled thyristor |
| US4466173A (en) * | 1981-11-23 | 1984-08-21 | General Electric Company | Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques |
| US4571815A (en) * | 1981-11-23 | 1986-02-25 | General Electric Company | Method of making vertical channel field controlled device employing a recessed gate structure |
| US4587712A (en) * | 1981-11-23 | 1986-05-13 | General Electric Company | Method for making vertical channel field controlled device employing a recessed gate structure |
| US5087576A (en) * | 1987-10-26 | 1992-02-11 | North Carolina State University | Implantation and electrical activation of dopants into monocrystalline silicon carbide |
| US4994883A (en) * | 1989-10-02 | 1991-02-19 | General Electric Company | Field controlled diode (FCD) having MOS trench gates |
| US5202750A (en) * | 1990-04-09 | 1993-04-13 | U.S. Philips Corp. | MOS-gated thyristor |
| US5369291A (en) * | 1993-03-29 | 1994-11-29 | Sunpower Corporation | Voltage controlled thyristor |
| US5554561A (en) * | 1993-04-30 | 1996-09-10 | Texas Instruments Incorporated | Epitaxial overgrowth method |
| GB9313843D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | A semiconductor device comprising an insulated gate field effect transistor |
| US5539217A (en) * | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| DE9411601U1 (de) * | 1993-09-08 | 1994-10-13 | Siemens Ag | Strombegrenzender Schalter |
| AU4942993A (en) * | 1993-09-08 | 1995-03-27 | Siemens Aktiengesellschaft | Current limiting device |
| US5612547A (en) * | 1993-10-18 | 1997-03-18 | Northrop Grumman Corporation | Silicon carbide static induction transistor |
| US5387805A (en) * | 1994-01-05 | 1995-02-07 | Metzler; Richard A. | Field controlled thyristor |
| US5449925A (en) * | 1994-05-04 | 1995-09-12 | North Carolina State University | Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices |
| US5471075A (en) * | 1994-05-26 | 1995-11-28 | North Carolina State University | Dual-channel emitter switched thyristor with trench gate |
| WO1995034915A1 (en) * | 1994-06-13 | 1995-12-21 | Abb Research Ltd. | Semiconductor device in silicon carbide |
| JP3277075B2 (ja) * | 1994-09-07 | 2002-04-22 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
| SE9601176D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having semiconductor layers of SiC by the use of an implanting step and a device produced thereby |
| DE19644821C1 (de) * | 1996-10-29 | 1998-02-12 | Daimler Benz Ag | Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften |
-
1997
- 1997-04-30 US US08/846,286 patent/US6011279A/en not_active Expired - Lifetime
-
1998
- 1998-03-20 EP EP98911876A patent/EP0979531B1/en not_active Expired - Lifetime
- 1998-03-20 KR KR10-1999-7009649A patent/KR100514398B1/ko not_active IP Right Cessation
- 1998-03-20 AT AT98911876T patent/ATE240588T1/de not_active IP Right Cessation
- 1998-03-20 CA CA002285067A patent/CA2285067C/en not_active Expired - Fee Related
- 1998-03-20 CN CNB98804658XA patent/CN1166001C/zh not_active Expired - Fee Related
- 1998-03-20 AU AU65728/98A patent/AU6572898A/en not_active Abandoned
- 1998-03-20 WO PCT/US1998/005487 patent/WO1998049731A1/en active IP Right Grant
- 1998-03-20 DE DE69814619T patent/DE69814619T2/de not_active Expired - Lifetime
- 1998-03-20 JP JP54697298A patent/JP4680330B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07502379A (ja) * | 1991-12-23 | 1995-03-09 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子部品およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097298A (zh) * | 2021-03-30 | 2021-07-09 | 全球能源互联网研究院有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69814619T2 (de) | 2004-03-18 |
| EP0979531A1 (en) | 2000-02-16 |
| CA2285067C (en) | 2006-05-02 |
| WO1998049731A1 (en) | 1998-11-05 |
| EP0979531B1 (en) | 2003-05-14 |
| JP2001522533A (ja) | 2001-11-13 |
| ATE240588T1 (de) | 2003-05-15 |
| US6011279A (en) | 2000-01-04 |
| DE69814619D1 (de) | 2003-06-18 |
| CN1166001C (zh) | 2004-09-08 |
| KR100514398B1 (ko) | 2005-09-13 |
| AU6572898A (en) | 1998-11-24 |
| CN1254442A (zh) | 2000-05-24 |
| CA2285067A1 (en) | 1998-11-05 |
| KR20010006559A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680330B2 (ja) | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ | |
| US6121633A (en) | Latch-up free power MOS-bipolar transistor | |
| US4982260A (en) | Power rectifier with trenches | |
| US5969378A (en) | Latch-up free power UMOS-bipolar transistor | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5241195A (en) | Merged P-I-N/Schottky power rectifier having extended P-I-N junction | |
| EP2264769B1 (en) | Silicon carbide horizontal channel buffered gate semiconductor devices | |
| US20210183995A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
| US5962893A (en) | Schottky tunneling device | |
| JP4328616B2 (ja) | 半導体装置用のトレンチ構造 | |
| KR20090006162A (ko) | 접합 배리어 쇼트키 정류기들 및 그의 제조 방법 | |
| JP3895402B2 (ja) | 半導体デバイス | |
| KR20150076814A (ko) | 전력 반도체 소자 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| EP2761661B1 (en) | Mct device with base-width-determined latching and non-latching states | |
| US6180959B1 (en) | Static induction semiconductor device, and driving method and drive circuit thereof | |
| US8878238B2 (en) | MCT device with base-width-determined latching and non-latching states | |
| EP0029932A1 (en) | Asymmetrical field controlled thyristor | |
| CN116918071A (zh) | 带具有变化厚度基极区的栅极换流晶闸管单元 | |
| US4937644A (en) | Asymmetrical field controlled thyristor | |
| JPS63173365A (ja) | ラテラル形絶縁ゲート半導体装置とその製法 | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage | |
| EP4187615A1 (en) | Npnp layered mos-gated trench device having lowered operating voltage | |
| Gupta et al. | A novel planarized, silicon trench sidewall oxide-merged pin Schottky (TSOX-MPS) rectifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090915 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |