CN100533663C - 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构 - Google Patents

减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构 Download PDF

Info

Publication number
CN100533663C
CN100533663C CNB2005800086374A CN200580008637A CN100533663C CN 100533663 C CN100533663 C CN 100533663C CN B2005800086374 A CNB2005800086374 A CN B2005800086374A CN 200580008637 A CN200580008637 A CN 200580008637A CN 100533663 C CN100533663 C CN 100533663C
Authority
CN
China
Prior art keywords
silicon carbide
sidewall
carbide layer
hole
crystallization direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800086374A
Other languages
English (en)
Other versions
CN1934677A (zh
Inventor
C·哈林
H·伦登曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1934677A publication Critical patent/CN1934677A/zh
Application granted granted Critical
Publication of CN100533663C publication Critical patent/CN100533663C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

通过在具有朝向结晶方向的离轴取向的碳化硅衬底的表面上形成若干特征可制作外延碳化硅层。所述的特征包括取向不平行于即倾斜或垂直于结晶方向的至少一个侧壁。接着,在其中包括所述特征的碳化硅衬底的表面上生长外延碳化硅层。

Description

减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
临时申请的交叉引用
本申请要求2004年3月18日提出的、序号为60/554,123的、标题为“Lithographic Method to Reduce Stacking Fault Nucleation Sitesand Reduce Vf Drift in Bipolar Devices and Structures Having ReducedStacking Fault Nucleation Sites”的临时申请的利益和优先权,该临时申请的公开内容通过引用将全部结合在此,就好像是完全在这里提出的一样。
技术领域
本发明涉及半导体材料和器件及其制作方法,具体涉及生长单晶半导体材料的方法、由此形成的材料和在此形成的器件。
背景技术
本发明涉及制作在电子器件(如功率电子器件)中使用的半导体材料的方法。尤其是,本发明的某些实施例涉及可减少碳化硅中晶体缺陷的过程以及由此生成的结构和器件。本发明与在2001年10月26日提出的、现在以号码2003-0080842 A1公布的、序号为10/046,346的同时待审和一般转让的申请,以及在2003年9月22日提出的、序号为10/605,312的同时待审和一般转让的申请中公开并要求权利的主题有关;这些申请的公开内容通过引用将全部结合在此,就好像是完全在这里提出的一样。
碳化硅
碳化硅(SiC)在最近二十年是作为可提供大量优于硅和砷化钾的优点的适当的候选半导体材料出现的。尤其是,碳化硅具有宽能带隙、高击穿电场、高热传导性、高饱和的电子漂移速度,并且在物理上是极端鲁棒的。碳化硅具有极端高的熔点并且是世界上已知的最坚硬的材料之一。
然而,因为其物理属性,碳化硅还可能相对难以生产。因为碳化硅可以多型生长,所以可能很难长成大的单晶体。用来生长碳化硅的高温还可能使不纯度(包括掺杂)的控制相对比较困难,并且同样可能在薄膜(如外延层)生产中出现困难。由于其硬度,传统的切削和抛光半导体晶片的步骤对碳化硅还可能更困难。类似地,其对于化学侵蚀的抵抗可能使得难以传统方式进行蚀刻。
另外,碳化硅可形成超过150种的多型,这些多型中的许多通过相对小的热力学差异被分离。结果,在碳化硅中生长单晶衬底和高质量外延层(“外延层”)曾经是并且可能保持为困难的任务。
然而,基于包括由本发明的受让人所进行的该特殊领域中大量的研究和发现,在碳化硅的生长及其制成有用的器件方面已经取得了很大进步。因此,加入碳化硅作为衬底用于其他有用的半导体(如III族的氮化物)以生产蓝色和绿色发光二极管的商用器件现在是可用的。同样地,基于碳化硅的商用器件可用于微波和射频(RF)高功率、高电压应用和/或用于其他应用。
因为碳化硅技术的成功已经增加了某些基于SiC的器件的实用性,这些器件的特殊方面已经变得更加明显。尤其是,已经观察到某些基于碳化硅的双极性器件(如双极性功率器件)的正向电压(Vf)在某些器件的操作期间可显著地增加。这种增加通常被称为“Vf漂移”。出于多种原因,半导体器件中这样的功能性问题可能常常是由制成器件的材料的晶体结构中的缺陷引起的。下面将讨论这些缺陷的实例。
沉积系统和方法通常用来在衬底上形成半导体材料层,如外延膜。例如,化学汽相淀积(CVD)反应器系统和过程可用来在衬底上形成半导体材料(如碳化硅(SiC))层。CVD过程可能对形成具有受控特性、厚度和/或布置的层(如外延层)尤其有效。通常,在沉积系统(如CVD系统)中,衬底被置于衬托器内的反应室中,并且包括将要在衬底上沉积的试剂或反应物的一种或多种生产气体被引入与衬底相邻的反应室内。可使生产气体流过反应室以便于向衬底提供均匀的或受控制浓度的试剂或反应物。
碳化硅晶体结构
沉积系统(如CVD反应器)可用来在具有预定多型(如2H、4H、6H、15R、3C等)的单晶碳化硅衬底上形成碳化硅的外延层。术语“多型”指晶体结构内原子层的排序和布置。因此,尽管碳化硅的不同多型在化学计量上是相同的,但是它们拥有不同的晶体结构并且因此可具有不同的材料特性,如能带隙、载流子迁移率和击穿场强。字母H、R和C指多型的一般晶体结构,即分别指六边形、菱形和立方体形。多型表示中的数字指层布置的重复周期。因此,4H晶体具有六边形晶体结构,其中晶体中原子的布置每隔四个双层重复。
图1说明了假设的晶体的六边形晶胞。晶胞60包括一对相对的六边形面61A、61B。六边形面垂直于c-轴,c-轴沿着如由米勒-布拉菲标引系统定义的、用于标明六边形晶体中方向的<0001>方向延伸。因此,六边形面有时被称为c-面,其定义了晶体的c-平面或基面。垂直于c-平面的平面被称为棱柱面。
碳化硅拥有许多对半导体性能和器件来说潜在有利的物理和电子特征。这些可包括宽能带隙、高热传导性、高饱和的电子漂移速度、高电子迁移率、超高的机械强度和辐射硬度。然而,取决于缺陷的类型、位置和密度,碳化硅膜中结晶缺陷的存在可能限制了在该膜中制作的电子器件的性能。因此,有意义的研究已经集中于减少碳化硅膜中的缺陷。已知某些缺陷(如微管)严重地限制并且甚至阻碍了器件性能。其他缺陷(如穿透位错)不认为是对器件操作单独有害的,因此它们不会明显地以通常在外延膜上发现的密度来影响器件性能。
对于其中期望高电压阻塞能力的应用(例如功率转换应用)来说,碳化硅膜通常“离轴”生长。也就是,以稍微倾斜于垂直晶体轴(c-轴)的角度切削衬底晶体。采取比如六边形多型(如4H或6H),在图2所说明的其中一个标准结晶方向上构成切口的倾斜角,所述方向即为<1120>方向(朝向六边形晶胞的一点)或<1010>方向(朝向六边形晶胞的平面侧的中心)、或沿不同的方向。作为离轴切削的结果,所制备的衬底的面的特征在于平台和台阶的周期布置。参见比如Kong等人的标题为“HomoepitaxialG rowth of alpha-SiC ThinFilms and Semiconductor Devices Fabricated Thereon”、转让给北卡罗莱纳州立大学的美国专利4,912,064,该申请的公开内容通过引用将全部结合在此,就好像是完全在这里提出的一样。
因此,当外延层在衬底上生长时,沉积的原子结合到晶体层台阶的曝光边缘处的原子,这使得台阶以所谓台阶流方式侧向生长。图3说明了台阶流生长。各层或台阶在其中晶体最初被离轴切割的方向(在图3所说明的情形中为<1120>方向)上生长。
结晶缺陷
在最基本的层次上,结构结晶缺陷可分成四类:点缺陷、线缺陷、面缺陷和三维缺陷。点缺陷包括空位,线缺陷包括位错,面缺陷包括堆垛层错,以及三维缺陷包括多型参杂。
位错是一种在整个晶体内延续许多晶胞长度的结构不完整性。位错的更确切的描述可将其分类为螺型位错和刃型位错。正如本领域的技术人员所公认的,在根据返回到自身的真实晶体内的从原子至原子(或从离子至离子)的对称路径被称为伯格斯回路。如果代表结构的晶格内的相同路径不会返回其自身,以使开始和结束不在相同的原子上,则伯格斯回路包含一个或多个位错。在晶格中完成闭合回路的矢量被称为伯格斯矢量,并且该矢量测量位错的量级和方向。
如果伯格斯矢量平行于定位位错的线,则缺陷被称为螺型位错。另一方面,如果伯格斯矢量垂直于位错,则其被称为刃型位错。刃型位错的最简单形式是在两个垂直平面之间插入的原子或离子的不完整平面,在某种意义上它有些类似中途插进纸牌的额外的卡片。
螺型位错不必是不利的并且实际上可能是有利于晶体生长的。例如,在碳化硅晶体的名义上(0001)定向的生长表面处的1C穿透螺型位错提供了一个或几个原子高的重新生成的边缘。在该边缘处,晶体的连续生长相对容易。然而,位错允许塑性流动能够在晶体内相对容易地发生。位错可沿着滑移面优先移动。位错移过晶体相对容易,因为滑移面上的移动只涉及结构要素的轻微移动。换句话说,滑移面提供了据此可重新组织晶体的低能中间状态。
碳化硅中的缺陷
在碳化硅功率器件中,这样的相对低能中间状态的实用性可促进层错继续生长,因为器件的操作可提供驱动位错移动所需要的相对少量的能量。
商用质量的SiC晶片和外延层通常包括螺型位错和刃型位错。这些位错还可以通过它们在晶体内的排列被进一步分组。沿着c-轴传播的那些位错被称为穿透位错,而位于c-平面内的位错被称为基面位错。通常,在SiC中,借助于下面所描述的机制,基面位错可优先分解成局部位错,这在能量方面是有利的:
1/3<1120>→1/3<1010>+1/3<0110>        (方程1)
上述分解反应描述了基面位错分解成两个肖克利局部位错。在上述分解期间生成的线缺陷将限制堆垛层错缺陷。实际上,局部位错将通常约束堆垛层错的整个周长,除非堆垛层错到达自由表面。这种堆垛层错在双极性器件中将通常是电激活的,并且在正向操作期间,在堆垛层错附近可减少电子-空穴等离子体的密度。减少的等离子体密度可增加器件的正向电压。另外潜在的复杂性是通过重组增强的位错滑移,堆垛位错在器件的正向操作期间可继续扩张。这种行为可引起器件利用的实际障碍,因为其可导致具有可以在操作期间不可预见地改变的功能特性的器件。
换句话说,由于晶体内先前存在的缺陷,电流通过碳化硅双极性器件的应用可能倾向于启动或传播(或两者)晶体结构内的变化。正如上面所注意到的,许多SiC多型处于紧密的热力学邻近,并且固相转变是非常可能的。在堆垛层错影响器件的大部分有效面积时,它们趋向于以一种不期望的模式导致正向电压增加,这可阻止器件如在许多应用中所需要或所期望地那样精确和/或有效地操作。
在某些惯例中,位错密度通过材料每立方厘米位错长度的厘米数来描述,并且因此报告为每平方厘米(cm-2)的位错密度单位。在另一个惯例中(以及正如这里所使用的),用于SiC外延层生长的4H-SiC衬底的离轴取向以及用来检测位错的常用蚀刻技术使得更便于利用蚀刻坑密度(单位也是cm-2)来描述SiC内的位错密度。本领域的技术人员将因此认识到,对于如以cm/cm3表述的给定的位错密度,取决于典型的位错配置和衬底的偏轴角,可以得到以坑数/cm2表述时的非常不同的位错坑密度。因此,尽管这两个数字将具有相同的净单位(cm-2),但是它们不必表示相同的实际位错密度。为了清楚和一致起见,在本申请中,位错密度将被描述为在8°离轴(0001)取向的衬底制备的硅表面的蚀刻外表面上描绘的特定坑密度。
根据这里所使用的惯例,目前商业可得到的4H-SiC衬底可具有近似每cm2的1E3至1E5(大约103-105)位错。这包括穿透螺型和刃型位错以及基面位错。推测起来,所有类型的位错可影响器件性能,但是基面位错作为可导致Vf漂移的堆垛层错的一般成核位置已经被特别包含。
衬底内的缺陷又常常在这样的衬底上生长的外延层中被复制,从而使衬底晶体质量相对于由此产生的器件的质量和性能而成为极为重要的因素。
传统的衬底制备和外延层生长实践可相当有效地使基面位错的密度从衬底内的1E3-1E4cm-2减少到外延层内的大约400cm-2。位错密度的这种减少可借助于衬底制备和外延层生长操作中的变化来完成。
因此,对于基于SiC的双极性和其他器件的结构和操作内的连续改进,最好是提供基础衬底及其晶体结构内的连续改进。
发明内容
按照本发明的某些实施例,通过在具有朝向预定结晶方向的离轴取向的碳化硅衬底的表面上形成多个特征可制作外延碳化硅层。所述的多个特征包括取向不平行于(即倾斜或垂直于)预定结晶方向的至少一个侧壁。接着,外延碳化硅层在其中包括多个特征的碳化硅衬底的表面上生长。在某些实施例中,通过掩蔽具有朝向预定结晶方向的离轴取向的碳化硅衬底表面并且接着蚀刻被曝光的碳化硅衬底表面形成所述特征。在某些实施例中,可通过干法蚀刻进行蚀刻。可利用蚀刻剂气相蚀刻(如NF3和/或SF6)实施干法蚀刻。在某些实施例中使用NF3。在某些实施例中,预定结晶方向为<1120>方向。
在某些实施例中,多个特征包括在垂直于预定结晶方向的方向上伸展的多个沟槽。在其他实施例中,沟槽倾斜于预定结晶方向伸展。还可设置倾斜的或垂直的沟槽。在其他实施例中,多个特征包括多个坑,如周期性重复的六边形坑的图案。
按照本发明某些实施例的碳化硅半导体结构包括具有朝向预定结晶方向的离轴取向并且包括其中表面上的多个特征的碳化硅衬底。所述多个特征包括取向不平行于(即倾斜和/或垂直于)预定结晶方向的至少一个侧壁。外延碳化硅层也被设置在其中包括多个特征的碳化硅衬底的表面上。预定结晶方向可以是<1120>方向。所述特征可包括如上所述的沟槽和/或凹坑。
本发明的其他实施例通过从具有朝向预定结晶方向的离轴取向的碳化硅衬底表面上的多个特征的至少一个侧壁外延生长以形成外延碳化硅层来制作外延碳化硅层,所述至少一个侧壁取向不平行于预定结晶方向。所述特征可以是如上所述的沟槽和/或凹坑。
此外,按照本发明其他实施例的方法和结构可利用除碳化硅以外的单晶衬底来制作其上的一个或多个外延层。
附图说明
图1是六边形晶胞结构的示意图;
图2是说明标准结晶方向的六边形晶胞的顶视图;
图3是离轴碳化硅晶体的示意性侧视图;
图4是外延沉积系统的示意图;
图5是能够形成图4的沉积系统的一部分的衬托器组件的横截面;
图6是依照本发明某些实施例的已经被处理的SiC晶片的示意
图;
图7A和7B是依照本发明某些实施例的已经被处理的SiC晶片的表面的一部分的放大图;
图8A是依照本发明某些实施例的、具有周期性六边形坑结构的、已经被图案化的碳化硅晶片表面的干涉测量导出的地形表示;
图8B是沿着图8A的B-B线所取得的深度分布图;
图8C是沿着图8A的C-C线所取得的深度分布图;
图9A是依照本发明某些实施例的、具有周期性沟槽结构的、已经被图案化的碳化硅晶片表面的示意平面图;
图9B是图9A中所示结构的示意性正视图;
图9C是图9A中所示结构的可替换实施例的示意性正视图;
图10是按照本发明某些实施例的结构的示意性正视图;
图11是按照本发明某些实施例的结构的示意性正视图;
图12是按照本发明某些实施例的结构的示意性正视图;
图13是按照本发明某些实施例的SiC外延层表面的显微照片;
图14是按照本发明另外的实施例的SiC外延层表面的显微照片;以及
图15是按照本发明另外的实施例的SiC外延层表面的显微照片。
具体实施方式
现在将在下文中参考其中本发明实施例被示出的附图对本发明进行充分的描述。然而,本发明可体现在许多不同的形式中,并且不应当被解释为受限于这里所提出的实施例。相反,提供这些实施例以使本公开将是彻底的和完整的,并且将充分地向本领域的技术人员传达本发明的范围。在附图中,为了清楚起见,层和区域的尺寸和相对尺寸被夸大。将会理解,在元件或层被称为是“在另一个元件或层上”时,它可能是直接在另外的元件或层上或者可存在中间元件或层。相反地,在元件被称为“直接在另一个元件或层上”时,则不存在中间元件或层。相同的数字指其中相同的元件。正如这里所使用的,术语“和/或”包括一个或多个相关的列示项的任何以及所有组合。
这里所使用的术语仅仅是为了描述特定实施例的并且不打算限制本发明。正如这里所使用的,单数形式“一个”同样用来包括复数形式,除非本说明书清楚地以其他的方式来表示。还将理解,在本说明书中使用时,术语“包含”指所述的特征、整数、步骤、操作、元件、和/或部件的存在,但是不排除一种或多种其他特征、整数、步骤、操作、元件、部件、和/或其中组合的存在或添加。因此,例如,可按照本发明实施例生长三层或更多的外延层,即使在这里描述的是两层的生长。
将会了解,尽管在这里术语第一、第二等可用来描述各种元件、部件、区域、层和/或部分,这些元件、部件、区域、层和/或部分不应当受这些术语的限制。这些术语仅仅用来使一个元件、部件、区域、层或部分同另一个区域、层或部分区分开来。因此,下面所讨论的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分,而未背离本发明的教导。
此外,相对的术语,如“下部”或“底部”和“上部”或“顶部”,在这里可用来描述如图中所说明的一个元件对另一个元件的关系。将会理解,除图中所描述的取向之外,相对术语还用来包含器件的不同取向。例如,如果图中的器件被翻转,被描述为在其他元件的“下部”一侧上的元件则将取向为在其他元件的“上部”一侧上。取决于附图的特定取向,示范的术语“下部”可因此包含“下部”和“上部”的取向。同样地,如果在其中一幅图中的器件被翻转,被描述为在其他元件的“下方”或“之下”的元件则将取向为在其他元件的“上方”。示范的术语“下方”或“之下”可因此包含下方和上方的取向。
在这里参考本发明理想实施例的示意性说明的横截面图和/或其他视图对本发明的实施例进行描述。同样地,作为比如制造技术和/或容限的结果,可期望图示的形状的变化。因此,本发明实施例不应当被解释为受限于这里所说明的区域的特定形状,但是将包括由比如制造产生的形状的偏差。例如,作为多边形来说明的生长或沉积区域通常将具有圆形或弯曲特征,和/或在具有另一区域的其边缘处的浓度梯度,而不是从第一区域到不同成分的第二区域的离散变化。因此,图中所说明的区域实际上是示意性的,并且它们的形状不是用来说明器件的精确形状也不是用来限制本发明的范围。
按照本发明的某些实施例,在具有朝向第一结晶方向的离轴取向的碳化硅衬底上制造外延碳化硅层的方法可包括利用图案化的蚀刻掩模掩蔽衬底的第一表面、蚀刻衬底的第一表面以形成多个特征、以及在蚀刻的第一表面上生长碳化硅的外延层,其中各特征包括以倾斜或垂直于第一结晶方向的角度取向的侧壁。衬底具有朝向第一结晶方向的离轴取向,如<1120>方向。利用干法蚀刻处理(如利用NF3和/或SF6的反应离子蚀刻)可对部分掩蔽的衬底进行蚀刻。
在某些实施例中,多个特征包括在倾斜和/或垂直于第一结晶方向的方向上伸展的多个沟槽。在其他的实施例中,多个特征包括周期性地重复的六边形凹坑的图案。
在某些实施例中,以包括侧壁的多个特征使衬底图案化,并以第一缺陷密度生长第一外延层。接着,以具有侧壁的多个特征使第一外延层图案化,并以小于第一缺陷密度的第二缺陷密度生长第二外延层。
按照本发明某些实施例的半导体结构可包括具有第一表面的离轴碳化硅衬底和在第一表面上形成的碳化硅的外延层。衬底的第一表面包括多个特征,各特征具有倾斜或垂直于离轴结晶方向的侧壁。与衬底相比,外延层具有减小的基面位错密度。
本发明的其他实施例包括具有第一表面和在第一表面上形成的碳化硅的第一外延层的离轴碳化硅衬底。衬底的表面包括多个特征,各特征具有倾斜或垂直于离轴结晶方向的侧壁。与衬底相比,第一外延层具有减小的基面位错密度。第一外延层还包括多个特征,各特征具有倾斜或垂直于离轴结晶方向的侧壁。在第一外延层上生长第二外延层。与第一外延层相比,第二外延层具有减小的基面位错密度。
本发明的某些实施例可提供减小堆垛层错成核位置密度和/或减小基于碳化硅的双极性器件内的正向电压(Vf)漂移的方法,以及具有可充当堆垛层错成核位置的减小的基面位错密度的碳化硅结构。
某些实施例包括在碳化硅衬底的掩蔽表面上进行蚀刻,如干法蚀刻,并且在某些实施例中为利用NF3和/或SF6化学处理的反应离子蚀刻(RIE),以此形成具有由此可进行外延生长的侧壁的多种结构。在美国专利4,865,685和4,981,551中提出了用于碳化硅的干法蚀刻的示范的、但不是限制性的技术,其内容通过引用将全部结合在此。用于实施这里所描述的蚀刻的其他技术和化学处理通常在本领域中是公认的并且除了说明本发明的实施例之外将不在这里对其进行详细描述。
这里所使用的术语“衬底”在某种意义上足够广泛地包括了大块单晶体(通常从梨晶中切割下来的),以及可包括一层或多层外延层的器件前体结构,如晶片,但是其基本上(尽管不必是专门地)充当了对其上形成的器件的物理和电子支持。
同样地,术语“干法蚀刻”和“湿法蚀刻”常常被用来指反应离子蚀刻或等离子体蚀刻(“干法”)或用来指在熔化的盐或其他溶液中的蚀刻(“湿法”)。
通常,但不是必需,衬底将是n-型的,因为n-型衬底可在基于碳化硅的器件中提供大量的优点,并且可具有大约每cm3的1E18-1E19(1x1018-1x1019)载流子的活性载流子浓度。与衬底相比,外延层的载流子浓度可根据其用途来选择(或描述)。“导电”层通常可具有1E18-19cm-3的载流子浓度。“阻挡”层可通常具有小于1E16cm-3的载流子浓度。取决于终端器件的结构或用途,“活性”层可具有这些参数范围内的载流子浓度。因此,尽管如n、n+和n-这样的术语可用来描述衬底和外延层,但是这样的术语应当被认为是说明意义的而不是限制意义的。
在其上形成器件的碳化硅衬底可取自大的晶体(或“梨晶”),通常通过从碳化硅梨晶锯下碳化硅衬底晶片以及此后在衬底晶片上进行非选择性蚀刻这些步骤而取得。在大多数情况下,按照本发明的实施例,在进行第一图案化蚀刻之前,锯下的衬底晶片被研磨、抛光、蚀刻(通常为RIE)和清洗(利用酸或溶剂)。术语“研磨”以其典型的意义被使用,即用来描述利用反向旋转研磨机和研磨粉浆(如金刚石)使晶片表面变平的步骤。研磨有助于使晶片表面平行并且可减少机械缺陷(如锯痕)。同样地,按照惯例,在实施本发明的步骤之前,可以其他的方式执行抛光、蚀刻和清洗步骤。
本发明的某些实施例可便利地减少外延层内基面位错的密度。基面位错密度的这种减少可以和所识别的测量结合以此使活性器件区域同衬底以及在以前结合的申请No.10/046,346中讨论过的表面缺陷隔离,并且基面位错密度的这种减少可用来提供SiC双极性器件。
图4的平面图示意性示出了其中可实现本发明某些实施例的沉积系统101。沉积系统101可以是水平、热壁、流通、CVD系统,如图所示其包括衬托器组件100、限定直通通道180A的石英管180、电磁频率(EMF)发生器182(如包括电源和RF线圈环绕的管子180)和生产气体供应160。除了石英管180或者代替石英管180,还可在衬托器组件100附近设置绝缘盖。沉积系统101可用来在衬底120上形成层或膜(图5)。虽然图5只说明了单个衬底120,但是系统101可适合于在多个衬底120上同时形成若干个膜。
衬底120可以是晶片或者是由与要被沉积的层的材料相同或不同的材料形成的其他结构。衬底120可以由比如2H-、4H-、或6H-SiC形成。在其上沉积膜的衬底表面可以是基部衬底或添加在基部衬底上的第一或后来的层。例如,用于接收沉积的膜的衬底120的表面可以是利用沉积系统101或可选用设备在以前沉积的层。正如本领域的技术人员将会意识到的,按照本公开内容,本发明的实施例可便利地使用除这里特别提到的材料之外的半导体材料。
通常,如下面所讨论的,生产气体供应160将生产气体供给衬托器组件100并使之穿过衬托器组件100。EMF发生器182感应加热衬托器组件100,以此在其中沉积反应发生的衬托器组件100内提供热区。生产气体继续通过衬托器组件100并作为可包括比如生产气体的剩余成分和反应副产品的废气从衬托器组件100中排出。本发明的实施例可利用除热壁CVD系统以外类型的沉积系统。在阅读了这里的说明书时,对本发明系统和方法的其他修改对本领域的普通技术人员来说将是显而易见。
生产气体可包括一种或多种成分,如试剂、反应物、物种、载体等。在期望于衬底上形成SiC层之处,生产气体可包括前体气体(如硅烷(SiH4)和丙烷(C3H8))以及载运气体(如净化的氢气(H2))。生产气体供应160可根据需要由具有流量控制和/或计量装置的一个或多个加压的气体容器来提供。
图5示出了示范的传统衬托器100。正如图4所说明的,衬托器100可用于比如流通、热壁、和/或CVD反应器。衬托器100具有顶部衬托器构件100A和底部衬托器构件100B。衬托器100还具有将反应室107限定其间的顶部衬垫103和底部衬垫105。例如,衬底120(如半导体晶片)位于反应室107内并且可位于(可旋转的)大浅盘154的内表面上。在一端处,将生产气体P引入反应室107并使其流过反应室107、通过衬底120、以及最终在相反的一端处从反应室107中排出。正如这里所使用的,术语生产气体指一种或多种气体。正如图5所示,由反应室107内的箭头表示的,在生产气体流过反应室107时,一部分生产气体如所预定的可与衬底120接触,并因此在衬底120上沉积试剂或反应物,以此在其上形成层。在某些系统中,反应室107可具有介于大约0.1和1米之间的长度、介于大约0.05和0.5米之间的宽度、以及介于大约1和10cm之间的高度。然而,反应室107不限于这些尺寸。衬托器构件可包括高质量石墨。包括衬托器设计的CVD沉积系统的实例在标题为“Induction Heating Devices and Methods for Controllably Heating anArticle”、公布号为US 2003/0079689的美国专利和2003年4月16日提出的、标题为“Methods and Apparatus for Controlling Formation ofDeposits in a Deposition System and Deposition Systems and methodsIncluding the Same”、申请号为10/414,787的美国专利中可找到,上述两个申请通过引用将全部结合在此。
在某些实施例中,衬托器构件100A和100B由这样一种材料形成,该材料适合于响应由EMF发生器182在其中生成的涡电流而生成热量,这样的材料和感应加热布置对本领域的技术人员来说是公知的。构件可由石墨制成,并且更优选地由高纯度石墨制成。
大浅盘154等可位于底部构件110B和衬底120之间以此支持衬底120。按照某些实施例,大浅盘154可被适当的机构(图中未示出)旋转驱动。例如,系统可包括气体驱动的旋转系统,如在2001年1月8日提出的、标题为“Gas Driven Rotation Apparatus and Methodfor Forming Silicon Carbide Layers”、申请序列号为09/756,548的美国专利中所描述的,和/或如在2002年4月8日提出的、标题为“GasDriven Planetary Rotation Apparatus and Methods for Forming SiliconCarbide Layers”、申请序列号为10/117,858的美国专利中所描述的,这些申请的公开内容通过引用将全部结合在此。另一方面,大浅盘154还可以是静止的。大浅盘154可能适合于支持一个或多个衬底120。大浅盘154可由任何适当的材料制成,如SiC涂敷的石墨、固体SiC和/或固体SiC合金。可省略大浅盘154以使衬底被留在衬托器构件100B、衬垫105或其他适当的支持物上。
在使用过程中,生产气体供应160通过入口102向反应室107供应生产气体流P。生产气体P通常在流动方向R上流动。如图所示,某部分的生产气体和试剂在这里与衬底120接触以此在衬底120的曝光表面上形成所期望的层(如外延层)。
虽然前述的沉积系统101和方法是作为关于水平、热壁、CVD、流通沉积过程来描述的,但是本发明的各个方面可用于其他类型的沉积系统和过程。虽然特定实施例已经参考“顶部”、“底部”等来描述,但是依照本发明可使用其他的取向和配置。例如,沉积系统和过程可以是冷壁和/或非水平流通系统和过程。沉积系统和过程可以是除CVD系统或过程之外的汽相外延(VPE)、液相外延(LPE)、或等离子体增强的CVD(PECVD)沉积系统和过程。
现在参见图6,其上将生长一层或多层外延层的单晶碳化硅衬底晶片10具有通常圆形的周长。在晶片上研磨一对平台以此帮助晶片取向。尤其是,晶片10包括主要平台12和次要平台14。晶片的表面16通常对应于碳化硅晶体的c-面(除了晶片已经以朝向<1120>方向的偏轴角α的角度被切割之外)。在某些实施例中,偏轴角α可以是大约8°。主要平台12沿<1120>方向延伸,虽然次要平台14是沿<1010>方向取向的。
在某些实施例中,在外延生长之前,晶片10的表面16被掩蔽并被蚀刻以此在其上形成预定的图案。可使用包含SiO2、Si3N4、氧化铟锡(ITO)的传统掩模和/或其他传统掩蔽材料。利用传统技术可制作并图案化掩模。蚀刻过程可包括如上所述的反应离子蚀刻。在其他实施例中,无掩模蚀刻和/或选择性生长技术可用来在衬底上形成多个特征。在另外的实施例中,激光形成图案可用来在衬底上形成多个特征。图案包括多个特征,所述多个特征包括以对其中台阶流外延生长将发生的结晶方向倾斜或垂直的角度(即不平行)取向的至少一个侧壁。在所说明的实施例中,以朝向<1120>方向离轴切割晶片10;因此,外延生长将在<1120>方向上发生。因此,在所说明的实施例中,晶片包括多个特征,所述多个特征包括以对<1120>结晶方向来说倾斜或垂直角度取向的至少一个侧壁。
图7A说明了示范的蚀刻图案,其是蚀刻之后的晶片10的表面的一部分25的放大视图的理想化示意图。正如这里所说明的,晶片10的表面16包括在这里被蚀刻的多个周期性重复的六边形坑20。各个坑被六个侧壁22所包围。在某些实施例中,包括图7A所说明的实施例,至少一个坑20被定向,以及在某些实施例中,各个坑20被定向,以使其中的两个侧壁以近似平行于其中外延生长将发生的结晶方向(在这种情形下,为<1120>方向)的方向延伸,而其余的四个侧壁倾斜于其中外延生长将发生的结晶方向。在其他实施例中,至少一个坑20被定向,以使其中的两个侧壁以近似垂直于其中外延生长将发生的结晶方向的方向延伸,而其余的四个侧壁倾斜于其中外延生长将发生的结晶方向。
图7B详细说明了六边形坑20。坑20包括相对的若干对侧壁22a、22b和22c。坑20的特征还在于长轴24和短轴26,所述长轴24在相对的顶点之间穿过六边形的中心,所述短轴26在相对的侧边之间穿过六边形的中心。
在某些实施例中,六边形坑20可具有大约0.1至大约1μm的深度和大约5至大约30μm的长轴。在特定的实施例中,坑20可具有大约0.5μm的深度和大约10μm的长轴。在某些实施例中,坑20可具有大约20:1的长轴和深度的比率。侧壁22可具有大约0.25至5μm的宽度。在特定的实施例中,侧壁可具有大约4μm的宽度。
图8A-8C说明了示范的结构。图8A是依照本发明某些实施例的、具有周期性六边形坑结构的、已经被图案化的碳化硅晶片表面的干涉测量导出的地形表示。图8B是沿着B-B线所取得的深度分布图,而图8C是沿着C-C线所取得的深度分布图。图8A-8C所说明的结构具有近似约9.73μm的长轴、大约0.5μm的深度和大约4μm的侧壁宽度。
在没有背离本发明范围的情况下可选择其他尺寸。例如,上面指定的示范尺寸采用大约8°的偏轴角α,并且是基于本理解和能力来选择的。如果使用不同的偏轴角,其他尺寸可用来增加或最大化缺陷减少的量值。
除六边形之外的其他特征形状可用于本发明的其他实施例。这些特征可包括比如线条、人字形图案、或其他多边形。图9A说明了其上已经形成由台面条纹34分离的一连串沟槽32的衬底30的一部分。沟槽32包括垂直于其中台阶流外延生长将发生的结晶方向(在这种情形下,为<1120>方向)延伸的相对的侧壁32A、32B。在某些实施例中,侧壁的排列倾斜于其中台阶流外延生长将发生的结晶方向。
图9B是按照其他实施例的、示出了沟槽32和台面34的衬底30的侧视图。在某些实施例中,沟槽32可具有大约10至大约40μm的宽度。在特定的实施例中,沟槽32可具有大约0.5μm的深度和大约18μm的宽度。在某些实施例中,沟槽32可具有大约36:1的宽度与深度的比率。台面34可具有大约0.25至5μm的宽度。在特定的实施例中,台面34可具有大约3μm的宽度。在图9B的侧视图中还说明了掩模36。
正如图9B所说明的,侧壁32A、32B相对于沟槽32的底32C可以是垂直的,或者如图9C所说明的,它们相对于沟槽32的底32C可以是呈一定角度的。另外,侧壁32A、32B可以如图所示是笔直的或者可以包含弯曲部分。同样地,利用其他特征形状,如六边形或其他多边形,特征的侧壁可以相对于衬底是垂直的或呈一定角度的并且可包括笔直的或弯曲的部分。例如,如图9C所示,可对结构进行蚀刻,以使侧壁32A、32B相对于沟槽底32C呈一定角度。在这种情形下,台面34的顶部部分34A比起底部部分更窄。在某些实施例中,取决于光刻和/或其他技术,台面可具有介于大约0和大约5μm的宽度。
在晶片已经被蚀刻以此在这里形成如上所述的表面特征以及掩模被可选地除去之后,晶片被放置于外延生长反应器(比如,如上所述的反应器100)内并且在晶片上生长一层或多层碳化硅外延层。正如上面所讨论的,在离轴晶片上的碳化硅外延生长可以台阶流方式在离轴切割的方向上进行。尽管不能完全理解精确的机制,但是目前可以认为,在衬底晶体上传播的某些基面位错在表面特征的蚀刻的侧壁处被终止或者被转换成不同类型的位错,并且被禁止或阻止传播进作为基面位错的外延层。因为某些基面位错被禁止传播进作为基面位错的外延层,那些位错不会受分解成由肖克利局部位错限制的堆垛层错的影响,所述由肖克利局部位错限制的堆垛层错可形成电激活的堆垛层错。
图10说明了图案化衬底的外延生长。衬底30包括其表面上的多个沟槽32。外延层40以台阶流方式由衬底表面生长出来。依照本发明的某些实施例,与未成核并由台面侧壁生长出来的区域44相比,成核并由沟槽32的侧壁32A生长出来的区域42可具有减小的基面缺陷密度。尤其是,区域42可表现为将基面缺陷密度减少到原来的1/10。
如图10所示的,可受益于缺陷减少的外延层40的百分数可能取决于特征的几何形状。尤其是,侧壁高度、宽度和/或间距可影响这个百分数。为了提供基面缺陷密度的更大减少,最好是在最初的外延层生长之后实施第二特征形成和外延层生长循环。如图11所说明的,衬底30包括在这里被蚀刻的沟槽32。第一外延层40在包括具有减少的基面缺陷密度的区域42的上面形成,所述区域42与不具有减少的基面缺陷密度的区域44交替出现。在第一外延层40的生长达到预定厚度之后,衬底被掩蔽并被第二次蚀刻以此形成具有侧壁52A的沟槽52,在某些实施例中,所述侧壁52A可横跨区域44。沟槽52可具有与沟槽42相同的尺寸或者至少某些沟槽52可具有与至少某些沟槽42不同的尺寸。外延层50接着在其上生长。层50的基面位错密度可相对于层40的基面位错密度被减小。在图11所说明的实施例中,沟槽52直接在于衬底30上形成的沟槽32的上方形成。如图12所说明的,在外延层40上形成的沟槽52可能偏离在衬底30上形成的沟槽32。图13是包括台面54的碳化硅晶片表面的一部分的照片,所述台面54偏离下面的台面34。
图14是依照本发明实施例的、在六角蚀刻表面上生长的外延层表面的诺马尔斯基显微照片。图15是依照本发明实施例的、在线型蚀刻表面上生长的外延层表面的诺马尔斯基显微照片。
在形成第一和/或第二外延层之后,可以利用本领域的技术人员公知的技术在第一和/或第二外延碳化硅层上制作一个或多个电子器件(如双极性器件)。电子器件(如双极性器件)的制作对本领域的技术人员来说是公知的并且在这里不必作进一步的描述。为了清楚起见,这些器件未在图10-12中进行说明。此外,将会理解,可实施特征-形成和外延-生长步骤的三次或更多次的重复。
单独来说,这里所涉及的技术在本领域中通常是公认的和容易理解的,并且在没有不适当实验的情况下是可以实现的。在这里可用作起始结构的类型的单晶碳化硅晶片在市场上可以从Cree公司(4600 Silicon Drive,Durham,North Carolina 27706)购得。可利用如在美国专利4,912,063、4,912,064、5,679,153和6,297,522中提出的技术实施碳化硅外延层的生长。碳化硅的干法和电解蚀刻在美国专利6,034,001、5,571,374、5,227,034、4,981,551和4,865,685中进行了描述。将熔化的氢氧化钾用作蚀刻剂以此识别并表征半导体表面是容易理解的,并且包括以ASTM标准(如ASTM F1404.92)表述的形式。衬底晶片的切割、机械抛光和研磨在本领域中也是完全传统的。
在附图和说明中,已经公开了本发明的典型实施例,并且尽管已经使用了特定的术语,但是只是在一般的以及描述性的意义上并且不是出于限制目的地使用这些特定术语,本发明的范围在下面的权利要求中被提出。

Claims (21)

1.一种制作外延碳化硅层的方法,包含:
在具有朝向预定结晶方向的离轴取向的碳化硅衬底的表面上形成多个六边形坑,所述多个六边形坑具有0.1至1μm的深度和5至30μm的长轴并包括取向不平行于所述预定结晶方向的至少一个侧壁;以及
在其中包括所述多个六边形坑的所述碳化硅衬底的表面上生长所述外延碳化硅层。
2.如权利要求1所述的方法,其中形成多个六边形坑包含:
掩蔽具有朝向预定结晶方向的离轴取向的所述碳化硅衬底的表面;以及
蚀刻通过所述掩蔽被曝光的所述碳化硅衬底的表面,以此在被掩蔽的所述碳化硅衬底的表面上形成所述多个六边形坑。
3.如权利要求2所述的方法,其中蚀刻包含利用NF3和/或SF6干法蚀刻被掩蔽的所述碳化硅衬底的表面。
4.如权利要求1所述的方法,其中所述预定结晶方向是<1120>方向。
5.如权利要求1所述的方法,其中所述多个六边形坑包含周期性重复的六边形坑的图案。
6.如权利要求1所述的方法,其中生长所述外延碳化硅层包含:
在其中包括所述多个六边形坑的所述碳化硅衬底的表面上生长所述外延碳化硅层,包括所述至少一个侧壁,以使由所述至少一个侧壁外延生长的所述外延碳化硅层包含比所述碳化硅衬底更低的基面位错密度。
7.如权利要求1所述的方法,其中生长所述外延碳化硅层包含:
在其中包括所述多个六边形坑的所述碳化硅衬底的表面上生长所述外延碳化硅层,包括所述至少一个侧壁,以使与未由所述至少一个侧壁外延生长的碳化硅层的基面缺陷密度相比,由所述至少一个侧壁外延生长的所述外延碳化硅层表现为将基面缺陷密度减至1/10。
8.如权利要求1所述的方法,还包含:
在所述外延碳化硅层上形成双极性器件。
9.如权利要求1所述的方法,其中所述至少一个侧壁垂直于所述预定结晶方向。
10.如权利要求1所述的方法,其中所述至少一个侧壁平行于所述预定结晶方向。
11.一种碳化硅半导体结构,包含:
碳化硅衬底,其具有朝向预定结晶方向的离轴取向并包括在其表面上的多个六边形坑,所述多个六边形坑具有0.1至1μm的深度和5至30μm的长轴并包括取向不平行于所述预定结晶方向的至少一个侧壁;以及
外延碳化硅层,位于其中包括所述多个六边形坑的所述碳化硅衬底的表面上。
12.如权利要求11所述的结构,其中所述预定结晶方向是<1120>方向。
13.如权利要求11所述的结构,其中所述多个六边形坑包含周期性重复的六边形坑的图案。
14.如权利要求11所述的结构,其中在所述至少一个侧壁上的所述外延碳化硅层包含比所述碳化硅衬底更低的基面位错密度。
15.如权利要求11所述的结构,其中与未由所述至少一个侧壁外延生长的碳化硅层的基面缺陷密度相比,在所述至少一个侧壁上的所述外延碳化硅层表现为将基面缺陷密度减至1/10。
16.如权利要求11所述的结构,还包含:
所述外延碳化硅层上的双极性器件。
17.如权利要求11所述的结构,其中所述至少一个侧壁垂直于所述预定的结晶方向。
18.如权利要求11所述的结构,其中所述至少一个侧壁平行于所述预定结晶方向。
19.一种制作外延碳化硅层的方法,包含:
在其中包括多个六边形坑的碳化硅衬底的表面上生长所述外延碳化硅层,包括至少一个侧壁,以使与未由所述至少一个侧壁外延生长的碳化硅层的基面缺陷密度相比,由所述至少一个侧壁外延生长的所述外延碳化硅层表现为将基面缺陷密度减至1/10。
20.如权利要求19所述的方法,其中所述多个六边形坑包含在具有朝向预定结晶方向的离轴取向的所述碳化硅衬底的表面上的多个凹坑,所述多个凹坑具有0.1至1μm的深度和5至30μm的长轴并包括取向不平行于所述预定结晶方向的至少一个侧壁。
21.如权利要求20所述的方法,其中所述多个六边形坑包含周期性重复的六边形坑的图案。
CNB2005800086374A 2004-03-18 2005-02-14 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构 Active CN100533663C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55412304P 2004-03-18 2004-03-18
US60/554,123 2004-03-18
US10/929,226 2004-08-30

Publications (2)

Publication Number Publication Date
CN1934677A CN1934677A (zh) 2007-03-21
CN100533663C true CN100533663C (zh) 2009-08-26

Family

ID=37879401

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005800086069A Active CN100433256C (zh) 2004-03-18 2005-02-14 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
CNB2005800086374A Active CN100533663C (zh) 2004-03-18 2005-02-14 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005800086069A Active CN100433256C (zh) 2004-03-18 2005-02-14 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构

Country Status (1)

Country Link
CN (2) CN100433256C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168515B2 (en) * 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
JP6025306B2 (ja) * 2011-05-16 2016-11-16 株式会社豊田中央研究所 SiC単結晶、SiCウェハ及び半導体デバイス
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP7388365B2 (ja) * 2018-12-04 2023-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
CN111739796B (zh) * 2020-08-25 2020-11-24 中电化合物半导体有限公司 碳化硅籽晶生长表面的图形化处理方法和装置及形成的碳化硅籽晶

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011279A (en) * 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Equilibrium crystal shapes for 6H AND 4H SiC grownon non-planar substrates. N.Nordell,S.Karlsson,A.O.Konstantinov.Materials Science and Engineering,Vol.B61-62 . 1999
Equilibrium crystal shapes for 6H AND 4H SiC grownon non-planar substrates. N.Nordell,S.Karlsson,A.O.Konstantinov.Materials Science and Engineering,Vol.B61-62. 1999 *
Homoepitaxy of 6H and 4H SiC on nonplanar substrates. N.Nordell and S.Karlsson.Appl.Phys.Lett.,Vol.72 No.2. 1998
Homoepitaxy of 6H and 4H SiC on nonplanar substrates. N.Nordell and S.Karlsson.Appl.Phys.Lett.,Vol.72 No.2. 1998 *
Rapid plasma etching of cubic SiC using NF3/O2 gasmixtures. Christoph Richter,Klaus Espertshuber,ChristophWagner,Martin Eickhoff,Gerhard Krotz.Materials Science and Engineering,Vol.B46 . 1997

Also Published As

Publication number Publication date
CN100433256C (zh) 2008-11-12
CN1934676A (zh) 2007-03-21
CN1934677A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
US7226805B2 (en) Sequential lithographic methods to reduce stacking fault nucleation sites
US7601986B2 (en) Epitaxial semiconductor structures having reduced stacking fault nucleation sites
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
CN100533663C (zh) 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
KR100450316B1 (ko) 탄화 규소 및 이의 제조 방법
KR0177514B1 (ko) 산업용 결정체를 성장시키는 방법
CN100470725C (zh) 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法
CN102037164B (zh) 在低度偏轴碳化硅基片上的外延生长及利用其制造的半导体器件
CN100428411C (zh) 制造硅外延晶片的方法和硅外延晶片
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
CN111958070B (zh) 一种低缺陷密度碳化硅单晶衬底的制备方法
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
Powell et al. Investigation of the growth of 3C-SiC and 6H-SiC films on low-tilt-angle vicinal (0001) 6H-SiC wafers
Bhat Epitaxial Growth of Silicon Carbide by Chemical Vapor Deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant