JP2003124189A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124189A
JP2003124189A JP2001312883A JP2001312883A JP2003124189A JP 2003124189 A JP2003124189 A JP 2003124189A JP 2001312883 A JP2001312883 A JP 2001312883A JP 2001312883 A JP2001312883 A JP 2001312883A JP 2003124189 A JP2003124189 A JP 2003124189A
Authority
JP
Japan
Prior art keywords
film
etching
forming
substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001312883A
Other languages
English (en)
Inventor
Daisuke Komada
大輔 駒田
Katsumi Kagami
克巳 各務
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2001312883A priority Critical patent/JP2003124189A/ja
Priority to EP02002111A priority patent/EP1302981A3/en
Priority to TW091101468A priority patent/TW522519B/zh
Priority to US10/058,426 priority patent/US20030068582A1/en
Priority to CNB021062994A priority patent/CN1222030C/zh
Priority to KR1020020037574A priority patent/KR20030030838A/ko
Publication of JP2003124189A publication Critical patent/JP2003124189A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 エッチングストッパ膜やハードマスクの材料
としてＳｉＣを用いた場合に、このエッチングストッパ
膜やハードマスクを容易に除去することが可能なエッチ
ング方法を用いた半導体装置の製造方法を提供する。 【解決手段】 半導体基板上に、シリコンカーバイドと
はエッチング耐性の異なる材料からなる第１の膜を形成
する。第１の膜の上に、水素を含有するシリコンカーバ
イドからなる第２の膜を形成する。第２の膜の上に、開
口を有するレジスト膜を形成する。フロロカーボンガス
に、ＳＦ6及びＮＦ3の少なくとも一方のガスを加えた混
合ガスを用い、レジスト膜をマスクとして、第２の膜を
ドライエッチングする。第２の膜をマスクとして、第１
の膜をエッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に水素を含むシリコンカーバイドの膜を
ハードマスクまたはエッチングストッパ膜として用いた
エッチング工程を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来の配線層の形成方法について、簡単
に説明する。まず、半導体基板上の層間絶縁膜の上に、
アルミニウム（Ａｌ）膜やタングステン（Ｗ）膜を堆積
し、この膜をパターニングして配線を形成する。配線の
側壁上の堆積物をアルカリ薬液等で除去する。その後、
配線を覆う層間絶縁膜をプラズマ励起型化学気相成長等
で堆積する。
【０００３】近年の半導体集積回路装置の高集積化に伴
い、配線の微細化が進んできた。配線の微細化により、
配線間の寄生容量増加が顕著になり、半導体集積回路の
動作速度に影響が出始めた。配線間の寄生容量を低減す
るために、層間絶縁膜を低誘電率材料で形成する技術
や、配線を電気抵抗の低い銅（Ｃｕ）で形成する技術が
採用されるようになった。低誘電率の層間絶縁膜材料と
して、フロロシリケートガラス（ＦＳＧ）、水素シルセ
スキオキサン（ＨＳＱ）、アライドシグナル社のＦＬＡ
ＲＥ、ダウケミカル社のＳｉＬＫ等が知られている。
【０００４】層間絶縁膜の一部に、Ｃｕの拡散を防止す
るバリア膜、エッチングストッパ膜、及びキャップ膜と
して機能するシリコン窒化膜（ＳｉＮ膜）が使用されて
いる。ＳｉＮは、ＳｉＯ2に比べて誘電率が高いため、
層間絶縁膜の低誘電率化の妨げになっている。ＳｉＮに
代わる材料として、シリコンカーバイド（ＳｉＣ）が注
目されている。
【０００５】
【発明が解決しようとする課題】ＳｉＮの代わりにＳｉ
Ｃを用いると、層間絶縁膜の低誘電率化を図ることが可
能であるが、ＳｉＣ膜はＳｉＮ膜よりもエッチングが困
難である。Ｓｉ−Ｈ結合またはＳｉ−Ｃ結合を含むＳｉ
Ｃ膜は、エッチング中に脱離した水素がエッチングを妨
げる作用をするため、特にエッチングが困難である。
【０００６】層間絶縁膜として有機絶縁材料を用いるダ
マシン法で配線を形成する場合、従来、ハードマスクと
してＳｉＮが用いられていた。このＳｉＮをＳｉＣに置
き換えた場合、ハードマスクの下の有機絶縁膜をエッチ
ングした後に、ハードマスクを除去することが困難にな
る。
【０００７】本発明の目的は、エッチングストッパ膜や
ハードマスクの材料としてＳｉＣを用いた場合に、この
エッチングストッパ膜やハードマスクを容易に除去する
ことが可能なエッチング方法を用いた半導体装置の製造
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の一観点による
と、半導体基板上に、シリコンカーバイドとはエッチン
グ耐性の異なる材料からなる第１の膜を形成する工程
と、前記第１の膜の上に、水素を含有するシリコンカー
バイドからなる第２の膜を形成する工程と、前記第２の
膜の上に、開口を有するレジスト膜を形成する工程と、
フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
方のガスを加えた混合ガスを用い、前記レジスト膜をマ
スクとして、前記第２の膜をドライエッチングする工程
と、前記第２の膜をマスクとして、前記第１の膜をエッ
チングする工程とを有する半導体装置の製造方法が提供
される。
【０００９】本発明の他の観点によると、絶縁性の表面
の一部に、導電性部材が露出した基板を準備する工程
と、前記基板の表面上に、水素を含有するシリコンカー
バイドからなる第１の膜を形成する工程と、前記第１の
膜の上に、絶縁材料からなる第２の膜を形成する工程
と、前記第２の膜の上に、開口を有するレジスト膜を形
成する工程と、前記レジスト膜をマスクとして、前記第
２の膜をエッチングして凹部を形成し、該凹部の底面に
前記第１の膜の一部を露出させる工程と、前記レジスト
膜をアッシングして除去する工程と、フロロカーボンガ
スに、ＳＦ6及びＮＦ3の少なくとも一方のガスを加えた
混合ガスを用い、前記凹部の底面に露出した第１の膜を
ドライエッチングして、前記基板の導電性領域を露出さ
せる工程と、前記凹部内に、導電性部材を埋め込む工程
とを有する半導体装置の製造方法が提供される。
【００１０】本発明の他の観点によると、絶縁性の表面
の一部に、導電性部材が露出した基板を準備する工程
と、前記基板の表面上に、水素を含有するシリコンカー
バイドからなる第１の膜を形成する工程と、前記第１の
膜の上に、シリコンカーバイドとはエッチング耐性の異
なる絶縁材料からなる第２の膜を形成する工程と、前記
第２の膜の上に、水素を含有するシリコンカーバイドか
らなる第３の膜を形成する工程と、前記第３の膜の上
に、基板表面の法線に平行な視線で見たとき、前記導電
性部材と部分的に重なる位置に開口を有するレジスト膜
を形成する工程と、フロロカーボンガスに、ＳＦ6及び
ＮＦ3の少なくとも一方のガスを加えた混合ガスを用
い、前記レジスト膜をマスクとして、前記第３の膜をエ
ッチングする工程と、前記第１の膜のエッチング速度よ
りも前記第２の膜のエッチング速度の方が速くなる条件
で、前記レジスト膜をマスクとして前記第２の膜をエッ
チングして凹部を形成し、該凹部の底面に前記第１の膜
の一部を露出させる工程と、前記レジスト膜をアッシン
グして除去する工程と、フロロカーボンガスに、ＳＦ6
及びＮＦ3の少なくとも一方のガスを加えた混合ガスを
用い、前記凹部の底面に露出した第１の膜をドライエッ
チングして、前記基板の導電性部材を露出させる工程と
を有する半導体装置の製造方法が提供される。
【００１１】本発明の他の観点によると、絶縁性の表面
の一部に、配線が露出した基板を準備する工程と、前記
基板の表面上に、水素を含有するシリコンカーバイドか
らなる第１の膜を形成する工程と、前記第１の膜の上
に、シリコンカーバイドとはエッチング耐性の異なる絶
縁材料からなる第２の膜を形成する工程と、前記第２の
膜の上に、水素を含有するシリコンカーバイドからなる
第３の膜を形成する工程と、前記第３の膜の上に、基板
表面の法線に平行な視線で見たとき、前記導電性部材と
部分的に重なる位置に第１の開口を有する第１のレジス
ト膜を形成する工程と、フロロカーボンガスに、ＳＦ6
及びＮＦ3の少なくとも一方のガスを加えた混合ガスを
用い、前記レジスト膜をマスクとして、前記第３の膜を
エッチングし、前記第２の膜の表面の一部を露出させる
工程と、前記第１のレジスト膜を除去する工程と、エッ
チングされた前記第３の膜、及び露出した前記第２の膜
の表面上に、前記第１の開口に内包され、前記配線と部
分的に重なる位置に第２の開口が形成された第２のレジ
スト膜を形成する工程と、前記第２のレジスト膜をマス
クとして、前記第２の膜を、少なくとも深さ方向の途中
までエッチングする工程と、前記第２のレジスト膜を除
去する工程と、部分的にエッチングされた前記第３の膜
をマスクとして、前記第２の膜をエッチングし、前記第
２の開口が形成されていた領域においては、前記第１の
膜まで達するビアホールを形成し、前記第１の開口内
で、かつ前記第２の開口外の領域においては、前記第２
の膜の深さ方向の途中まで達する配線溝を形成する工程
と、フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくと
も一方のガスを加えた混合ガスを用い、前記ビアホール
の底面に露出した第１の膜をドライエッチングして、前
記配線を露出させる工程と、前記ビアホール及び前記配
線溝内を、導電性部材で埋め込む工程とを有する半導体
装置の製造方法が提供される。
【００１２】エッチングガスとして、フロロカーボンガ
スに、ＳＦ6またはＮＦ3を加えた混合ガスを用いると、
水素を含むシリコンカーバイドからなる膜を、選択的に
エッチングすることができる。
【００１３】本発明の他の観点によると、半導体基板の
表面上に、原料ガスとしてテトラメチルシランと二酸化
炭素とを用い、二酸化炭素の流量に対するテトラメチル
シランの流量の比を０．２〜０．６として、化学気相成
長によりシリコンカーバイドからなる第１の膜を形成す
る工程と、前記第１の膜の上に、シリコンカーバイドと
はエッチング耐性の異なる絶縁材料からなる第２の膜を
形成する工程と、前記第２の膜の上に、開口を有するレ
ジスト膜を形成する工程と、前記第２の膜のエッチング
速度が、前記第１の膜のエッチング速度よりも速くなる
条件で、前記レジスト膜をマスクとして、前記第２の膜
をエッチングし、前記第１の膜の一部を露出させる工程
とを有する半導体装置の製造方法が提供される。
【００１４】上記条件で堆積したシリコンカーバイド膜
は、ＳｉＯ系のエッチング条件下でのエッチング速度が
遅いため、エッチングストッパとして用いることができ
る。
【００１５】
【発明の実施の形態】図１を参照して、本発明の第１の
実施例による半導体装置の製造方法に付いて説明する。
【００１６】図１（Ａ）に示すように、半導体基板上に
配置された層間絶縁膜１の表層部に形成された溝内に、
銅配線２が埋め込まれている。銅配線２は、ダマシン法
により形成される。層間絶縁膜１及び銅配線２の上に、
ＳｉＣからなる厚さ５０ｎｍのエッチングストッパ膜３
を形成する。エッチングストッパ膜３は、原料ガスとし
てテトラメチルシラン（Ｓｉ（ＣＨ3）4）とアンモニア
（ＮＨ3）と窒素（Ｎ2）との混合ガスを用いたＣＶＤに
より形成することができる。この方法で形成されたＳｉ
Ｃ膜には、Ｓｉ−Ｈ結合やＣ−Ｈ結合が含まれる。
【００１７】エッチングストッパ膜３の上に、ダウケミ
カル社製のＳｉＬＫからなる厚さ５００ｎｍの層間絶縁
膜４を形成する。層間絶縁膜４の上に、ＳｉＣからなる
厚さ１００ｎｍのハードマスク５を形成する。ハードマ
スク５は、エッチングストッパ膜３の形成と同様の方法
で形成される。ハードマスク５の上に、レジスト膜６を
塗布し、基板表面の法線に平行な視線で見たとき、配線
２と部分的に重なる位置に開口６Ａを形成する。
【００１８】図１（Ｂ）に示すように、レジスト膜６を
マスクとして、ハードマスク５をドライエッチングし、
ハードマスク５に開口５Ａを形成する。
【００１９】図２に、ハードマスク５のエッチングに用
いられる反応性イオンエッチング（ＲＩＥ）装置の概略
図を示す。チャンバ１００内に、下部電極１０１及び上
部電極１０２が、相互にほぼ平行に配置されている。ガ
ス導入口１０９からチャンバ１００内にエッチングガス
が導入され、未反応のエッチングガスや反応生成物が、
排気口１０３を通して排出される。ソース電源１０６
が、インピーダンスマッチング回路１０７を通して上部
電極１０２に、周波数２７ＭＨｚの高周波電圧を印加す
る。バイアス電源１０４が、インピーダンスマッチング
回路１０５を通して下部電極１０１に、周波数８００ｋ
Ｈｚの高周波電圧を印加する。下部電極１０１の上に、
処理すべき基板１１０が保持される。
【００２０】次に、ハードマスク５のエッチング条件に
ついて説明する。使用したエッチングガスは、ＣＨ
Ｆ3、ＮＦ3、Ａｒ、及びＯ2の混合ガスであり、それら
のガス流量は、それぞれ２０ｓｃｃｍ、１０ｓｃｃｍ、
２００ｓｃｃｍ、及び５ｓｃｃｍである。チャンバ１０
０内の圧力は６．６５Ｐａ（５０ｍＴｏｒｒ）、上部電
極１０２に供給されるソースパワーは２０００Ｗ、下部
電極１０１に供給されるバイアスパワーは１４００Ｗ、
下部電極１０１の温度は２０℃である。
【００２１】この条件で、ハードマスク５を貫通する開
口５Ａを形成することができた。開口５Ａを形成した
後、レジスト膜６を除去する。ハードマスク５をマスク
として、層間絶縁膜４をエッチングし、さらにエッチン
グストッパ膜３をエッチングして、ビアホールを形成す
る。
【００２２】図１（Ｃ）に、比較のために、ＮＦ3を含
まないエッチングガスを用いてハードマスク５のエッチ
ングを行ったときの断面図を概略的に示す。使用したエ
ッチングガスは、ＣＦ4、ＣＨＦ3、Ａｒ、及びＯ2であ
り、これらのガス流量は、それぞれ２０ｓｃｃｍ、３０
ｓｃｃｍ、２００ｓｃｃｍ、及び８ｓｃｃｍである。チ
ャンバ１００内の圧力は５．３Ｐａ（４０ｍＴｏｒ
ｒ）、上部電極１０２に供給されるソースパワーは２５
００Ｗ、下部電極１０１に供給されるバイアスパワーは
１５００Ｗ、下部電極１０１の温度は２０℃である。
【００２３】この条件では、レジスト膜のエッチング速
度に対するＳｉＣ膜のエッチング速度の比（エッチング
選択比）が小さい。このため、開口がハードマスク５を
貫通する前にレジスト膜６がエッチングされてしまい、
ハードマスク５に開口を形成することができなかった。
【００２４】一般に、ＣＦ4は、エッチングを進め、Ｃ
ＨＦ3は、レジスト膜に対するエッチングすべき膜のエ
ッチング選択比を高める働きをする。ＳｉＮ膜をエッチ
ングする場合には、このエッチングガスで十分なエッチ
ング選択比を確保することができるが、水素を含有する
ＳｉＣ膜をエッチングする場合には、十分なエッチング
選択比が得られないことが分かる。
【００２５】上述のように、エッチングガスにＮＦ3を
添加することにより、十分なエッチング選択比を確保
し、水素を含有するＳｉＣ膜をエッチングすることが可
能になる。エッチングガス中に添加されたＡｒは、イオ
ンアシストを行うためのものである。Ｏ2は、エッチン
グの抜け性を高める働きをする。
【００２６】次に、図３及び図４を参照して、本発明の
第２の実施例による半導体装置の製造方法について説明
する。
【００２７】図３（Ａ）に示すように、半導体基板上に
配置された層間絶縁膜１１の表層部に形成された溝内
に、銅配線１２が埋め込まれている。銅配線１２は、ダ
マシン法により形成される。層間絶縁膜１１及び銅配線
１２の上に、ＳｉＣからなる厚さ５０ｎｍのエッチング
ストッパ膜１３を形成する。エッチングストッパ膜１３
は、図１に示した第１の実施例のエッチングストッパ膜
３の形成と同様の方法で形成される。
【００２８】エッチングストッパ膜１３の上に、プラズ
マ励起型化学気相成長により、ＳｉＯ2からなる厚さ１
０００ｎｍの層間絶縁膜１４を形成する。層間絶縁膜１
４の上に、プラズマ励起型化学気相成長により、ＳｉＮ
からなる厚さ５０ｎｍの反射防止膜１５を形成する。反
射防止膜１５の上に、レジスト膜１６を塗布し、基板表
面の法線に平行な視線で見たとき、配線１２と部分的に
重なる位置に開口１６Ａを形成する。
【００２９】図３（Ｂ）に示すように、レジスト膜１６
をマスクとし、反射防止膜１５を、例えばＣＨＦ3とＯ2
との混合ガスを用いてドライエッチングする。さらに、
層間絶縁膜１４を、図２に示したＲＩＥ装置を用いてエ
ッチングする。使用するエッチングガスは、例えばＣ4
Ｆ8、Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2の混合ガスである。
このエッチング条件の下で、層間絶縁膜１４のエッチン
グ速度に対するエッチングストッパ膜１３のエッチング
速度の比（エッチング選択比）が高いため、エッチング
ストッパ膜１３が露出した時点でエッチングをほぼ停止
させることができる。底面にエッチングストッパ膜１３
の一部が露出したビアホール１４Ａが形成される。
【００３０】図３（Ｃ）に示すように、レジスト膜１６
をアッシングして除去する。このとき、配線１２の表面
がエッチングストッパ膜１３で覆われているため、配線
１２の表面の酸化を防止することができる。
【００３１】図４（Ｄ）に示すように、ビアホール１４
Ａの底面に露出しているエッチングストッパ膜１３を、
図２に示したＲＩＥ装置を用いてドライエッチングす
る。使用したエッチングガスは、ＣＨＦ3、ＮＦ3、Ａ
ｒ、及びＯ2の混合ガスであり、それらのガス流量は、
それぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、２００ｓｃｃ
ｍ、及び８ｓｃｃｍである。チャンバ１００内の圧力は
６．６５Ｐａ（５０ｍＴｏｒｒ）、上部電極１０２に供
給されるソースパワーは２０００Ｗ、下部電極１０１に
供給されるバイアスパワーは１５００Ｗ、下部電極１０
１の温度は２０℃である。
【００３２】ビアホール１４Ａの底面に、配線１２の一
部が露出する。この条件でエッチングを行うと、層間絶
縁膜１４の表面上に形成されていたＳｉＮからなる反射
防止膜１５もエッチングされ、層間絶縁膜１４の上面が
露出する。
【００３３】第２の実施例では、第１の実施例の場合と
同様に、ＣＨＦ3にＮＦ3を加えた混合ガスを用いてエッ
チングを行っているため、ビアホール１４Ａの底面に露
出しているエッチングストッパ膜１３をほぼ確実に除去
することができる。
【００３４】図４（Ｅ）に、比較のために、ＮＦ3を含
まないガスでエッチングを行ったときの概略断面図を示
す。使用したエッチングガスは、ＣＨＦ3、Ａｒ、及び
Ｏ2であり、これらのガス流量は、それぞれ３０ｓｃｃ
ｍ、２００ｓｃｃｍ、及び８ｓｃｃｍである。チャンバ
１００内の圧力は６．６５Ｐａ（５０ｍＴｏｒｒ）、上
部電極１０２に供給されるソースパワーは２０００Ｗ、
下部電極１０１に供給されるバイアスパワーは１５００
Ｗ、下部電極１０１の温度は２０℃である。
【００３５】このエッチング条件では、層間絶縁膜１４
に対するエッチングストッパ膜１３のエッチング選択比
が十分ではないため、ビアホール１４Ａの底面に露出し
ているエッチングストッパ膜１３を確実に除去すること
が困難であり、エッチング中にビアホール１４Ａの縁が
エッチングされてしまう。
【００３６】第２の実施例のように、フロロカーボンガ
スにＮＦ3を加えたガスを用いることにより、水素を含
むＳｉＣで形成され、ビアホール１４Ａの底面に露出し
ているエッチングストッパ膜１３をほぼ確実に除去し、
その下の配線を露出させることができる。
【００３７】次に、図５及び図６を参照して、本発明の
第３の実施例による半導体装置の製造方法について説明
する。第１及び第２の実施例では、銅配線上の層間絶縁
膜にビアホールを形成する場合を示したが、第３の実施
例では、ボンディングパッドを配置するための開口を形
成する。
【００３８】図５（Ａ）に示すように、半導体基板上に
形成された層間絶縁膜２１の表層部の溝に、銅配線２２
が埋め込まれている。銅配線２２及び層間絶縁膜２１の
上に、ＳｉＣからなる厚さ５０ｎｍのエッチングストッ
パ膜２３、ＳｉＯ2からなる厚さ４００ｎｍの保護膜２
４、及びＳｉＣからなる厚さ３００ｎｍのカバー膜２５
を順番に形成する。エッチングストッパ膜２３及びカバ
ー膜２５の形成は、図１（Ａ）に示した第１の実施例の
エッチングストッパ膜３の形成と同様のプラズマ励起型
化学気相成長により行う。保護膜２４の形成は、図３
（Ａ）に示した第２の実施例による層間絶縁膜１４の形
成と同様のプラズマ励起型化学気相成長により行う。
【００３９】カバー膜２５の上にレジスト膜２６を塗布
し、開口２６Ａを形成する。基板表面の法線に平行な視
線で見たとき、開口２６Ａが、配線２２に内包される。
【００４０】図５（Ｂ）に示すように、レジスト膜２６
をマスクとして、カバー膜２５をエッチングし、凹部２
７を形成する。このエッチングは、第２の実施例の図４
（Ｄ）の工程で説明したエッチングストッパ膜１３のエ
ッチングと同一の条件で行う。凹部２７は、保護膜２４
の深さ方向の途中まで達する。
【００４１】図５（Ｃ）に示すように、保護膜２４をさ
らにエッチングし、凹部２７の底面にエッチングストッ
パ膜２３を露出させる。保護膜２４のエッチングは、第
２の実施例の図３（Ｂ）に示した層間絶縁膜１４のエッ
チングと同一の条件で行う。
【００４２】図６（Ｄ）に示すように、カバー膜２５の
上に残っているレジスト膜２６を、アッシングにより除
去する。
【００４３】図６（Ｅ）に示すように、凹部２７の底面
に露出しているエッチングストッパ膜２３をエッチング
する。このエッチングは、第２の実施例の図４（Ｄ）の
工程で説明したエッチングストッパ膜１３のエッチング
と同一の条件で行う。凹部２７の底面に銅配線２２が露
出する。カバー膜２５の表面及び凹部２７の内面を覆う
ようにＡｌ膜を成膜してパターニングすることにより、
ボンディングパッド２８を形成する。
【００４４】第３の実施例においても、図５（Ｂ）に示
したカバー膜２５のエッチング工程において、ＣＨＦ3
にＮＦ3を加えた混合ガスを用いてエッチングを行って
いるため、水素を含むＳｉＣからなるカバー膜２５を貫
通する凹部２７を、再現性よく形成することができる。
ＮＦ3を添加していないフロロカーボンガスを用いたエ
ッチングでは、レジスト膜２６に対するカバー膜２５の
十分大きなエッチング選択比を確保することができな
い。このため、図６（Ｆ）に示したように、レジスト膜
２６の膜減りが大きくなり、カバー膜２５を貫通させる
ことが困難になる。
【００４５】上記第１〜第３の実施例では、ＣＨＦ
3に、ＮＦ3を添加したエッチングガスを用いたが、ＣＨ
Ｆ3以外の、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、ｘ≧
１、ｙ≧０、ｚ≧１を満たす整数）で表されるフロロカ
ーボンガスを用いてもよい。また、ＮＦ3の代わりに、
ＮＦ3と同様の性質を有するＳＦ6を用いてもよい。
【００４６】次に、図７〜図９を参照して、本発明の第
４の実施例による半導体装置の製造方法について説明す
る。
【００４７】図７（Ａ）に示すように、半導体基板上に
層間絶縁膜３０が形成されている。層間絶縁膜３０の上
に、ＦＳＧからなる厚さ５００ｎｍの配線層絶縁膜３１
を形成する。配線層絶縁膜３１は、例えば原料ガスとし
てＳｉＨ4、ＳｉＦ4、Ｎ2Ｏ、及びＮ2を用いたプラズマ
励起型化学気相成長により形成することができる。配線
層絶縁膜３１に、配線溝３１Ａを形成する。配線層絶縁
膜３１のエッチングは、Ｃ4Ｆ8、Ｃ5Ｆ8、Ａｒ、ＣＯ、
及びＯ2の混合ガスを用いたＲＩＥにより行うことがで
きる。層間絶縁膜３０と配線層絶縁膜３１との界面に、
ＳｉＮ等のエッチングストッパ膜を挿入しておき、配線
溝３１Ａの深さを制御してもよい。
【００４８】図７（Ｂ）に示すように、配線層絶縁膜３
１の表面及び配線溝３１Ａの内面を覆うように、ＴａＮ
からなる厚さ２５ｎｍのバリアメタル層３２を、スパッ
タリングにより形成する。バリアメタル層３２の表面上
に、シード層となる厚さ２００ｎｍの銅層を、スパッタ
リングにより成膜する。シード層の上に、電解めっきに
より、厚さ１３００ｎｍの銅膜３３Ｌを形成する。銅膜
３３Ｌは、配線溝３１Ａを完全に埋め込む。
【００４９】図７（Ｃ）に示すように、化学機械研磨
（ＣＭＰ）を行い、配線溝３１Ａの内部以外の不要なバ
リアメタル層３２及び銅膜３３Ｌを除去する。配線溝３
１Ａ内にのみ銅配線３３が残る。このＣＭＰは、銅配線
３３の上面が配線層絶縁膜３１の上面よりも低くなるよ
うに、ディッシングが生ずる条件で行う。
【００５０】図８（Ｄ）に示すように、銅配線３３の表
面及び配線層絶縁膜３１の表面を覆うように、ＴａＮか
らなるバリアメタル層３４を、スパッタリングにより形
成する。バリアメタル層３４の厚さは、銅配線３３のデ
ィッシングにより形成された窪みを埋め込む程度とす
る。
【００５１】図８（Ｅ）に示すように、２回目のＣＭＰ
を行い、配線溝３１Ａの内部以外の部分のバリアメタル
層３４を除去する。配線溝３１Ａ内に、側面、上面及び
底面がバリアメタル層３３及び３４で覆われた銅配線３
３が形成される。
【００５２】なお、２回目のＣＭＰを行う代わりに、エ
ッチバックを行ってもよい。また、１回目のＣＭＰで、
図７（Ｂ）に示した銅膜３３Ｌのみを除去し、配線層絶
縁膜３１の上にバリアメタル層３２を残し、第２回目の
ＣＭＰで、バリアメタル層３２を図８（Ｄ）に示したバ
リアメタル層３４と一緒に除去してもよい。
【００５３】図８（Ｆ）に示すように、配線層絶縁膜３
１及び銅配線３３の上に、ＳｉＣからなる厚さ５０ｎｍ
のエッチングストッパ膜４１、ＦＳＧからなる層間絶縁
膜４２、ＳｉＮからなる厚さ５０ｎｍの反射防止膜４３
を順番に形成する。エッチングストッパ膜４１の形成
は、第１の実施例の図１（Ａ）に示したエッチングスト
ッパ膜３の形成と同様の方法で行う。層間絶縁膜４２の
形成は、その下の配線層絶縁膜３１の形成と同様の方法
で行う。反射防止膜４３の形成は、第２の実施例の図３
（Ａ）に示した反射防止膜の形成と同様の方法で行う。
【００５４】図９（Ｇ）に示すように、反射防止膜４３
の上にレジスト膜４４を形成する。レジスト膜４４に、
ビアホールに対応する開口４４Ａを形成する。基板表面
の法線に平行な視線で見たとき、開口４４Ａは、銅配線
３３と部分的に重なる位置に配置される。レジスト膜４
４をマスクとして、反射防止膜４３及び層間絶縁膜４２
を、厚さ方向の途中までエッチングし、ビアホール４５
を形成する。その後、レジスト膜４４を除去する。
【００５５】次に、反射防止膜４３の表面上に、レジス
ト膜４７を形成する。レジスト膜４７に、配線溝に対応
する開口４７Ａを形成する。開口４７Ａは、ビアホール
４５と部分的に重なる位置に配置される。レジスト膜４
７をマスクとして、反射防止膜４３及び層間絶縁膜４２
をエッチングする。開口４７Ａに対応する配線溝４６が
形成されるとともに、ビアホール４５が深くなり、その
底面にエッチングストッパ膜４１の一部が露出する。
【００５６】図９（Ｈ）に示すように、ビアホール４５
の底面に露出したエッチングストッパ膜４１をドライエ
ッチングし、その下のバリアメタル層３４を露出させ
る。エッチングストッパ膜４１のエッチング条件につい
て説明する。使用したエッチングガスは、ＣＨＦ3、Ｓ
Ｆ6、Ａｒ、及びＯ2の混合ガスであり、それらのガス流
量は、それぞれ３０ｓｃｃｍ、１０ｓｃｃｍ、２００ｓ
ｃｃｍ、及び８ｓｃｃｍである。チャンバ１００内の圧
力は６．６５Ｐａ（５０ｍＴｏｒｒ）、上部電極１０２
に供給されるソースパワーは２０００Ｗ、下部電極１０
１に供給されるバイアスパワーは１５００Ｗ、下部電極
１０１の温度は２０℃である。
【００５７】第４の実施例においては、ＣＨＦ3にＳＦ6
を加えた混合ガスを用いてエッチングしているため、ビ
アホール４５の底のエッチングストッパ膜４１をほぼ確
実に除去することができる。エッチング後の表面に銅が
露出する場合には、銅の腐食を防止するために、フロロ
カーボンガスに添加するガスとしてＳＦ6よりもＮＦ3を
使用することが好ましい。第４の実施例の場合には、銅
配線３３の上面がＴａＮからなるバリアメタル層３４で
覆われているため、ＳＦ6を用いることが可能である。
なお、バリアメタル層の材料として、ＴａＮの代わり
に、Ｔａ、Ｔｉ、ＴｉＮを用いてもよい。
【００５８】上記第１〜第４の実施例では、フロロカー
ボンガスにＳＦ6またはＮＦ3を加えた混合ガスを用い
て、水素を含むＳｉＣ膜をエッチングする技術を示した
が、フロロカーボンガスにＳＦ6とＮＦ3との両方を加え
てもよい。ＳＦ6またはＮＦ3を加える効果を得るために
は、フロロカーボンガスの流量に対するＳＦ6またはＮ
Ｆ3の流量の比を０．１以上０．５以下とすることが好
ましい。
【００５９】また、フロロカーボンガスとしてＣＨＦ3
を用いたが、その他に一般式ＣxＨyＦ z（ｘ、ｙ、ｚ
は、ｘ≧１、ｙ≧０、ｚ≧１を満足する整数）で表され
るガスを用いてもよい。このようなガスの例として、Ｃ
Ｆ4、ＣＨ2Ｆ2、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6等が挙げられ
る。
【００６０】特に、水素を２０原子％以上含むＳｉＣ膜
をエッチングする場合に、エッチングガスにＮＦ3やＳ
Ｆ6を添加する効果が高い。また、ＳｉＣ膜をハードマ
スクやエッチングストッパ膜として利用するためには、
水素の含有量を５０原子％以下とすることが好ましい。
【００６１】また、上記実施例では、層間絶縁膜の材料
として、ＳｉＬＫ（ダウケミカル社）、ＳｉＯ2、及び
ＦＳＧを用いたが、ＳｉＣとはエッチング耐性の異なる
その他の絶縁材料を用いてもよい。層間絶縁膜として、
例えば、フォスフォシリケートガラス（ＰＳＧ）からな
る膜、ボロフォスフォシリケートガラス（ＢＰＳＧ）か
らなる膜、水素シルセスキオキサン（ＨＳＱ）からなる
膜、テトラエチルオルソシリケート（ＴＥＯＳ）を用い
て堆積した膜、スピンオングラス（ＳＯＧ）により形成
した膜、カーボン含有シリコン酸化（ＳｉＯＣ）膜、シ
リコンを含む発泡性多孔質膜、及び有機材料からなる絶
縁膜を用いてもよい。有機絶縁膜の材料として、ダウケ
ミカル社のＳｉＬＫ以外に、アライドシグナル社のＦＬ
ＡＲＥ等が挙げられる。
【００６２】上記実施例では、平行平板型のＲＩＥ装置
を用いて、ドライエッチングを行ったが、その他のエッ
チング装置、例えば電子サイクロトロン共鳴プラズマ
（ＥＣＲプラズマ）エッチング装置、誘導結合プラズマ
（ＩＣＰ）エッチング装置、ヘリコンプラズマエッチン
グ装置等を用いてもよい。
【００６３】また、上記実施例では、ＳｉＣ膜をプラズ
マ励起型化学気相成長で形成するときの原料ガスとし
て、Ｓｉ（ＣＨ3）4とＮＨ3とＮ2との混合ガスを用いた
が、他の原料ガスを用いることも可能である。例えば、
Ｓｉ（ＣＨ3）3ＨとＮＨ3とＨｅとの混合ガスを用いて
もよい。この原料ガスを用いて成膜したＳｉＣ膜は、ア
プライドマテリアル社の商品ＢＬＯｋとして知られてい
る。
【００６４】次に、図１０〜図１３を参照して、本発明
の第５の実施例による半導体装置の製造方法について説
明する。上記第１〜第４の実施例では、水素を含むＳｉ
Ｃ膜のエッチング方法に特徴を有する半導体装置の製造
方法について説明したが、第５の実施例は、ＳｉＣ膜の
成膜方法に特徴を有する。
【００６５】第２の実施例の図３（Ｂ）に示したＳｉＣ
からなるエッチングストッパ膜１３は、その上の層間絶
縁膜１４にビアホール１４Ａを形成する際のエッチング
を停止させる機能を有する。このため、層間絶縁膜１４
のエッチング条件下で、エッチングストッパ層１３のエ
ッチング速度が層間絶縁膜１４のエッチング速度に比べ
て十分遅いことが必要である。
【００６６】従来のエッチングストッパ膜として使用さ
れていたＳｉＮ膜に対するＳｉＯ2膜のエッチング選択
比は約９．５であった。これに対し、ＳｉＣ膜に対する
ＳｉＯ2膜のエッチング選択比が約７まで低下してしま
うことがわかった。特に、ビアホール底のエッチングス
トッパ膜を除去する場合のエッチング選択比の低下が大
きい。ビアホール底のＳｉＮ膜に対するＦＳＧ膜のエッ
チング選択比が約２８であるのに対し、ビアホール底の
ＳｉＣ膜に対するＦＳＧ膜のエッチング選択比は約１７
であった。このように、ビアホール底でエッチングを停
止させる場合のエッチング選択比の低下量が大きいの
は、ビアホール底では、エッチングがスパッタリングよ
りも化学的な反応に支配されるためと考えられる。
【００６７】図１０に、ＳｉＯ2やＦＳＧのエッチング
条件下でのエッチング速度が比較的速かったＳｉＣ膜
の、フーリエ変換赤外分光（ＦＴ−ＩＲ）の結果を示
す。横軸は、波数を単位ｃｍ-1で表し、縦軸は吸収率
（Ａｂｓｏｒｂａｎｃｅ）を表す。Ｓｉ−Ｃ結合に起因
するピークのみならず、Ｓｉ−ＯＣＨ結合に起因する大
きなピークが現れていることが分かる。Ｓｉ−ＯＣＨ結
合に起因するピーク強度が、Ｓｉ−Ｃ結合に起因するピ
ーク強度よりも大きい。ＳｉＣ膜がＳｉ−ＯＣＨ結合を
多く含むため、ＳｉＯ系のエッチング条件下において、
このＳｉＣ膜のエッチング速度が速くなってしまったと
考えられる。
【００６８】図１１に、成膜条件を変えて形成した５種
類のＳｉＣ膜のＦＴ−ＩＲの結果を示す。ＳｉＣ膜は、
原料ガスとしてテトラメチルシランとＣＯ2とを用い
た。図１１中の曲線に付された数字は、ＣＯ2の流量に
対するテトラメチルシランの流量の比を示す。
【００６９】流量比が大きくなる（テトラメチルシラン
の流量が相対的に多くなる）と、Ｓｉ−Ｃ結合のピーク
強度が大きくなることがわかる。流量比を小さくする
と、Ｓｉ−ＯＣＨ結合のピーク強度が大きくなり、Ｓｉ
Ｃ膜に、より多くの酸素及び水素が取り込まれることが
分かる。
【００７０】図１２に、成膜時のテトラメチルシランと
ＣＯ2との流量比と、ＳｉＣ膜のエッチング速度との関
係を示す。横軸は、ＣＯ2の流量に対するテトラメチル
シランの流量の比を表し、縦軸はエッチング速度を単位
「ｎｍ／分」で表す。なお、エッチング条件は、下記の
とおりである。
【００７１】Ｃ4Ｆ8の流量が８ｓｃｃｍ、Ｃ5Ｆ8の流量
が３ｓｃｃｍ、Ａｒの流量が３２０ｓｃｃｍ、ＣＯの流
量が１９０ｓｃｃｍ、及びＯ2の流量が８ｓｃｃｍであ
る。圧力は約４Ｐａ（３０ｍＴｏｒｒ）、ソースパワー
は１７５０Ｗ、バイアスパワーは１４００Ｗ、下部電極
温度は２０℃である。
【００７２】流量比が０．２以上であれば、エッチング
速度はほとんど流量比の影響を受けず、３０ｎｍ／分を
中心として分布する。流量比が０．２未満の領域で、エ
ッチング速度が大きくなっていることが分かる。このた
め、ＳｉＣ膜をエッチングストッパ膜として利用する場
合には、成膜時の流量比を０．２以上とすることが好ま
しい。
【００７３】図１３に、成膜時のテトラメチルシランと
ＣＯ2との流量比と、ストレスシフトとの関係を示す。
横軸は、ＣＯ2の流量に対するテトラメチルシランの流
量の比を表し、縦軸はストレスシフトを単位「ＭＰａ／
ｃｍ2」で表す。ストレスシフトは、成膜後１０〜１２
日経過時の基板の反りから求めた。流量比を大きくする
と、ストレスシフトが負の向きに大きくなることが分か
る。特に、流量比が０．６を超えた領域に、ストレスシ
フトの絶対値の大きい試料が散見される。ストレスシフ
トが大きいということは、ＳｉＣ膜の膜質が不安定であ
ることを表している。このため、流量比を０．６以下と
することが好ましい。
【００７４】上記考察からわかるように、ＳｉＯ2膜の
エッチング条件下でのエッチング速度が遅く、かつ膜質
の安定したＳｉＣ膜を得るためには、ＣＯ2の流量に対
するテトラメチルシランの流量の比を０．２〜０．６と
することが好ましく、０．３〜０．５とすることがより
好ましい。
【００７５】次に、図１４〜図１９を参照して、上記第
１〜第５の実施例による半導体装置の製造方法を適用し
て、ダマシン法により半導体装置を製造する方法につい
て説明する。
【００７６】図１４（Ａ）に示すように、シリコンから
なる基板５１の表面上に、素子分離絶縁領域５２が形成
されている。素子分離絶縁領域５２は、シリコン局所酸
化（ＬＯＣＯＳ）や、シャロートレンチアイソレーショ
ン（ＳＴＩ）により形成される。素子分離絶縁領域５２
で囲まれた活性領域上に、ゲート電極５３Ｇ、ソース領
域５３Ｓ、及びドレイン領域５３Ｄを含むＭＯＳＦＥＴ
５３が形成されている。ゲート電極５３Ｇの上面上に、
ＳｉＯ2からなる上部絶縁膜５３Ｉが形成されている。
ゲート電極５３Ｇ及び上部絶縁膜５３Ｉの側面上のサイ
ドウォールスペーサ５３Ｗが形成されている。ＭＯＳＦ
ＥＴ５３は、周知の成膜、フォトリソグラフィ、エッチ
ング、イオン注入等の工程を繰り返し実行することによ
り形成される。
【００７７】基板５１の表面上に、ＭＯＳＦＥＴ５３を
覆うように、ＳｉＣからなるエッチングストッパ膜５７
を形成する。エッチングストッパ膜５７は、上記第５の
実施例による好ましい成膜条件で形成される。エッチン
グストッパ膜５７の上に、フォスフォシリケートガラス
（ＰＳＧ）からなる厚さ３０ｎｍの層間絶縁膜６０を、
化学気相成長（ＣＶＤ）により形成する。
【００７８】図１４（Ｂ）に示す状態までの工程を説明
する。層間絶縁膜６０の表面上にレジスト膜６１を形成
する。ソース領域５３Ｓ及びドレイン領域５３Ｄに対応
する位置に、レジスト膜６１を貫通する開口を形成す
る。レジスト膜６１をマスクとして層間絶縁膜６０をエ
ッチングし、ソース領域５３Ｓ及びドレイン領域５３Ｄ
に対応する位置に、コンタクトホール６２Ｓ及び６２Ｄ
を形成する。このエッチングは、エッチングストッパ膜
５７で停止する。レジスト膜６１を除去する。
【００７９】図１４（Ｂ）では、基板表面の法線に平行
な視線で見たとき、コンタクトホール６２Ｄの一部がゲ
ート電極５３Ｇの一部に重なる場合を示している。
【００８０】図１４（Ｃ）に示すように、コンタクトホ
ール６２Ｓ及び６２Ｄの底面に露出しているエッチング
ストッパ膜５７を除去する。このエッチングは、上記第
２の実施例による方法で説明した好ましいエッチング条
件で行われる。ソース領域５３Ｓ及びドレイン領域５３
Ｄの一部が露出する。ゲート電極５３Ｇの上には、上部
絶縁膜５３Ｉが配置されているため、ゲート電極５３Ｇ
は露出しない。
【００８１】図１５（Ｄ）に示すように、コンタクトホ
ール６２Ｓ及び６２Ｄの内面、及びエッチングストッパ
膜６１の上面を覆う厚さ３０ｎｍのバリアメタル層を形
成する。バリアメタル層６３は、例えばＴｉ、ＴｉＮま
たはＴａＮで形成される。バリアメタル層の表面上に、
コンタクトホール６２Ｓ及び６２Ｄ内を埋め尽くすのに
十分な厚さのタングステン（Ｗ）層を形成する。バリア
メタル層及びＷ層の形成は、例えばＣＶＤにより行われ
る。
【００８２】層間絶縁膜６０が露出するまでＣＭＰを行
い、余分のバリアメタル層及びＷ層を除去する。コンタ
クトホール６２Ｓ及び６２Ｄ内に、バリアメタル層６３
及びＷからなる導電プラグ６４が残る。
【００８３】図１５（Ｅ）に示すように、層間絶縁膜６
０の上に、ＳｉＣからなる厚さ５０ｎｍのエッチングス
トッパ膜６９を形成する。その上に、厚さ２５０ｎｍの
第１層目配線層絶縁膜７０を形成する。第１層目配線層
絶縁膜７０は、例えばＦＳＧで形成される。
【００８４】第１層目配線層絶縁膜７０の上に、ＳｉＯ
2からなる厚さ１５０ｎｍのキャップ膜７１を、プラズ
マ励起型化学気相成長により形成する。キャップ膜７１
の上に、レジストパターン７４を形成する。レジストパ
ターン７４には、第１層目配線層絶縁膜７０内に形成さ
れる配線に対応した開口７６が設けられている。開口７
６は、通常のフォトリソグラフィにより形成される。
【００８５】図１６（Ｆ）に示すように、レジストパタ
ーン７４をマスクとして、キャップ膜７１及び第１層目
配線層絶縁膜７０をエッチングする。キャップ膜７１及
び第１層目配線層絶縁膜７０のエッチングは、エッチン
グガスとしてＣ4Ｆ8、Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2の
混合ガスを用いたＲＩＥにより行われる。このエッチン
グは、エッチングストッパ膜６９で停止する。第１層目
配線層絶縁膜７０内に、レジストパターン７４の開口７
６に対応した配線溝７５が形成される。配線溝７５を形
成した後、レジストパターン７４を除去する。その後、
配線溝７５の底面に露出したエッチングストッパ膜６９
を除去する。
【００８６】図１６（Ｇ）に示すように、導電プラグ６
４の上面が、対応する配線溝７５の底面に露出する。配
線溝７５の内面及びキャップ膜７１の上面を覆う厚さ２
５ｎｍのバリアメタル層７２Ｌを形成する。バリアメタ
ル層７２Ｌは、ＴｉＮまたはＴａＮで形成され、ＣＶＤ
により成膜される。バリアメタル層７２Ｌの表面上に、
銅からなる導電層７３Ｌを形成する。導電層７３Ｌは、
バリアメタル層７２Ｌの表面をＣｕからなるシード層で
覆った後、Ｃｕを電解めっきすることにより形成され、
配線溝７５内を埋め尽くすのに十分な厚さを有する。
【００８７】図１７（Ｈ）に示すように、キャップ膜７
１が露出するまでＣＭＰを行う。配線溝７５内に、その
内面を覆うバリアメタル層７２と、配線溝７５内を埋め
尽くすＣｕ配線７３が残る。
【００８８】図１７（Ｉ）に示すように、キャップ膜７
１の上に、ＳｉＣからなる厚さ５０ｎｍの拡散バリア膜
８０、ＦＳＧからなる厚さ８００ｎｍの層間絶縁膜８
１、ＳｉＯ2からなる厚さ１００ｎｍのキャップ膜８
５、及びＳｉＣからなる厚さ５０ｎｍのハードマスク８
６を順番に成膜する。
【００８９】拡散バリア膜８０は、例えば上記第５の実
施例で説明した好ましい成膜条件で成膜する。ハードマ
スク８６の形成は、例えば第１の実施例の図１（Ａ）に
示したハードマスク５の形成と同様の条件で行う。
【００９０】図１８（Ｊ）に示すように、ハードマスク
８６をパターニングし、開口８７を形成する。開口８７
は、配線層絶縁膜８４内に形成する配線のパターンに対
応する。ハードマスク８６のパターニングは、第１の実
施例の図１（Ｂ）に示したハードマスク５のエッチング
と同様の条件で行われる。
【００９１】図１８（Ｋ）に示すように、開口８７の底
面に露出したキャップ膜８５及びハードマスク８６の上
に、レジストパターン９０を形成する。レジストパター
ン９０には、層間絶縁膜８１に形成されるビアホールに
対応した開口９１が形成されている。基板法線に平行な
視線で見たとき、開口９１はハードマスク８６に形成さ
れた開口８７に内包される。レジストパターン９０をマ
スクとして、キャップ膜８５から、層間絶縁膜８１の厚
さ方向の途中までエッチングし、ビアホール９２を形成
する。
【００９２】ビアホール９２を形成した後、レジストパ
ターン９０をアッシングする。
【００９３】図１９（Ｌ）に示すように、ハードマスク
８６をマスクとして、層間絶縁膜８１を、その上面から
深さ方向の途中までエッチングする。このとき、ビアホ
ール９２の底面がさらにエッチングされ、ビアホール９
２が層間絶縁膜８１を貫通する。このエッチングは、エ
ッチングガスとしてＣ4Ｆ8、Ｃ5Ｆ8、Ａｒ、ＣＯ、及び
Ｏ2の混合ガスを用いたＲＩＥにより行うことができ
る。
【００９４】図１９（Ｍ）に示すように、ハードマスク
５６、及びビアホール９２の底面に露出している拡散バ
リア膜８０をエッチングする。このエッチングは、第２
の実施例の図４（Ｄ）で説明したエッチングストッパ膜
１３のエッチングと同様の条件で行う。
【００９５】図２０に示すように、ビアホール９２及び
配線溝９３の内面を、ＴａＮからなるバリアメタル層１
５０で覆い、内部をＣｕ配線１５１で埋め込む。バリア
メタル層１５０及びＣｕ配線１５１の形成は、第１層目
配線層のバリアメタル層７２及びＣｕ配線７３の形成方
法と同様の方法で行われる。
【００９６】上述のように、ＳｉＣ膜をハードマスク
や、エッチングストッパ膜として使用することができ
る。従来のＳｉＮを用いる場合に比べて、配線間の寄生
容量を小さくすることができる。このため、半導体集積
回路装置の高速動作が可能になる。
【００９７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００９８】上述の実施例から、以下の付記に示された
発明が導出される。 （付記１） 半導体基板上に、シリコンカーバイドとは
エッチング耐性の異なる材料からなる第１の膜を形成す
る工程と、前記第１の膜の上に、水素を含有するシリコ
ンカーバイドからなる第２の膜を形成する工程と、前記
第２の膜の上に、開口を有するレジスト膜を形成する工
程と、フロロカーボンガスに、ＳＦ6及びＮＦ3の少なく
とも一方のガスを加えた混合ガスを用い、前記レジスト
膜をマスクとして、前記第２の膜をドライエッチングす
る工程と、前記第２の膜をマスクとして、前記第１の膜
をエッチングする工程とを有する半導体装置の製造方
法。 （付記２） 絶縁性の表面の一部に、導電性部材が露出
した基板を準備する工程と、前記基板の表面上に、水素
を含有するシリコンカーバイドからなる第１の膜を形成
する工程と、前記第１の膜の上に、絶縁材料からなる第
２の膜を形成する工程と、前記第２の膜の上に、開口を
有するレジスト膜を形成する工程と、前記レジスト膜を
マスクとして、前記第２の膜をエッチングして凹部を形
成し、該凹部の底面に前記第１の膜の一部を露出させる
工程と、前記レジスト膜をアッシングして除去する工程
と、フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくと
も一方のガスを加えた混合ガスを用い、前記凹部の底面
に露出した第１の膜をドライエッチングして、前記基板
の導電性領域を露出させる工程と、前記凹部内に、導電
性部材を埋め込む工程とを有する半導体装置の製造方
法。 （付記３） 前記基板の表面に露出していた導電性領域
が銅配線である付記２に記載の半導体装置の製造方法。 （付記４） 前記銅配線の上面が、Ｔａ、ＴａＮ、Ｔ
ｉ、ＴｉＮからなる群より選択された一つの材料からな
るバリアメタル層で覆われている付記３に記載の半導体
装置の製造方法。 （付記５） 前記第２の膜が、シリコン酸化膜、フォス
フォシリケートガラスからなる膜、ボロフォスフォシリ
ケートガラスからなる膜、フルオロシリケートガラスか
らなる膜、水素シルセスキオキサンからなる膜、テトラ
エチルオルソシリケートを用いて堆積した膜、スピンオ
ングラスにより形成した膜、カーボン含有シリコン酸化
膜、シリコンを含む発泡性多孔質膜、及び有機材料から
なる絶縁膜からなる群より選択された一つの膜である付
記２乃至４のいずれかに記載の半導体装置の製造方法。 （付記６） 前記第１の膜を形成する工程において、原
料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記２乃至５のいずれかに記載の
半導体装置の製造方法。 （付記７） 絶縁性の表面の一部に、導電性部材が露出
した基板を準備する工程と、前記基板の表面上に、水素
を含有するシリコンカーバイドからなる第１の膜を形成
する工程と、前記第１の膜の上に、シリコンカーバイド
とはエッチング耐性の異なる絶縁材料からなる第２の膜
を形成する工程と、前記第２の膜の上に、水素を含有す
るシリコンカーバイドからなる第３の膜を形成する工程
と、前記第３の膜の上に、基板表面の法線に平行な視線
で見たとき、前記導電性部材と部分的に重なる位置に開
口を有するレジスト膜を形成する工程と、フロロカーボ
ンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガスを加
えた混合ガスを用い、前記レジスト膜をマスクとして、
前記第３の膜をエッチングする工程と、前記第１の膜の
エッチング速度よりも前記第２の膜のエッチング速度の
方が速くなる条件で、前記レジスト膜をマスクとして前
記第２の膜をエッチングして凹部を形成し、該凹部の底
面に前記第１の膜の一部を露出させる工程と、前記レジ
スト膜をアッシングして除去する工程と、フロロカーボ
ンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガスを加
えた混合ガスを用い、前記凹部の底面に露出した第１の
膜をドライエッチングして、前記基板の導電性部材を露
出させる工程とを有する半導体装置の製造方法。 （付記８） 前記第１の膜を形成する工程において、原
料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記７に記載の半導体装置の製造
方法。 （付記９） 絶縁性の表面の一部に、配線が露出した基
板を準備する工程と、前記基板の表面上に、水素を含有
するシリコンカーバイドからなる第１の膜を形成する工
程と、前記第１の膜の上に、シリコンカーバイドとはエ
ッチング耐性の異なる絶縁材料からなる第２の膜を形成
する工程と、前記第２の膜の上に、水素を含有するシリ
コンカーバイドからなる第３の膜を形成する工程と、前
記第３の膜の上に、基板表面の法線に平行な視線で見た
とき、前記導電性部材と部分的に重なる位置に第１の開
口を有する第１のレジスト膜を形成する工程と、フロロ
カーボンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガ
スを加えた混合ガスを用い、前記レジスト膜をマスクと
して、前記第３の膜をエッチングし、前記第２の膜の表
面の一部を露出させる工程と、前記第１のレジスト膜を
除去する工程と、エッチングされた前記第３の膜、及び
露出した前記第２の膜の表面上に、前記第１の開口に内
包され、前記配線と部分的に重なる位置に第２の開口が
形成された第２のレジスト膜を形成する工程と、前記第
２のレジスト膜をマスクとして、前記第２の膜を、少な
くとも深さ方向の途中までエッチングする工程と、前記
第２のレジスト膜を除去する工程と、部分的にエッチン
グされた前記第３の膜をマスクとして、前記第２の膜を
エッチングし、前記第２の開口が形成されていた領域に
おいては、前記第１の膜まで達するビアホールを形成
し、前記第１の開口内で、かつ前記第２の開口外の領域
においては、前記第２の膜の深さ方向の途中まで達する
配線溝を形成する工程と、フロロカーボンガスに、ＳＦ
6及びＮＦ3の少なくとも一方のガスを加えた混合ガスを
用い、前記ビアホールの底面に露出した第１の膜をドラ
イエッチングして、前記配線を露出させる工程と、前記
ビアホール及び前記配線溝内を、導電性部材で埋め込む
工程とを有する半導体装置の製造方法。 （付記１０） 前記第１の膜を形成する工程において、
原料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記９に記載の半導体装置の製造
方法。 （付記１１） 半導体基板の表面上に、原料ガスとして
テトラメチルシランと二酸化炭素とを用い、二酸化炭素
の流量に対するテトラメチルシランの流量の比を０．２
〜０．６として、化学気相成長によりシリコンカーバイ
ドからなる第１の膜を形成する工程と、前記第１の膜の
上に、シリコンカーバイドとはエッチング耐性の異なる
絶縁材料からなる第２の膜を形成する工程と、前記第２
の膜の上に、開口を有するレジスト膜を形成する工程
と、前記第２の膜のエッチング速度が、前記第１の膜の
エッチング速度よりも速くなる条件で、前記レジスト膜
をマスクとして、前記第２の膜をエッチングし、前記第
１の膜の一部を露出させる工程とを有する半導体装置の
製造方法。 （付記１２） 前記第２の膜が、フロロシリケートガラ
スで形成されている付記１１に記載の半導体装置の製造
方法。
【００９９】
【発明の効果】以上説明したように、本発明によれば、
従来のＳｉＮに代わって、誘電率の低いＳｉＣをハード
マスクやエッチングストッパ膜に使用することができ
る。これにより、配線間の寄生容量を小さくし、半導体
集積回路装置の動作速度の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の製造
方法を説明するための基板の断面図である。
【図２】本発明の実施例で使用するＲＩＥ装置の概略図
である。
【図３】本発明の第２の実施例による半導体装置の製造
方法を説明するための基板の断面図（その１）である。
【図４】本発明の第２の実施例による半導体装置の製造
方法を説明するための基板の断面図（その２）である。
【図５】本発明の第３の実施例による半導体装置の製造
方法を説明するための基板の断面図（その１）である。
【図６】本発明の第３の実施例による半導体装置の製造
方法を説明するための基板の断面図（その２）である。
【図７】本発明の第４の実施例による半導体装置の製造
方法を説明するための基板の断面図（その１）である。
【図８】本発明の第４の実施例による半導体装置の製造
方法を説明するための基板の断面図（その２）である。
【図９】本発明の第４の実施例による半導体装置の製造
方法を説明するための基板の断面図（その３）である。
【図１０】従来のＳｉＣ膜のＦＴ−ＩＲ結果を示すグラ
フである。
【図１１】テトラメチルシランとＣＯ2との流量比を変
えて成膜した種々のＳｉＣ膜のＦＴ−ＩＲ結果を示すグ
ラフである。
【図１２】成膜時のテトラメチルシランとＣＯ2との流
量比と、ＳｉＣ膜のエッチング速度との関係を示すグラ
フである。
【図１３】成膜時のテトラメチルシランとＣＯ2との流
量比と、ストレスシフトとの関係を示すグラフである。
【図１４】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その１）である。
【図１５】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その２）である。
【図１６】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その３）である。
【図１７】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その４）である。
【図１８】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その５）である。
【図１９】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その６）である。
【図２０】上記実施例を適用した半導体装置の製造方法
を説明するための基板の断面図（その６）である。
【符号の説明】
１、４、１１、１４、２１、３０、４２ 層間絶縁膜 ２、１２、２２、３３ 配線 ３、１３、２３、４１ エッチングストッパ膜 ５、４３ ハードマスク ６、１６、２６、４４、４７、６１ レジスト膜 １５ 反射防止膜 ２４ 保護膜 ２５ カバー膜 ２７ 開口 ２８ ボンディングパッド ３１ 配線層絶縁膜 ３２、３４ バリアメタル層 ４５ ビアホール ４６ 配線溝 ５１ 基板 ５２ 素子分離絶縁領域 ５３ ＭＯＳＦＥＴ ６０ 層間絶縁膜 ６２Ｓ、６２Ｄ、７５、９２ ビアホール ６３、７２Ｌ、７２、１５０ バリアメタル層 ６４ 導電プラグ ７０ 第１層目配線層絶縁膜 ７１、８５ キャップ膜 ７３Ｌ 導電層 ７４、９０ レジストパターン ７５、１５１ Ｃｕ配線 ７６、８７、９１ 開口 ８０ 拡散バリア膜 ８１ ビア層絶縁膜 ８２ 下側エッチングストッパ膜 ８３ 上側エッチングストッパ膜 ８４ 配線層絶縁膜 ８６ ハードマスク ９３ 配線溝
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１２月１４日（２００１．１２．
１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】図３（Ｂ）に示すように、レジスト膜１６
をマスクとし、反射防止膜１５を、例えばＣＨＦ3とＯ2
との混合ガスを用いてドライエッチングする。さらに、
層間絶縁膜１４を、図２に示したＲＩＥ装置を用いてエ
ッチングする。使用するエッチングガスは、例えばＣ4
Ｆ8、Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2の混合ガスである。
このエッチング条件の下で、エッチングストッパ膜１３
のエッチング速度に対する層間絶縁膜１４のエッチング
速度の比（エッチング選択比）が高いため、エッチング
ストッパ膜１３が露出した時点でエッチングをほぼ停止
させることができる。底面にエッチングストッパ膜１３
の一部が露出したビアホール１４Ａが形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正内容】
【００９０】図１８（Ｊ）に示すように、ハードマスク
８６をパターニングし、開口８７を形成する。開口８７
は、配線層絶縁膜８１内に形成する配線のパターンに対
応する。ハードマスク８６のパターニングは、第１の実
施例の図１（Ｂ）に示したハードマスク５のエッチング
と同様の条件で行われる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正内容】
【００９３】図１９（Ｌ）に示すように、ハードマスク
８６をマスクとして、層間絶縁膜８１を、その上面から
深さ方向の途中までエッチングし、配線溝９３を形成す
る。このとき、ビアホール９２の底面がさらにエッチン
グされ、ビアホール９２が層間絶縁膜８１を貫通する。
このエッチングは、エッチングガスとしてＣ4Ｆ8、Ｃ 5
Ｆ8、Ａｒ、ＣＯ、及びＯ2の混合ガスを用いたＲＩＥに
より行うことができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正内容】
【００９８】上述の実施例から、以下の付記に示された
発明が導出される。 （付記１） 半導体基板上に、シリコンカーバイドとは
エッチング耐性の異なる材料からなる第１の膜を形成す
る工程と、前記第１の膜の上に、水素を含有するシリコ
ンカーバイドからなる第２の膜を形成する工程と、前記
第２の膜の上に、開口を有するレジスト膜を形成する工
程と、フロロカーボンガスに、ＳＦ6及びＮＦ3の少なく
とも一方のガスを加えた混合ガスを用い、前記レジスト
膜をマスクとして、前記第２の膜をドライエッチングす
る工程と、前記第２の膜をマスクとして、前記第１の膜
をエッチングする工程とを有する半導体装置の製造方
法。 （付記２） 絶縁性の表面の一部に、導電性領域が露出
した基板を準備する工程と、前記基板の表面上に、水素
を含有するシリコンカーバイドからなる第１の膜を形成
する工程と、前記第１の膜の上に、絶縁材料からなる第
２の膜を形成する工程と、前記第２の膜の上に、開口を
有するレジスト膜を形成する工程と、前記レジスト膜を
マスクとして、前記第２の膜をエッチングして凹部を形
成し、該凹部の底面に前記第１の膜の一部を露出させる
工程と、前記レジスト膜をアッシングして除去する工程
と、フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくと
も一方のガスを加えた混合ガスを用い、前記凹部の底面
に露出した第１の膜をドライエッチングして、前記基板
の導電性領域を露出させる工程と、前記凹部内に、導電
性部材を埋め込む工程とを有する半導体装置の製造方
法。 （付記３） 前記基板の表面に露出していた導電性領域
が銅配線である付記２に記載の半導体装置の製造方法。 （付記４） 前記銅配線の上面が、Ｔａ、ＴａＮ、Ｔ
ｉ、ＴｉＮからなる群より選択された一つの材料からな
るバリアメタル層で覆われている付記３に記載の半導体
装置の製造方法。 （付記５） 前記第２の膜が、シリコン酸化膜、フォス
フォシリケートガラスからなる膜、ボロフォスフォシリ
ケートガラスからなる膜、フルオロシリケートガラスか
らなる膜、水素シルセスキオキサンからなる膜、テトラ
エチルオルソシリケートを用いて堆積した膜、スピンオ
ングラスにより形成した膜、カーボン含有シリコン酸化
膜、シリコンを含む発泡性多孔質膜、及び有機材料から
なる絶縁膜からなる群より選択された一つの膜である付
記２乃至４のいずれかに記載の半導体装置の製造方法。 （付記６） 前記第１の膜を形成する工程において、原
料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記２乃至５のいずれかに記載の
半導体装置の製造方法。 （付記７） 絶縁性の表面の一部に、導電性部材が露出
した基板を準備する工程と、前記基板の表面上に、水素
を含有するシリコンカーバイドからなる第１の膜を形成
する工程と、前記第１の膜の上に、シリコンカーバイド
とはエッチング耐性の異なる絶縁材料からなる第２の膜
を形成する工程と、前記第２の膜の上に、水素を含有す
るシリコンカーバイドからなる第３の膜を形成する工程
と、前記第３の膜の上に、基板表面の法線に平行な視線
で見たとき、前記導電性部材と部分的に重なる位置に開
口を有するレジスト膜を形成する工程と、フロロカーボ
ンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガスを加
えた混合ガスを用い、前記レジスト膜をマスクとして、
前記第３の膜をエッチングする工程と、前記第１の膜の
エッチング速度よりも前記第２の膜のエッチング速度の
方が速くなる条件で、前記レジスト膜をマスクとして前
記第２の膜をエッチングして凹部を形成し、該凹部の底
面に前記第１の膜の一部を露出させる工程と、前記レジ
スト膜をアッシングして除去する工程と、フロロカーボ
ンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガスを加
えた混合ガスを用い、前記凹部の底面に露出した第１の
膜をドライエッチングして、前記基板の導電性部材を露
出させる工程とを有する半導体装置の製造方法。 （付記８） 前記第１の膜を形成する工程において、原
料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記７に記載の半導体装置の製造
方法。 （付記９） 絶縁性の表面の一部に、配線が露出した基
板を準備する工程と、前記基板の表面上に、水素を含有
するシリコンカーバイドからなる第１の膜を形成する工
程と、前記第１の膜の上に、シリコンカーバイドとはエ
ッチング耐性の異なる絶縁材料からなる第２の膜を形成
する工程と、前記第２の膜の上に、水素を含有するシリ
コンカーバイドからなる第３の膜を形成する工程と、前
記第３の膜の上に、基板表面の法線に平行な視線で見た
とき、前記導電性部材と部分的に重なる位置に第１の開
口を有する第１のレジスト膜を形成する工程と、フロロ
カーボンガスに、ＳＦ6及びＮＦ3の少なくとも一方のガ
スを加えた混合ガスを用い、前記レジスト膜をマスクと
して、前記第３の膜をエッチングし、前記第２の膜の表
面の一部を露出させる工程と、前記第１のレジスト膜を
除去する工程と、エッチングされた前記第３の膜、及び
露出した前記第２の膜の表面上に、前記第１の開口に内
包され、前記配線と部分的に重なる位置に第２の開口が
形成された第２のレジスト膜を形成する工程と、前記第
２のレジスト膜をマスクとして、前記第２の膜を、少な
くとも深さ方向の途中までエッチングする工程と、前記
第２のレジスト膜を除去する工程と、部分的にエッチン
グされた前記第３の膜をマスクとして、前記第２の膜を
エッチングし、前記第２の開口が形成されていた領域に
おいては、前記第１の膜まで達するビアホールを形成
し、前記第１の開口内で、かつ前記第２の開口外の領域
においては、前記第２の膜の深さ方向の途中まで達する
配線溝を形成する工程と、フロロカーボンガスに、ＳＦ
6及びＮＦ3の少なくとも一方のガスを加えた混合ガスを
用い、前記ビアホールの底面に露出した第１の膜をドラ
イエッチングして、前記配線を露出させる工程と、前記
ビアホール及び前記配線溝内を、導電性部材で埋め込む
工程とを有する半導体装置の製造方法。 （付記１０） 前記第１の膜を形成する工程において、
原料ガスとしてテトラメチルシランと二酸化炭素とを用
い、二酸化炭素の流量に対するテトラメチルシランの流
量の比を０．２〜０．６として、化学気相成長により前
記第１の膜を形成する付記９に記載の半導体装置の製造
方法。 （付記１１） 半導体基板の表面上に、原料ガスとして
テトラメチルシランと二酸化炭素とを用い、二酸化炭素
の流量に対するテトラメチルシランの流量の比を０．２
〜０．６として、化学気相成長によりシリコンカーバイ
ドからなる第１の膜を形成する工程と、前記第１の膜の
上に、シリコンカーバイドとはエッチング耐性の異なる
絶縁材料からなる第２の膜を形成する工程と、前記第２
の膜の上に、開口を有するレジスト膜を形成する工程
と、前記第２の膜のエッチング速度が、前記第１の膜の
エッチング速度よりも速くなる条件で、前記レジスト膜
をマスクとして、前記第２の膜をエッチングし、前記第
１の膜の一部を露出させる工程とを有する半導体装置の
製造方法。 （付記１２） 前記第２の膜が、フロロシリケートガラ
スで形成されている付記１１に記載の半導体装置の製造
方法。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正内容】
【図１９】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正内容】
【図２０】
【手続補正書】
【提出日】平成１４年１月９日（２００２．１．９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正内容】
【００９４】図１９（Ｍ）に示すように、ハードマスク
８６、及びビアホール９２の底面に露出している拡散バ
リア膜８０をエッチングする。このエッチングは、第２
の実施例の図４（Ｄ）で説明したエッチングストッパ膜
１３のエッチングと同様の条件で行う。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 各務 克巳 愛知県春日井市高蔵寺町二丁目1844番２号 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 4M104 AA01 BB14 BB30 BB32 CC01 CC05 DD15 DD19 DD37 DD43 DD72 DD75 EE05 EE09 EE14 EE15 EE16 FF17 FF18 FF22 GG09 HH20 5F004 AA05 BA09 BA14 BA20 BB11 CA03 CA04 DA01 DA15 DA16 DA17 DA18 DA23 DA26 DA30 DB00 DB03 DB04 DB06 DB07 EA03 EA23 5F033 HH08 HH11 HH21 HH32 HH33 JJ01 JJ08 JJ11 JJ18 JJ19 JJ21 JJ32 JJ33 KK11 KK18 KK19 KK21 KK32 KK33 MM01 MM02 MM11 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ04 QQ09 QQ10 QQ12 QQ13 QQ21 QQ25 QQ31 QQ35 QQ48 RR01 RR04 RR06 RR09 RR11 RR12 RR14 RR15 RR25 SS04 SS11 TT02 TT04 TT08 VV06 VV07 WW00 XX24

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、シリコンカーバイドと
    はエッチング耐性の異なる材料からなる第１の膜を形成
    する工程と、 前記第１の膜の上に、水素を含有するシリコンカーバイ
    ドからなる第２の膜を形成する工程と、 前記第２の膜の上に、開口を有するレジスト膜を形成す
    る工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記レジスト膜をマ
    スクとして、前記第２の膜をドライエッチングする工程
    と、 前記第２の膜をマスクとして、前記第１の膜をエッチン
    グする工程とを有する半導体装置の製造方法。
  2. 【請求項２】 絶縁性の表面の一部に、導電性部材が露
    出した基板を準備する工程と、 前記基板の表面上に、水素を含有するシリコンカーバイ
    ドからなる第１の膜を形成する工程と、 前記第１の膜の上に、絶縁材料からなる第２の膜を形成
    する工程と、 前記第２の膜の上に、開口を有するレジスト膜を形成す
    る工程と、 前記レジスト膜をマスクとして、前記第２の膜をエッチ
    ングして凹部を形成し、該凹部の底面に前記第１の膜の
    一部を露出させる工程と、 前記レジスト膜をアッシングして除去する工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記凹部の底面に露
    出した第１の膜をドライエッチングして、前記基板の導
    電性領域を露出させる工程と、 前記凹部内に、導電性部材を埋め込む工程とを有する半
    導体装置の製造方法。
  3. 【請求項３】 前記基板の表面に露出していた導電性領
    域が銅配線である請求項２に記載の半導体装置の製造方
    法。
  4. 【請求項４】 前記第２の膜が、シリコン酸化膜、フォ
    スフォシリケートガラスからなる膜、ボロフォスフォシ
    リケートガラスからなる膜、フルオロシリケートガラス
    からなる膜、水素シルセスキオキサンからなる膜、テト
    ラエチルオルソシリケートを用いて堆積した膜、スピン
    オングラスにより形成した膜、カーボン含有シリコン酸
    化膜、シリコンを含む発泡性多孔質膜、及び有機材料か
    らなる絶縁膜からなる群より選択された一つの膜である
    請求項２または３に記載の半導体装置の製造方法。
  5. 【請求項５】 前記第１の膜を形成する工程において、
    原料ガスとしてテトラメチルシランと二酸化炭素とを用
    い、二酸化炭素の流量に対するテトラメチルシランの流
    量の比を０．２〜０．６として、化学気相成長により前
    記第１の膜を形成する請求項２乃至４のいずれかに記載
    の半導体装置の製造方法。
  6. 【請求項６】 絶縁性の表面の一部に、導電性部材が露
    出した基板を準備する工程と、 前記基板の表面上に、水素を含有するシリコンカーバイ
    ドからなる第１の膜を形成する工程と、 前記第１の膜の上に、シリコンカーバイドとはエッチン
    グ耐性の異なる絶縁材料からなる第２の膜を形成する工
    程と、 前記第２の膜の上に、水素を含有するシリコンカーバイ
    ドからなる第３の膜を形成する工程と、 前記第３の膜の上に、基板表面の法線に平行な視線で見
    たとき、前記導電性部材と部分的に重なる位置に開口を
    有するレジスト膜を形成する工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記レジスト膜をマ
    スクとして、前記第３の膜をエッチングする工程と、 前記第１の膜のエッチング速度よりも前記第２の膜のエ
    ッチング速度の方が速くなる条件で、前記レジスト膜を
    マスクとして前記第２の膜をエッチングして凹部を形成
    し、該凹部の底面に前記第１の膜の一部を露出させる工
    程と、 前記レジスト膜をアッシングして除去する工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記凹部の底面に露
    出した第１の膜をドライエッチングして、前記基板の導
    電性部材を露出させる工程とを有する半導体装置の製造
    方法。
  7. 【請求項７】 前記第１の膜を形成する工程において、
    原料ガスとしてテトラメチルシランと二酸化炭素とを用
    い、二酸化炭素の流量に対するテトラメチルシランの流
    量の比を０．２〜０．６として、化学気相成長により前
    記第１の膜を形成する請求項６に記載の半導体装置の製
    造方法。
  8. 【請求項８】 絶縁性の表面の一部に、配線が露出した
    基板を準備する工程と、 前記基板の表面上に、水素を含有するシリコンカーバイ
    ドからなる第１の膜を形成する工程と、 前記第１の膜の上に、シリコンカーバイドとはエッチン
    グ耐性の異なる絶縁材料からなる第２の膜を形成する工
    程と、 前記第２の膜の上に、水素を含有するシリコンカーバイ
    ドからなる第３の膜を形成する工程と、 前記第３の膜の上に、基板表面の法線に平行な視線で見
    たとき、前記導電性部材と部分的に重なる位置に第１の
    開口を有する第１のレジスト膜を形成する工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記レジスト膜をマ
    スクとして、前記第３の膜をエッチングし、前記第２の
    膜の表面の一部を露出させる工程と、 前記第１のレジスト膜を除去する工程と、 エッチングされた前記第３の膜、及び露出した前記第２
    の膜の表面上に、前記第１の開口に内包され、前記配線
    と部分的に重なる位置に第２の開口が形成された第２の
    レジスト膜を形成する工程と、 前記第２のレジスト膜をマスクとして、前記第２の膜
    を、少なくとも深さ方向の途中までエッチングする工程
    と、 前記第２のレジスト膜を除去する工程と、 部分的にエッチングされた前記第３の膜をマスクとし
    て、前記第２の膜をエッチングし、前記第２の開口が形
    成されていた領域においては、前記第１の膜まで達する
    ビアホールを形成し、前記第１の開口内で、かつ前記第
    ２の開口外の領域においては、前記第２の膜の深さ方向
    の途中まで達する配線溝を形成する工程と、 フロロカーボンガスに、ＳＦ6及びＮＦ3の少なくとも一
    方のガスを加えた混合ガスを用い、前記ビアホールの底
    面に露出した第１の膜をドライエッチングして、前記配
    線を露出させる工程と、 前記ビアホール及び前記配線溝内を、導電性部材で埋め
    込む工程とを有する半導体装置の製造方法。
  9. 【請求項９】 前記第１の膜を形成する工程において、
    原料ガスとしてテトラメチルシランと二酸化炭素とを用
    い、二酸化炭素の流量に対するテトラメチルシランの流
    量の比を０．２〜０．６として、化学気相成長により前
    記第１の膜を形成する請求項８に記載の半導体装置の製
    造方法。
  10. 【請求項１０】 半導体基板の表面上に、原料ガスとし
    てテトラメチルシランと二酸化炭素とを用い、二酸化炭
    素の流量に対するテトラメチルシランの流量の比を０．
    ２〜０．６として、化学気相成長によりシリコンカーバ
    イドからなる第１の膜を形成する工程と、 前記第１の膜の上に、シリコンカーバイドとはエッチン
    グ耐性の異なる絶縁材料からなる第２の膜を形成する工
    程と、 前記第２の膜の上に、開口を有するレジスト膜を形成す
    る工程と、 前記第２の膜のエッチング速度が、前記第１の膜のエッ
    チング速度よりも速くなる条件で、前記レジスト膜をマ
    スクとして、前記第２の膜をエッチングし、前記第１の
    膜の一部を露出させる工程とを有する半導体装置の製造
    方法。
JP2001312883A 2001-10-10 2001-10-10 半導体装置の製造方法 Pending JP2003124189A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001312883A JP2003124189A (ja) 2001-10-10 2001-10-10 半導体装置の製造方法
EP02002111A EP1302981A3 (en) 2001-10-10 2002-01-28 Method of manufacturing semiconductor device having silicon carbide film
TW091101468A TW522519B (en) 2001-10-10 2002-01-29 Method of manufacturing semiconductor device having silicon carbide film
US10/058,426 US20030068582A1 (en) 2001-10-10 2002-01-30 Method of manufacturing semiconductor device having silicon carbide film
CNB021062994A CN1222030C (zh) 2001-10-10 2002-04-10 制造具有碳化硅膜的半导体器件的方法
KR1020020037574A KR20030030838A (ko) 2001-10-10 2002-06-29 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312883A JP2003124189A (ja) 2001-10-10 2001-10-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003124189A true JP2003124189A (ja) 2003-04-25

Family

ID=19131463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312883A Pending JP2003124189A (ja) 2001-10-10 2001-10-10 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20030068582A1 (ja)
EP (1) EP1302981A3 (ja)
JP (1) JP2003124189A (ja)
KR (1) KR20030030838A (ja)
CN (1) CN1222030C (ja)
TW (1) TW522519B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
JP2005050908A (ja) * 2003-07-30 2005-02-24 Hitachi High-Technologies Corp Ｌｓｉデバイスのエッチング方法および装置
JP2006147633A (ja) * 2004-11-16 2006-06-08 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US7189643B2 (en) 2003-07-25 2007-03-13 Fujitsu Limited Semiconductor device and method of fabricating the same
JP2007516622A (ja) * 2003-12-23 2007-06-21 ラム リサーチ コーポレーション プラズマ処理システムにおける選択性の制御方法
KR100862315B1 (ko) 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법
JP2009532917A (ja) * 2006-04-04 2009-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体
JP2009278132A (ja) * 2005-08-23 2009-11-26 Taiwan Semiconductor Manufacturing Co Ltd 配線構造の製造方法
US8222155B2 (en) 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
JP2016046466A (ja) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20160039546A (ko) * 2014-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
US6903011B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Displacement method to grow cu overburden
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
KR100529676B1 (ko) 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 패턴을 형성하는 방법
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US20060049139A1 (en) * 2004-08-26 2006-03-09 Tokyo Electron Limited Method and system for etching a gate stack
US7915735B2 (en) * 2005-08-05 2011-03-29 Micron Technology, Inc. Selective metal deposition over dielectric layers
US20070218699A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN100533678C (zh) * 2006-11-09 2009-08-26 厦门大学 减少ICP刻蚀SiC表面损伤的方法
US7767578B2 (en) 2007-01-11 2010-08-03 United Microelectronics Corp. Damascene interconnection structure and dual damascene process thereof
CN101231968B (zh) * 2007-01-26 2010-11-17 联华电子股份有限公司 镶嵌内连线结构与双镶嵌工艺
KR100924545B1 (ko) * 2007-03-15 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN101157569B (zh) * 2007-09-03 2010-06-02 中国电子科技集团公司第十三研究所 一种无损腐蚀碳化硅的方法
JP6249815B2 (ja) 2014-02-17 2017-12-20 株式会社Ihi 耐熱複合材料の製造方法及び製造装置
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2364989C3 (de) * 1973-12-28 1979-10-18 Consortium Fuer Elektrochemische Industrie Gmbh, 8000 Muenchen Verfahren zur Herstellung von Schichten aus Siliciumcarbid auf einem Siliciumsubstrat
JPS58141377A (ja) * 1982-02-16 1983-08-22 Seiko Epson Corp プラズマコ−テイング法
JP3229002B2 (ja) * 1992-04-24 2001-11-12 キヤノン株式会社 電子写真用光受容部材
US5433823A (en) * 1993-09-30 1995-07-18 Cain; John L. Selective dry-etching of bi-layer passivation films
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6287959B1 (en) * 1998-04-23 2001-09-11 Advanced Micro Devices, Inc. Deep submicron metallization using deep UV photoresist
JP2002543610A (ja) * 1999-05-03 2002-12-17 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ ＳｉＣの除去法
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6730597B1 (en) * 2000-08-03 2004-05-04 Texas Instruments Incorporated Pre-ECD wet surface modification to improve wettability and reduced void defect
US6362094B1 (en) * 2000-08-16 2002-03-26 Agere Systems Guardian Corp. Hydrogenated silicon carbide as a liner for self-aligning contact vias
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US6717194B2 (en) * 2001-10-30 2004-04-06 Micron Technology, Inc. Magneto-resistive bit structure and method of manufacture therefor

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
US7189643B2 (en) 2003-07-25 2007-03-13 Fujitsu Limited Semiconductor device and method of fabricating the same
JP2005050908A (ja) * 2003-07-30 2005-02-24 Hitachi High-Technologies Corp Ｌｓｉデバイスのエッチング方法および装置
JP2007516622A (ja) * 2003-12-23 2007-06-21 ラム リサーチ コーポレーション プラズマ処理システムにおける選択性の制御方法
KR101116588B1 (ko) * 2003-12-23 2012-03-15 램 리써치 코포레이션 플라즈마 프로세싱 시스템에서의 선택도 제어
US8222155B2 (en) 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
JP2006147633A (ja) * 2004-11-16 2006-06-08 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP4615290B2 (ja) * 2004-11-16 2011-01-19 東京エレクトロン株式会社 プラズマエッチング方法
JP2009278132A (ja) * 2005-08-23 2009-11-26 Taiwan Semiconductor Manufacturing Co Ltd 配線構造の製造方法
JP2009532917A (ja) * 2006-04-04 2009-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体
KR100862315B1 (ko) 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법
JP2016046466A (ja) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20160039546A (ko) * 2014-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
JP2016072633A (ja) * 2014-10-01 2016-05-09 株式会社半導体エネルギー研究所 配線層およびその作製方法
JP2020061567A (ja) * 2014-10-01 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
US10644039B2 (en) 2014-10-01 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US11211408B2 (en) 2014-10-01 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
US11616085B2 (en) 2014-10-01 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US11901372B2 (en) 2014-10-01 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor

Also Published As

Publication number Publication date
US20030068582A1 (en) 2003-04-10
EP1302981A2 (en) 2003-04-16
EP1302981A3 (en) 2004-06-02
TW522519B (en) 2003-03-01
CN1411050A (zh) 2003-04-16
KR20030030838A (ko) 2003-04-18
CN1222030C (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
JP2003124189A (ja) 半導体装置の製造方法
US6905968B2 (en) Process for selectively etching dielectric layers
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
US6689695B1 (en) Multi-purpose composite mask for dual damascene patterning
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US6191028B1 (en) Method of patterning dielectric
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US20050026422A1 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US7282441B2 (en) De-fluorination after via etch to preserve passivation
US6506680B1 (en) Method of forming connections with low dielectric insulating layers
US7569481B2 (en) Method for forming via-hole in semiconductor device
US7172964B2 (en) Method of preventing photoresist poisoning of a low-dielectric-constant insulator
JP3189970B2 (ja) 半導体装置の製造方法
US7488687B2 (en) Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP4108310B2 (ja) シリコン含有絶縁膜を有する半導体装置の製造方法
US20080119040A1 (en) Method for forming a dual damascene structure
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US6632707B1 (en) Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR100772249B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR100367852B1 (ko) 포토레지스트에 대해 고선택비를 갖는 에칭 방법
KR20060038154A (ko) 응착력이 향상된 반도체 배선 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328