JP2009532917A - 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体 - Google Patents

半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体 Download PDF

Info

Publication number
JP2009532917A
JP2009532917A JP2009504439A JP2009504439A JP2009532917A JP 2009532917 A JP2009532917 A JP 2009532917A JP 2009504439 A JP2009504439 A JP 2009504439A JP 2009504439 A JP2009504439 A JP 2009504439A JP 2009532917 A JP2009532917 A JP 2009532917A
Authority
JP
Japan
Prior art keywords
layer
stack
terminal
terminal copper
blm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009504439A
Other languages
English (en)
Other versions
JP5147830B2 (ja
Inventor
エーデルスタイン、ダニエル、シー
ファルーク、ムクタ、ジー
ハノン・ロバート
メルビル、イアン、ディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009532917A publication Critical patent/JP2009532917A/ja
Application granted granted Critical
Publication of JP5147830B2 publication Critical patent/JP5147830B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 半導体デバイスのアルミニウム端子パッド材料を除去する方法及び構造体
【解決手段】 遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法は、半導体ウェハ（１０６）の上部内に端子銅パッド（１０４）を形成するステップと、端子銅パッドの上に絶縁スタック（１１４）を形成するステップと、端子銅パッドを保護する絶縁スタックの底部キャップ層を残すように絶縁スタックの一部分の中に端子ビア（１１６）をパターン付けし開口するステップとを含む。有機保護層（１２６）は、絶縁スタックの上に形成されてパターン付けされ、そして端子銅パッドの上の底部キャップ層（１１８）は除去される。ボール制限メタラジ（ＢＬＭ）スタック（１２８）は、有機保護層及び端子銅パッドの上に堆積され、はんだボール接続（１０８）は、ＢＬＭスタックのパターン付けされた部分の上に形成される。
【選択図】 図１１

Description

本発明は、一般に半導体デバイス加工技術に関し、より具体的には遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＦＢＥＯＬ））半導体構造体内のアルミニウム端子パッド材料を除去する方法及び構造体に関する。
半導体製造において、製造された集積回路（ＩＣ）デバイスは、通常パッケージに組み立てられて、より大きな回路の一部としてプリント回路基板上で利用される。パッケージのリード線が、製造されたＩＣデバイスのボンディング・パッドと電気的に接触するように、ＩＣデバイスのボンディング・パッドとパッケージのリード・フレームまで延びるリード線とを接続する金属結合が形成される。崩壊制御チップ接続（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ（Ｃ４））などの他の構成においては、はんだボール接続がセラミック又はポリマーのチップ担体に対して作られる。
従来、アルミニウム及びアルミニウム合金が普通のチップ配線材料として使用されてきた。最近になって、アルミニウム配線材料は銅及び銅合金で置き換えられているが、その理由は銅配線が、アルミニウム及びアルミニウム合金と比較すると、改善されたチップ性能及び優れた信頼性を与えるからである。しかし、銅配線を利用するＩＣデバイスのパッケージ化には、銅とはんだボール・プロセスで使用される材料との反応、及び／又は環境の攻撃及び腐食に対する銅の脆弱性に関連した多くの技術的課題がある。
現在のＣ４実施においては、端子ビア開口部が下層の端子パッド銅配線レベルに至る保護層内に形成される。通常、次に端子金属（ＴＤ）アルミニウム・パッド構造部が端子パッド銅の上に形成され、次いで、最終的有機保護層の堆積、パターン付け及び硬化処理が行われた後に、ボール制限メタラジ（ＢＬＭ）Ｃ４の鉛スズはんだボールを用いてＴＤパッドに接続する。ＴＤ金属処理は、半導体構造体に関連した製造ステップ及びコストの増加を意味する。従って、アルミニウムから銅への全てのチップ配線の現在の転換を考えると、アルミニウムＴＤパッドを除去することが望ましい。しかし、ＴＤアルミニウム構造部自体の製造ステップを、プロセス・オブ・レコード（ｐｒｏｃｅｓｓ ｏｆ ｒｅｃｏｒｄ）から単に除去するだけでは、銅を有機保護材料及び大気条件に露出させて有害な反応を生じることになる。
従来技術の前記の欠点及び欠陥は、遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法によって克服又は軽減される。例示的な実施形態において、この方法は、半導体ウェハの上部内に端子銅パッドを形成するステップと、端子銅パッドの上に絶縁スタックを形成するステップと、端子銅パッドを保護する絶縁スタックの底部キャップ層を残すように、絶縁スタックの一部分内に端子ビアをパターン付けして開口するステップとを含む。有機保護層は、絶縁スタックの上に形成されてパターン付けされ、端子銅パッドの上の底部キャップ層は除去される。ボール制限メタラジ（ＢＬＭ）スタックは、有機保護層及び端子銅パッドの上に堆積させられ、はんだボール接続は、ＢＬＭスタックのパターン付けされた部分の上に形成される。
別の実施形態において、半導体デバイスは、半導体ウェハの上部内に形成された端子銅パッドと、端子銅パッドの上に形成された絶縁スタックと、端子銅パッドの直接上及びパターン付けされた保護層の側壁上に形成されたボール制限メタラジ（ＢＬＭ）スタックと、及びＢＬＭスタックのパターン付けされた部分の上に形成されたはんだボール接続とを含む。
例示的な図面を参照するが、幾つかの図面においては類似の要素が類似の番号を付されている。
本明細書で開示されるのは、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＦＢＥＯＬ））において、アルミニウム端子材料を除去する方法及び構造体である。簡単に言えば、ＳｉＣ（Ｎ、Ｈ）キャップ層（又は窒化物層又は他の適切な層）が、内部に端子銅が形成される絶縁スタックの部分として形成され、保護層の形成、パターン付け及び硬化の間は所定位置に残されるが、その後、ＢＬＭ堆積の前に除去される。
最初に図１を参照すると、従来のＦＢＥＯＬ処理技術によって形成された端子金属（ＴＤ）アルミニウム・パッド構造部１０２を有する半導体デバイス１００の断面図が示される。デバイス１００はまた、半導体ウェハ１０６の最上部に形成された端子銅層１０４を含む。当技術分野において周知のように、この最上部の端子銅層１０４は、ウェハ１０６内の下部デバイス領域（簡略化のため、特に図示せず）とアルミニウム・パッド構造部１０２との間の接合部分を形成する。次にアルミニウム・パッド構造部１０２は、チップを例えばセラミック・チップ担体などの外部デバイスに結合するのに用いられるＣ４構成のはんだボール接続１０８を支持する。
図２乃至図６は、図１に示される半導体デバイス１００を形成するための既存のプロセス・オブ・レコードを示す。
銅層１０４は、例えばフッ素化ＴＥＯＳ（テトラエトキシシラン）又はフッ素化シリケート・ガラス（ＦＳＧ）などの絶縁層１１０の内部に形成されたパターン付けされた開口部内に、堆積によって形成される。端子銅領域内に随意に複数の垂直酸化物ピラーを用いて、銅の研磨（ＣＭＰ）中に銅の深いディッシングを防止することができる。銅層１０４のＣＭＰに続いて、絶縁スタック１１４がデバイス１００の上に形成され、それを貫通してＴＤビア１１６が開口される（図３）。スタック１１４は、ＳｉＣ（Ｎ、Ｈ）（窒素ドープした水素化炭化シリコン）キャップ層１１８、酸化物層１２０（例えば、シラン堆積によって形成される）、及び窒化シリコン層１２２（例えば、プラズマ助長化学気相堆積（ＰＥＣＶＤ）によって形成される）を含む。
ＴＤビア１１６のリソグラフ・パターン付けに続いて、例えばＣＦ４、酸素、アルゴン又はそれらのある組合せを用いる反応性イオン・エッチング（ＲＩＥ）を用いて、スタック内の各々の層（即ち、窒化物層１２２、酸化物層１２０及びＳｉＣ（Ｎ、Ｈ）層１１８）を開口して図３に示すように銅層１０４を露出させる。次に、図４において、従来のＴＤアルミウム処理が実施され、それにはＴＤアルミニウムと銅層１０４の間の拡散障壁として機能する薄いライナ・スタック１２４（以下の材料、即ちＴｉ、ＴｉＮ、Ｔａ、ＴａＮの１つ又は複数を含み、各々の層は、約２００Åから８００Åまでの厚さを有する）の堆積と、次いでＴＤアルミニウム堆積（例えば、１．２ミクロン厚でＣｕ濃度が約０．５％のＡｌ・Ｃｕ合金）が含まれる。図４は、堆積、リソグラフィ及びエッチングの後のＴＤアルミニウム・パッド１０２を示す。
次に、感光性ポリイミド層（ＰＳＰＩ）１２６のような最終保護ポリイミド層が、図５に示すように、最上パッド窒化物層１２２の上に形成される。ポリイミド層１２６は、開口部を画定するようにパターン付けされ、次いで、その開口部内にはんだボール制限メタラジ（ＢＬＭ）が、図６に示すように堆積されパターン付けされる。当技術分野において周知の通り、ＢＬＭは、例えば以下の材料、即ちＴｉＷ、ＣｒＣｕ及びＣｕの１つ又は複数を含むスタック１２８を含む。最後に、レジスト形成、ＢＬＭスタック１２８のリソグラフィ及びエッチングの後に、はんだ材料（例えば９７％Ｐｂ／３％Ｓｎ）のＣ４めっきが堆積されて図１に示す構造体が形成される。
前述の通り、ＴＤアルミニウム・パッドを除去する能力は、ＦＢＥＯＬ構造体のコストを削減すること、及び前記の製造ステップに関連した歩留りを増加させることによって有利になる。しかし、ＴＤアルミニウム構造部自体を、プロセス・オブ・レコード（ｐｒｏｃｅｓｓ ｏｆ ｒｅｃｏｒｄ）から単純に除去すると、Ｃｕ‐ポリアミド酸又はＣｕ‐ポリイミド相互作用が生じる。残念ながら、そのような反応は電気的性能及び信頼性に悪影響を及ぼし得る。
それに応じて、図７乃至図１１は、本発明の実施形態による、半導体構造体のＦＢＥＯＬにおけるアルミニウム端子材料を除去する方法及び構造体を示す。具体的には、図７は、端子ビア１１６のパターンが、窒化シリコン層１２２及び酸化物層１２０を貫通してエッチングされ、しかし窒素（又は窒化物材料）でドープされたＳｉＣベースの層１１８は所定位置に残されて銅パッド１０４を保護する時点でのＦＢＥＯＬ処理を示す。次に、ＳｉＣ（Ｎ、Ｈ）層１１８が依然として所定位置にある状態で、有機ポリイミド保護層１２６（例えばＰＳＰＩ）が、図８に示すように堆積され、パターン付けされて硬化される。この時点で、この構造体は図９に示すように、一度ＳｉＣ（Ｎ、Ｈ）層１１８が除去されると、ＢＬＭを堆積する準備ができた状態となる。
一実施形態において、ＳｉＣ（Ｎ、Ｈ）層１１８は、銅を強くは攻撃しないエッチング化学剤で除去することができる（好ましくは、ポリイミド硬化の直後に）。ウェハはＢＬＭ処理のための別のチャンバ又は別の場所に移されるので、小規模な銅酸化はＢＬＭ堆積の前にＢＬＭバック・スパッタ・エッチングにより除去することができる。或いは、ＳｉＣ（Ｎ、Ｈ）層１１８は、ポリイミド硬化の後、ＢＬＭ堆積チャンバ内に配置されるまで、所定位置に留めることができる。次に、ＳｉＣ（Ｎ、Ｈ）層１１８自体は、ＢＬＭを堆積する前に、ＢＬＭチャンバ内で物理的バック・スパッタ・エッチングにより除去することができる。
銅パッド１０４を保護する代替法として、パッドを、表面腐食を防止するのに効果的なＢＴＡ（ベンゾトリアゾール）のようなプリフラックス（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ（ＯＳＰ））層でコーティングすることができる。これは、例えば０，２％水溶液に６０℃で２分間浸すことで塗布することができる。この層は、ＢＬＭ堆積の直前にスパッタ・エッチングにより容易に除去することができる。Ｎ２又はフォーミング・ガス環境中での高温ベークアウトなどの付加的なステップも、必要に応じて実施することができる。銅パッド１０４を保護するための別の代替法として、端子ビアのパターン付けの後に、ウェハを、ＴａＮ又は他の導電性酸化障壁の薄層でコーティングすることができる。次に、平坦化ステップが実施され、ＴａＮ材料は端子ビア「井戸」の内部だけに残り上面には無くなる。
いずれの場合にも、一旦ＳＩＣ（Ｎ、Ｈ）層１１８が除去されると、図１０に示すように、ＢＬＭスタック１２８が保護層１２６の上及び銅パッド１０４の直接上に形成される。最後に、図１１において、はんだボール接続１０８がパターン付けされたＢＬＭスタック１２８の上に形成され、その結果ＴＤアルミニウムのない構造体３００が形成される。さらに、構造体３００は、ＢＬＭがＴＤアルミニウム・パッドの上に形成される従来のデバイスに対して、好ましい引張り強度検査結果を示す。
本発明は、好ましい実施形態に関して説明されたが、当業者であれば、本発明の範囲から逸脱することなく、種々の変更を加えることができ、そしてその要素を同等物で置き換えることができることを理解するであろう。さらに、本発明の教示に対して、その本質的範囲から逸脱することなく、特定の状況又は材料に適合するように、多くの修正を加えることができる。従って、本発明は、本発明を実施するのに企図された最善の方法として開示された特定の実施形態には限定されず、添付の特許請求の範囲に入る全ての実施形態を含むことが意図されている。
本発明は、半導体デバイス処理技術において有用である。
従来の方法で形成された、端子パッド・アルミニウムを有する崩壊制御チップ接続（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ（Ｃ４））半導体デバイスの断面図である。 図１に示される構造体を形成するための一連のプロセス・フローを示す。 図１に示される構造体を形成するための一連のプロセス・フローを示す。 図１に示される構造体を形成するための一連のプロセス・フローを示す。 図１に示される構造体を形成するための一連のプロセス・フローを示す。 図１に示される構造体を形成するための一連のプロセス・フローを示す。 本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。 本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。 本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。 本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。 本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
符号の説明
１００：半導体デバイス
１０２：端子金属（ＴＤ）アルミニウム・パッド構造部
１０４：端子銅層（銅パッド）
１０６：半導体ウェハ
１０８：はんだボール接続
１１０：絶縁層
１１２：垂直酸化物ピラー
１１４：絶縁スタック
１１６：ＴＤビア（端子ビア）
１１８：ＳｉＣ（Ｎ，Ｈ）キャップ層
１２０：酸化物層
１２２：窒化シリコン層
１２４：薄いライナ・スタック
１２６：感光性ポリイミド（ＰＳＰＩ）層
１２８：ＢＬＭスタック
３００：ＴＤアルミニウムのない構造体

Claims (14)

  1. 遠後工程（ｆａｒ ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法であって、
    半導体ウェハ（１０６）の上部内に端子銅パッド（１０４）を形成するステップと、
    前記端子銅パッドの上に絶縁スタック（１１４）を形成するステップと、
    前記端子銅パッドを保護する前記絶縁スタックの底部キャップ層（１１８）を残すように、前記絶縁スタックの一部分の内部に端子ビア（１１６）をパターン付けし開口するステップと、
    前記絶縁スタックの上に有機保護層（１２６）を形成しパターン付けするステップと、
    前記端子銅パッドの上の前記底部キャップ層を除去するステップと、
    前記有機保護層及び前記端子銅パッドの上に、ボール制限メタラジ（ＢＬＭ）スタッ
    ク（１２８）を堆積させるステップと、
    前記ＢＬＭスタックのパターン付けされた部分の上に、はんだボール接続（１０８）を形成するステップと
    を含む方法。
  2. 前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１に記載の方法。
  3. 前記窒素ドープの水素化炭化シリコン・キャップ層は、前記有機保護層の硬化後に化学エッチングによって除去される、請求項２に記載の方法。
  4. 前記窒素ドープの水素化炭化シリコン・キャップ層は、前記ＢＬＭスタックを前記堆積させるステップの前に、バック・スパッタ・エッチングによって除去される、請求項２に記載の方法。
  5. 前記端子銅層をプリフラックス（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ（ＯＳＰ））層でコーティングするステップと、前記ＯＳＰ層を、前記ＢＬＭスタックを前記堆積させるステップの前にバック・スパッタ・エッチングにより除去するステップとをさらに含む、請求項２に記載の方法。
  6. 前記有機保護層及び前記端子銅層を、前記端子ビアをパターン付けするステップに続いて、導電性酸化防止障壁層でコーティングするステップと、その後に前記有機保護層から前記障壁層の部分を除去するステップとをさらに含む、請求項２に記載の方法。
  7. 前記有機保護層はポリイミド層をさらに含む、請求項１に記載の方法。
  8. 前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２０）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１に記載の方法。
  9. 半導体デバイスであって、
    半導体ウェハ（１０６）の上部内に形成された端子銅パッド（１０４）と、
    前記端子銅パッドの上に形成された絶縁スタック（１１４）と、
    前記端子銅パッドの直接上及びパターン付けされた有機保護層（１２６）の側壁上に形成されたボール制限メタラジ（ＢＬＭ）スタック（１２８）と、
    前記ＢＬＭスタックのパターン付けされた部分の上に形成されたはんだボール接続（１０８）と
    を含むデバイス。
  10. 前記端子銅パッドの上に形成された底部キャップ層（１１８）をさらに含む、請求項９に記載のデバイス。
  11. 前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１０に記載のデバイス。
  12. 前記有機保護層はポリイミド層をさらに含む、請求項９に記載のデバイス。
  13. 前記端子銅パッドと前記有機保護層との間に形成された絶縁スタック（１１４）をさらに含む、請求項９に記載のデバイス。
  14. 前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２９）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１３に記載の方法。
JP2009504439A 2006-04-04 2007-04-04 半導体デバイスの形成方法 Expired - Fee Related JP5147830B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/308,539 US7375021B2 (en) 2006-04-04 2006-04-04 Method and structure for eliminating aluminum terminal pad material in semiconductor devices
US11/308,539 2006-04-04
PCT/US2007/065929 WO2007115292A2 (en) 2006-04-04 2007-04-04 Method and structure for eliminating aluminum terminal pad material in semiconductor devices

Publications (2)

Publication Number Publication Date
JP2009532917A true JP2009532917A (ja) 2009-09-10
JP5147830B2 JP5147830B2 (ja) 2013-02-20

Family

ID=38559713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009504439A Expired - Fee Related JP5147830B2 (ja) 2006-04-04 2007-04-04 半導体デバイスの形成方法

Country Status (6)

Country Link
US (1) US7375021B2 (ja)
EP (1) EP2008301A4 (ja)
JP (1) JP5147830B2 (ja)
CN (1) CN101410965B (ja)
TW (1) TWI438852B (ja)
WO (1) WO2007115292A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022924A (ja) * 2017-10-25 2018-02-08 キヤノン株式会社 固体撮像装置およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470985B2 (en) * 2006-07-31 2008-12-30 International Business Machines Corporation Solder connector structure and method
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8227918B2 (en) * 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
US8482125B2 (en) 2010-07-16 2013-07-09 Qualcomm Incorporated Conductive sidewall for microbumps
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US9842810B1 (en) 2016-06-08 2017-12-12 Globalfoundries Inc. Tiled-stress-alleviating pad structure
CN107481976B (zh) * 2016-06-08 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
US11388822B2 (en) * 2020-08-28 2022-07-12 Applied Materials, Inc. Methods for improved polymer-copper adhesion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
WO2005109473A2 (en) * 2004-04-19 2005-11-17 Applied Materials, Inc. Adhesion improvement for dielectric layers to conductive materials
JP2005333009A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583285A (en) * 1994-11-29 1996-12-10 Lucent Technologies Inc. Method for detecting a coating material on a substrate
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6730982B2 (en) * 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
US6583039B2 (en) * 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
US20030217462A1 (en) * 2001-12-13 2003-11-27 Fei Wang Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
JP2003249498A (ja) * 2002-02-25 2003-09-05 Toshiba Corp 半導体装置の製造方法
US6827868B2 (en) * 2002-11-27 2004-12-07 International Business Machines Corporation Thinning of fuse passivation after C4 formation
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6905909B2 (en) * 2003-10-22 2005-06-14 Lsi Logic Corporation Ultra low dielectric constant thin film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
WO2005109473A2 (en) * 2004-04-19 2005-11-17 Applied Materials, Inc. Adhesion improvement for dielectric layers to conductive materials
JP2005333009A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022924A (ja) * 2017-10-25 2018-02-08 キヤノン株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
EP2008301A4 (en) 2012-09-05
EP2008301A2 (en) 2008-12-31
WO2007115292A3 (en) 2007-12-06
WO2007115292A2 (en) 2007-10-11
JP5147830B2 (ja) 2013-02-20
TWI438852B (zh) 2014-05-21
US20070232049A1 (en) 2007-10-04
CN101410965A (zh) 2009-04-15
CN101410965B (zh) 2010-11-03
US7375021B2 (en) 2008-05-20
TW200739776A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP5147830B2 (ja) 半導体デバイスの形成方法
CN102270610B (zh) 集成电路装置及封装组件
US8587119B2 (en) Conductive feature for semiconductor substrate and method of manufacture
TWI419279B (zh) 積體電路元件
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
TWI460836B (zh) 半導體晶片及其製造方法
US8569887B2 (en) Post passivation interconnect with oxidation prevention layer
KR101167441B1 (ko) Ｕｂｍ 에칭 방법
US7456090B2 (en) Method to reduce UBM undercut
US9425147B2 (en) Semiconductor device
US7919406B2 (en) Structure and method for forming pillar bump structure having sidewall protection
US20080073790A1 (en) METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION
US9691703B2 (en) Bond pad structure with dual passivation layers
TW200947616A (en) Fluorine depleted adhesion layer for metal interconnect structure
TW201128749A (en) Pillar structure having a non-planar surface for semiconductor devices
US11670608B2 (en) Prevention of metal pad corrosion due to exposure to halogen
JP2009524254A (ja) 界面キャップ構造体を用いて最終レベル銅・ｃ４間接続部を形成する方法
US20180308816A1 (en) Adding cap to copper passivation flow for electroless plating
US11171100B2 (en) Semiconductor device structure with protected bump and method of forming the same
CN112582274A (zh) 半导体装置的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees