KR100450316B1 - 탄화 규소 및 이의 제조 방법 - Google Patents

탄화 규소 및 이의 제조 방법 Download PDF

Info

Publication number
KR100450316B1
KR100450316B1 KR10-2001-0048181A KR20010048181A KR100450316B1 KR 100450316 B1 KR100450316 B1 KR 100450316B1 KR 20010048181 A KR20010048181 A KR 20010048181A KR 100450316 B1 KR100450316 B1 KR 100450316B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
silicon
layer
doping
substrate
Prior art date
Application number
KR10-2001-0048181A
Other languages
English (en)
Other versions
KR20020013761A (ko
Inventor
히로유키 나가사와
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20020013761A publication Critical patent/KR20020013761A/ko
Application granted granted Critical
Publication of KR100450316B1 publication Critical patent/KR100450316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides

Abstract

막, 층, 반도체와 같이, 불순물로 도핑된 탄화규소 재료를 제조하는 방법에서, 규소 증착 공정을 실행하고, 불순물 도핑 공정을 실행하여 수득된 도핑된 규소 원료를 형성한 후에 탄화 공정이 수행된다. 규소 증착과 도핑 공정 모두는, 탄화 공정 전에 동시 또는 개별적으로 실행되거나, 탄화 공정 동안 지속될 수 있다. 어떠한 경우에도, 탄화 공정은 간헐적으로 실행된다. 규소 증착 공정, 도핑 공정 및 탄화 공정의 조합으로 이루어진 하나의 유닛 공정이 다수회, 예를 들면 2000회 반복될 수 있다.

Description

탄화 규소 및 이의 제조 방법 {SILICON CARBIDE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 탄화규소, 특히 탄화규소 막의 제조 방법, 탄화규소를 포함하는 소자, 탄화규소의 잉곳(ingot) 등에 관한 것이다. 이러한 경우, 탄화규소가 반도체 소자의 기판 재료, 센서, 반도체 제조 공정의 더미 웨이퍼(dummy wafer), X-선 마스크, 태양 전지 등으로 사용된다.
탄화규소 자체가 2.2eV 이상의 넓은 금지대폭(forbidden band)을 갖고, 열적, 화학적 및 기계적으로 안정한 결정으로 형성된 반도체 소자라는 것은 당업계에 공지되어 있다. 또한, 탄화규소가 높은 열전도도를 갖기 때문에 고주파수 및 고전력의 조건에서 사용되는 반도체 재료에 탄화규소를 응용하는 것이 고려되어 왔다.
탄화규소의 제조 방법으로서, 아키슨(Acheson)법, 승화 및 재결정법[소위 개량 렐리(Lely)법이라고 불린다]이 공지되어 있다. 상세하게, 아키슨법은 가열된 코크상에서 규소를 반응시켜서 코크의 표면 상에 탄화 규소를 증착시키는 방법이며, 승화 및 재결정법은 아키슨법으로 수득한 탄화 규소를 가열하여 승화시킨 다음, 이것을 재결정시키는 방법이다. 또한, 탄소 도가니 내에서 규소를 녹여 탄소 도가니 내의 부유 탄소를 규소와 반응시켜, 탄화 규소를 뽑아내는 액상 증착법(liquid deposition method)이 공지되어 있다.
또한, 고순도 및 결정 결함이 감소된 탄화규소 막을 수득하기 위한 임의의 다른 방법이 제안되어 왔다. 상세하게, 이러한 방법으로서 화학적 기상 증착법(CVD) 및 원자층 적층법(ALE)이 공지되어 있다. CVD법에서, 탄화규소는 탄소 공급 가스를 정상 또는 감소된 압력의 대기에서 또 다른 탄소 공급 가스와 열적으로 반응시켜 기판 표면 상에 증착시킨다. 한편, 규소 공급 분자와 탄소 공급 분자가 교대로 기판 표면상에 흡착되고, 기판 결정성이 탄화규소 내에서 변하지 않으면서 탄화 규소의 에피택셜 성장이 진행된다.
본원에서, 탄화규소가 반도체 소자 재료로 사용되는 경우, 불순물을 조절하는 것이 극도로 중요하다는 사실이 주목된다. 예컨대, 탄화규소를 쇼트키-장벽 다이오드(Schottky-barrier diode)와 같은 디스크릿 타입(discrete type)의 파워 반도체 소자용 기판으로 사용하도록 한다. 이 경우 소자가 온 상태(on-state)에 놓여있을 때 소자는 직렬저항 또는 온 저항(on-resistance)을 가지며, 상기 온 저항은 바람직하게는 소자 내에서의 전력 손실의 감소로 인해 작다. 온 저항을 감소시키기 위해서, 기판을 최대 1021/㎤ 정도 농도의 불순물로 도핑해야 한다.
다른 한편, 반도체 소자의 항복 전압(breakdown voltage)을 고려해야 한다. 이러한 반도체의 항복 전압은 일반적으로 불순물 농도의 -0.5승(즉 마이너스 제곱근)에 비례한다. 이것을 고려하면, 불순물 농도는 전기장이 집중되는 소자 부분에서 1x1014/㎤로 감소되어야 한다.
한편, 열 확산법은 규소를 기재 재료로 사용하는 반도체 소자를 제조할 때 기판에 불순물을 도핑하기 위해 사용된다. 열 확산법은 기판 표면에 불순물을 피복시키거나, 불순물 분위기에 기판을 노출시킨 후 기판을 가열시켜 기판에 불순물을 첨가시키는 것이다. 그러나, 이러한 열 확산법은 탄화규소 기판에 응용될 수 없다. 이것은 탄화규소 내의 확산 계수가 규소내의 확산 계수와 비교하여 극도로 느리기 때문이다. 이 때문에 불순물을 반도체 소자를 제조하는데 유용한 깊이 (1x1014내지 1x1021/㎤의 농도 범위에서 1㎛보다 깊다)로 확산시키는 것이 매우 어려워진다.
이러한 조건 하에, 이온주입법이 탄화규소에 불순물을 첨가하기 위해 일반적으로 사용되고 있으며, 불순물 농도를 광범위하게 조절하는데 유용하다. 그러나, 이온주입법에서는 깊이 방향을 따른 불순물 분포에 있어서 주입된 이온의 범위(a range of injected ions)로 인해 불가피한 제한이 따른다. 즉, 불순물의 분포는 주입된 이온의 범위에 따라 달라진다. 이것을 고려하여, 일본의 미심사 특허 공개 번호 제 1999/503571호에는 탄화규소의 반도체층에 도판트(dopant)를 도입시키는 방법이 개시되어 있다. 보다 상세하게, 이 방법은 도판트를 저온에서 반도체층에 이온 주입하는 단계 및 고온에서 반도체층을 어닐링하는 단계를 가져야 한다. 이 경우, 이온 주입 단계가 저온에서 실행되어 비정질층이 반도체의 표면에 형성되는 반면, 어닐링(annealing) 단계는 고온에서 실행되어 도판트가 비정질층 아래에 놓여진 비주입층(un-injected layer)으로 확산된다. 이 방법이 사용된다 하더라도, 기판 전체에 걸쳐 고농도의 불순물을 확산시키는 것은 어렵다.
또한, 주입된 이온은 전기적 활성이 불충분하며, 이온 주입으로 탄화규소 내에서 결정 결함이 일어난다. 이러한 상황에서, 일본의 미심사 특허 공개 번호 제 2000/68225호에서 탄소 원자(C)를 추가로 이온 주입하여 탄화규소에 주입된 억셉터(acceptors)의 전기적 활성을 개선시키는 방법이 제안되었다. 이 방법은 또한 열 처리로 인한 확산을 억제하는데도 효과적이다. 더욱이, 일본의 미심사 특허 공개 번호 제 1999/121393호에는 탄화규소 기판의 규소 표면에 SiO2마스크를 형성한 후, 불순물 원소로서 질소 이온을 주입하는 방법이 개시되어 있다. 불순물 이온을 주입시킨 후, 이 방법은 규소 표면에 대해 수직 방향으로부터의 이온 주입과 수직 방향에서 7°경사진 다른 방향으로부터의 다른 이온 주입(랜덤 주입)을 추가로 수행해야 한다. 일본 미심사 특허 공개 번호 제 1999/121393호에 지적된 바와 같이, 인 원자가 탄화규소의 반도체내로 이온 주입되는 경우, 이온 주입시 온도는 1200℃ 이상과 같은 고온에서 유지되어야 한다.
본원에서 불순물은 기판 전체에 걸쳐 첨가된다. 이 경우, 탄화규소를 형성하면서 동시에 불순물을 도핑하는, 소위 인시투(in-situ) 도핑이라고 하는 방법이 사용된다. 이러한 인시투 도핑에서는, 첨가되는 불순물 공급원과 농도에 제한이 필연적으로 가해진다. 예컨대, 일본의 미심사 특허 공개 번호 제 1997/63968호에는 붕소 함유 가스가 흐르면서 동시에 탄소와 규소의 혼합 가스가 공급되고, p-탄화규소의 반도체층을 기상(vapor phase) 성장시키도록 하는 방법이 개시되어 있다. 이 경우, 결정성장에 기여하는 탄소 공급량과 규소 공급량이 Qc및 Qsi로 각각 표시되는 경우 하기 관계가 유지되어야 한다:
1<Qc/Qsi<5
상기 방식으로 증착된 p-탄화규소 반도체층에 대하여, 탄소의 원자 밀도 dc와 규소의 원자 밀도 dsi사이에 하기 관계가 만족되어야 한다:
1<dc<dsi≤32/31
일본의 미심사 특허 공개 번호 제 1998/507734호에 언급된 바와 같이, 트리알킬 붕소가 CVD 공정 또는 승화 공정에서 유기 붕소 화합물로서 사용되어야 한다. 상세하게, CVD와 승화 공정 각각에 의해 탄화규소의 단결정으로 도핑을 실행하는 경우, 분자 내에서 하나 이상의 탄소 원자와 화학적으로 결합된 하나 이상의 붕소 원자를 갖는 유리 붕소 화합물을 사용하도록 한다. 상기 공개 특허에서는 트리알킬붕소가 이러한 유기 붕소 화합물로서 효과적으로 작용한다는 사실이 지적되어 있다.
인시투 도핑 기술을 사용하여 불순물로서의 질소의 농도를 다양한 범주로 변화시키도록, 문헌[Applied Physics letters 65(13), 26(1994)]에는 탄화규소에서의 결정 격자의 점유율로 질소와 경쟁관계에 있는 탄소 농도를 변화시키는 것에 대해 기재되어 있다. 이러한 경우에는, 결정 격자 위치에 배열된 질소 농도가 탄소 농도에 민감하게 변화하기 때문에, 규소 공급원 및 탄소 공급원의 조성비가 탄화 규소의 성장시 엄격히 조절되어야 하는데, 이것에 의해서 탄화규소의 대량 생산이 어려워진다.
또한, 승화 및 재결정법으로 탄화규소에 불순물을 도핑시키는 경우, 원료로서 작용하는 탄화규소 분말과 (Al, B와 같은) 불순물 공급원은 소정의 비로 혼합되고 승화되어 종결정(seed crystal) 상에서 재결정되어야 한다. 본원에서, 불순물 공급원의 증기압이 승화 온도에서 탄화규소의 증기압보다 매우 높다는 것이 주목된다. 결과적으로, 탄화규소에서 불순물 농도는 탄화규소 성장 초기에는 높아지고 불순물 공급원이 휘발소멸되기 때문에 성장 종료시에는 낮아진다.
불순물 농도의 이러한 변화에 의해서, 승화 및 재결정법으로 형성된 탄화규소가 절단되어 탄화규소 기판이 수득되는 경우, 탄화규소 기판 사이의 저항율이 변화되는데, 이것으로 장치 안정성이 실현되기 어려워진다. 또한, 승화 및 재결정법으로 성장된 탄화규소는 항상 평탄한 표면을 갖는 것은 아니며, 급격한 pn 접합 또는 평탄한 pn 접합이 얻어질 수 없다.
기상 성장법에 의해 탄화규소를 성장시키면서 불순물을 도핑시키는 종래의 인시투 도핑에서는, 불순물을 포획하면서 동시에 탄화규소를 성장시킨다. 이것을 고려하면서, 상기 인시투 도핑을 사용하여 pn 접합을 형성하는 경우, 불순물 원료를 도핑 동안 여러가지로 교환하여야 한다. 불순물 원료를 교환할 때, 이전의 불순물 가스는 또 다른 불순물을 도핑하는 초기에 반응 시스템에 불가피하게 남게 되어, 결과적으로 p 및 n 영역 사이의 명확한 접합 경계를 갖는 급격한 pn 접합을 수득하는 것이 어렵다. 또한, 도너 불순물과 억셉터 불순물이 접합 경계에 인접한 부위에서 공존하는데, 이것에 의해서 높은 보상도(compensate degree)가 야기될 뿐만 아니라, pn 접합에서 이동성을 향상시키기 어려워진다.
또한, 가스 흐름 등에 의해서 면내에서 불순물 농도가 불균등하게 분포되고, 일정한 불순물 농도가 다양한 범주에 걸쳐 수득될 수 없다. 따라서, 불순물 농도는 엄격하게 제한될 수 없어, 바람직한 불순물 농도 분포를 갖는 탄화규소가 고수율로 얻어질 수 없다.
상기 문제를 해결하기 위하여, 본 발명의 목적은 높은 제어성을 유지하면서 직경으로 4인치 보다 넓은 영역에 불순물을 도핑시킬 수 있고, 높은 생산성을 달성할 수 있는 탄화규소 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 불순물 공급원, 불순물 농도 및/또는 불순물 도핑된 영역의 깊이와 관련된 임의의 제한을 없애거나 사실상 없앨 수 있는 설명된 유형의 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법에 의해 제조된 반도체 소자와 탄화규소를 제공하는 것이다.
도 1은 본 발명에 따른 탄화규소 제조 방법에 유용한 CVD 장치를 설명하는 개략도이다.
도 2는 본 발명의 제 1 구체예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램(timing diagram)이다.
도 3은 본 발명의 제 2 구체예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 4는 본 발명의 제 3 구체예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 5는 본 발명의 제 4 구체예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 6은 본 발명의 제 5 구체예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 7은 개시 시점(ts)과 유량(fn)을 변화시켜 수득된 탄화규소에서의 전자 농도를 나타내는 그래프이다.
도 8은 제 1 비교예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 9는 제 2 비교예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 10은 제 3 비교예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
도 11은 유량을 변화시켜 수득된 탄화규소에 포함된 전자의 농도를 나타내는 그래프이다.
도 12는 제 4 비교예에 따른 탄화규소 제조 방법을 설명하는 타이밍 다이아그램이다.
본 발명에 적용가능한 방법은 기상 또는 액상으로부터 탄화규소를 기판 상에 증착하는데 사용하는 것이다. 본 발명의 제 1 면에 따르면, 이 방법은 규소층을 기판에 증착시키는 단계, 규소층을 N, B, Al, Ga, In, P, As, Sb, Se, Zn, O, Au, V, Er, Ge, 및 Fe로 이루어진 군으로부터 선택된 하나 이상의 성분으로 구성된 불순물로 도핑시켜 도핑된 규소층을 형성시키는 단계, 및 불순물로 도핑된 탄화규소의 탄화규소층내로 도핑된 규소층을 탄화시키는 단계를 포함한다.
본 발명의 제 2 면에 따르면, 규소층 증착 단계, 도핑 단계 및 탄화 단계는 화학적 기상 증착 기술을 사용하여 기판상에서 박막을 에피택셜(epitaxially) 성장시키는 동안 수행된다. 규소층 증착 단계는 규소 원료로서 디클로로실란계와 실란계의 가스를 사용하여 실행되는 반면, 탄화 단계는 불포화 탄화수소 가스를 사용하여 실행된다.
본 발명의 제 3 면에 따르면, 규소층 증착 단계에 이어 도핑 단계가 실행되고, 도핑 단계 후에 탄화 단계가 실행된다.
본 발명의 제 4 면에 따르면, 규소층 증착 단계와 도핑 단계가 동시에 실행되고, 이어서 탄화 단계가 실행된다.
본 발명의 제 5 면에 따르면, 규소층 증착 단계와 도핑 단계가 동시에 실행되는 반면, 탄화 단계는 규소 증착 및 도핑 단계 양쪽 모두가 시작된 후 소정 시간이 경과하면 실행된다.
본 발명의 제 6 면에 따르면, 불순물로 도핑된 탄화규소층이 규소 증착 단계, 도핑 단계 및 탄화 단계로 구성된 공정 유닛을 다수회 반복함으로써 목적하는 두께로 증착된다.
본 발명의 제 7 면에 따르면, 불순물의 양은 제 6 면에서 언급된 유닛 공정의 각 도핑 단계 동안 변화되어, 두께 방향으로 각각 상이한 불순물 농도를 갖는 다수개의 탄화규소층을 제공한다.
본 발명의 제 8 면에 따르면, 도핑 단계는 탄화규소 내의 불순물 농도가 1x1013/㎤ 내지 1x1021/㎤의 범위내가 되도록 불순물 양을 조절한다.
본 발명의 제 9 면에 따르면, 도핑 단계는 탄화규소층의 두께 방향으로의 불순물 농도 구배가 10x1018/cm4내지 4x1024/cm4의 범위내가 되도록 불순물 양을 조절한다.
본 발명의 제 10 면에 따르면, 기판은 단결정 규소, 입방계의 탄화규소, 및 육방정계의 탄화규소중 어느 하나로 구조화된 표면을 갖는 반면, 기판 표면에 증착된 탄화규소층은 입방계 또는 육방정계의 탄화규소로 구조화된다.
본 발명의 제 11 면에 따르면, 이 방법은 도핑된 탄화규소를 형성시킨 후, 탄화규소층으로부터 기판을 제거하여 탄화규소 웨이퍼를 남기는 단계를 추가로 포함한다.
본 발명의 제 12 면에 따르면, 각 공정 유닛의 도핑 단계가 도핑된 탄화규소층에서 pn 접합을 제공하도록 각 공정 유닛에서 서로 불순물의 종을 다양하게 하여 실행된다.
본 발명의 제 13 면에 따르면, 이 방법은 종결정으로서 청구항 제 1항에서 수득된 도핑된 탄화규소를 사용하여, 기상 증착법, 승화 재결정화법 또는 액상 증착법에 의해 종결정 상에서 탄화규소를 추가로 성장시키는 단계를 더 포함한다.
본 발명의 제 14 면에 따르면, 탄화규소는 두께 및 두께 방향으로의 불순물 농도 구배가 1x1022/cm4내지 4x1024/cm4인 영역을 구비한다.
본 발명의 제 15 면에 따르면, 반도체 소자는 상기 제 1 면에 따른 방법으로 제조된 탄화규소를 구비한다.
본 발명의 제 16 면에 따르면, 반도체 소자는 제 14면에 따른 탄화규소로 구성된다.
본 발명의 제 1 면 내지 제 5 면에서, 불순물이 도핑된 규소가 불순물이 도핑된 탄화규소로 탄화된다. 이 방법에서는, 불순물이 탄화규소와 비교하여 규소내로 용이하게 도핑될 수 있으므로, 용이하고 정확하게 목적하는 불순물을 고농도로 규소 내에 도핑할 수 있다. 보다 상세하게, 탄화규소 내로 도핑될 수 있는 불순물과 불순물 농도가 제한되는 반면, 규소는 고농도의 다양한 종류의 불순물로 용이하게 도핑된다. 이것은 탄화규소 내의 확산 계수 및 불순물의 가용성(solubility)에 대해 결정된 한계를 초과하는 고농도의 불순물 도핑이 행해질 수 있음을 보여준다.
상기 측면들에서, 탄화규소층 내로 최종적으로 도핑된 불순물 양은 규소내로 미리 도핑된 불순물 양과 일치한다. 따라서, 탄화규소 내의 불순물 양은 규소층 형성시에 불순물의 도핑량 및 공급시간과 같은 불순물 도핑조건에 의해 엄격하게 조절될 수 있다. 또한, 탄화규소에서 불순물의 확산 계수가 규소내에서 보다 훨씬 낮기 때문에, 탄화규소내에서 불순물의 분포가 내부 확산으로 인해 방해받는 것을 방지할 수 있다. 따라서, 불순물의 도핑 영역은 미리 증착된 규소층의 두께를 고려하여 정확하게 조절될 수 있고, 1㎛ 이상의 두께를 초과할 수 있다. 또한, 탄화규소 내의 불순물 농도는 본 발명의 제 8 면에 언급된 바와 같이 매우 넓은 범위에 걸쳐 용이하게 변화될 수 있다. 이것에 의해서, 본 발명을 반도체에 다양하게 응용할 수 있다.
본원에서, 규소층 증착 단계와 불순물 도핑 단계가 임의의 탄소 원료 없이 실행되어야 한다. 임의의 탄소 원료 없이, 불순물 도핑 단계를 규소층 증착 단계와 동시에, 또는 후에 실행할 수 있다. 또한, 탄화 단계는 규소 증착 단계와 불순물 도핑 단계 모두 후에 수행되어야 한다. 그 이유를 하기 상세하게 설명할 것이다.
미리 규소층이 형성된 기판 상에 탄소 원료와 불순물 원료를 동시에 주입하도록 하는 경우, 탄화규소는 불순물 도핑과 비교하여 규소층에 우세하게 형성된다. 이것은 탄화가 표면 현상으로서 규소 표면상에서 발생하는 반면 불순물 확산은 시간 제곱근에 비례하여 진행되어, 결과적으로 불순물 도핑과 비교하여 탄화가 단시간 내에 종료되기 때문이다. 따라서, 탄소 존재하에서 불순물을 충분히 도핑시키는 것은 어렵다. 또한, 탄소 원료가 빠르게 기판 표면에 접착되므로, 기판내로의 불순물 원료 확산을 기판에서 방지할 수 없다. 이러한 사실로부터, 충분하게 불순물을 도핑시키기 위해서는 탄소 원료의 부재하에 기판 상에 증착된 규소층에 불순물 원료를 도핑해야 한다는 것이 이해된다.
이 경우, 규소 원료와 불순물 원료가 동시에 도입될 수 있다. 탄소 원료를 불순물로 도핑된 규소층을 증착시킨 후 기판 상으로 도입시킬 수 있다. 탄화 단계 동안, 불순물 원료가 탄소 원료와 함께 도입될 수 있다. 이것은 불순물과 탄소 원료가 공존하여도 탄화가 우선적으로 일어나므로, 결과적으로 이러한 상황은 탄소 원료가 단독으로 도입되는 경우와 유사하기 때문이다.
또한, 탄소 원료와 규소 원료의 부착 계수비에 의해 결정되는 소정 유량비 범위 내에서 공급되는 한, 탄화 단계 동안 규소 원료는 탄소 원료와 공존할 수 있는데, 그 이유는 다음과 같다. 소정 유량비 범위 내에서, 탄소 원료는 기판 표면 상에 흡착층을 형성하도록 작용하고, 이 흡착층은 탄소 및 규소 원료가 동시에 주어진 경우라 하더라도 탄화규소의 형성을 방지하는 역할을 한다.
기상 또는 액상으로 박막을 증착시키기 위해서, 화학적 기상 증착법(CVD), 분자 빔 에피택시법(MBE), 액상 에피택시법(LPE) 등을 사용할 수 있다. 이 기판 또는 베이스의 적어도 표면 상에 규소, 탄화규소, TiC, 사파이어 등이 구비될 수 있다.
도핑된 불순물로서, N, B, Al, Ga, In, P, As, Sb, Se, Zn, O, Au, V, Er, Ge 및 Fe가 있다. 이 중, B, Al, Ga, In와 같은 제 3 족의 원소가 억셉터로 작용하여 p-형 반도체를 형성하는 반면, N, P, As, Sb와 같은 제 5 족의 원소는 도너로 작용하여 n-형 반도체를 형성한다. 또한, Se와 같은 제 4 족의 원소는 전자 친화도 차로 인해 금지대역에서 준위(energy level)를 형성하고 전기 저항을 변화시키도록 작용한다. 그외에 Zn, O, Au, V, Ge, Fe와 같은 원소는 깊은 준위를 형성하여, 결과적으로 소수 캐리어의 수명 및 저항율을 변화시키도록 작용한다.
상기 불순물들은 개별적으로 또는 조합되어 사용될 수 있다. 예컨대, 불순물이 도너 및 억셉터로서 작용하는 동일 유형이라고 하더라도, 이러한 동일 유형의 불순물은 종종 금지대역에서 상이한 준위를 형성하고 온도에 대해서 상이한 저항율변화가 제공된다. 특정 온도에서 저항율을 조절하고자 하는 경우, 다수의 동일 유형의 불순물이 동시에 첨가될 수 있다. 상세하게, N 및 P와 같은 두개의 원소들은 상기 제 5 족의 원소로부터 선택되어, 동시에 첨가될 수 있다.
또한, 도너와 억셉터가 동시에 첨가되어 캐리어를 보충하여, 결과적으로 저항율을 증가시킬 수 있다. 이 기술은 PIN 다이오드에서 예컨대 i(진성)층을 형성할 수 있다. 예를 들면, 도너와 억셉터는 각각 N 및 B일 수 있다. 결정 성장 동안 불가피하게 침투된 불순물로 인한 저항율의 필수적인 증가를 상쇄시키기 위해서, 상기 불순물과 반대 특성을 갖는 다른 불순물을 첨가할 수 있다. 도너와 억셉터를 동시에 첨가할 때 불순물의 성질을 상쇄시키도록 조정할 수 있어, 높은 저항율을 갖는 탄화규소를 수득하는데 도움을 준다.
상기 규소층 증착 단계, 불순물 도핑 단계 및 탄화 단계가 기상 또는 액상의 원료 공급을 조절함으로써 실행될 수 있다. 예를 들어, 탄화규소의 원료에 혼합된 불순물 공급원의 농도비와 불순물 혼합 시간을 조정시킬 수 있다.
실란계와 디클로로실란계의 가스로는, 디클로로실란, 테트라클로로실란, 트리클로로실란, 헥사클로로실란 등이 있다. 불포화 탄화수소 가스로는, 아세틸렌, 에틸렌, 프로판 등이 있다. 이러한 원료를 사용함으로써, 탄화규소의 형성 온도를 낮출 수 있고, 가스 유량비를 변화시키기 위해 수용된 허용 범위를 넓힐 수 있고, 수득된 탄화규소의 결정성을 상승시킬 수 있다.
제 2 면에 따라 제조되는 경우, 반응 동안 기판과 같은 베이스 시트는 900 내지 1400℃, 바람직하게는 1000 내지 1400℃의 온도 범위에서 유지된다. 반응 온도가 너무 높은 경우, 베이스 시트(base sheet)로서 규소가 사용되면 규소가 용융되고, 반응 온도가 너무 낮은 경우 반응 속도가 너무 느려진다.
제 6 면에 따르면, 선택적이거나 바람직한 농도 프로파일을 갖는 불순물 도핑층을 달성할 수 있다. 또한, 이 방법을 사용하면 불순물로서 규소 중에 확산되는 경우 불순물에 관하여 어떠한 제한도 가해지지 않는다.
제 7 면은 예를 들어 종래 방법으로 수득될 수 없는 급격한 농도 구배일 수 있는 바람직한 농도 구배를 실현할 수 있다. 이러한 농도 구배는 상기 제 9 면에 의해서 규정된 급격한 농도 구배일 수 있다.
본 발명에 따른 제 10 면에 의해서 뛰어난 탄화규소를 실현할 수 있다. 탄화규소가 탄화규소 기판 상에 증착되는 경우, 탄화규소 기판은 그대로 반도체용 탄화규소 기판으로 사용될 수 있다. 이러한 탄화규소 기판은 아키슨법, 또는 승화 및 재결정법에 의해 형성될 수 있거나, 탄화된 규소 표면일 수 있다. 이와 관련해서, 이러한 기판과 표면을 총칭하여 베이스 바디(base body)라고 할 수 있다.
베이스 바디는 약간 경사진 결정법선축(crystal normal axis)이 있는 표면을 갖는 기판일 수 있다(즉 오프 앵글(off angle)을 갖는 기판). 이러한 기판은 [001] 방향에서 [110]을 향해 약간 경사진 표면 법선각(normal angle)을 갖는 규소 기판(100)으로 예시될 수 있다. 또한, 기판은 소정의 단일 방향의 한 표면 상에서 서로 나란하게 연장된 다수개의 기복(undulation)을 가질 수 있다. 이러한 기판으로서, [001] 면에서 규정된 기판 표면 상에 [011] 면방향으로 평행하게 연장된 기복을 갖는 규소 기판, 입방계 탄화규소 기판 등으로 예시된다. 상기 기판은 그 위에 증착된 탄화규소층 상의 결함을 감소시키는 것을 도와, 고품질의 탄화규소를 수득하는 역할을 한다.
본 발명의 제 12면은 바람직하고 균일한 불순물 농도 또는 엄격하게 조절된 불순물 농도 분포를 갖는 탄화규소 반도체 웨이퍼를 수득하는 것을 돕는다. 또한, 베이스 바디를 제거할 수 있다. 규소 기판이 베이스 바디로 사용되는 경우, 베이스 바디를 에칭하거나 절단함으로써 규소 기판 상에 탄화규소층을 증착시킨 후에 베이스 바디가 제거될 수 있다. 두꺼운 탄화규소층을 기판 상에 증착시키는 경우, 증착된 두꺼운 탄화규소층을 배선톱(wiring saw) 등으로 슬라이스하여 웨이퍼를 얻는다. 보다 상세하게, 웨이퍼 직경이 6인치인 경우, 탄화규소층의 두께는 예컨대 0.65㎜일 수 있다. 한편, 웨이퍼 직경이 5인치인 경우, 탄화규소층의 두께는 0.5㎜일 수 있다. 또한, 웨이퍼 직경이 3 또는 4인치인 경우, 탄화규소층의 두께가 0.36㎜ 정도가 될 수 있다. 이 사실로부터, 웨이퍼의 영역이 넓고 탄화규소층이 비교적 두꺼운 경우라 하더라도, 불순물 농도가 전체 웨이퍼에 걸쳐서 정확하게 조절될 수 있음이 이해된다. 상세하게, 전체 표면(직경 4인치 이상)에 걸친 불순물 농도 변화를 5% 미만으로 감소시킬 수 있고, 두께 방향으로의 불순물 농도의 변화를 5% 미만으로 감소시킬 수 있다. %로 표시한 불순물 농도의 변화는 다음과 같이 산출된다:
(불순물 농도의 변화) = [(최대 농도 - 최소 농도)/(평균 농도)] x 100 (%)
불순물 농도 구배는 상기 본 발명의 제 9 또는 14면에 따라 정확하게 조절될 수 있다.
본 발명의 제 12 면은 불순물 농도가 정확하게 조절된 pn 접합을 형성하는 역할을 하며, 대량의 양호한 수율로 바람직한 반도체 소자를 제조하는 것을 돕는다.
본 발명의 제 13 면은 종결정으로서 사용되는 탄화규소의 불순물 농도를 적합하게 선택할 수 있다. 이것에 의해서, 적절한 수치로 전기 저항율이 조절되어, 결정 성장 동안 나타나는 파티클의 부착을 방지할 수 있다. 결과적으로, 뛰어난 탄화규소 잉곳을 얻을 수 있다.
본 발명의 제 14 면은 두께 방향으로 농도 구배를 갖는 탄화규소를 형성하고, 탄화규소를 다수개의 조각으로 절단하여 목적하는 농도를 갖는 슬라이스를 용이하게 수득할 수 있게 한다. 이것은 반도체 내의 내부 전기장의 제어폭을 넓히고, 반도체 소자의 작동 특성을 설계하는데 효과적이다.
본 발명의 제 15 면은 고속, 고효율 및 고 항복 전압을 갖는 파워 반도체 등을 수득하는 역할을 한다.
본 발명의 16 면은 이러한 반도체를 제조하도록 한다.
바람직한 실시예의 설명
제 1 실시예
도 1과 2를 참고하여, 본 발명의 제 1 면에 따른 탄화규소 제조 방법을 설명할 것이다. 본원에서, 본 발명의 실시예에 따른 방법은 도 2에 도시된 타이밍 차트에 따라 도 1에 도시된 CVD 장치 또는 기구를 사용하여 실행된다. 또한, 본 발명에 따른 탄화규소에 대해 설명할 것이다.
간단하게, 본 발명의 제 1 실시예에 따른 방법은 규소층을 증착시킨 후 불순물 도핑 공정을 실행한 다음, 탄화 공정을 실행하는 것을 특징으로 한다.
도 1에 도시된 CVD 장치는 증착 챔버(1)와, 중심부에서 사실상 수직으로 위치하며 증착 챔버(1)의 중심부에 위치된 노즐(2a)을 갖는 가스 유입 파이프 또는 도관(2)을 구비한다. 플레이트(3)는 노즐(2a)에 인접한 가스 유입 파이프의 팁 부분에 고정된다. 가열 부재(5)가 플레이트(3)의 상부측에 놓여진 기판(4) 등을 가열하도록 플레이트(3)의 하부측에 부착된다. 기판(4)은 본 발명에 따른 베이스 부재의 역할을 한다.
증착 챔버(1)의 외부에서, 가스 공급 설비는 가스 유입 파이프(2)에 가스를 공급하도록 배치되고, H2가스, N2가스, SiH2Cl2가스 및 C2H2가스의 공급원(도시되지 않았음), 및 가스 유입 파이프(2)와 상기 가스 공급원 사이에 연결된 밸브(2b, 2c, 2d 및 2e)를 갖는다. 또한, 배기관(6)이 증착 챔버(1)에 연결되고, 압력 조절 밸브(7)를 통해 배기 펌프(도시되지 않았음) 등에 연결된다. 따라서, 증착 챔버(1)는 압력 조절 밸브(7)를 통해 배기 펌프에 의해 배기될 수 있다.
도 1에 도시된 CVD 장치는 소위 콜드-월(cold-wall) 유형의 공지된 감압 CVD 장치로서, 공지된 방식으로 각 기판(4)상에서 박막을 성장시키는 역할을 한다. 상세하게, 이러한 박막은 가열 부재(5)로 플레이트(3)상의 기판(4)을 가열시키고, 배기관(6)을 통해 증착 챔버(1)를 배기시키고, 가스 유입 파이프(2)의 노즐(2a)을 통해 증착 챔버(1) 내의 가스중 선택된 하나를 공급하고, 증착 챔버(1) 내에서 기상을 형성시킴으로써 성장될 수 있다.
상기 감압 CVD 장치는 하기 방식으로 탄화규소를 제조할 수 있다. 우선, 단결정의 규소 기판이 각 기판(4)으로서 준비되고, 6인치의 직경과 단결정의 {001} 면이 나타나는 표면층을 갖는다. 규소 기판이 전처리되어 규소 기판의 표면층을 얇은 탄화규소 박막으로 탄화시킨다. 이러한 탄화규소 박막은 기판 상에서 성장된 탄화규소층의 밑에 있으므로, 결정도가 우수한 탄화규소층을 성장시키도록 탄화규소층의 완충층 또는 기저층으로서 역할한다.
이러한 점을 고려하여, 본 발명의 제 1 실시예에 따른 방법을 설명할 것이다. 우선, 증착 챔버(1)가 배기관(6)을 통해 배기된 후, 밸브(2b 및 2c)가 개방된다. 결과적으로, H2가스와 C2H2가스가 200sccm 및 50sccm의 유량, 그리고 100mTorr의 압력으로 증착 챔버(1)에 각각 도입된다. 이러한 가운데, 기판(4)을 약 1분간 5 내지 1200℃의 가열 부재로 가열시킨다. 기판(4)의 각 생성된 표면층이 예비 탄화규소 막이라고 할 수 있는 탄화규소 막으로 미리 탄화된다. 예비 탄화가 종료된 후, 밸브(2e)가 폐쇄되어 C2H2가스의 공급을 일시적으로 중단시킨다. 그후, 기판 온도를 1200℃로 유지하면서, H2가스를 200sccm의 유량으로 연속하여 흘려준다. 이 경우, 증착 챔버(1)를 배기시킴으로써 증착 챔버(1)의 압력을 60mTorr로 유지한다. 이렇게 하기 위해서, 배기관(6)을 통해 배기된 가스의 배기 속도를 조정하도록 압력 조절 밸브(7)를 조절한다. 이러한 상황하에서, 하기 증착이 실행된다.
도 2에 도시된 바와 같이, H2가스는 상기한 대로 전체 처리 기간 동안 연속하여 흐르게 되는 반면, 밸브(2c)는 5초 동안 개방되어 30sccm의 유량으로 SiH2Cl2가스를 증착 챔버(1)에 도입시키고, 상기 방식으로 전처리된 각 기판(4)상에 규소층을 증착시킨다. 이어서, 밸브(2c)는 폐쇄되어 SiH2Cl2가스의 공급을 중단시키는 반면, 밸브(2d)는 개방되어 도 2에 도시된 바와 같이, 50sccm의 유량으로 N2가스를 5초 동안 증착 챔버(1)로 도입시킨다. 이러한 N2가스 도입은 규소층에 도너 불순물을 첨가시키기 위한 것으로, 이것에 의해서 질소가 도핑된 규소층이 수득된다. 다음, 밸브(2d)가 폐쇄되어 N2가스 공급이 중단되는 반면, 밸브(2e)는 개방되어 C2H2가스를 10sccm의 유량으로 5초 동안 증착 챔버(1)내로 도입시킨다. 이러한 C2H2가스 도입은 도핑된 규소층을 도핑된 탄화규소로 탄화시키는 역할을 한다.
본원에서, 하나의 유닛 공정은 일련의 규소층 증착 공정, 질소를 규소층에 도핑하는 공정 및 도핑된 규소층을 탄화시키는 공정으로 규정된다. 이 경우, 유닛 공정은 예시된 실시예에서 2000회 반복된다. 따라서, 입방계의 도핑된 탄화규소층이 상기 공정으로 기판(4)상에서 에피택셜 성장한다는 것이 확인되었다.
또한, 탄화규소층은 8.3시간이 경과한 후 54㎛의 두께로 각 기판(4)상에 증착되고, 단결정으로 이루어진다는 것이 확인되었다. 규소 기판 상에 탄화되고 도핑된 탄화규소층을 증착시킨 후, 도핑된 탄화규소의 질소(N) 농도를 SIMS(2차 이온 질량 분석법)로 측정하였다. 결과적으로 질소 농도는 7.4x1019/㎤이고, 질소가 도핑된 탄화규소 내에 균일하게 분포됨이 입증되었다. 또한, 도핑된 탄화규소 내의 전자 농도가 홀 효과(Hall effect)를 사용하여 측정한 경우에 실온에서 7.2x1019/㎤ 정도로 높다는 것이 확인되었다. 또한, 도핑된 탄화규소의 저항율 또는 비저항이 0.007Ω㎝임이 확인되었다. 또한, 면내 및 두께 방향으로의 불순물의 농도 변화는 3.7%였다.
제 2 실시예
도 3을 참조하여, 본 발명의 제 2 실시예에 따라 탄화규소와 탄화규소를 제조하는 방법을 설명할 것이다. 도 3에서, 이 방법은 원료 가스를 공급하는 타이밍을 설명하는 시간 다이아그램에 의해 설명될 것이고, 도 3에 도시된 유닛 공정이 도 2에 예시된 것과 다르다는 점을 제외하고는 도 2에 도시된 것과 유사하다. 따라서, 도 3의 유닛 공정에 대해 주로 설명할 것이고, 제 1 및 제 2 실시예에 대한 공통된 부분 또는 공정은 생략할 것이다. 간단하게, 본 발명의 제 2 실시예에 따른 방법은 규소층 증착 공정과 불순물 도핑 공정 모두를 동시에 실행하고, 이후에 탄화 공정을 실행하는 것을 특징으로 한다.
도 3에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 유닛 공정은 예비 탄화규소층 상에 규소층을 증착시키는 증착 공정이 동시에 수행되는 도핑 공정을 갖는다. 상세하게, 밸브(2c)가 개방되어 50sccm의 유량으로 5초 동안 증착 챔버(1)(도 1)에 SiH2Cl2가스를 공급하고, 동시에 밸브(2d)가 개방되어 50sccm의 유량으로 5초 동안 질소 가스(N2)를 공급한다. 이것은 SiH2Cl2가스와 N2가스가 동시에 증착 챔버(1)(도 1)에 5초 동안 도입되거나 공급되고, 규소층의 증착 공정과 질소의 도핑 공정이 동시에 실행됨을 보여준다. 후속적으로, 밸브(2c 및 2d) 모두가 동시에 폐쇄되어 SiH2Cl2가스와 질소 가스(N2)의 공급을 차단시킨다. 한편, 밸브(2e)가 개방되어 10sccm의 유량으로 5초 동안 증착 챔버(1)에 C2H2가스를 공급하여, 질소로 도핑된 규소층을 탄화시킨다. 그런 다음, 상기 제 2 실시예에 따른 유닛이 2000회 반복되어, 기판 상에 에피택셜 성장된 입방계의 도핑된 탄화규소층을 형성한다.
상기 에피택셜 성장의 결과로서, 도핑된 탄화규소는 5.6시간 경과후에 기판(4) 상에 54㎛의 두께로 증착된다. 도핑된 탄화규소가 SIMS에 의해 측정된 경우, 기판(4)상에서 성장된 도핑된 탄화규소 내에 포함된 질소의 불순물 농도가 7.4x1019/㎤ 정도로 높다는 사실이 확인되었다. 본원에서, 증착 챔버(1)에 공급된 N2의 총량은 제 1 실시예의 것과 동일하다. 또한, 질소는 도핑된 탄화규소 내에서 균일하게 분포되어 있었다. 더욱이, 도핑된 탄화규소 내의 전자 농도는 실온에서 홀 효과로 측정한 경우 7.2x1019/㎤이고, 이것의 저항율은 0.007Ω㎝임이 확인되었다. 면내 및 두께 방향으로의 불순물의 농도 변화는 3.7% 범위로 제한되었다.
이 실시예에 따르면, 규소의 증착 공정과 불순물을 규소층에 도핑하는 도핑 공정이 동시에 또는 분리되어 실행된다 하더라도, 본 발명에 따른 장점은 변하지 않는다는 것이 증명되었다. 그러나, 제 2 실시예는 제 1 실시예에서 요구된 것보다 더 짧은 시간 내에 유사한 탄화규소 반도체를 수득할 수 있다는 것이 주목된다.
제 3 실시예
도 4를 참조하여, 제 3 실시예에 따른 탄화규소 제조 방법과 이 방법에 의해 수득된 탄화규소를 설명할 것이다. 제 3 실시예에 따른 방법은 도 4에 예시된 타이밍 다이아그램을 따라 실행되고, 도 4의 유닛 공정이 다른 실시예와 다르다는 점을 제외하고는, 도 2와 도 3에 예시된 것과 유사하다. 간단하게, 도 4에서 도시된 유닛 공정은 규소층 증착 공정과 불순물 도핑 공정을 동시에 실행하고, 소정의 시간이 경과한 후 탄화 공정을 실행함을 특징으로 한다.
보다 상세하게, 이 실시예에 따른 유닛 공정은 밸브(2c)가 개방되면서 SiH2Cl2가스를 30sccm의 유량으로 연속적으로 공급하여 실행되는 규소층 증착 공정과, 밸브(2d)가 개방되면서 N2가스를 50sccm의 유량으로 연속적으로 공급하여 실행되는 불순물 또는 도너 도핑 공정으로 구성된다. 즉, SiH2Cl2가스와 N2가스는 증착 챔버(1)내에 동시에 그리고 연속적으로 공급되어, 규소층 증착 공정과 N(도너) 또는 불순물 도핑 공정이 동시에 그리고 연속적으로 실행된다. 이러한 상황에서, SiH2Cl2가스와 N2가스의 공급개시부터 5초가 경과한 후 밸브(2e)가 개방되어, 5초 동안 10sccm의 유량으로 C2H2가스가 공급된다. 따라서, N-도핑된 규소층이 탄화된다. 도 4에서 예시된 바와 같이, SiH2Cl2가스와 N2가스 모두는 C2H2가스가 공급되는 동안 연속적으로 공급된다.
도 4에 예시된 상기 유닛 공정은 5.6시간 동안 2000회 반복된다. 따라서, 기판(4)(규소 기판)상에서의 에피택셜 성장이 이루어져 입방계의 탄화규소 반도체 막이 54㎛의 두께로 증착된다는 것이 확인되었다. 규소 기판 상에서 성장된 탄화규소내의 불순물 농도를 SIMS로 측정한 경우, 탄화규소 내의 N 농도가 7.3 ×1019/㎤이며 균일하게 분포되었다는 것을 확인하였다. 또한, 도핑된 탄화규소 내의 전자 농도를 홀 효과에 의해 실온에서 측정하였더니, 7.2 ×1019/㎤이었다. 탄화규소의 저항율은 0.07Ω㎝이었고, 면내 및 두께 방향에서의 불순물 농도 변화는 약 3.7%였다.
따라서, 이 실시예에 따라서, C2H2가스를 공급하는 동안(즉, 규소층의 탄화 공정) 탄화 규소내로 불순물이 도핑되지 않는다는 사실이 입증된다. 이것은 불순물 도핑 공정과 탄화 공정이 시간적으로 분리되어 실행된다는 것을 보여준다. 이 실시예에 따르면, 제 1 실시예와 유사한 탄화규소 반도체를 제 1 실시예보다 더 단시간에 수득할 수 있다. 이 실시예는 다른 실시예와 비교하여 가스 공급을 간단하게 조절할 수 있다.
제 4 실시예
도 5를 참조하여, 본 발명의 제 4 실시예에 따른 탄화규소 제조 방법을 설명할 것이다. 도 5에서, 원료 가스 공급 타이밍이 도 2, 3, 및 4에서와 같이 예시된다. 도 5에 예시된 방법은 BCl3가스가 N2가스 대신 사용되어 유닛 공정의 불순물로서 규소층으로 억셉터를 도핑하고, C2H2가스가 5sccm의 유량으로 공급된다는 점을 제외하고는, 도 4의 방법과 유사하다.
유닛 공정은 5.6시간 동안 2000회 반복되어, 결과적으로 탄화규소는 규소 기판(4) 상에 54㎛ 두께로 증착되거나 성장된다. 상기 방식으로 성장된 탄화규소 내의 붕소 농도를 SIMS로 측정하고, 또한 전자 농도를 홀 효과로 측정하였다. 결과적으로, 붕소 농도는 1.3x1019/㎤이고 탄화규소에 균일하게 분포되는 반면, 홀의 농도는 1.0x1019/㎤였다. 탄화규소의 저항율은 0.01Ωcm이었고, 면내 및 두께 방향에서의 불순물 농도 변화는 약 3.7% 였다.
제 5 실시예
도 6를 참조하여, 본 발명의 제 5 실시예에 따른 탄화규소 제조 방법을 가스 공급 타이밍의 타이밍 다이아그램을 참고로 설명할 것이다. 본원에서, 탄화규소 제조 방법과 이 방법으로 제조된 탄화규소를 설명할 것이다. 예시된 실시예에서, N2가스의 유량(fn)이 변화되어 다수의 탄화규소 반도체가 제조된다는 점이 주목된다. 이 경우, C2H2가스를 공급하는 개시 시점(start time instants)이 도 6에서 예시된 바와 같이, SiH2Cl2가스와 N2가스를 공급하는 개시 시점으로부터 폭넓게 변화된다. 다른 조건은 제 3 실시예에서 예시된 것과 유사하기 때문에, 더이상 설명하지 않을 것이다.
도 7을 참조하여, 전자 농도와, 개시 시점(ts) 및 유량(fn) 사이의 관계에 대해 설명할 것이다. 도 7에서, 다수의 탄화규소 반도체가 개시 시점(ts)과 유량(fn)을 변화시켜 제조되어, 상술한 방식으로 측정되었다. 도 7에서 명백해지는 바와 같이, 전자 농도가 개시 시점(ts)과 유량(fn) 모두에 대해 사실상 비례하는데, 이는 3x1014/㎤ 내지 1.8x1020/㎤의 범위 내인 것을 용이하게 이해할 것이다. 또한, 고농도의 전자는 10초 이상 개시 시점(ts)을 지연시켜 얻어졌다는 것을 추정할 수 있다.
제 6 실시예
제 6 실시예에서, pn 접합은 단결정 규소 기판 상에서 형성되어 반도체 소자를 제조한다. 반도체 소자를 제조하기 위해, 우선 제 3 실시예의 유닛 공정을 1000회 반복하여 규소 기판(4) 상에 n형 반도체를 증착시킨다. 이후, 제 4 실시예의 유닛 공정을 1000회 반복하여 n형 반도체 상에 p형 반도체를 증착시킨다. 따라서, 규소 기판(4)과 이 규소 기판(4) 상에 탄화규소 반도체를 갖는 탄화규소 반도체가 수득된다. 탄화규소 반도체의 두께는 54㎛이며, pn 접합을 갖는다. 증착 또는 형성 시간이 5.6시간 동안 지속되고, 증착 조건은 증착을 위한 반복 횟수를 제외하면 제 3 및 4 실시예와 관련하여 언급된 조건과 유사하다.
후속적으로, 단결정의 규소 기판은 HF 및 HNO3의 혼합 용액을 사용하여 제거되어, 탄화규소만이 남는다. 따라서, 탄화규소는 p형 및 n형 반도체가 노출된 상하부면을 갖는다. Ni의 전극은 상면 및 하면 상에서 증착된 후, 전기 전도체가 각 전극에 접착된다. 이 상황에서, pn 접합 사이의 정전용량은 전기 전극 사이에 인가된 d.c. 전압으로 측정된다. 상세하게, 이 d.c. 전압은 -10볼트 내지 +10볼트 범위내이고, 0.2 볼트의 a.c. 전압이 전기 전극들 사이에 인가된다. 인가된 전압에 대한 정전용량의 변화는, 측정된 pn 접합의 내부 전위(built-in potential)가 1.5볼트가 되고 pn 접합의 불순물 구배가 1.4x1024/㎝4이 된다는 것을 보여준다. 또한, 전압이 pn 접합 간에 인가되는 경우, 상부 및 하부 전극에 각각 마이너스와 플러스 전압이 부여된다.
제 7 실시예
제 7 실시예에 따르면, 탄화규소는 종결정으로서 상기 실시예의 각 방법에서 언급된 탄화규소를 사용하여 승화 및 재결정법에 의해 제조된다. 우선, 본 발명의 제 7 실시예에 따른 방법에서 입방계 탄화규소의 제 1 종결정을 형성하도록 상기 제 5 실시예를 사용하도록 한다. 상세하게, 제 1 종결정을 직경이 6인치인 입방계의 규소 기판 상에 증착시켜, 제 1 종결정의 직경을 6인치로 한다. 탄화규소의 제 1 종결정은 탄화규소의 저항율이 0.001Ω㎝가 되도록 유량 fn과 개시 시점 ts(도 7)을 선택하여 증착된다. 유사하게, 유량 fn과 개시 시점 ts을 선택하여 50Ω㎝의 저항율을 갖는 탄화규소의 제 2 종결정을 직경이 6인치인 규소 기판 상에 형성시킨다. 또한, 제 2 종결정의 직경은 6인치이다.
다음, 그 저부에 SiC의 분말이 주입되는 흑연 도가니가 준비된다. 제 1 및 제 2 종결정을 갖는 각각의 상기 기판을 도가니의 아래 방향에 놓고, 제 1 및 제 2 종결정을 SiC 분말을 향하게 한다. 이러한 상황하에서, SiC 분말과 각 기판을 온도 2400℃ 및 2000℃로 각각 가열시킨다. 결과적으로, SiC 분말을 각 기판에서 승화시키고 재결정화시켜, 재결정화된 SiC층을 형성한다. 이 경우, 기판의 각 표면과 SiC 분말 표면 사이의 공간 또는 갭은 100㎜이고, SiC의 증착 속도는 0.5㎜/시간이다.
따라서, SiC층을 10㎜ 두께로 증착시키고 용융된 KOH를 사용하여 10분동안 500℃의 온도에서 에칭시킨다. 그후, 에치 피트 밀도(etch pit density)를 제 1 및 제 2 기판과 관련하여 측정하였다. 측정 결과, 제 1 종결정(0.005Ω㎝의 저항율을 갖는다)의 에치 피트 밀도가 10/㎠ 이하인 반면, 제 2 종결정(50Ω㎝의 저항율을 갖는다)의 에치 피트 밀도는 3500/㎠ 정도이다. 이 사실로부터, 제 1 종결정과 같은 종결정의 저항율이 극히 낮을 경우, 결함 밀도가 현저하게 감소될 수 있다는 사실이 용이하게 이해된다. 결과적으로, 6인치의 직경과 10㎜의 두께를 갖는 입방계의 고품질 탄화규소 잉곳을 수득할 수 있다. 이것은 파티클(주로 원료로서 사용된 탄화규소 분말)의 부착이 승화 및 재결정 동안 정전기로 인해 억제될 수 있기 때문이다.
비교를 위해, 승화 및 재결정화로 SiC층을 6H-SiC(마이크로 파이프 농도 100/㎠, 직경 2인치 및 저항율 40Ωm)로 공지되어 판매되고 있는 기판 상에 증착시켰다. 생성된 에치 피트 밀도는 1000/㎠ 정도이며, 파티클수는 3000/㎠ 정도이었다.
상기한 바와 같이, 이 실시예에 따른 pn 접합은 1024/cm4이상의 급격한 농도 구배를 갖는다. 불순물 농도는 제 5 실시예와 관련하여 설명된 바와 같이 1x1014/㎤ 내지 1x1021/㎤의 범위내로 조절되고 변화될 수 있다. 이것은 농도 구배가 1017/cm4내지 1024/cm4의 범위내로 조절될 수 있고, 반도체 소자의 pn 접합의 항복 전압이 3 내지 10000 볼트의 넓은 범위 내에서 조절될 수 있다는 것을 보여준다.
따라서, 본 발명은 다양한 범위에 걸쳐서 불순물 농도를 조절하고, 높은 정확도로 불순물 농도 구배를 조절할 수 있기 때문에, 이것에 의해서 높은 정확도로 내부 전위와 항복 전압을 조절할 수 있다.
본 발명에 따른 불순물은 N2, BCl3로 한정되지 않으며, 규소로 확산될 수 있는 모든 불순물일 수 있다. 즉, 본 발명의 장점은 불순물이 규소로 확산될 수 있기만 한다면 불순물에 대한 어떠한 제약 없이 얻어질 수 있다. 또한, SiH2Cl2와 C2H2가스를 탄화규소의 원료로 사용하는 것이 상기 실시예에 개시되어 있다. 그러나, 규소를 탄화시킬 수 있다면 임의의 다른 탄소 공급원들이 서로 조합될 수 있다.
상기 실시예에서, 탄화규소의 성장 온도를 1200℃라고 가정하였지만, 본 발명은 성장 온도가 900℃ 이상인 경우에 효과적으로 적용될 수 있다. 탄화규소의 성장 동안 가스 공급 시간은 상기 실시예에 한정되지 않지만, 가스 공급 지속시간과 가스 도입 반복횟수는 탄화규소의 두께를 고려하여 선택될 수 있다. 또한, 본 발명은 탄화규소의 임의의 결정상과는 무관하게 효과적이다. 즉, 탄화규소의 결정상은 입방계 대신 육방정계 또는 마름모계일 수 있다.
상기 실시예에서는, 기상 증착법에 대해서만 설명되어 있지만, 본 발명은 액상 증착에도 적용될 수 있다. 이 경우, 액상 증착은 우선 기판 표면을 용융된 규소 용액에 부착시켜 기판 표면 상에 규소층을 증착하는 것으로 시작된다. 그후, 규소층을 불순물 분위기(예컨대 불순물 기상 분위기 또는 불순물을 포함하는 용융 규소 용액)에 노출시켜, 불순물을 규소층으로 확산시킨다. 후속적으로, 불순물이 도핑된 규소 표면을 탄화규소의 분위기에 노출시킨다. 따라서, 상기 액상 증착은 기상 증착과 유사한 장점을 보유하며, 상술한 불순물 농도 구배 1.4x1024/cm4와는다르게, 1x1018/cm4내지 4x1024/cm4의 불순물 농도 구배를 선택적으로 달성할 수 있다.
이후 종래 제조 방법을, 본 발명에 따른 실시예와 비교되도록 비교예로서 예시할 것이다.
제 1 비교예
제 1 비교예는 유닛 공정이 제 1 실시예의 공정과 다르다는 점을 제외하고는, 본 발명에 따른 상기 제 1 실시예와 유사하다. 도 8에서 도시한 바와 같이, 제 1 비교예에서는 60분 동안 증착 챔버내에 H2가스, SiH2Cl2가스, N2가스 및 C2H2가스를 동시에 그리고 연속적으로 공급하여 탄화규소층이 증착된다. 이것은 탄화규소 증착과 불순물 도핑이 제 1 비교예에서 동시에 실행된다는 것을 보여준다. 각 가스의 총량은 제 1 실시예의 총량과 동일하다.
따라서, 입방계의 탄화규소 반도체 막을 단결정 규소 기판 상에 77㎛의 두께로 증착시킨다. 규소 기판 상에서 성장된 탄화규소에 포함된 불순물을 SIMS(2차 이온 질량 분석법)로 측정하는 경우, 탄화규소 내의 불순물 또는 질소의 농도가 3.2x1016/㎤ 정도로 낮고, 탄화규소 내에서 일정하게 분포된다는 것을 확인하였다. 또한, 홀 효과에 의해 측정된 전자 농도가 2.7x1016/㎤이고, 탄화규소의 저항율이 0.42Ωm였다. 또한, 면내 및 두께 방향에서의 불순물 농도 변화는 8.2% 영역에 걸쳐서 분포되어 있었다.
한편, 제 1 실시예는 증착 공정과 도핑 공정이 동시에 실행된 후 탄화 공정이 실행된다는 점에서 제 1 비교예와 다르다. 제 1 실시예와 제 1 비교예를 비교함으로써, 제 1 실시예에 따른 불순물의 농도가 제 1 비교예의 농도보다 3 단위(digit) 넘게 현저하게 높고, 제 1 실시예에 따른 탄화규소의 저항율은 제 1 비교예의 저항율 보다 매우 낮다는 사실을 보여준다.
제 2 비교예
제 2 비교예는 도 9에 예시된 타이밍 다이아그램에 따라 처리를 실행한다. 도 9에 도시된 바와 같이, 제 2 비교예는 N2가스 대신 BCl3가스가 20sccm의 유량으로 공급된다는 점을 제외하고는 제 1 비교예와 유사하다. 즉, 제 2 비교예는 도너로서 질소(N)을 도핑하는 대신 억셉터로서 붕소(B)을 규소층내로 도핑한다. 따라서, 나머지 공정은 도 8에 예시된 것과 유사하므로, 더 이상 설명하지 않을 것이다.
입방계의 탄화규소층은 규소 기판 상에 77㎛의 두께로 증착된다. SIMS으로 규소 기판 상에 성장된 탄화규소의 불순물을 측정한 결과, 붕소(B)가 균일하게 탄화규소에 분포되어 있고, 붕소(B) 농도가 2.2x1016/㎤임이 확인되었다. 탄화규소 중의 홀 농도는 홀 효과를 사용하여 측정했을때 7.5x1015/㎤이며, 탄화규소의 저항율은 1.75Ωcm였다. 면내 및 두께 방향에서의 불순물 농도 변화는 8.2%이었다.
상기 결과는, 제 2 비교예에 의해 제조된 탄화규소의 불순물 농도가 도 5에 예시된 규소 증착 공정과 불순물 도핑 공정 모두가 연속적으로 실행된 후 탄화 공정을 실행하는 제 4 실시예에 의해 제조된 탄화규소의 불순물 농도보다 세자리수(3 digit) 이상으로 낮아진다는 것을 보여준다. 또한, 제 2 비교예에 따른 탄화규소의 저항율은 본 발명에 따른 탄화규소의 저항율보다 매우 높다는 점에 주목된다.
제 3 비교예
도 10을 참조하여, 제 3 비교예에 따른 탄화규소 제조 방법 및 탄화규소에 대해 설명할 것이다. 도 10에 예시된 방법은 N2가스의 유량(fn)이 도 10에서 변화되어 다양한 종류의 탄화규소 반도체가 증착된다는 점을 제외하고는, 도 8에 예시된 제 1 비교예와 유사하다. 따라서, 제 3 비교예에 따른 제조 방법과 관련된 상세한 설명을 생략할 것이다.
도 11을 참조하여, 전자의 유량(fn)(sccm)과 농도(㎤) 사이의 관계를 나타내는 그래프가 예시된다. 이러한 목적으로, 각각의 전자 농도를 측정하기 위해 유량(fn)을 변화시켜 다양한 탄화규소 반도체를 제조하였다. 도 11에서 예시된 바와 같이, 전자의 농도는 질소 가스(N2)의 유량(fn)을 증가시킴에 따라 증가되는 경향이 있지만, 유량(fn)에 비례하지는 않았다. 정확하게, 전자 농도의 증가는 fn이 증가함에 따라 포화되는 경향이 있다. 어떤 경우에도, 전자 농도는 1x1013/㎤ 내지 4x1016/㎤의 범위내에서 변화되었다. 변화 범위는 본 발명에 따른 상기 실시예보다 더 좁고, 반도체 소자를 제조하기에 충분하지 않았다.
제 4 비교예
제 4 비교예에서, 단결정 규소 기판(4) 상에 증착된 pn 접합을 갖는 반도체 소자를 제조했다. 상세하게, n형 반도체를 제 1 비교예에 따라 규소 기판 상에 30분 동안 증착시켰다. 후속적으로, p형 반도체를 제 3 비교예에 따라 30분 동안 n형 반도체 상에 증착시켜, 규소 기판(4) 상에 77㎛ 두께의 탄화규소 반도체를 형성하였다. pn 접합은 탄화규소 반도체 내에 형성된다. 증착 조건은 증착 지속시간을 제외하고는, 제 1 및 3 비교예와 관련하여 언급된 조건과 유사하다.
이후, HF 및 HNO3의 혼합 용액을 사용하여, 기판(4)(즉, 단결정 규소 기판)을 탄화규소 반도체로부터 제거시켰다. 상측(p형 측) 및 하측(n형 측)상에, Ni의 전극을 증착시키고 도체에 연결시켰다. 이러한 상황하에서, pn 접합의 정전 용량은 -10볼트 내지 +10볼트의 d.c. 전압을 인가하여 측정되었다. 실제로, 용량 측정은 1MHz의 a.c. 전압(0.2볼트)을 인가하여, 인가된 d.c. 전압에 대한 정전 용량 변화를 관찰함으로써 수행되었다.
정전 용량의 변화는 상기 pn 접합의 내부 전위가 0.92볼트이고, pn 접합에서 불순물 농도 구배가 4.5x1018/cm4으로 산출됨을 보여준다.
마이너스 및 플러스 전압이 부여된 상부 전극과 하부 전극이 있는 탄화규소에 전압이 인가되는 경우, 14 볼트의 전압에서 항복현상(breakdown)이 발생된다. 이러한 사실로부터, 제 4 비교예에 따른 내부 전위와 불순물 농도 구배가 본 발명의 제 6 실시예의 경우보다 낮은 반면, 제 4 비교예의 항복 전압이 제 6 실시예의 경우보다 매우 높다는 것이 주목된다. 따라서, 본 발명에 따른 제 6 실시예는 pn 접합을 갖는 반도체 소자를 제조하는데 효과적이다.
상기한 바와 같이, 본 발명은 기상 또는 액상으로 기판 상에 박막을 증착시켜 탄화규소 반도체 소자를 제조하는 탄화규소 제조 방법에 관한 것이다. 상기한 바와 같이, 본 발명은 기판 상에 규소층을 증착하는 규소층 증착 공정, 규소층내로 N, B, Al, Ga, In, P, As, Sb, Se, Zn, O, Au, V, Er, Ge, 및 Fe 로 이루어진 불순물 군으로부터 선택된 하나 이상의 성분을 도핑하는 불순물 도핑 공정, 및 도핑된 규소층을 도핑된 탄화규소층으로 탄화시키는 탄화 공정을 특징으로 한다. 본 발명에 의해서, 불순물 공급원과 불순물 농도에 어떠한 제약이 없는 탄화규소 제조 방법, 탄화규소 및 반도체가 실현될 수 있다. 또한, 탄화규소 제조 방법에 의해서 고생산성과 고수율 하에서 탄화규소 반도체가 제조될 수 있다.

Claims (19)

  1. 기상 또는 액상으로부터 기판 상에 탄화규소를 증착시키는 방법으로서,
    기판 상에 규소층을 증착시키는 단계;
    규소층을 N, B, Al, Ga, In, P, As, Sb, Se, Zn, O, Au, V, Er, Ge 및 Fe로 이루어진 군으로부터 선택된 하나 이상의 성분으로 구성된 불순물로 도핑하여 도핑된 규소층을 형성하는 단계; 및
    상기 도핑된 규소층을 불순물로 도핑된 탄화규소의 탄화규소층으로 탄화시키는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 규소층 증착 단계, 도핑 단계 및 탄화 단계가 화학적 기상 증착 기술을 사용하여 기판상에서 박막을 에피택셜(epitaxial) 성장시키는 동안 실행되고,
    규소층 증착 단계가 규소 원료로서 실란계 또는 디클로로실란계의 가스를 사용하여 실행되는 반면, 탄화 단계는 불포화 탄화수소 가스를 사용하여 실행되는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 규소층 증착 단계에 이어 도핑 단계가 실행되고, 탄화 단계는 도핑 단계 이후에 실행되는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 규소층 증착 단계와 도핑 단계가 동시에 실행되고, 이어서 탄화 단계가 실행되는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 규소층 증착 단계와 도핑 단계가 동시에 실행되는 반면, 탄화 단계는 규소 증착 및 도핑 단계 양쪽 모두가 시작된 후 소정 시간이 경과하면 실행되는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 불순물로 도핑된 탄화규소층은 규소 증착 단계, 도핑 단계 및 탄화 단계로 구성된 공정 유닛을 다수회 반복함으로써 목적하는 두께로 증착되는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서, 불순물의 양은 유닛 공정의 각 도핑 단계 동안 변화되어, 두께 방향으로 각각 상이한 불순물 농도를 갖는 다수의 탄화규소층을 제공하는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서, 상기 도핑 단계는 탄화규소 내의 불순물의 농도가 1x1013/㎤ 내지 1x1021/㎤의 범위내가 되도록 불순물 양을 조절하는 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기 도핑 단계는 탄화규소층의 두께 방향으로의 불순물 농도 구배가 10x1018/cm4내지 4x1024/cm4의 범위내가 되도록 불순물 양을 조절하는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서, 기판이 단결정 규소, 입방계의 탄화규소 및 육방정계의 탄화규소중 어느 하나에 의해 구조화된 표면을 갖는 반면, 기판 표면에 증착된 탄화규소층은 입방계 또는 육방정계의 탄화규소에 의해 구조화되는 것을 특징으로 하는 방법.
  11. 제 1항에 있어서, 도핑된 탄화규소를 형성시킨 후에 이 탄화규소층으로부터 기판을 제거하여 탄화규소 웨이퍼를 남기는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 6항에 있어서, 각 공정 유닛의 도핑 단계는, 각 공정 유닛에서 서로 불순물 종을 변화시킴으로써 실행되어, 도핑된 탄화규소층 내에 pn 접합을 제공하는 것을 특징으로 하는 방법.
  13. 제 1항에 있어서, 종결정(seed crystal)으로서 제 1항에서 수득된 도핑된 탄화규소를 사용하는 단계; 및
    기상 증착법, 승화 재결정법 또는 액상 증착법에 의해 종결정 상에서 탄화규소를 추가로 성장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 두께 방향으로의 불순물 농도 구배가 1x1022/cm4내지 4x1024/cm4의 범위내인 영역을 구비한 탄화규소.
  15. 제 1항에 기재된 방법으로 제조된 탄화규소를 구비한 반도체 소자.
  16. 제 14항에 기재된 탄화규소로 구성된 반도체 소자.
  17. 불순물로 도핑된 탄화규소를 증착시키는 방법으로서,
    규소에 불순물을 도핑시켜 도핑된 규소를 형성시키는 단계; 및
    도핑 후에, 도핑된 규소를 탄화규소로 탄화시키는 단계를 포함하는 탄화규소의 증착 방법.
  18. 제 17항에 있어서, 도핑 단계 이전에 도핑되지 않은 규소를 준비하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 17항에 있어서, 불순물이 N, B, Al, Ga, In, P, As, Sb, Se, Zn, O, Au, V, Er, Ge 및 Fe로 이루어진 군으로부터 선택된 하나 이상의 성분으로 구성되는 것을 특징으로 하는 방법.
KR10-2001-0048181A 2000-08-10 2001-08-10 탄화 규소 및 이의 제조 방법 KR100450316B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000242171A JP3650727B2 (ja) 2000-08-10 2000-08-10 炭化珪素製造方法
JPJP-P-2000-00242171 2000-08-10

Publications (2)

Publication Number Publication Date
KR20020013761A KR20020013761A (ko) 2002-02-21
KR100450316B1 true KR100450316B1 (ko) 2004-09-30

Family

ID=18733230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0048181A KR100450316B1 (ko) 2000-08-10 2001-08-10 탄화 규소 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US20020019117A1 (ko)
EP (1) EP1179620B1 (ko)
JP (1) JP3650727B2 (ko)
KR (1) KR100450316B1 (ko)
DE (1) DE60101069T2 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650727B2 (ja) * 2000-08-10 2005-05-25 Ｈｏｙａ株式会社 炭化珪素製造方法
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP4848495B2 (ja) * 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP2003068655A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
JP3915697B2 (ja) * 2002-01-15 2007-05-16 東京エレクトロン株式会社 成膜方法及び成膜装置
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP4856350B2 (ja) 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
US6763699B1 (en) 2003-02-06 2004-07-20 The United States Of America As Represented By The Administrator Of Natural Aeronautics And Space Administration Gas sensors using SiC semiconductors and method of fabrication thereof
US7061021B2 (en) * 2003-05-01 2006-06-13 The University Of South Carolina System and method for fabricating diodes
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100833834B1 (ko) * 2004-03-24 2008-06-02 각코우호우징 메이조다이가쿠 형광체 및 발광 다이오드
US7037773B2 (en) * 2004-03-29 2006-05-02 United Microelectronics Corp. Method of manufacturing metal-oxide-semiconductor transistor
US20070169687A1 (en) * 2006-01-26 2007-07-26 Caracal, Inc. Silicon carbide formation by alternating pulses
US7811914B1 (en) * 2006-04-20 2010-10-12 Quick Nathaniel R Apparatus and method for increasing thermal conductivity of a substrate
TWI302043B (en) * 2006-06-27 2008-10-11 Everlight Electronics Co Ltd Base structure for ultra-thin light-emitting diode and manufacturing method thereof
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
JP5078314B2 (ja) 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
US7727919B2 (en) * 2007-10-29 2010-06-01 Saint-Gobain Ceramics & Plastics, Inc. High resistivity silicon carbide
US20090208770A1 (en) * 2008-02-14 2009-08-20 Ralf Jonczyk Semiconductor sheets and methods for fabricating the same
TWI440198B (zh) * 2008-03-13 2014-06-01 Nexpower Technology Corp 薄膜疊層太陽能電池與其製作方法
US20090280336A1 (en) * 2008-05-08 2009-11-12 Ralf Jonczyk Semiconductor sheets and methods of fabricating the same
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
JP4853527B2 (ja) 2009-02-19 2012-01-11 トヨタ自動車株式会社 ｎ型ＳｉＣ単結晶の製造方法、それによって得られるｎ型ＳｉＣ単結晶およびその用途
JP5415853B2 (ja) * 2009-07-10 2014-02-12 東京エレクトロン株式会社 表面処理方法
US8574528B2 (en) 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
DE102009056162B4 (de) * 2009-11-27 2015-12-24 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einer defektarmen kristallinen Siliziumschicht auf einem Substrat mittels chemischer oder physikalischer Gasphasenabscheidung
JP5720140B2 (ja) * 2010-08-13 2015-05-20 セイコーエプソン株式会社 立方晶炭化ケイ素膜の製造方法及び立方晶炭化ケイ素膜付き基板の製造方法
JP5648442B2 (ja) * 2010-11-25 2015-01-07 住友電気工業株式会社 炭化珪素半導体
JP5678622B2 (ja) * 2010-12-03 2015-03-04 株式会社デンソー 炭化珪素単結晶の製造方法
JP5573725B2 (ja) * 2011-02-21 2014-08-20 セイコーエプソン株式会社 立方晶炭化珪素半導体基板の製造方法
EP2698808B1 (en) * 2011-04-11 2018-12-05 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing a silicon carbide semiconductor device
JP5777437B2 (ja) * 2011-07-27 2015-09-09 京セラ株式会社 単結晶基板およびそれを用いた半導体素子
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201427052A (zh) * 2012-11-05 2014-07-01 Nusola Inc 寬能隙光伏裝置及其製造方法
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014187113A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 気相成長装置および気相成長方法
JP5741652B2 (ja) * 2013-08-30 2015-07-01 トヨタ自動車株式会社 ｎ型ＳｉＣ単結晶及びその製造方法
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2014166957A (ja) * 2014-04-24 2014-09-11 Sumitomo Electric Ind Ltd 炭化珪素半導体およびその製造方法と製造装置
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP5896346B2 (ja) * 2015-03-16 2016-03-30 住友電気工業株式会社 炭化珪素半導体
JP2017055086A (ja) 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
TWI660076B (zh) * 2017-10-06 2019-05-21 環球晶圓股份有限公司 碳化矽晶體及其製造方法
TWI723415B (zh) * 2019-06-05 2021-04-01 環球晶圓股份有限公司 碳化矽晶體及碳化矽晶種片
JP6723416B2 (ja) * 2019-06-28 2020-07-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP7322594B2 (ja) * 2019-08-23 2023-08-08 住友金属鉱山株式会社 炭化珪素基板及びその製造方法
EP4001475A1 (en) 2020-11-19 2022-05-25 Zadient Technologies SAS Improved furnace apparatus for crystal production
CN115961346A (zh) * 2022-12-29 2023-04-14 深圳市重投天科半导体有限公司 大尺寸碳化硅外延气体供应装置及供应方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60255697A (ja) * 1984-05-31 1985-12-17 Sharp Corp 炭化珪素単結晶の不純物濃度制御方法
JPS60264399A (ja) * 1984-06-11 1985-12-27 Sharp Corp 炭化珪素単結晶の製造方法
JPS61242998A (ja) * 1985-04-18 1986-10-29 Sharp Corp 炭化珪素単結晶半導体の製造方法
JPH0963968A (ja) * 1995-08-28 1997-03-07 Denso Corp ｐ型炭化珪素半導体及びその製造方法
JPH11268995A (ja) * 1998-03-20 1999-10-05 Denso Corp 炭化珪素単結晶の製造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1561641A (en) * 1918-05-31 1925-11-17 William A Farish Refractory composition
US2205308A (en) * 1937-07-26 1940-06-18 Gen Electric Electrical resistor
US2431326A (en) * 1942-10-29 1947-11-25 Carborundum Co Silicon carbide articles and method of making same
US2907972A (en) * 1957-08-12 1959-10-06 Carborundum Co Process for producing silicon carbide bodies
US3035325A (en) * 1958-02-21 1962-05-22 Carborundum Co Method of making silicon carbide bodies
US3166614A (en) * 1959-11-30 1965-01-19 Carborundum Co Process of making nuclear fuel element
US3148128A (en) * 1961-07-10 1964-09-08 Kemmerer Coal Company Adjustable slope char oven
US3205043A (en) * 1962-04-04 1965-09-07 Carborundum Co Cold molded dense silicon carbide articles and method of making the same
JPS6037079B2 (ja) * 1981-07-21 1985-08-23 タテホ化学工業株式会社 原料内の空隙に成長したウイスカ−の分離法
JPS6052120B2 (ja) * 1982-06-04 1985-11-18 タテホ化学工業株式会社 炭化珪素の製造方法
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
JPS6395105A (ja) * 1986-10-08 1988-04-26 Bridgestone Corp 炭化珪素の製造方法
JP2546696B2 (ja) * 1987-12-17 1996-10-23 富士通株式会社 シリコン炭化層構造
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
JPH02172895A (ja) 1988-12-22 1990-07-04 Nec Corp 半導体の結晶成長方法
US5221411A (en) * 1991-04-08 1993-06-22 North Carolina State University Method for synthesis and processing of continuous monocrystalline diamond thin films
JPH051380A (ja) 1991-06-24 1993-01-08 Hoya Corp 炭化ケイ素の成膜方法
JP2989051B2 (ja) * 1991-09-24 1999-12-13 ローム株式会社 炭化シリコンバイポーラ半導体装置およびその製造方法
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JPH06338629A (ja) 1993-03-29 1994-12-06 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード素子
US5415126A (en) * 1993-08-16 1995-05-16 Dow Corning Corporation Method of forming crystalline silicon carbide coatings at low temperatures
JP3563093B2 (ja) * 1993-09-24 2004-09-08 住友電気工業株式会社 半導体装置
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JPH07254724A (ja) * 1994-03-15 1995-10-03 Toshiba Corp Ｘ線検出器
DE4429825C1 (de) * 1994-08-23 1995-11-09 Heraeus Quarzglas Beschichtetes Bauteil aus Quarzglas
US6075259A (en) * 1994-11-14 2000-06-13 North Carolina State University Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages
JPH08188408A (ja) 1994-12-29 1996-07-23 Toyo Tanso Kk 化学蒸着法による炭化ケイ素成形体及びその製造方法
JPH08306700A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
JP3628079B2 (ja) * 1995-08-11 2005-03-09 Ｈｏｙａ株式会社 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
JP3735145B2 (ja) * 1995-09-14 2006-01-18 松下電器産業株式会社 炭化珪素薄膜およびその製造方法
US5671914A (en) * 1995-11-06 1997-09-30 Spire Corporation Multi-band spectroscopic photodetector array
US5670414A (en) * 1996-02-06 1997-09-23 National Science Council Graded-gap process for growing a SiC/Si heterojunction structure
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
JP3983341B2 (ja) 1997-04-26 2007-09-26 Ｈｏｙａ株式会社 炭化珪素、及び炭化珪素の製造方法
JPH10330732A (ja) * 1997-06-04 1998-12-15 Hitachi Chem Co Ltd 摩擦材組成物及び該摩擦材組成物を用いた摩擦材
JPH1160389A (ja) 1997-08-07 1999-03-02 Denso Corp 炭化珪素単結晶の製造方法
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
JPH11162850A (ja) 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JP3105481B2 (ja) * 1997-10-14 2000-10-30 日本原子力研究所 炭化ケイ素半導体へのドナー不純物をドープする方法
AU731869B2 (en) * 1998-11-12 2001-04-05 Kaneka Corporation Solar cell module
US6306211B1 (en) * 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
JP3650727B2 (ja) * 2000-08-10 2005-05-25 Ｈｏｙａ株式会社 炭化珪素製造方法
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002280316A (ja) * 2001-03-19 2002-09-27 Bridgestone Corp ウエハ及びその製造方法
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
US7352065B2 (en) * 2004-09-09 2008-04-01 Nanodynamics, Inc. Semiconductor devices having amorphous silicon-carbon dielectric and conducting layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60255697A (ja) * 1984-05-31 1985-12-17 Sharp Corp 炭化珪素単結晶の不純物濃度制御方法
JPS60264399A (ja) * 1984-06-11 1985-12-27 Sharp Corp 炭化珪素単結晶の製造方法
JPS61242998A (ja) * 1985-04-18 1986-10-29 Sharp Corp 炭化珪素単結晶半導体の製造方法
JPH0963968A (ja) * 1995-08-28 1997-03-07 Denso Corp ｐ型炭化珪素半導体及びその製造方法
JPH11268995A (ja) * 1998-03-20 1999-10-05 Denso Corp 炭化珪素単結晶の製造方法

Also Published As

Publication number Publication date
DE60101069T2 (de) 2004-07-22
EP1179620B1 (en) 2003-10-29
US20040266057A1 (en) 2004-12-30
DE60101069D1 (de) 2003-12-04
US7166523B2 (en) 2007-01-23
EP1179620A1 (en) 2002-02-13
JP3650727B2 (ja) 2005-05-25
JP2002057109A (ja) 2002-02-22
KR20020013761A (ko) 2002-02-21
US20020019117A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
KR100450316B1 (ko) 탄화 규소 및 이의 제조 방법
Becker et al. Acceptor dopants in silicon molecular‐beam epitaxy
US9842898B2 (en) Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4912064A (en) Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5709745A (en) Compound semi-conductors and controlled doping thereof
US5011549A (en) Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
Kong et al. Epitaxial growth of β‐SiC thin films on 6H α‐SiC substrates via chemical vapor deposition
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
EP3431639A2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
US5030580A (en) Method for producing a silicon carbide semiconductor device
KR20170015497A (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
JP2000340512A (ja) 半導体膜の成長方法及び半導体装置の製造方法
WO2016133089A1 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2009277757A (ja) 半導体装置の製造方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN101608339A (zh) 4H-SiC选择性同质外延生长方法
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
Ohshita Low Temperature P‐Doped SiC Growth by Chemical Vapor Deposition Using CH 3SiH3/PH 3 Gas
EP0205034B1 (en) Chemical vapor deposition method for the gaas thin film
EP0201933A2 (en) Vapor deposition method for the GaAs thin film
EP0371901A2 (en) Thick epitaxial films with abrupt junctions
US6838359B2 (en) Suppression of n-type autodoping in low-temperature Si and SiGe epitaxy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee