KR101153862B1 - 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법 - Google Patents

전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101153862B1
KR101153862B1 KR1020060130376A KR20060130376A KR101153862B1 KR 101153862 B1 KR101153862 B1 KR 101153862B1 KR 1020060130376 A KR1020060130376 A KR 1020060130376A KR 20060130376 A KR20060130376 A KR 20060130376A KR 101153862 B1 KR101153862 B1 KR 101153862B1
Authority
KR
South Korea
Prior art keywords
gan
gan layer
wafer
reactor
layer
Prior art date
Application number
KR1020060130376A
Other languages
English (en)
Other versions
KR20080057065A (ko
Inventor
박성수
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020060130376A priority Critical patent/KR101153862B1/ko
Publication of KR20080057065A publication Critical patent/KR20080057065A/ko
Application granted granted Critical
Publication of KR101153862B1 publication Critical patent/KR101153862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은 전자 소자용 기판으로 사용할 수 있는 반절연성 GaN 층을 갖는 고품질 GaN 웨이퍼 및 그 제조 방법에 관한 것이다. 본 발명의 한 유형에 따른 전자 소자용 GaN 웨이퍼는, GaN 시드 위에서 성장된 하부 n-GaN 층; 상기 하부 n-GaN 층 위에서 성장된 것으로, p-타입 도판트로 보상됨으로써 전체적으로 반절연성을 갖는 i-GaN 층; 및 상기 i-GaN 층 위에서 성장된 상부 n-GaN 층;을 포함하는 것을 특징으로 한다.

Description

전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법{GaN wafer for electronic devices and method of fabricating the same}
도 1은 종래의 전자 소자용 GaN 웨이퍼를 개략적으로 도시한다.
도 2는 본 발명에 따른 전자 소자용 GaN 웨이퍼를 개략적으로 도시한다.
도 3은 본 발명에 따른 GaN 웨이퍼를 제조하기 위한 HVPE(hydride vapor phase epitaxy) 장치의 개략적인 구조를 예시적으로 도시한다.
도 4는 본 발명에 따른 전자 소자용 GaN 웨이퍼를 제조하기 위한 공정을 나타내는 순서도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
20.....GaN 웨이퍼 21,23.....n-GaN
22.....i-GaN 30.....반응기
31,32,33.....가스 유입관 34.....Ga 소스 저장부
35.....가스 배출관 36.....지지부
37.....GaN 시드
본 발명은 전자 소자용 GaN 웨이퍼 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전자 소자용 기판으로 사용할 수 있는 반절연성(semi-insulating) GaN 층(i-GaN)을 갖는 고품질 GaN 웨이퍼 및 그 제조 방법에 관한 것이다.
일반적으로 GaN 를 이용한 전자소자는 항복전압(breakdown voltage)이 GaAs 와 같은 반도체 재료로 이루어진 전자소자에 비해 100배 이상 높고 고온에서도 안정성이 있는 장점이 있다. 따라서, 통신용 중계기와 같이 고전력을 사용하는 장비나 또는 자동차용 제어회로와 같이 고온에 노출되기 쉬운 장비에 GaN 로 이루어진 전자소자가 요구되고 있다.
GaN 으로 전자소자를 제조하기 위해서는 n-GaN/i-GaN/n-GaN 구조의 GaN 웨이퍼를 필요로 한다. 종래의 경우, MOCVD(metal organic chemical vapor deposition) 방법을 이용하여 실리콘(Si)이나 사파이어(sapphire) 기판 상에 GaN 층을 형성하였다. 즉, 도 1에 도시된 바와 같이, 실리콘 또는 사파이어 기판(10) 상에 n-GaN 층(11), i-GaN 층(12) 및 n-GaN 층(13)을 연속하여 성장시켰다. 그러나, 실리콘 또는 시파이어와 GaN 사이에는 격자 부정합(lattice mismatch)이 존재하기 때문에, 성장된 GaN 층의 결함 밀도가 109/㎤ 이상으로 대단히 높다. 따라서, 충분히 만족스러운 품질의 GaN 웨이퍼를 얻기가 어렵다. 특히, 상하부의 n-GaN 층(11,13) 사이의 누설 전류를 방지하기 위하여 i-GaN 층(12)의 고유저항(resistivity)이 최소한 약 108Ωㆍ㎝ 정도는 되어야 하는 데, 종래의 방법으로는 높은 결함 밀도로 인하여 이러한 i-GaN 층(12)을 갖는 웨이퍼를 제조할 수 없었다. 따라서, 종래의 GaN 웨이퍼 로 제조된 전자 소자는 수명이 짧고 누설전류가 존재하는 등 성능이 매우 나빠지게 된다.
더욱이, MOCVD 방법을 사용할 경우, GaN 결정의 성장속도가 시간 당 약 2㎛ 정도로 매우 느리기 때문에 제조시간 및 비용이 많이 소요되며, 특히 i-GaN 층(11)을 10㎛ 이상으로 성장시킬 수 없었다.
본 발명은 상술한 종래의 문제점을 개선하기 위한 것이다. 따라서, 본 발명의 목적은 전자 소자용 기판으로 사용할 수 있는 반절연성 GaN 층(i-GaN)을 갖는 고품질의 GaN 웨이퍼를 제공하는 것이다.
또한, 본 발명의 다른 목적은 종래에 비해 빠르고 저렴하게 고품질의 GaN 웨이퍼를 제조하는 방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 한 유형에 따른 전자 소자용 GaN 웨이퍼는, GaN 시드 위에서 성장된 하부 n-GaN 층; 상기 하부 n-GaN 층 위에서 성장된 것으로, p-타입 도판트(dopant)로 보상됨으로써 전체적으로 반절연성을 갖는 i-GaN 층; 및 상기 i-GaN 층 위에서 성장된 상부 n-GaN 층;을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 하부 및 상부 n-GaN 층은 캐리어 농도가 1018/㎤ 내지 1020/㎤ 의 범위에 있는 것이 바람직하다.
여기서, 상기 하부 및 상부 n-GaN 층은, 예컨대, 실리콘 또는 산소로 도핑될 수 있다.
또한, 상기 i-GaN 층의 고유저항은 108Ωㆍ㎝ 보다 큰 것이 바람직하다.
예컨대, 상기 p-타입 도판트로는 Mg, Fe, Zn 등과 같은 전이금속을 포함하는 그룹으로부터 선택된 적어도 하나의 재료를 사용할 수 있다.
본 발명의 바람직한 실시예에 따르면, 하부 n-GaN 층의 두께를 T1, i-GaN 층의 두께를 T2 라고 할 때, 예컨대, GaN 웨이퍼의 직경이 2인치인 경우 250㎛≤T1 + T2≤500㎛ 을 만족하고, GaN 웨이퍼의 직경이 3인치인 경우 400㎛≤T1 + T2≤650㎛ 을 만족하고, GaN 웨이퍼의 직경이 4인치인 경우 450㎛≤T1 + T2≤700㎛ 을 만족하는 것이 적당하다.
예컨대, 상기 i-GaN 층의 두께는 5㎛ 내지 100㎛ 의 범위에 있는 것이 적당하다.
예컨대, 상부 n-GaN 층의 두께는 10nm 내지 10㎛ 의 범위에 있는 것이 적당하다.
한편, 본 발명에 따른 GaN 웨이퍼의 제조 방법은, 반응기 내에 GaN 시드를 장착하는 제 1 단계; 반응기 내에 GaCl, NH3 및 n-타입 도판트를 공급하여 상기 GaN 시드의 표면에 하부 n-GaN 층을 성장시키는 제 2 단계; 반응기 내에 GaCl과 NH3 를 공급하는 동시에, p-타입 도판트를 공급함으로써 상기 하부 n-GaN 층 위에 i-GaN 층을 성장시키는 제 3 단계; 및 제 2 단계와 동일한 방법으로 상기 i-GaN 층 위에 상부 n-GaN 층을 성장시키는 제 4 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 제 2 및 제 4 단계에서 상기 반응기 내에 n-타입 도판트로서 SiH4, SiH2Cl2 또는 산소 가스를 공급함으로써 상기 하부 및 상부 n-GaN 층의 캐리어 농도를 조절할 수 있다.
또한, 제 3 단계에서 상기 반응기 내에 FeCl2 를 공급함으로써 상기 i-GaN 층의 고유저항을 조절할 수 있다.
여기서, 상기 제 2 단계 내지 제 4 단계가 수행되는 동안에 상기 반응기 내의 온도를 1000℃ 내지 1100℃ 로 유지하는 것이 적당하다.
본 발명에 따르면, 상기 반응기는 HVPE 장치의 반응기인 것이 적당하다.
이하, 첨부한 도면을 참조하여, 본 발명의 양호한 실시예에 따른 전자 소자용 GaN 웨이퍼 및 그 제조 방법에 대해 상세하게 설명한다.
앞서 설명한 바와 같이, 본 발명은 실리콘 또는 사파이어 기판 위에 GaN 웨이퍼를 형성하는 경우에 발생하는 종래의 문제점을 개선하기 위하여, 도 2에 도시된 바와 같이 GaN 시드 위에 직접 하부 n-GaN 층(21), i-GaN 층(22) 및 상부 n-GaN 층(23)이 차례로 성장된 GaN 웨이퍼(20)를 제공하고자 한다. 이를 위하여, 본 발명은 수소화합물 기상 박막성장(Hydride Vapor Phase Epitaxy; HVPE) 법을 이용한다. HVPE 법은 GaN 단결정을 고속으로 성장시키기 위한 방법으로 공지되어 있다. 통상적으로, HVPE 법에 의해 성장되는 GaN 단결정은 질소 공격자(vacancy) 등으로 인하여 n-타입을 나타내다. 본 발명의 양호한 실시예에 따르면, HVPE 법으로 GaN 결정 을 성장시키는 과정에서, 추가적으로 n-타입 도판트(dopant)를 제공하여 n-GaN 층의 n-캐리어(carrier)의 농도를 조절하거나, 또는 n-캐리어를 p-타입 도판트로 보상하여 반절연성 GaN(i-GaN) 층을 형성한다.
HVPE 법을 이용하여 상기 GaN 웨이퍼(20)를 성장시키기 위한 HVPE 장치의 개략적인 구조는 도 3에 예시적으로 도시되어 있다. 도 3에 도시된 바와 같이, HVPE 장치는, 예컨대, 고온의 화학 반응이 일어나는 반응기(30), 상기 반응기(30)의 일측을 관통하여 반응기(30)의 내부로 NH3 가스를 공급하는 제 1 가스 유입관(31), 상기 반응기(30)의 일측을 관통하여 반응기(30)의 내부로 필요한 도판트를 공급하는 제 2 가스 유입관(32), 상기 반응기(30)의 일측을 관통하여 반응기(30)의 내부로 HCl 가스를 공급하는 제 3 가스 유입관(33), 상기 제 3 가스 유입관(33)과 연결되어 HCl 가스에 갈륨(Ga)을 공급하는 갈륨 소스 저장부(34), 상기 반응기(30) 내부의 가스를 외부로 배출하기 위한 가스 배출관(35) 및 GaN 시드(37)가 장착되는 서셉터(susceptor)(36)를 포함하고 있다.
한편, 도 4는 본 발명에 따른 전자 소자용 GaN 웨이퍼(20)를 제조하기 위한 공정을 나타내는 순서도이다. 이하에서는, 도 3 및 도 4를 참조하여, 전자 소자용 GaN 웨이퍼(20)를 제조하기 위한 본 발명에 따른 제조 방법을 설명한다.
먼저, 제 1 단계(S1)에서, GaN 시드(37)가 탑재된 서셉터(36)를 HVPE 장치의 반응기(30) 내에 장착한다. 그리고, 반응기(30) 내부의 온도를 약 1000℃ ~ 1100℃까지 승온시킨다.
그런 후, 제 2 단계(S2)에서, 하부 n-GaN 층(21)을 성장시키기 위하여, 제 3 가스 유입관(33)으로 HCl 가스를 흘려 갈륨 소스 저장부(34)의 갈륨 금속과 반응시킨다. 그러면, HCl 가스와 Ga 금속이 반응하여 발생한 GaCl 이 반응기(30) 내로 공급된다. 이와 동시에, 제 1 가스 유입관(31)을 통해 반응기(30) 내에 NH3 를 공급한다. 그러면, GaCl 과 NH3 가 반응하여 GaN 시드(37) 위에 GaN 결정이 성장된다.
이때, NH3 의 공급이 약간 부족하면 GaN 결정 내에 질소 공격자(vacancy)가 발생하기 때문에, n-타입의 GaN 결정이 형성된다. 따라서, 인위적으로 n-도판트로 도핑을 하지 않아도 n-GaN 결정이 형성될 수 있다. 그러나, n-캐리어의 농도를 보다 정확하게 조절하고자 하는 경우, n-GaN 층(21)을 실리콘(Si) 또는 산소로 도핑할 필요가 있다. 이를 위하여, 제 2 가스 유입관(32)을 통해 n-타입 도판트로서 SiH4, SiH2Cl2, 또는 산소 가스를 반응기(30) 내에 공급할 수 있다. 성장되고 있는 n-GaN 층(21)의 n-캐리어 농도는, 예컨대, SIMS(Secondary Ion Mass Spectrometry) 측정법 또는 Hall 측정법을 이용하여 쉽게 측정할 수 있다. 따라서, SIMS 또는 Hall 측정법으로 n-캐리어의 농도를 측정하면서, 제 2 가스 유입관(32)을 통해 공급되는 가스의 유량을 조절함으로써, n-캐리어의 농도를 정확하게 조절하는 것이 가능하다. 본 발명에 따르면, 상기 하부 n-GaN 층(21)의 n-캐리어 농도는 약 1018/㎤ 내지 약 1020/㎤ 의 범위 내에 있는 것이 적당하다.
다음으로 제 3 단계(S3)에서, i-GaN 층(22)을 성장시킨다. 앞서 설명한 것처 럼, HVPE 법에 의해 성장되는 GaN 층은 n-타입을 나타낸다. 따라서, i-GaN 층(22)을 형성하기 위하여, 본 발명에서는 n-캐리어에 대한 보상으로서 p-도핑(doping)을 실시한다. p-도핑을 위한 p-도판트로는, 예컨대, Mg, Fe, Zn 등과 같은 전이금속을 사용할 수 있다. 이를 위하여, 본 발명에 따르면, 상기 제 2 가스 유입관(32)을 통해 SiH4, SiH2Cl2 또는 산소 가스를 반응기(30) 내에 공급하는 대신에, 예컨대, FeCl2 를 공급한다. FeCl2 는, 예컨대 GaCl 을 형성하는 방식과 마찬가지로, Fe 금속에 HCl 가스를 반응시켜 형성한 후, 반응기(30) 내에 공급할 수 있다.
상기 제 2 가스 유입관(32)을 통해 공급되는 FeCl2 의 양은, 성장되는 i-GaN 층(22)의 고유저항(resistivity)에 따라 조절된다. i-GaN 층(22)이 하부 및 상부 n-GaN 층(21,23) 사이를 전기적으로 절연시키기 위해서는, 상기 i-GaN 층(22)의 고유저항은 적어도 약 108Ωㆍ㎝ 보다는 커야 한다. 여기서, i-GaN 층(22)의 고유저항은 108Ωㆍ㎝ 보다 크기만 하면 되므로, 고유저항의 최대값에는 특별한 제한이 없다. 만약, 성장되고 있는 i-GaN 층(22)의 고유저항이 108Ωㆍ㎝ 보다 작다면, 제 2 가스 유입관(32)을 통해 공급되는 FeCl2 의 양을 증가시킨다.
한편, 이와 동시에, 제 1 가스 유입관(31)과 제 3 가스 유입관(33)을 통해서는, 제 2 단계(S2)에서와 마찬가지로, 계속해서 NH3 와 HCl 가스를 공급한다. 이로써, 하부 n-GaN 층(21) 위에 i-GaN 층(22)이 성장될 수 있다.
이러한 하부 n-GaN 층(21)과 i-GaN 층(22)의 두께는 제조하고자 하는 GaN 웨이퍼(20)의 직경에 따라 다음의 조건들에 맞게 형성할 수 있다. 예컨대, 하부 n-GaN 층(21)의 두께를 T1, i-GaN 층(22)의 두께를 T2 라고 할 때, 제조하고자 하는 GaN 웨이퍼(20)의 직경이 약 2인치인 경우, 250㎛≤T1 + T2≤500㎛ 을 만족하는 것이 적당하다. 또한, 제조하고자 하는 GaN 웨이퍼(20)의 직경이 약 3인치인 경우, 400㎛≤T1 + T2≤650㎛ 을 만족하는 것이 적당하다. 그리고, 제조하고자 하는 GaN 웨이퍼(20)의 직경이 약 4인치인 경우에는, 450㎛≤T1 + T2≤700㎛ 을 만족하는 것이 적당하다.
특히, 상기 i-GaN 층(22)의 두께는 약 5㎛ 내지 100㎛ 의 범위 내에 있는 것이 바람직하다. 따라서, 하부 n-GaN 층(21)의 두께는 상술한 조건들과 i-GaN 층(22)의 두께를 고려하여 선택될 수 있다.
마지막으로, 제 4 단계(S4)에서 앞서 설명한 제 2 단계(S2)와 동일한 방법으로 상부 n-GaN 층(23)을 형성한다. 즉, 제 1 가스 유입관(31)과 제 3 가스 유입관(33)을 통해 계속해서 NH3 와 HCl 가스를 각각 공급하는 동시에, n-캐리어의 농도가 약 1018/㎤ 내지 약 1020/㎤ 의 범위 내에 있도록, 제 2 가스 유입관(32)을 통해 공급되는 SiH4, SiH2Cl2, 또는 산소 가스의 유량을 조절한다. 여기서, 상부 n-GaN 층(23)의 두께는 약 10nm 내지 10㎛ 의 범위 내에 있는 것이 적당하다. 상부 n-GaN 층(23)의 두께가 다른 층들에 비해 비교적 얇기 때문에, HVPE 법을 사용하는 대신에 MOCVD 법을 사용하여 상부 n-GaN 층(23)을 형성할 수도 있다.
이렇게 해서 형성된 GaN 웨이퍼(20)는 이후에 적절한 제조 공정을 통해 전자 소자로 제조될 수 있다. 예컨대, 본 발명에 따른 GaN 웨이퍼(20)에 소스, 드레인 및 게이트 전극을 형성하기 위한 금속을 증착함으로써, CMOS 와 같은 전자 소자를 제조하는 것이 가능하다.
이러한 본 발명에 따른 GaN 웨이퍼는 결함 밀도가 5×106/㎤ 정도로 매우 낮은 것으로 확인되었다. 종래의 GaN 웨이퍼의 경우, 전자 소자의 제조시 웨이퍼에 표면 처리를 해야 했기 때문에, n-GaN 층의 품질 변화로 인하여 소자의 특성이 나빠질 수 있었다. 그러나, 본 발명에 따른 GaN 웨이퍼의 경우, 결함 밀도가 낮기 때문에 전자 소자의 제조시 별도의 표면 처리를 할 필요가 없다.
또한, 본 발명에 따른 GaN 웨이퍼에, 예컨대 소스, 드레인 및 게이트 전극을 형성하는 경우 쇼트키 접촉(schottky contact)의 형성이 용이하다.
따라서, 본 발명에 따른 GaN 웨이퍼를 이용하여 제조된 전자 소자는 누설 전류 특성, 수명, 전력 특성 등이 모두 우수하게 될 수 있다.
지금까지, 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예들은 단지 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 제한된 공정설명에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어 날 수 있기 때문이다.

Claims (19)

  1. 전자 소자용 GaN 웨이퍼에 있어서,
    GaN 시드 위에서 성장된 하부 n-GaN 층;
    상기 하부 n-GaN 층 위에서 성장된 것으로, p-타입 도판트로 보상됨으로써 전체적으로 반절연성을 갖는 i-GaN 층; 및
    상기 i-GaN 층 위에서 성장된 상부 n-GaN 층;을 포함하며,
    하부 n-GaN 층의 두께를 T1, i-GaN 층의 두께를 T2 라고 할 때,
    GaN 웨이퍼의 직경이 2인치인 경우 250㎛≤T1 + T2≤500㎛ 을 만족하고,
    GaN 웨이퍼의 직경이 3인치인 경우 400㎛≤T1 + T2≤650㎛ 을 만족하고,
    GaN 웨이퍼의 직경이 4인치인 경우 450㎛≤T1 + T2≤700㎛ 을 만족하는 것을 특징으로 하는 GaN 웨이퍼.
  2. 제 1 항에 있어서,
    상기 하부 및 상부 n-GaN 층은 캐리어 농도가 1018/㎤ 내지 1020/㎤ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼.
  3. 제 2 항에 있어서,
    상기 하부 및 상부 n-GaN 층은 실리콘 또는 산소로 도핑되는 것을 특징으로 하는 GaN 웨이퍼.
  4. 제 1 항에 있어서,
    상기 i-GaN 층의 고유저항은 108Ωㆍ㎝ 보다 큰 것을 특징으로 하는 GaN 웨 이퍼.
  5. 제 4 항에 있어서,
    상기 p-타입 도판트로는 Mg, Fe 및 Zn 을 포함하는 그룹으로부터 선택된 적어도 하나의 재료를 사용하는 것을 특징으로 하는 GaN 웨이퍼.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 i-GaN 층의 두께는 5㎛ 내지 100㎛ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼.
  8. 제 1 항에 있어서,
    상부 n-GaN 층의 두께는 10nm 내지 10㎛ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼.
  9. 반응기 내에 GaN 시드를 장착하는 제 1 단계;
    반응기 내에 GaCl과 NH3 를 공급하여 상기 GaN 시드의 표면에 하부 n-GaN 층을 성장시키는 제 2 단계;
    반응기 내에 GaCl과 NH3 를 공급하는 동시에, p-타입 도판트를 공급함으로써 상기 하부 n-GaN 층 위에 i-GaN 층을 성장시키는 제 3 단계; 및
    제 2 단계와 동일한 방법으로 상기 i-GaN 층 위에 상부 n-GaN 층을 성장시키는 제 4 단계;를 포함하며,
    상기 제 3 단계에서 상기 반응기 내에 FeCl2 를 공급함으로써 상기 i-GaN 층의 고유저항을 조절하는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  10. 제 9 항에 있어서,
    상기 하부 및 상부 n-GaN 층은 캐리어 농도가 1018/㎤ 내지 1020/㎤ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  11. 제 10 항에 있어서,
    제 2 및 제 4 단계에서 상기 반응기 내에 n-타입 도판트로서 SiH4, SiH2Cl2 또는 산소 가스를 공급함으로써 상기 하부 및 상부 n-GaN 층의 캐리어 농도를 조절하는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  12. 제 9 항에 있어서,
    상기 i-GaN 층의 고유저항은 108Ωㆍ㎝ 보다 큰 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  13. 제 12 항에 있어서,
    상기 p-타입 도판트로서 Mg, Fe 및 Zn 을 포함하는 그룹으로부터 선택된 적어도 하나의 재료를 사용하는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  14. 삭제
  15. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 하부 n-GaN 층의 두께를 T1, 상기 i-GaN 층의 두께를 T2 라고 할 때,
    GaN 웨이퍼의 직경이 2인치인 경우 250㎛≤T1 + T2≤500㎛ 을 만족하고,
    GaN 웨이퍼의 직경이 3인치인 경우 400㎛≤T1 + T2≤650㎛ 을 만족하고,
    GaN 웨이퍼의 직경이 4인치인 경우 450㎛≤T1 + T2≤700㎛ 을 만족하는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  16. 제 15 항에 있어서,
    상기 i-GaN 층의 두께는 5㎛ 내지 100㎛ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  17. 제 15 항에 있어서,
    상기 상부 n-GaN 층의 두께는 10nm 내지 10㎛ 의 범위에 있는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  18. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 2 단계 내지 제 4 단계가 수행되는 동안에 상기 반응기 내의 온도를 1000℃ 내지 1100℃ 로 유지하는 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
  19. 제 18 항에 있어서,
    상기 반응기는 HVPE 장치의 반응기인 것을 특징으로 하는 GaN 웨이퍼 제조 방법.
KR1020060130376A 2006-12-19 2006-12-19 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법 KR101153862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060130376A KR101153862B1 (ko) 2006-12-19 2006-12-19 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060130376A KR101153862B1 (ko) 2006-12-19 2006-12-19 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080057065A KR20080057065A (ko) 2008-06-24
KR101153862B1 true KR101153862B1 (ko) 2012-06-18

Family

ID=39803065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130376A KR101153862B1 (ko) 2006-12-19 2006-12-19 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101153862B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117689B1 (ko) 2019-10-14 2020-06-02 케이플랜 주식회사 교량 신축이음용 레일 조인트
KR102141603B1 (ko) 2019-10-16 2020-08-05 케이플랜 주식회사 교량 신축이음용 핑거 조인트
KR20220022558A (ko) 2020-08-19 2022-02-28 케이플랜 주식회사 콘크리트 구조물의 방수고무 체결앵글 및 그를 구비하는 교량 신축이음용 조인트

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052798A (ko) * 2003-07-11 2006-05-19 크리 인코포레이티드 반절연 ＧａＮ 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052798A (ko) * 2003-07-11 2006-05-19 크리 인코포레이티드 반절연 ＧａＮ 및 그 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
V.M. ANDREEV 등, "LUMINESCENCE PROPERTIES OF i-n, i-n-i AND n-i-n STRUCTURES MADE OF EPITAXIAL LAYERS GaN/a-AI203", Journal of Luminescence, 1986 *
V.M. ANDREEV 등, "LUMINESCENCE PROPERTIES OF i-n, i-n-i AND n-i-n STRUCTURES MADE OF EPITAXIAL LAYERS GaN/a-AI203", Journal of Luminescence, 1986*

Also Published As

Publication number Publication date
KR20080057065A (ko) 2008-06-24

Similar Documents

Publication Publication Date Title
JP5374011B2 (ja) 窒化物半導体装置
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
CN101311380B (zh) 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法
EP1777737A1 (en) High-electron-mobility transistor, field-effect transistor, epitaxial substrate, method for manufacturing epitaxial substrate, and method for manufacturing group iii nitride transistor
CN102369597B (zh) 半导体基板、半导体基板的制造方法、和电子器件
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
KR20090015138A (ko) 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
US20160218183A1 (en) Diamond multilayer structure
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
KR20160015244A (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
CN114496724A (zh) SiC外延晶片和SiC外延晶片的制造方法
JP2006179861A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
US20210175069A1 (en) Formation of a Ga-Doped SiGe and B/Ga-Doped SiGe Layers
US20120104557A1 (en) Method for manufacturing a group III nitride crystal, method for manufacturing a group III nitride template, group III nitride crystal and group III nitride template
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
JP2021150444A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee