CN102369597B - 半导体基板、半导体基板的制造方法、和电子器件 - Google Patents

半导体基板、半导体基板的制造方法、和电子器件 Download PDF

Info

Publication number
CN102369597B
CN102369597B CN201080014399.9A CN201080014399A CN102369597B CN 102369597 B CN102369597 B CN 102369597B CN 201080014399 A CN201080014399 A CN 201080014399A CN 102369597 B CN102369597 B CN 102369597B
Authority
CN
China
Prior art keywords
semiconductor
type
charge carrier
layer
trap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080014399.9A
Other languages
English (en)
Other versions
CN102369597A (zh
Inventor
市川磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102369597A publication Critical patent/CN102369597A/zh
Application granted granted Critical
Publication of CN102369597B publication Critical patent/CN102369597B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

本发明提供适于在单一半导体基板上形成HBT和FET之类的多个不同种类的器件的化合物半导体基板。所述半导体基板包括：第1半导体、形成于第1半导体上的具有电子捕获中心或空穴捕获中心的载流子阱层、在载流子阱层上外延生长且作为自由电子或自由空穴移动的通道发挥功能的第2半导体、以及第3半导体，所述第三半导体包含在第2半导体上外延生长而成的以N型半导体/P型半导体/N型半导体表示的层叠体、或在所述第2半导体上外延生长而成的以P型半导体/N型半导体/P型半导体表示的层叠体。

Description

半导体基板、半导体基板的制造方法、和电子器件
技术领域
本发明涉及半导体基板、半导体基板的制造方法、和电子器件。
背景技术
专利文献1公开了适于制作至少2个不同类型的集成有源器件(例如HBT和FET)的外延IIIA～VA族化合物半导体晶片的制造方法。
专利文献1：日本特开2008-60554号公报
发明内容
发明要解决的问题
在单一的半导体基板上，形成以异质结双极型晶体管(Hetero-junctionBipolar Transistor，称为“HBT”)和场效应晶体管(Field Effect Transistor、称为“FET”)为一例的多个不同种类的器件时，一个器件的制造工序有时会影响到另一个的制造工序。
例如，在器件的制造中使用的反应容器内，残留有HBT中掺杂的杂质(例如Si)时，有时会在接下来制造的器件的半导体基板上附着该杂质。该杂质生成了半导体基板上形成的FET中的载流子，并成为漏电流的一个原因。另外，通过生成载流子，也存在器件间的元件分离变得不稳定的情况。进而，也存在难以使在单一的半导体基板上形成的两个器件的特性最佳化的情况。
用于解决问题的方法
为了解决上述问题，在本发明的第1方式中提供一种半导体基板，其包括：第1半导体；形成于第1半导体上的具有电子捕获中心或空穴捕获中心的载流子阱层；在载流子阱层上外延生长且作为自由电子或自由空穴移动的通道发挥功能的第2半导体；以及包含在第2半导体上外延生长的以N型半导体/P型半导体/N型半导体表示的层叠体、或在第2半导体上外延生长的以P型半导体/N型半导体/P型半导体表示的层叠体的第3半导体。第1半导体包含例如IIIA-VA族化合物半导体。夹在第1半导体和第2半导体之间的方向中的载流子阱层的厚度为例如0.1μm以上1.5μm以下。在载流子阱层与第2半导体之间，还可以具备包含耗尽化区域的耗尽化半导体。夹在耗尽化半导体的载流子阱层与第2半导体之间的方向中的厚度为例如0.3μm以上1.5μm以下。
耗尽化半导体具有多个IIIA-VA族化合物半导体，且多个IIIA-VA族化合物半导体中相互邻接的2个IIIA-VA族化合物半导体可以形成选自AlxGa1-xAs(0≤x≤1)与AlyGa1-yAs(0≤y≤1,x<y)的异质结、AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)与AlrInsGa1-r-sP(0≤r≤1,0≤s≤1,p<r)的异质结、以及AlxGa1-xAs(0≤x≤1)与AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)的异质结中的至少1种的异质结。
载流子阱层包含例如硼原子或氧原子。载流子阱层可以包含AlxGa1-xAs(0≤x≤1)或AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)、和氧原子。载流子阱层包含氧原子时，氧原子的浓度为例如1×1018[cm-3]以上、1×1020[cm-3]以下。
作为一个例子，第2半导体和第3半导体中的至少一个半导体具有碳。第2半导体和第3半导体中的至少一个半导体也可以具有硅。第3半导体也可以含有高浓度掺杂的硅。第3半导体可以包括具有抑制流过N型半导体/P型半导体/N型半导体或P型半导体/N型半导体/P型半导体的电流的电阻值的镇流电阻层。在第2半导体和第3半导体之间，还可以具备含有与第2半导体内的载流子相反的传导型的载流子的第4半导体。
本发明的第2方式中，提供一种半导体基板的制造方法，其包括如下步骤：在第1半导体上形成具有电子捕获中心或空穴捕获中心的载流子阱层的步骤；在载流子阱层上使作为自由电子或自由空穴移动的通道发挥功能的第2半导体外延生长的步骤；以及在第2半导体上，通过依次使N型半导体、P型半导体和N型半导体外延生长、或者依次使P型半导体、N型半导体和P型半导体外延生长而形成包含以N型半导体/P型半导体/N型半导体表示的层叠体、或者以P型半导体/N型半导体/P型半导体表示的层叠体的第3半导体的步骤。
在该制造方法中，在形成载流子阱层的步骤之前，还可以包括如下步骤：在反应容器的内部，设置在其表面上至少具有第1半导体的基板步骤；在设置基板的步骤之后，向反应容器的内部导入含有胂和氢气的气体的步骤；在气体的氛围中，对第1半导体进行加热的步骤。作为一个例子，该气体包含胂、氢气、和P型杂质气体，所述P型杂质气体含有具有以显示P型传导型的杂质原子作为构成要素的单体或化合物。
P型杂质气体还可以含有卤化烃气体。卤化烃气体为CHnX(4-n)(其中，X为选自Cl、Br和I中的卤素原子，n为满足0≤n≤3的条件的整数，0≤n≤2时，多个X可以为彼此相同的原子也可以是不同的原子。)。第3半导体具有作为双极型晶体管的基极发挥功能的半导体层，P型杂质气体可以是与作为基极发挥功能的半导体层的制造中导入的含有掺杂剂的气体相同种类的气体。
在形成载流子阱层的步骤后，通过调整VA族原料相对于IIIA族原料的摩尔来控制受主的浓度，可以形成含有耗尽化区域的耗尽化半导体。作为一个例子，含有胂和氢气的气体包含含1ppb以下的GeH4的胂原料气体。
在使用于向第2半导体中供给载流子的层外延生长的步骤中，导入硅烷或乙硅烷作为含有显示N型的传导型的杂质原子的化合物，可使用于供给载流子的层进行外延生长，在形成第3半导体的步骤中，导入硅烷或乙硅烷作为含有显示N型传导型的杂质原子的化合物，可以使第3半导体中所含的N型半导体外延生长。还可以具备，在第2半导体上使作为与在第2半导体内移动的载流子具有相反的传导型的载流子移动的通道的功能的第4半导体外延生长的步骤。
在形成第3半导体后，还具备从反应容器中取出形成有第2半导体和第3半导体的半导体基板的步骤，还可以反复进行取出步骤、设置基板的步骤、导入气体的步骤、进行加热的步骤、形成载流子阱层的步骤、使第2半导体外延生长的步骤、和形成第3半导体的步骤。
本发明的第3方式中，提供一种电子器件，其包括第1半导体；形成于第1半导体上的具有电子捕获中心或空穴捕获中心的载流子阱层；在载流子阱层上进行外延生长且作为自由电子或自由空穴移动的通道发挥功能的第2半导体；包含在第2半导体上外延生长而成的以N型半导体/P型半导体/N型半导体表示层叠体、或在第2半导体上外延生长而成的以P型半导体/N型半导体/P型半导体表示层叠体的第3半导体；形成于第2半导体的场效应晶体管；以及，形成于第3半导体的异质结双极型晶体管。
需要说明的是，本说明书中，“A上的B(B on A)”包括“B与A接触的情形”和“在B与A之间存在其他的部件的情形”两方面，“IIIA-VA族”的名称依据美国化学会的CAS（Chemical Abstract Service，化学索引服务）编订的化学元素周期表的命名方法。
附图说明
图1是表示半导体基板100的剖面的一个例子的图。
图2是表示半导体基板200的剖面的一个例子的图。
图3是示出表示半导体基板的制造方法的一个例子的流程图。
图4是示出表示形成第3半导体的步骤的一个例子的流程图。
图5是表示电子器件600的剖面的一个例子的图。
图6是表示半导体基板的耐压与载流子阱层232的膜厚的关系图。
图7是表示半导体基板的耐压与载流子阱层232的氧浓度的关系的图。
图8是表示半导体基板的耐压与耗尽化半导体234的膜厚的关系的图。
图9是表示半导体器件其他的例子的剖面的图。
图10是表示半导体器件另外的例子的剖面的图。
具体实施方式
图1表示半导体基板100的剖面的一个例子。半导体基板100具备第1半导体110、载流子阱层130、第2半导体144、以及第3半导体160。第3半导体160具有集电极层162、基极层164、和发射极层166。图1中，以虚线表示的区域表示可以根据需要含有其他的半导体等。例如，以虚线表示的区域中，还可以含有向第2半导体144或第3半导体160供给载流子的载流子供给半导体、分隔层、或缓冲层等。
第1半导体110为对半导体基板100中的其他的构成的支撑而言具有充分的机械强度的基板。第1半导体110为例如IIIA-VA族化合物半导体。第1半导体110为例如GaAs、InGaAs、AlGaAs、GaN、或AlGaN等。
第1半导体110可以是高电阻GaAs单晶基板。GaAs单晶基板可利用例如LEC(Liquid Encapsulated Czochralski：液峰直拉)法、VB(VerticalBridgeman：垂直布里奇曼)法、VGF(Vertical Gradient Freezing：垂直梯度冷凝)法等制造。第1半导体110可以是基板(晶片)本身，也可以是在基板上外延生长而成的半导体层。第1半导体110还可以含有缓冲层。
载流子阱层130具有电子捕获中心或空穴捕获中心。也就是说，载流子阱层130中形成有深的陷阱能级。载流子阱层130具有深的陷阱能级时，载流子阱层130对通过载流子阱层130的载流子进行捕获。因此，可以使位于载流子阱层130的上下的第1半导体110和第2半导体144之间的漏电流降低。因此，即便由于在第1半导体110上附着杂质并进行扩散，从而产生朝向第2半导体144的载流子，也可以防止由该载流子引起的漏电流的发生。作为电子捕获中心或空穴捕获中心，可举出杂质原子或晶格缺陷。
第2半导体144、第3半导体160、或用于向这二者供给载流子的载流子供给半导体中使用的P型杂质例如为C。第2半导体144、第3半导体160、或用于向这二者供给载流子的载流子供给半导体中使用的N型杂质例如为Si。作为一个例子，第3半导体160中作为N型杂质使用Si时，有时会在制造了半导体基板100后的反应容器内残留Si。残留了的Si附着在接下来所制造的半导体基板100的第1半导体110的表面并扩散时，在第1半导体110与第2半导体144之间，发生由Si引起的载流子的移动。载流子阱层130含有具有深的陷阱能级的氧原子等元素时，由于该氧原子对载流子进行捕获，所以可以防止漏电流。
载流子阱层130可利用例如外延生长法在第1半导体110上形成。外延生长法为例如有机金属气相生长法(称为Metal Organic Chemical VaporDeposition、MOCVD法)、分子射线外延法(称为Molecular Beam Epitaxy、MBE法)。
作为一个例子，载流子阱层130与第1半导体110接触。载流子阱层130只要位于第1半导体110和第2半导体144之间，就可以在载流子阱层130和第1半导体110之间存在其他层。作为一个例子，半导体基板100在载流子阱层130和第1半导体110之间还可以具有对第1半导体110及载流子阱层130进行晶格匹配或准晶格匹配的缓冲层。
半导体基板100在载流子阱层130与第2半导体144之间还可以具有耗尽化半导体。
第2半导体144在载流子阱层130上进行外延生长。在半导体基板100上形成有电子元件时，第2半导体144作为使电子或空穴的任1个载流子移动的通道而发挥功能。外延生长法为例如MOCVD法、MBE法等。
半导体基板100还可以在第2半导体144与载流子阱层130之间具有其他的半导体。例如，半导体基板100在第2半导体144与载流子阱层130之间，还可以具有载流子供给半导体或分隔层等。第2半导体144为例如GaAs、InGaAs、或InGaP等的IIIA-VA族化合物半导体。
第3半导体160具有集电极层162、基极层164、和发射极层166。第3半导体160的各层利用例如外延生长法进行形成。外延生长法为例如MOCVD法和MBE法等。半导体基板100在第3半导体160与第2半导体144之间还可以具有其他的半导体。例如，半导体基板100在第2半导体144与第3半导体160之间具有载流子供给半导体或分隔层等。
第3半导体160中的集电极层162、基极层164、和发射极层166为以N型半导体/P型半导体/N型半导体表示的层叠体、或以P型半导体/N型半导体/P型半导体表示的层叠体。集电极层162、基极层164、和发射极层166分别作为双极型晶体管的集电极、基极、和发射极发挥功能。发射极层166还可以含有高浓度地掺杂的硅。高浓度地掺杂的硅的浓度，为例如1×1018[cm-3]以上1×1020[cm-3]以下。
图2表示半导体基板200的剖面的一个例子。半导体基板200具备第1半导体210、缓冲层220、载流子阱层232、耗尽化半导体234、载流子供给半导体242、第2半导体244、载流子供给半导体246、势垒形成半导体248、接触层249、缓冲层250、以及第3半导体260。半导体基板200是适合于FET、尤其是高电子迁移率晶体管(High Electron MobilityTransistor、以下有时称为“HEMT”。)和HBT的制造的半导体基板的一个例子。载流子供给半导体242、第2半导体244、载流子供给半导体246、势垒形成半导体248、和接触层249等用于例如HEMT的形成中。第3半导体260用于例如HBT的形成中。
第1半导体210对应于半导体基板100中的第1半导体110。载流子阱层232对应于载流子阱层130。第2半导体244对应于第2半导体144。第3半导体260对应于第3半导体160。关于对应的部件有时省略了说明。
作为一个例子，缓冲层220是作为使在上层形成的半导体层与第1半导体210的晶格间距匹配的缓冲层而发挥功能的半导体层。缓冲层220可以是为了确保在上层形成的半导体的晶质而设置的半导体层。缓冲层220可以是能够防止由第1半导体210的表面上残留的杂质原子导致半导体基板200的特性劣化的半导体层。缓冲层220可以是具有抑制来自在上层形成的半导体层的漏电流的作用的半导体层。缓冲层220可利用例如外延生长法来形成。缓冲层220的材料为例如GaAs或AlGaAs。
载流子阱层232和耗尽化半导体234可利用例如外延生长法来形成。载流子阱层232含有例如氧原子或硼原子作为电子捕获中心或空穴捕获中心。载流子阱层232可以含有AlxGa1-xAs(0≤x≤1)或AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)、和氧原子。
通过载流子阱层232含有氧原子，由此载流子阱层232具有深的陷阱能级。因此，载流子阱层232对通过载流子阱层232的载流子进行捕获，防止位于载流子阱层232的上下的第2半导体244和第1半导体210之间的漏电流的发生。
载流子阱层232的膜厚方向的电阻率根据组成、氧掺杂浓度、和膜厚而为不同的值。例如，载流子阱层232为AlxGa1-xAs(0≤x≤1)时，Al组成在不使结晶品质受损的范围内希望越高越好，x在实用上优选0.3～0.5左右。另外，氧掺杂浓度在不使结晶品质受损的范围内希望越高越好，氧原子的浓度优选1×1018[cm-3]以上、1×1020[cm-3]以下。氧原子的浓度可利用例如二次离子质量分析法进行测定。载流子阱层232的膜厚对生长时间没有障碍的范围内希望越厚越好，优选0.1μm以上1.5μm以下。
耗尽化半导体234可在例如载流子阱层232与第2半导体244之间形成。耗尽化半导体234包含耗尽化区域。由于该耗尽化区域中可以抑制载流子的通过，所以能够防止位于载流子阱层232的上下的第2半导体244与第1半导体210之间产生的漏电流。对耗尽化半导体234而言，夹在载流子阱层232与所述第2半导体244之间的方向中厚度优选0.3μm以上1.5μm以下。耗尽化半导体234的厚度为该范围内时，使用少量的原料能够形成耗尽化半导体234，且可以确保充分的耐压。需要说明的是，耐压是指流过第1半导体210与第2半导体244之间的电流密度为5mA/cm2时的电压。
接着，对耗尽化半导体234的作用进行说明。例如，第2半导体244为i型GaAs，载流子供给半导体242和载流子供给半导体246为N型AlGaAs，耗尽化半导体236与耗尽化半导体238分别为P型AlyGa1-yAs(0≤y≤1)与P型AlxGa1-xAs(0≤x≤1)，x<y时，耗尽化半导体238与N型的载流子供给半导体242之间形成PN结，在其附近生成耗尽化区域。由该耗尽化区域可以抑制来自载流子供给半导体242的电子的通过，且防止漏电流。
另外，x<y时，耗尽化半导体236具有比耗尽化半导体238高的Al组成，因此耗尽化半导体236具有比耗尽化半导体238宽的能带隙。该带隙之差成为能垒，阻碍从耗尽化半导体238到耗尽化半导体236的载流子的移动，可抑制漏电流的发生。
图2的例子中，对于耗尽化半导体234而言，通过耗尽化半导体236和耗尽化半导体238构成一个异质结。耗尽化半导体234可以具有更多的P型半导体层。另外，耗尽化半导体234的各层具有原子单位的厚度，也可以作为耗尽化半导体234整体构成超晶格。在这种情况下，通过多个异质结形成有多个能垒，因此可以更有效地防止漏电流。
耗尽化半导体234可以具有多个IIIA-VA族化合物半导体。多个IIIA-VA族化合物半导体中相互邻接的2个IIIA-VA族化合物半导体可以形成选自AlxGa1-xAs(0≤x≤1)与AlyGa1-yAs(0≤y≤1,x<y)的异质结、AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)与AlrInsGa1-r-sP(0≤r≤1,0≤s≤1,p<r)的异质结、和AlxGa1-xAs(0≤x≤1)与AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)的异质结中的至少1个异质结。
载流子供给半导体242和载流子供给半导体246为用于向第2半导体244供给载流子的层。通过载流子供给半导体242和载流子供给半导体246配置在第2半导体244的两侧，并形成有双异质结，由此可以提高供给到第2半导体244的载流子的浓度。载流子供给半导体242和载流子供给半导体246可利用例如外延生长法进行形成。外延生长法为例如MOCVD法、MBE法等。载流子供给半导体242和载流子供给半导体246的材料为例如GaAs、AlGaAs、或InGaP。
在势垒形成半导体248与形成于势垒形成半导体248的金属电极之间形成肖特基结。势垒形成半导体248可利用例如外延生长法进行形成。外延生长法为例如MOCVD法、MBE法。势垒形成半导体248的材料为例如AlGaAs。
在接触层249与形成于接触层249的金属电极之间形成欧姆结。接触层249可利用例如外延生长法进行形成。接触层249的材料为例如GaAs。
缓冲层250使形成于上层的第3半导体与形成于下层的半导体分离，防止彼此的相互影响。缓冲层250可利用例如外延生长法进行形成。缓冲层250的材料为例如GaAs或InGaP。
集电极层262对应于半导体基板100中的集电极层162。基极层264对应于基极层164。另外，发射极层266对应于射层166。集电极层262、基极层264、和发射极层266分别是作为双极型晶体管的集电极、基极、和发射极发挥功能的半导体层。以下省略了对集电极层262、基极层264和发射极层266的说明。
镇流电阻层268是为了抑制向双极型晶体管流过过剩的电流而设在发射极附近的高电阻层。半导体基板200具有镇流电阻层268时，形成于半导体基板200的晶体管的发射极电阻为能够防止过大的发射极电流的大小，所以可以防止形成于半导体基板200的晶体管发生的热失控。
在接触层269与形成于接触层269的金属电极之间形成欧姆结。接触层269可利用例如外延生长法进行形成。接触层269的材料为例如InGaAs。
图3示出表示半导体基板的制造方法的一个例子的流程图。以下基于半导体基板200的例子，对于使用MOCVD法制造半导体基板的方法进行说明。本实施方式的半导体基板制造方法具备：在设置第1半导体210后导入气体的步骤S310、对第1半导体210进行加热的步骤S320、形成载流子阱层232的步骤S332、形成耗尽化半导体的步骤S334、使第2半导体244进行生长的步骤S340、形成第3半导体260的步骤S350、和取出半导体基板200的步骤S360。
如图4所示，形成第3半导体的步骤S350还具有如下的步骤：形成集电极层的步骤S352、形成基极层的步骤S354、形成发射极层的步骤S356、形成镇流电阻层的步骤S358、和形成接触层的步骤S359。
用图3所示制造方法重复制造半导体基板200时，利用现有的半导体基板200的制造工艺，有时会在反应容器内残留大量的杂质原子。例如、半导体基板200在第1半导体210上依次使缓冲层220、载流子阱层232、耗尽化半导体234、载流子供给半导体242、第2半导体244、载流子供给半导体246、势垒形成半导体248、接触层249、缓冲层250和第3半导体260进行外延生长而形成。第3半导体260为形成NPN型的结合结构的半导体时，向N型发射极层266或接触层269中添加大量的施主杂质原子。因此，形成了发射极层266或接触层269后，反应容器内中残留有大量的施主杂质原子(第1杂质原子)。
例如，施主杂质原子的元素为Si时，反应容器内中残留有大量的Si。残留Si有时会在后续的半导体基板的制造过程中带来不良影响。例如，后续的工艺中，在反应容器内设置第1半导体210时，反应容器内的残留Si有时会附着在第1半导体210的表面。
附着的Si在第1半导体210和形成于其上的半导体层中扩散时，作为施主起作用。其结果是，在半导体基板200内发生绝缘不良，由第2半导体244等形成的HEMT的器件特性下降。进而，在半导体基板200上形成多个元件时，即便在邻接的元件间也发生由所述施主导致的绝缘不良，元件分离性劣化。本实施方式的制造方法通过如下所述的工艺，可以防止在反应容器内残留的第1杂质原子即Si的不良影响。
在设置第1半导体并导入气体的步骤S310中，在设置了第1半导体210后，向反应容器的内部导入气体。例如，将作为第1半导体的GaAs基板设置在反应容器的内部。气体例如含有胂(AsH3)、氢气、和包含显示P型传导型的杂质原子的气体(称为“P型掺杂气体”。)。P型掺杂气体可以含有卤化烃气体。卤化烃气体为例如CHnX(4-n)(其中，X为选自Cl、Br和I中的卤素原子，n为满足0≤n≤3的条件的整数，0≤n≤2时，多个X彼此可以是相同的原子也可以是不相同的原子。)。P型掺杂气体为例如CCl3Br。
P型掺杂气体也可以是与制造基极层264使用的掺杂剂相同的气体。通过使用于基极层264掺杂剂相同的气体，可以省去供给加热用P型掺杂气体的专用供给管线。另外，在S310中导入的气体可以包含含有1ppb以下的GeH4的胂原料气体。
在设置了第1半导体210后，导入气体前，也可以将反应容器内部抽真空。在设置了第1半导体210后，也可以利用氮气、氢气、或惰性气体等对反应容器内部进行脱气。上述的气体也可以在接下来的加热步骤S320之前导入。另外，也可以将该气体在加热的各步骤的途中导入，或者交替导入。根据加入步骤，可以仅单独导入一种该气体，也可以同时导入多种。可以单独导入P型掺杂气体，也可以同时导入P型掺杂气体和氢气。
在加热第1半导体的步骤S320中，在导入的气体的氛围中，对第1半导体210进行加热。加热温度为例如400℃至800℃中的任意的温度。反应容器内压力为例如5Torr至大气压的任意的压力。加热时间为例如5秒钟～50分钟。可根据制造半导体基板200的装置、反应容器的容量、反应容器内杂质原子的残留量等而改变上述参数的值。可以设定上述加热条件，以使得表示电子密度与空穴密度之差的有效载流子密度在第1半导体210的至少表面减少。
例如，作为显示N型的传导型的杂质原子，在反应容器内部残留有Si时，在上述的气体导入步骤S310中导入胂、氢气、和CCl3Br，在温度500℃～800℃、反应容器内压力5Torr～大气压、时间10秒钟～15分钟条件下对第1半导体210进行加热。通过该加热，CCl3Br中存在的C对第1半导体210表面中存在Si的施主效应进行补偿。其结果是可以防止在第1半导体210表面存在的Si等杂质原子的影响，所以可以防止第1半导体210和在其上外延生长的半导体之间的绝缘不良。
在形成载流子阱层的步骤S332中，在加热了的第1半导体210上形成缓冲层220，在缓冲层220上形成载流子阱层232。作为缓冲层220，例如可以使P型GaAs层外延生长。
作为载流子阱层232，例如可以使含有氧原子的AlxGa1-xAs(0≤x≤1)或AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)外延生长。该氧原子的浓度可以为1×1018[cm-3]以上、1×1020[cm-3]以下。
所添加的氧原子在该半导体上形成深陷阱能级。通过该深陷阱能级，通过载流子阱层232的载流子被捕获，所以能够防止位于载流子阱层232的上下的第2半导体244和第1半导体210之间的漏电流。
在形成耗尽化半导体的步骤S334中，依次使具有耗尽化半导体234的耗尽化半导体236和耗尽化半导体238外延生长。耗尽化半导体236和耗尽化半导体238为例如IIIA-VA族化合物半导体。耗尽化半导体236和耗尽化半导体238可以形成选自AlxGa1-xAs(0≤x≤1)与AlyGa1-yAs(0≤y≤1,x<y)的异质结、AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)与AlrInsGa1-r-sP(0≤r≤1,0≤s≤1,p<r)的异质结、和AlxGa1-xAs(0≤x≤1)与AlpInqGa1-p-qP(0≤p≤1,0≤q≤1)的异质结中的至少1中异质结。该异质结形成能垒，可以防止从在上层形成的半导体流向第1半导体210的漏电流。
由MOCVD法进行的外延生长中，作为IIIA族元素原料，可以使用各金属原子上键合了碳数1～3的烷基或者氢的三烷基化物、或者三氢化物。例如可以使用三甲基镓(TMG)、三甲基铟(TMI)、三甲基铝(TMA)等。作为VA族元素原料气体，可以使用胂(AsH3)、或将含有胂的至少一个氢原子用碳数1～4的烷基取代的烷基胂、膦(PH3)等。作为提供N型半导体的化合物，可使用硅烷或乙硅烷。耗尽化半导体234的受主的浓度可通过调整VA族元素原料相对于IIIA族元素原料的摩尔供给比来控制。
利用MOCVD法使IIIA-VA族半导体外延生长的过程中，通过化学反应从有机金属产生甲烷。甲烷的一部分分解生成碳。碳为IVA族元素，所以IIIA-VA族半导体的IIIA族元素位置、VA族元素位置都可以进入。
碳进入IIIA族元素位置时作为施主起作用，得到N型的外延层。碳进入VA族元素位置时作为受主起作用，得到P型的外延层。即，通过碳的作用，外延层称为P型或N型。利用碳的混入量，使IIIA-VA族半导体内的受主浓度或施主浓度变化。
在IIIA-VA族半导体的外延层中混入同为IVA族元素即Si或Ge时，也可以得到同样倾向的结果。因此，通过控制原料气体的分压、或添加IVA族杂质原子，可以控制所生长的外延层的受主浓度。
因此，通过调整VA族元素原料相对于IIIA族元素原料的摩尔供给比来调整分压，可以控制耗尽化半导体234的受主的浓度。本实施方式中使用的气体包含含有1ppb以下的GeH4的胂原料气体。也就是说，在作为VA族原料供给的含有胂的气体中，基本上不含有残留的IVA族杂质原子。因此，通过调整原料气体的摩尔供给比，可以正确地控制受主的浓度。具体而言，通过使VA族元素原料相对于IIIA族元素原料的摩尔供给比减少，可以使受主浓度增加，通过使摩尔供给比增加，可以使受主浓度减少。
需要说明的是，从测定精度方面出发，在受主浓度或施主浓度为3×1018cm-3以上时，优选利用霍尔测定法对受主浓度或施主浓度进行测定。另外，从精度方面出发，受主浓度或施主浓度小于3×1018时，优选利用电容电压(CV)法对受主浓度或施主浓度进行测定。
作为一个例子，外延生长条件为反应炉内压力0.1atm、生长温度650℃、生长速度1～3μm/hr。作为原料的载流子气体，可以使用例如高纯度氢气。后述的载流子供给半导体242、第2半导体244、载流子供给半导体246、势垒形成半导体248、接触层249、缓冲层250、和第3半导体260都可以通过适当地调整原料气体、炉内压力、生长温度、生长时间等参数，可以使外延生长。
在使第2半导体生长的步骤S340中，在耗尽化半导体234上以第2半导体244为代表，使载流子供给半导体242、载流子供给半导体246、势垒形成半导体248、接触层249、和缓冲层250外延生长。这些半导体中，可以具有N型半导体，用于该N型半导体的形成的化合物包含例如硅烷或乙硅烷。
各半导体可使用上述的原料，适当调整原料气体、炉内压力、生长温度、生长时间等参数来形成。例如第1半导体210为GaAs基板时，可以形成N型AlGaAs的载流子供给半导体242和载流子供给半导体246、i型InGaAs的第2半导体244、AlGaAs的势垒形成半导体248、GaAs的接触层249、以及GaAs的缓冲层250。
在使第3半导体生长的步骤S350中，在缓冲层250上形成第3半导体260。用于第3半导体260所含的N型半导体形成的化合物例如为硅烷或乙硅烷。如图4所示，形成第3半导体的步骤S350还包含形成集电极层的步骤S352、形成基极层的步骤S354、形成发射极层的步骤S356、形成镇流电阻层的步骤S358、和形成接触层的步骤S359。
在形成集电极层的步骤S352中，在缓冲层250上使第3半导体260所含的集电极层262外延生长。集电极层262为作为双极型晶体管集电极发挥作用的半导体层。根据最终形成的双极型晶体管的传导型为NPN型或是PNP型，而在集电极层262中添加受主杂质原子或施主杂质原子。受主杂质原子例如为碳，施主杂质原子例如为Si或Ge。
在形成基极层的步骤S354中，在集电极层262上，使第3半导体260所含的基极层264外延生长。基极层264为作为双极型晶体管的基极起作用的半导体层。根据最终形成的双极型晶体管的传导型为NPN型或是PNP型，而向基极层264中添加受主杂质原子或施主杂质原子。受主杂质原子例如为碳，施主杂质原子例如为Si或Ge。
在形成发射极层的步骤S356中，在基极层264上，使第3半导体260所含的发射极层266外延生长。发射极层266为作为双极型晶体管的发射极起作用的半导体层。根据最终形成的双极型晶体管的传导型为NPN型或PNP型，而在发射极层266上添加受主杂质原子或施主杂质原子。受主杂质原子例如为碳，施主杂质原子例如为Si或Ge。
在形成镇流电阻层的步骤S358中，在发射极层266上形成镇流电阻层268。镇流电阻层268为作为双极型晶体管的发射极镇流电阻起作用的电阻层。在形成接触层的步骤S359中，在镇流电阻层268上形成接触层269。接触层269可以含有高浓度掺杂的硅。高浓度掺杂的硅的浓度为例如1×1018[cm-3]以上1×1020[cm-3]以下。
在取出半导体基板200的步骤S360中，从反应容器中取出利用上述处理形成的半导体基板200。在半导体基板200上形成有载流子阱层232，所以不经过用于减轻反应容器的内部杂质原子的影响而实行的工序，而是从将需要进行随后的处理的第1半导体210设置在反应容器中并导入气体的步骤310开始的半导体基板制造工序。
本实施方式的制造方法包括：设置第1半导体、导入气体的步骤S310和加热第1半导体的步骤S320。因此，即便在反应容器内残留有被先前制造工艺使用的大量的杂质Si，所设置的第1半导体210受污染时，CCl3Br中存在的C也对在第1半导体210表面残留的Si的施主效应进行补偿。其结果是可以抑制第1半导体210表面上存在的Si等的杂质原子的影响。由于可抑制杂质原子的影响，所以可以防止在第1半导体210与在其上外延生长的半导体之间的绝缘不良。
进而，本实施方式在形成载流子阱层的步骤S332中，通过形成具有电子捕获中心或空穴捕获中心的载流子阱层232，进而可以抑制漏电流，并防止绝缘不良。另外，在形成了形成耗尽化半导体的步骤S334中，通过形成有异质结的含有多个P型半导体的耗尽化半导体234的形成，进而可以抑制漏电流并防止绝缘不良。因此，可以确保利用第2半导体244等形成的HEMT和形成于第3半导体260的HBT之间的元件分离。
半导体基板200具有载流子阱层232，因此在取出完成了的半导体基板200的步骤S360后，可以不经过用于减轻反应容器的内部的第1杂质原子即Si的影响而实行的工序，而可以从将需进行随后处理的第1半导体210设置于反应容器中、将所述气体导入到所述反应容器内部的步骤S310开始反复进行半导体基板制造工序。其结果是，在同一反应容器内可以形成HEMT用的半导体层和HBT用的半导体层，后续的工艺不受先前的工艺的影响，不仅可以制造适于在同一基板上整体地制造HEMT和HBT的半导体基板200，而且可以大大提高制造效率。
图5示意性地示出电子器件600的剖面的一个例子。电子器件600包括：第1半导体210、缓冲层220、载流子阱层232、耗尽化半导体234、载流子供给半导体242、第2半导体244、载流子供给半导体246、势垒形成半导体248、接触层249、缓冲层250、HBT670、和HEMT680。电子器件600为使用半导体基板200构成HBT670和HEMT680的电子器件的一个例子。因此，对与半导体基板200共用的部分省略说明。
HBT670具有基极电极672、发射极电极674、和集电极电极676。发射极电极674隔着接触层269形成于发射极层266上。基极电极672形成于基极层264上。集电极电极676形成于集电极层262上。
HEMT680具有漏电极682、栅电极684、和源电极686。栅电极684隔着势垒形成半导体248与载流子供给半导体246形成肖特基结。漏电极682和源电极686与接触层249形成欧姆结。
本实施方式中，在单一的半导体基板200上形成HBT670和HEMT680。半导体基板200具有载流子阱层232，所以第1半导体210与第2半导体244之间的绝缘性高，可以防止漏电流。进而，通过上述半导体基板200的制造方法，尤其是通过该制造方法中的加热步骤S320中进行的加热，可以抑制附着于第1半导体210的表面的杂质原子的不良影响，所以可以防止漏电流，可以将HBT670和HEMT680电分离。
(实验例1)
作成了具有除了从图2所示的半导体基板200中的接触层249到接触层269的半导体层之外的各个半导体层的半导体基板作为实验例1。作为第1半导体210使用GaAs单晶基板。作为缓冲层220形成I型GaAs，作为载流子阱层232形成掺杂了氧的I型AlGaAs。
作为耗尽化半导体234形成了如下的半导体层：仅使5组通过调整VA族原料相对于IIIA族原料的摩尔供给比使其成为低浓度的P型的GaAs和AlGaAs交互层叠而成的半导体层。作为载流子供给半导体242和载流子供给半导体246形成了N型AlGaAs，作为载流子移动层244形成了I型InGaAs，作为势垒形成半导体248形成了I型AlGaAs。
使用MOCVD法，在第1半导体210上依次形成了从缓冲层用半导体220到势垒形成半导体248的各个半导体层。作为IIIA族元素原料使用TMG(三甲基镓(Ga(CH3)3))、TMA(三甲基铝(Al(CH3)3))和TMI(三甲基铟(In(CH3)3))。作为VA族元素原料气体使用了胂(AsH3)和膦(PH3)。作为N型杂质元素使用乙硅烷(Si2H6)，作为氧的原料使用二正丁基醚（CH3(CH2)2CH2OCH2(CH2)2CH3)。载流子阱层232的膜厚为300nm，载流子阱层232的氧浓度为1×1019cm-3，耗尽化半导体234的膜厚为400nm。
(实验例2)
作为实验例2，使相当于耗尽化半导体234的半导体层作为载流子型为N型的低浓度杂质层，对其他的半导体层制成与实验例1相同的半导体层。实验例2中相当于耗尽化半导体234的半导体层为低浓度N型层，所以作成的半导体基板不具有耗尽化区域。
对实验例1和实验例2中得到的半导体基板的耐压进行测定，结果可知，相对于实验例1为34V，实验例2为7V。实验例1中利用耗尽化半导体234形成有耗尽化区域，提高了耐压。需要说明的是，该情况下，耐压相当于流过第1半导体210和载流子供给半导体242之间的电流密度为5mA/cm2时的电压。
(实验例3)
使载流子阱层232的膜厚变化为20nm、100nm和150nm，载流子阱层232的氧浓度为7×1019cm-3，耗尽化半导体234的膜厚为300nm，除此之外，作成了其他的构成与实验例1的情况相同的半导体基板。得到的半导体基板的耐压与载流子阱层232膜厚的关系示于图6。可知载流子阱层232的厚度越大耐压越高。尤其是观察到了载流子阱层232的厚度为100nm以上耐压显著提高。
(实验例4)
作成了图2所示的半导体基板200。作为第1半导体210使用了GaAs单晶基板。作为缓冲层220作成了I型GaAs，作为载流子阱层232作成了掺杂了氧的I型AlGaAs。作为耗尽化半导体234作成了如下半导体层：仅使5组通过调整相对于IIIA族原料的VA族原料的摩尔供给比成为低浓度的P型的GaAs和AlGaAs交互层叠而成的半导体层。作为载流子供给半导体242和246，形成了N型AlGaAs，作为载流子移动层244形成了I型InGaAs，作为势垒形成半导体248形成了I型AlGaAs。
作为接触层249形成了以高浓度掺杂杂质元素的N型GaAs。作为缓冲层250形成了N型InGaP，作为作为集电极层262形成了N型GaAs，作为基极层264形成了以高浓度掺杂杂质元素的P型GaAs，作为发射极层266形成了N型InGaP，作为镇流电阻层268形成了N型GaAs，作为接触层269形成了以高浓度掺杂杂质元素的N型InGaAs。
使用MOCVD法，在第1半导体210上依次形成在从缓冲层220到接触层269的各半导体层。作为IIIA族元素原料使用TMG、TMA和TMI，作为VA族元素原料气体使用胂和膦。作为N型杂质元素使用乙硅烷，作为P型杂质元素原料使用BrCCl3。作为氧的原料使用二正丁基醚。
作成了载流子阱层232的膜厚为100nm、耗尽化半导体234的膜厚为440nm、载流子阱层232的氧浓度为0.6×1019(cm-3)、1.8×1019(cm-3)、2.4×1019(cm-3)、和7.9×1019(cm-3)的4个半导体基板。得到的半导体基板的耐压与载流子阱层232的氧浓度的关系示于图7。可知氧浓度越高耐压越提高。氧浓度与耐压的关系为大致成比例的关系。
(实验例5)
作成了载流子阱层232的膜厚为100nm、载流子阱层232的氧浓度为3×1019cm-3、耗尽化半导体234的膜厚为950nm、400nm、和540nm的3个半导体基板。其他的构成与实验例4的情况相同。得到的半导体基板的耐压与耗尽化半导体234的膜厚的关系示于图8。可知耗尽化半导体234的膜厚越大耐压越高。
对于以上说明的实施方式而言，在不脱离发明的主旨的范围内可以任意的附加半导体层。例如，如图9所示，可以在耗尽化半导体238与第2半导体244之间形成耗尽化区域239。由此可以进一步提高半导体基板的绝缘性。
另外，如图10所示，在形成HEMT680的半导体层与形成HBT670的半导体层之间，可以形成缓冲层272、载流子移动层274、势垒形成半导体276和接触层278。可以在缓冲层272、载流子移动层274、势垒形成半导体276和接触层278上形成第2HEMT690。即可在势垒形成半导体276上形成栅电极694，隔着接触层278形成漏电极692和源电极696，由此形成第2的HEMT690。HEMT680与第2HEMT690可以制成相补型的FET，可使用该半导体基板，制作具有相补型FET和HBT的BiFET半导体。需要说明的是，HEMT680与第2HEMT690没有必要是HEMT，可以是通常的FET。
符号的说明
100半导体基板、110第1半导体、130载流子阱层、144第2半导体、160第3半导体、162集电极层、164基极层、166发射极层、200半导体基板、210第1半导体、220缓冲层、232载流子阱层、234耗尽化半导体、236耗尽化半导体、238耗尽化半导体、239耗尽化区域、242载流子供给半导体、244第2半导体、246载流子供给半导体、248势垒形成半导体、249接触层、250缓冲层、260第3半导体、262集电极层、264基极层、266发射极层、268镇流电阻层、269接触层、272缓冲层、276势垒形成半导体、278接触层、600电子器件、670HBT、672基极电极、674发射极电极、676集电极电极、680HEMT、682漏电极、684栅电极、686源电极、690HEMT、692漏电极、694栅电极、696源电极

Claims (24)

1.一种半导体基板，其具备：
第1半导体；
载流子阱层，形成于所述第1半导体上的具有电子捕获中心或空穴捕获中心；
第2半导体，在所述载流子阱层上外延生长且作为自由电子或自由空穴移动的通道发挥功能；以及
第3半导体，所述第3半导体包含在所述第2半导体上外延生长而成的以N型半导体/P型半导体/N型半导体表示的层叠体或在所述第2半导体上外延生长而成的以P型半导体/N型半导体/P型半导体表示的层叠体，
在所述载流子阱层与所述第2半导体之间还具备含有耗尽化区域的耗尽化半导体。
2.如权利要求1所述的半导体基板，其中，所述第1半导体包含IIIA-VA族化合物半导体。
3.如权利要求1所述的半导体基板，其中，夹在所述载流子阱层和所述第2半导体之间的方向中的所述耗尽化半导体的厚度为0.3μm以上1.5μm以下。
4.如权利要求1所述的半导体基板，其中，所述耗尽化半导体具有多个IIIA-VA族化合物半导体，
所述多个IIIA-VA族化合物半导体中的相互邻接的2个IIIA-VA族化合物半导体形成选自AlxGa1-xAs与AlyGa1-yAs的异质结、AlpInqGa1-p-qP与AlrInsGa1-r-sP的异质结和AlxGa1-xAs与AlpInqGa1-p-qP的异质结中的至少1种异质结，其中，0≤x≤1，0≤y≤1，x<y，0≤p≤1，0≤q≤1，0≤r≤1，0≤s≤1，p<r。
5.如权利要求1所述的半导体基板，其中，所述载流子阱层包含硼原子或氧原子。
6.如权利要求5所述的半导体基板，其中，所述载流子阱层包含AlxGa1-xAs或AlpInqGa1-p-qP和氧原子，其中0≤x≤1，0≤p≤1，0≤q≤1。
7.如权利要求5所述的半导体基板，其中，所述氧原子的浓度为1×1018[cm-3]以上、1×1020[cm-3]以下。
8.如权利要求1所述的半导体基板，其中，所述第2半导体和所述第3半导体中的至少一个半导体具有碳。
9.如权利要求1所述的半导体基板，其中，所述第2半导体和所述第3半导体中的至少一个半导体具有硅。
10.如权利要求1所述的半导体基板，其中，所述第3半导体包含高浓度掺杂的硅，
所述高浓度掺杂的硅的浓度为1×1018[cm-3]以上1×1020[cm-3]以下。
11.如权利要求1所述的半导体基板，其中，所述第3半导体包括具有抑制在所述N型半导体/P型半导体/N型半导体或者所述P型半导体/N型半导体/P型半导体流过的电流的电阻值的镇流电阻层。
12.如权利要求1所述的半导体基板，其中，在所述第2半导体与所述第3半导体之间，还具备含有与所述第2半导体内的载流子相反的传导型的载流子的第4半导体。
13.如权利要求1所述的半导体基板，其中，夹在所述第1半导体与所述第2半导体之间的方向中的所述载流子阱层的厚度为0.1μm以上1.5μm以下。
14.一种半导体基板的制造方法，其包括如下的步骤：
在第1半导体上形成具有电子捕获中心或空穴捕获中心的载流子阱层的步骤；
在所述载流子阱层上使作为自由电子或自由空穴移动的通道发挥功能的第2半导体外延生长的步骤；以及
在所述第2半导体上，依次使N型半导体、P型半导体和N型半导体外延生长，或者依次使P型半导体、N型半导体和P型半导体外延生长，由此形成包含以N型半导体/P型半导体/N型半导体所示的层叠体或以P型半导体/N型半导体/P型半导体所示的层叠体的第3半导体的步骤，
还包括如下的步骤：通过在所述载流子阱层上调整VA族原料相对于IIIA族原料的摩尔供给比来控制受主的浓度，形成含有耗尽化区域的耗尽化半导体。
15.如权利要求14所述的半导体基板的制造方法，其中，
在形成所述载流子阱层的步骤之前，具有如下的步骤：
在反应容器的内部设置有至少在基板的表面具有所述第1半导体的基板的步骤；
在设置所述基板的步骤后，向所述反应容器的内部导入含有胂和氢气的气体的步骤；以及
在所述气体的氛围中，对所述第1半导体进行加热的步骤。
16.如权利要求15所述的半导体基板的制造方法，其中，所述气体包含胂、氢气和P型杂质气体，所述P型杂质气体含有具有显示P型的传导型的杂质原子作为构成要素的单体或化合物。
17.如权利要求16所述的半导体基板的制造方法，其中，所述P型杂质气体含有卤化烃气体。
18.如权利要求17所述的半导体基板的制造方法，其中，所述卤化烃气体为
CHnX(4-n)
其中，X为选自Cl、Br和I中的卤素原子，n为满足0≤n≤3的条件的整数，0≤n≤2时，多个X彼此可以是相同的原子也可以是不同的原子。
19.如权利要求16所述的半导体基板的制造方法，其中，所述第3半导体具有作为双极型晶体管的基极发挥功能的半导体层，
所述P型杂质气体与在所述作为基极发挥功能的半导体层的制造中导入的含有掺杂剂的气体为相同种类的气体。
20.如权利要求15所述的半导体基板的制造方法，其中，所述气体包含含有1ppb以下的GeH4的胂原料气体。
21.如权利要求14所述的半导体基板的制造方法，其中，
在使用于向所述第2半导体供给载流子的层外延生长的步骤中，导入硅烷或乙硅烷作为含有显示N型传导型的杂质原子的化合物，使用于供给所述载流子的层外延生长，
在形成所述第3半导体的步骤中，导入硅烷或乙硅烷作为含有显示N型的传导型的杂质原子的化合物，并使所述第3半导体中所含的所述N型半导体外延生长。
22.如权利要求14所述的半导体基板的制造方法，其中，在所述第2半导体上，还具备使作为与所述第2半导体内移动的载流子具有相反的传导型的载流子移动的通道发挥功能的第4半导体外延生长的步骤。
23.如权利要求15所述的半导体基板的制造方法，其中，在形成所述第3半导体的步骤后，还具备从所述反应容器中取出形成有所述第2半导体和所述第3半导体的所述半导体基板的步骤，
反复进行所述取出步骤、所述设置基板的步骤、所述导入气体的步骤、所述加热的步骤、所述形成载流子阱层的步骤、所述使第2半导体外延生长的步骤、以及所述形成第3半导体的步骤。
24.一种电子器件，其包括：
第1半导体；
形成于所述第1半导体上的载流子阱层；
在所述载流子阱层上外延生长、且作为自由电子或自由空穴移动的通道发挥功能的第2半导体；
在所述第2半导体上外延生长而成的含有以N型半导体/P型半导体/N型半导体表示的层叠体或在所述第2半导体上外延生长而成的以P型半导体/N型半导体/P型半导体表示的层叠体的第3半导体；
形成于所述第2半导体上的场效应晶体管；以及
形成于所述第3半导体上的异质结双极型晶体管，
在所述载流子阱层与所述第2半导体之间还具备含有耗尽化区域的耗尽化半导体。
CN201080014399.9A 2009-04-07 2010-04-02 半导体基板、半导体基板的制造方法、和电子器件 Expired - Fee Related CN102369597B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-093442 2009-04-07
JP2009093442 2009-04-07
PCT/JP2010/002449 WO2010116700A1 (ja) 2009-04-07 2010-04-02 半導体基板、半導体基板の製造方法、および電子デバイス

Publications (2)

Publication Number Publication Date
CN102369597A CN102369597A (zh) 2012-03-07
CN102369597B true CN102369597B (zh) 2014-04-09

Family

ID=42935996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080014399.9A Expired - Fee Related CN102369597B (zh) 2009-04-07 2010-04-02 半导体基板、半导体基板的制造方法、和电子器件

Country Status (6)

Country Link
US (1) US8987782B2 (zh)
JP (2) JP6143406B2 (zh)
KR (1) KR101657327B1 (zh)
CN (1) CN102369597B (zh)
TW (1) TWI491020B (zh)
WO (1) WO2010116700A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008097604A2 (en) * 2007-02-07 2008-08-14 Microlink Devices, Inc. Hbt and field effect transistor integration
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN102792430A (zh) * 2010-04-30 2012-11-21 住友化学株式会社 半导体基板、半导体基板的制造方法、电子器件、以及电子器件的制造方法
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
KR101429923B1 (ko) 2011-12-06 2014-08-13 엘지디스플레이 주식회사 터치 영역 라벨링 방법 및 그를 이용한 터치 센서 구동 장치
US20130337636A1 (en) * 2012-06-14 2013-12-19 Thomas Kuech Carbon doping of gallium arsenide via hydride vapor phase epitaxy
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
US9905678B2 (en) 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
US11069678B2 (en) * 2017-08-29 2021-07-20 Qorvo Us, Inc. Logic gate cell structure
JP7324437B2 (ja) 2018-03-15 2023-08-10 カシオ計算機株式会社 バンドおよび時計
JP2020013926A (ja) * 2018-07-19 2020-01-23 株式会社村田製作所 半導体装置
CN110943046A (zh) * 2019-12-03 2020-03-31 李珂 一种双极性晶体管和场效应晶体管的整合结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600449A2 (en) * 1992-12-01 1994-06-08 Nec Corporation Fabrication method of compound semiconductor integrated circuit device
JP2759526B2 (ja) * 1989-11-17 1998-05-28 富士通株式会社 半導体装置及びその製造方法
JP2949518B2 (ja) * 1990-07-30 1999-09-13 富士通株式会社 半導体装置及びその製造方法
JP3439578B2 (ja) * 1995-09-18 2003-08-25 シャープ株式会社 半導体装置およびその製造方法
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136081A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 相補型高速半導体装置
JPS62291974A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置
US5141569A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
JPH02260433A (ja) * 1989-03-31 1990-10-23 Hitachi Ltd 化合物半導体装置製造方法
JPH0536729A (ja) * 1991-08-01 1993-02-12 Matsushita Electric Ind Co Ltd 化合物半導体装置およびその製造方法
JPH06208963A (ja) * 1992-11-18 1994-07-26 Sumitomo Chem Co Ltd 半導体結晶基板
JPH0822962A (ja) * 1994-07-06 1996-01-23 Fujitsu Ltd 半導体ウエハの作製方法
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JPH09293854A (ja) * 1996-02-29 1997-11-11 Sumitomo Chem Co Ltd 高濃度ドープ半導体およびその製造方法
KR100519896B1 (ko) 1996-02-29 2006-04-28 스미또모 가가꾸 가부시끼가이샤 고농도로도핑된반도체및그의제조방법
JP3601649B2 (ja) * 1996-12-25 2004-12-15 株式会社村田製作所 電界効果トランジスタ
JPH1140576A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd ショットキー接合形ｆｅｔ
JPH11106299A (ja) * 1997-09-30 1999-04-20 Hitachi Cable Ltd 化合物半導体気相成長方法
JP2001102312A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 化合物半導体基板
JP2001244329A (ja) * 2000-02-25 2001-09-07 Yokogawa Electric Corp 化合物半導体デバイス
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2002351559A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 基準電圧発生回路、該基準電圧発生回路を具備したｉｐコア
JP2003133561A (ja) * 2001-10-30 2003-05-09 Sumitomo Chem Co Ltd ３−５族化合物半導体および半導体装置
JP2003273029A (ja) * 2002-03-15 2003-09-26 Hitachi Cable Ltd 気相エピタキシャル成長方法及びエピタキシャル基板
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
JP2007194412A (ja) * 2006-01-19 2007-08-02 Sanyo Electric Co Ltd 能動素子およびスイッチ回路装置
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US7385236B2 (en) * 2005-10-21 2008-06-10 Visual Photonics Epitaxy Co., Ltd. BiFET semiconductor device having vertically integrated FET and HBT
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US7700423B2 (en) 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
WO2008097604A2 (en) * 2007-02-07 2008-08-14 Microlink Devices, Inc. Hbt and field effect transistor integration
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor
JP2010135590A (ja) * 2008-12-05 2010-06-17 Renesas Electronics Corp 電界効果トランジスタ
KR20120027124A (ko) * 2009-04-15 2012-03-21 스미또모 가가꾸 가부시키가이샤 반도체 기판의 전기적 특성의 측정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2759526B2 (ja) * 1989-11-17 1998-05-28 富士通株式会社 半導体装置及びその製造方法
JP2949518B2 (ja) * 1990-07-30 1999-09-13 富士通株式会社 半導体装置及びその製造方法
EP0600449A2 (en) * 1992-12-01 1994-06-08 Nec Corporation Fabrication method of compound semiconductor integrated circuit device
JP3439578B2 (ja) * 1995-09-18 2003-08-25 シャープ株式会社 半導体装置およびその製造方法
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开平11-40576A 1999.02.12
JP特许第3439578号B2 2003.08.25
JP第2759526号B2 1998.05.28
JP第2949518号B2 1999.09.13

Also Published As

Publication number Publication date
US20120025268A1 (en) 2012-02-02
US8987782B2 (en) 2015-03-24
KR20110129891A (ko) 2011-12-02
JP6143406B2 (ja) 2017-06-07
KR101657327B1 (ko) 2016-09-13
JP2017126762A (ja) 2017-07-20
TWI491020B (zh) 2015-07-01
CN102369597A (zh) 2012-03-07
JP2010263197A (ja) 2010-11-18
TW201101461A (en) 2011-01-01
WO2010116700A1 (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
CN102369597B (zh) 半导体基板、半导体基板的制造方法、和电子器件
TWI408265B (zh) 化合物半導體磊晶基板及其製造方法
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
US20230167585A1 (en) Group iii nitride stack
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
US20120068224A1 (en) Method of producing semiconductor wafer, and semiconductor wafer
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
TWI316755B (en) Compound semiconductor epitaxial substrate and method for production thereof
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP2017011264A (ja) 半導体基板、半導体基板の製造方法およびヘテロ接合バイポーラトランジスタ
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子
JP2009054787A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2003318185A (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP2003243408A (ja) バイポーラトランジスタの製造方法
JP2004134548A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2010283027A (ja) ヘテロ接合バイポーラトランジスタ
JP2003068652A (ja) 化合物半導体結晶及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

CF01 Termination of patent right due to non-payment of annual fee