TWI491020B - 半導體基板、半導體基板之製造方法及電子裝置 - Google Patents

半導體基板、半導體基板之製造方法及電子裝置 Download PDF

Info

Publication number
TWI491020B
TWI491020B TW099110689A TW99110689A TWI491020B TW I491020 B TWI491020 B TW I491020B TW 099110689 A TW099110689 A TW 099110689A TW 99110689 A TW99110689 A TW 99110689A TW I491020 B TWI491020 B TW I491020B
Authority
TW
Taiwan
Prior art keywords
semiconductor
type
layer
carrier
type semiconductor
Prior art date
Application number
TW099110689A
Other languages
English (en)
Other versions
TW201101461A (en
Inventor
Osamu Ichikawa
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201101461A publication Critical patent/TW201101461A/zh
Application granted granted Critical
Publication of TWI491020B publication Critical patent/TWI491020B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體基板、半導體基板之製造方法及電子裝置
本發明係關於一種半導體基板、半導體基板之製造方法及電子裝置(device)。
專利文獻1係揭示一種適於製作至少2個不同形態之積體活性裝置(例如HBT(Heterojunction Bipolar Transistor，異質接合雙極電晶體)及FET(Field-Effect Transistor，場效電晶體))之磊晶第3-5族化合物半導體晶圓之製造方法。
(專利文獻1)日本特開2008-60554號公報
在單一的半導體基板上形成以HBT與FET為例之複數種不同種類之裝置(device)時，會有一方裝置之製造步驟對於另一方之製造步驟造成影響之情形。
例如，在用於製造裝置之反應容器內，當摻雜之雜質(例如Si)殘留於HBT時，在接著製造之裝置之半導體基板上會有該雜質附著之情形。該雜質會產生形成於半導體基板上之FET中之載子(carrier)而成為洩漏(leak)電流之原因之一。此外，由於載子之產生，亦有裝置間之元件分離變得不穩定之情形。再者，亦有難以將形成於單一半導體基板上之雙方裝置之特性予以最佳化之情形。
為了解決上述問題，在本發明之第1態樣中，係提供一種半導體基板，其具備：第1半導體；載子陷阱(carrier trap)層，形成於第1半導體上，具有電子捕獲中心或電洞捕獲中心；第2半導體，磊晶成長於載子陷阱層上，發揮作為供自由電子或自由電洞移動之通道功能；及第3半導體，包含以磊晶成長於第2半導體上之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於第2半導體上之P型半導體/N型半導體/P型半導體所表示之疊層體。第1半導體係包含例如3-5族化合物半導體。在夾置於第1半導體與第2半導體間之方向中之載子陷阱層之厚度係為例如0.1μm以上、1.5μm以下。在載子陷阱層與第2半導體之間，亦可復具備包含空乏化區域之空乏化半導體。在夾置於空乏化半導體之載子陷阱層與第2半導體間之方向中之厚度係為例如0.3μm以上、1.5μm以下。
空乏化半導體係具有複數個3-5族化合物半導體；而複數個3-5族化合物半導體中彼此鄰接之2個3-5族化合物半導體，亦可形成為從Alx Ga1-x As(0≦x≦1)與Aly Ga1-y As(0≦y≦1，x＜y)之異質接合、Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)與Alr Ins Ga1-r-s P(0≦r≦1，0≦s≦1，p＜r)之異質接合、及Alx Ga1-x As(0≦x≦1)與Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)之異質接合所組成之群組所選擇之至少1種異質接合。
載子陷阱層係包含例如硼原子或氧原子。載子陷阱層亦可包含Alx Ga1-x As(0≦x≦1)或Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)、及氧原子。載子陷阱層包含氧原子時，氧原子之濃度係為例如1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下。
第2半導體及第3半導體之至少一方之半導體係具有例如碳。第2半導體及第3半導體之至少一方之半導體亦可具有矽。第3半導體亦可包含高濃度摻雜之矽。第3半導體亦可具有鎮流(ballast)電阻層，該鎮流電阻層係具有用以抑制流通於N型半導體/P型半導體/N型半導體或P型半導體/N型半導體/P型半導體之電流的電阻。在第2半導體與第3半導體之間，復可具備具有與第2半導體內之載子為相反傳導型載子之第4半導體。
在本發明之第2態樣中，係提供一種半導體基板之製造方法，其具備：在第1半導體上形成具有電子捕獲中心或電洞捕獲中心之載子陷阱層之階段；在載子陷阱層上，磊晶成長發揮作為供自由電子或自由電洞移動之通道功能之第2半導體之階段；及在第2半導體上依序磊晶成長N型半導體、P型半導體及N型半導體，或依序磊晶成長P型半導體、N型半導體及P型半導體，藉以形成包含以N型半導體/P型半導體/N型半導體所表示之疊層體、或以P型半導體/N型半導體/P型半導體所表示之疊層體之第3半導體之階段。
在該製造方法中，亦可在形成載子陷阱層之階段前，具備：在反應容器內部，設置至少在其表面具有第1半導體之基板之階段；在設置基板之階段之後，將包含三氫化砷及氫之氣體導入於反應容器內部之階段；及在氣體之氛圍中，將第1半導體加熱之階段。茲舉一例，該氣體係包含具有三氫化砷、氫、及包含顯示P型傳導型之雜質原子作為構成要素之單體或化合物之P型雜質氣體。
P型雜質氣體亦可包含鹵化烴氣體。鹵化烴氣體係為CHn X(4-n) (惟X係為從由Cl、Br及I所組成之群組所選擇之鹵原子，而n係為滿足0≦n≦3之條件之整數，而為0≦n≦2時，複數個X亦可為彼此相同的原子或亦可為彼此不同的原子)。第3半導體亦可具有發揮作為雙極電晶體(bipolar transistor)之基極(base)功能之半導體層；P型雜質氣體係為與包含在發揮作為基極功能之半導體層之製造中所導入之摻雜劑(dopant)之氣體相同種類的氣體。
亦可在形成載子陷阱層之階段後，藉由調整5族原料相對於3族原料之莫耳(mol)供給比來控制受體(acceptor)之濃度，而形成包含空乏化區域之空乏化半導體。包含三氫化砷及氫之氣體，係包含例如含有1ppb以下GeH4 之三氫化砷原料氣體。
亦可在令用以供給載子之層磊晶成長於第2半導體之階段中，導入矽烷(silane)或乙矽烷(disilane)作為包含顯示N型傳導型之雜質原子之化合物，而令用以供給載子之層磊晶成長；在形成第3半導體之階段中，導入矽烷或乙矽烷作為包含顯示N型傳導型之雜質原子之化合物，而使包含於第3半導體之N型半導體磊晶成長。亦可復具備在第2半導體上，使發揮作為供與在第2半導體內移動之載子為相反傳導型之載子移動之通道功能之第4半導體磊晶成長之階段。
亦可復具備在形成第3半導體之階段之後，將形成有第2半導體及第3半導體之半導體基板從反應容器取出之階段；且重複進行取出之階段、設置基板之階段、導入氣體之階段、加熱之階段、形成載子陷阱層之階段、使第2半導體磊晶成長之階段、及形成第3半導體之階段。
在本發明之第3態樣中，係提供一種電子裝置，其包含：第1半導體；載子陷阱層，具有形成於第1半導體上的電子捕獲中心或電洞捕獲中心；第2半導體，磊晶成長於載子陷阱層上，發揮作為供自由電子或自由電洞移動之通道功能；第3半導體，包含以磊晶成長於第2半導體上所成之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於第2半導體上所成之P型半導體/N型半導體/P型半導體所表示之疊層體；場效電晶體，形成於第2半導體；及異質接合雙極電晶體，形成於第3半導體。
另外，在本說明書中，「A上之B(B on A)」係包含「B與A相接之情形」、及「B與A之間存在其他構件之情形」的兩種情形。
第1圖係顯示半導體基板100之剖面例。半導體基板100係具備第1半導體110、載子陷阱層130、第2半導體144、及第3半導體160。第3半導體160係具有集極層162、基極層164、及射極層166。在第1圖中，虛線所示之區域係表示可視需要包含其他半導體等。例如，在虛線所示之區域，亦可包含供給載子至第2半導體144或第3半導體160之載子供給半導體、間隔(spacer)層、或緩衝層等。
第1半導體110係為對支撐半導體基板100中之其他構成要素具有充分機械強度之基板。第1半導體110係為例如3-5族化合物半導體。第1半導體110係為例如GaAs、InGaAs、AlGaAs、GaN、或AlGaN等。
第1半導體110亦可為高電阻GaAs單晶基板。GaAs單晶基板係以例如LEC(Liquid Encapsulated Czochralski，液封直拉)法、VB(Vretical Bridheman，垂直布氏)法、VGF(Vertical Gradient Freezing，垂直梯度冷凝)法等製造。第1半導體110係可為基板(晶圓)本身，亦可為磊晶成長於基板上之半導體層。第1半導體110亦可包含緩衝層。
載子陷阱層130係具有電子捕獲中心或電洞捕獲中心。換言之，在載子陷阱層130中，係形成深的陷阱準位。當載子陷阱層130具有深的陷阱準位時，載子陷阱層130即捕獲通過載子陷阱層130之載子。因此，可減低位於載子陷阱層130上下之第1半導體110與第2半導體144之間的洩漏電流。因此，即使因為雜質附著於第1半導體110而擴散，致使產生朝向第2半導體144之載子，亦可防止因為該載子所導致洩漏電流的產生。以電子捕獲中心或電洞捕獲中心而言，例如有雜質原子或晶格缺陷。
在第2半導體144、第3半導體160、或用以供給載子至此等第2半導體144、第3半導體160之載子供給半導體所使用之P型雜質係為例如碳(C)。在第2半導體144、第3半導體160、或用以供給載子至此等第2半導體144、第3半導體160之載子供給半導體所使用之N型雜質係為例如矽(Si)。茲舉一例，在第3半導體160使用Si作為N型雜質時，會有在製造半導體基板100之後的反應容器內殘留有Si之情形。當所殘留之Si附著於接著要製造之半導體基板100之第1半導體110表面並擴散時，在第1半導體110與第2半導體144之間就會產生因為Si所導致之載子的移動。載子陷阱層130具備具有深的陷阱準位之氧原子等元素時，由於該氧原子會捕獲載子，因此可防止洩漏電流。
載子陷阱層130係藉由例如磊晶成長法而形成於第1半導體110之上。磊晶成長法係為例如有機金屬氣相成長法(Metal Organic Chemical Vapor Deposition，亦稱MOCVD法)、分子束磊晶法(Molecular Beam Epitaxy，MBE法)。
載子陷阱層130係與例如第1半導體110相接。若載子陷阱層130位於第1半導體110與第2半導體144之間，則載子陷阱層130與第1半導體110之間亦可存在其他層。茲舉一例，半導體基板100亦可在載子陷阱層130與第1半導體110之間，具有晶格匹配或虛擬晶格匹配於第1半導體110及載子陷阱層130之緩衝層。
半導體基板100亦可在載子陷阱層130與第2半導體144之間具有空乏化半導體。
第2半導體144係在載子陷阱層130之上磊晶成長。在半導體基板100形成電子元件時，第2半導體144係發揮作為供電子或電洞任一方之載子移動之通道功能。磊晶成長法係為例如MOCVD法、MBE法等。
半導體基板100亦可在第2半導體144與載子陷阱層130之間具有其他半導體。例如，半導體基板100亦可在第2半導體144與載子陷阱層130之間，復具有載子供給半導體或間隔層等。第2半導體144係為例如GaAs、InGaAs、或InGaP等3-5族化合物半導體。
第3半導體160係具有集極層162、基極層164、及射極層166。第3半導體160之各層，係藉由例如磊晶成長法而形成。磊晶成長法係為例如MOCVD法及MBE法等。半導體基板100亦可在第3半導體160與第2半導體144之間具有其他半導體。例如，半導體基板100係在第2半導體144與第3半導體160之間具有載子供給半導體或間隔層等。
第3半導體160中之集極層162、基極層164、及射極層166，係為以N型半導體/P型半導體/N型半導體表示之疊層體、或以P型半導體/N型半導體/P型半導體表示之疊層體。集極層162、基極層164、及射極層166係分別發揮作為雙極電晶體之集極、基極、及射極功能。射極層166亦可包含高濃度摻雜之矽。高濃度摻雜之矽之濃度，係為例如1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下。
第2圖係顯示半導體基板200之一剖面例。半導體基板200係具備第1半導體210、緩衝層220、載子陷阱層232、空乏化半導體234、載子供給半導體242、第2半導體244、載子供給半導體246、阻障(barrier)形成半導體248、接觸層249、緩衝層250、及第3半導體260。半導體基板200係為適於製造FET，尤其適於製造高電子移動度電晶體(High Electron Mobility Transistor，以下有稱為「HEMT」之情形)及HBT之半導體基板之一例。載子供給半導體242、第2半導體244、載子供給半導體246、阻障形成半導體248、及接觸層249等係用於例如HEMT之形成。第3半導體260係用於例如HBT之形成。
第1半導體210係與半導體基板100中之第1半導體110對應。載子陷阱層232係與載子陷阱層130對應。第2半導體244係與第2半導體144對應。第3半導體260係與第3半導體160對應。關於對應之構件，有省略說明之情形。
緩衝層220係例如為發揮作為用以調整形成於上層之半導體層與第1半導體210之晶格間距離之緩衝層功能之半導體層。緩衝層220亦可為以確保形成於上層之半導體之結晶質為目的而設置之半導體層。緩衝層220亦可為防止因為殘留於第1半導體210表面之雜質原子所導致半導體基板200之特性劣化的半導體層。緩衝層220亦可為實現抑制電流從形成於上層之半導體層洩漏之作用的半導體層。緩衝層220係藉由例如磊晶成長法而形成。緩衝層220之材料係為例如GaAs或AlGaAs。
載子陷阱層232及空乏化半導體234係藉由例如磊晶成長法而形成。載子陷阱層232係包含例如氧原子或硼原子作為電子捕獲中心或電洞捕獲中心。載子陷阱層232亦可包含Alx Ga1-x As(0≦x≦1)或Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)、及氧原子。
藉由載子陷阱層232包含氧原子，載子陷阱層232會具有深的陷阱準位。因此，載子陷阱層232會捕獲通過載子陷阱層232之載子，而防止位於載子陷阱層232上下之第2半導體244與第1半導體210之間的洩漏電流產生。
載子陷阱層232之膜厚方向之電阻率，係依組成、氧摻雜濃度、及膜厚而成為不同的值。例如，載子陷阱層232為Alx Ga1-x As(0≦x≦1)時，Al組成係以在不損及結晶品質之範圍內較高為佳，x係以0.3至0.5左右在實用上為較佳。此外，氧摻雜濃度係以在不損及結晶品質之範圍內較高為佳，氧原子之濃度係以1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下為較佳。氧原子之濃度可藉由例如二次離子質量分析法來測量。載子陷阱層232之膜厚係以對成長時間不會造成妨礙之範圍內較厚為理想，且以0.1μm以上、1.5μm以下為較佳。
空乏化半導體234係形成於例如載子陷阱層232與第2半導體244之間。空乏化半導體234係包含空乏化區域。由於在該空乏化區域中抑制載子之通過，因此可防止在位於載子陷阱層232上下之第2半導體244與第1半導體210之間所產生的洩漏電流。空乏化半導體234係以夾置於載子陷阱層232與前述第2半導體244間之方向中之厚度為0.3μm以上、1.5μm以下為較佳。空乏化半導體234之厚度在該範圍內時，可使用較少原料形成空乏化半導體234，而且，可確保充分的耐壓。另外，所謂耐壓係指流通於第1半導體210與第2半導體244之間之電流密度成為5mA/cm2 時之電壓。
接著說明空乏化半導體234之作用。例如，第2半導體244為i型GaAs，載子供給半導體242及載子供給半導體246為N型AlGaAs，而空乏化半導體236與空乏化半導體238分別為P型Aly Ga1-y As(0≦y≦1)與P型Alx Ga1-x As(0≦x≦1)，且為x＜y時，在空乏化半導體238與N型載子供給半導體242之間形成PN接合，且在PN接合附近產生空乏化區域。藉由該空乏化區域使來自載子供給半導體242之電子通過，而防止洩漏電流受到抑制。
此外，x＜y時，由於空乏化半導體236具有較空乏化半導體238為高之Al組成，因此空乏化半導體236具有較空乏化半導體238為寬之能帶間隙(energy band gap)。此帶隙之差成為能量阻障，而阻礙載子從空乏化半導體238朝空乏化半導體236移動，而抑制洩漏電流的產生。
在第2圖之例中，係於空乏化半導體234中，藉由空乏化半導體236及空乏化半導體238而構成一個異質接合。空乏化半導體234亦可具有更多的P型半導體層。此外，空乏化半導體234之各層亦可具有原子單位之厚度，而在空乏化半導體234整體上構成超晶格。此種情形係藉由多數個異質接合而形成多數個能量阻障，因此可更有效地防止洩漏電流。
空乏化半導體234亦可具有複數個3-5族化合物半導體。複數個3-5族化合物半導體中，彼此鄰接之2個3-5族化合物半導體亦可形成從Alx Ga1-x As(0≦x≦1)與Aly Ga1-y As(0≦y≦1，x＜y)之異質接合、Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)與Alr Ins Ga1-r-s P(0≦r≦1，0≦s≦1，p＜r)之異質接合、及Alx Ga1-x As(0≦x≦1)與Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)之異質接合所組成之群組中選擇之至少1種異質接合。
載子供給半導體242及載子供給半導體246係為用以供給載子至第2半導體244之層。藉由使載子供給半導體242及載子供給半導體246配置於第2半導體244兩側而形成雙異質接合，即可提高供給至第2半導體244之載子濃度。載子供給半導體242及載子供給半導體246係藉由例如磊晶成長法而形成。磊晶成長法係為例如MOCVD法、MBE法等。載子供給半導體242及載子供給半導體246之材料係為例如GaAs、AlGaAs、或InGaP。
阻障形成半導體248係在與形成於阻障形成半導體248之金屬電極之間形成蕭特基(Schottky)接合。阻障形成半導體248係藉由例如磊晶成長法而形成。磊晶成長法係為例如MOCVD、MBE法。阻障形成半導體248之材料係為例如AlGaAs。
接觸層249係在與形成於接觸層249之金屬電極之間形成歐姆接合。接觸層249係藉由例如磊晶成長法而形成。接觸層249之材料係為例如GaAs。
緩衝層250係將形成於上層之第3半導體與形成於下層之半導體分離，以防止彼此的交互影響。緩衝層250係藉由例如磊晶成長法而形成。緩衝層250之材料係為例如GaAs或InGaP。
集極層262係與半導體基板100中之集極層162對應。基極層264係與基極層164對應。此外，射極層266係與射極層166對應。集極層262、基極層264、及射極層266係為分別發揮作為雙極電晶體之集極、基極、及射極功能之半導體層。以下省略關於集極層262、基極層264及射極層266之說明。
鎮流電阻層268係為以抑制過剩電流流通於雙極電晶體為目的，而設於射極附近之高電阻層。當半導體基板200具有鎮流電阻層268時，形成於半導體基板200之電晶體之射極電阻，即成為可防止過大的射極電流之大小，因此可防止形成於半導體基板200之電晶體之熱逸(thermal runaway)之產生。
接觸層269係在與形成於接觸層269之金屬電極之間形成歐姆接合。接觸層269係藉由例如磊晶成長法而形成。接觸層269之材料係為例如InGaAs。
第3圖係顯示半導體基板之一製造方法例之流程圖。以下以半導體基板200為例說明使用MOCVD法製造半導體基板之方法。本實施形態之半導體基板製造方法係具備：於設置第1半導體210之後導入氣體之階段S310、將第1半導體210加熱之階段S320、形成載子陷阱層232之階段S332、形成空乏化半導體之階段S334、使第2半導體244成長之階段S340、形成第3半導體260之階段S350、及取出半導體基板200之階段S360。
如第4圖所示，形成第3半導體之階段S350復具有：形成集極層之階段S352、形成基極層之階段S354、形成射極層之階段S356、形成鎮流電阻層之階段S358、及形成接觸層之階段S359。
以第3圖所示之製造方法重複製造半導體基板200時，由於先前半導體基板200之製程，會有在反應容器內殘留大量雜質原子之情形。例如，半導體基板200係在第1半導體210上依序磊晶成長緩衝層220、載子陷阱層232、空乏化半導體234、載子供給半導體242、第2半導體244、載子供給半導體246、阻障形成半導體248、接觸層249、緩衝層250及第3半導體260而形成。第3半導體260為形成NPN型接合構造之半導體時，在N型射極層266或接觸層269係添加大量的施體(donor)雜質原子。因此，形成射極層266或接觸層269之後，大量的施體雜質原子(第1雜質原子)會殘留於反應容器內。
例如，施體雜質原子之元素為Si時，係於反應容器內殘留大量的Si。殘留Si會有在後續的半導體基板製造過程中造成不良影響之情形。例如，在後續的製程中，將第1半導體210設置於反應容器內時，會有反應容器內之殘留Si附著於第1半導體210表面之情形。
當所附著的Si擴散於第1半導體210及形成於第1半導體210上之半導體層時，即發揮施體之作用。結果，在半導體基板200內產生絕緣不良，而使藉由第2半導體244等所形成之HEMT之裝置特性降低。再者，在半導體基板200形成複數個元件時，於鄰接之元件間亦產生因為前述施體所導致之絕緣不良，而使元件分離性惡化。本實施形態之製造方法，係藉由以下的製程，即可防止殘留於反應容器內之屬於第1雜質原子之Si之不良影響。
在設置第1半導體且導入氣體之階段S310中，係於設置第1半導體210之後，在反應容器內部導入氣體。例如，在反應容器內部設置GaAs基板作為第1半導體。氣體係包含例如三氫化砷(AsH3 )、氫、及包含顯示P型傳導型之雜質原子之氣體(亦稱「P型摻雜氣體」)。P型摻雜氣體亦可包含鹵化烴氣體。鹵化烴氣體係為例如CHn X(4-n) (惟X係為從Cl、Br及I所組成之群組選擇之鹵原子，而n係為滿足0≦n≦3之條件之整數，而為0≦n≦2時，複數個X亦可為彼此相同的原子或亦可為彼此不同的原子)。P型摻雜氣體係為例如CCl3 Br。
P型摻雜氣體亦可為與用於製造基極層264之摻雜劑相同之氣體。藉由使用與基極層264之摻雜劑相同之氣體，即可省略供給加熱用P型摻雜氣體之專用供給線。此外，在S310中所導入之氣體亦可包含含有1ppb以下GeH4 之三氫化砷原料氣體。
在設置第1半導體210之後，於導入氣體之前，亦可將反應容器內部抽真空。在設置第1半導體210之後，亦可藉由氮氣、氫氣、或惰性氣體等將反應容器內部淨化(purge)。上述氣體亦可在下一個的加熱階段S320之前導入。此外，亦可在加熱之各步驟之途中導入、或更換該氣體。亦可依據加熱之步驟將該氣體僅單獨導入一種，或同時導入複數種。亦可將P型摻雜氣體單獨導入，或亦可將P型摻雜氣體及氫同時導入。
在將第1半導體加熱之階段S320中，於所導入之氣體的氛圍中，將第1半導體210加熱。加熱溫度係為例如400℃至800℃之任何溫度。反應容器內壓力，係為例如5Torr至大氣壓之任何壓力。加熱時間係為例如5秒至50分鐘。亦可依製造半導體基板200之裝置、反應容器之容量、反應容器內雜質原子之殘留量等，來改變上述參數值。亦可將上述加熱條件，設定成使顯示電子密度與電洞密度之差之有效載子密度在第1半導體210之至少表面減少。
例如，在反應容器內部，以顯示N型傳導型雜質原子而言，殘留有Si時，係在上述氣體導入階段S310中，將三氫化砷、氫、及CCl3 Br導入，而在溫度從500℃至800℃、反應容器內壓力從5Torr至大氣壓、時間從10秒至15分鐘之條件下將第1半導體210加熱。藉由此加熱，而使存在於CCl3 Br中之C來補償存在於第1半導體210表面之Si之施體效應。結果，使存在於第1半導體210表面之Si等雜質原子的影響受到抑制，因此可防止在第1半導體210與磊晶成長於該第1半導體210上之半導體之間產生絕緣不良。
在形成載子陷阱層之階段S332中，係於加熱後之第1半導體210上形成緩衝層220，再於緩衝層220上形成載子陷阱層232。亦可使例如P型GaAs層磊晶成長作為緩衝層220。
亦可使例如包含氧原子之Alx Ga1-x As(0≦x≦1)或Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)磊晶成長作為載子陷阱層232。該氧原子濃度係可為1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下。
所添加之氧原子，係於該半導體形成深的陷阱準位。藉由該深的陷阱準位，而捕獲通過載子陷阱層232之載子，因此可防止位於載子陷阱層232上下之第2半導體244與第1半導體210之間的洩漏電流。
在形成空乏化半導體之階段S334中，使空乏化半導體234所具有之空乏化半導體236及空乏化半導體238依序磊晶成長。空乏化半導體236及空乏化半導體238係為例如3-5族化合物半導體。空乏化半導體236及空乏化半導體238亦可形成從Alx Ga1-x As(0≦x≦1)與Aly Ga1-y As(0≦y≦1，x＜y)之異質接合、Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)與Alr Ins Ga1-r-s P(0≦r≦1，0≦s≦1，p＜r)之異質接合、及Alx Ga1-x As(0≦x≦1)與Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)之異質接合所組成之群組所選擇之至少1種異質接合。此異質接合係形成能量阻障，以防止從形成於上層之半導體往第1半導體210之洩漏電流。
在藉由MOCVD法之磊晶成長中，可使用碳數為1至3之烷基(alkyl)或結合有氫之三烷基(trialkyl)化物、或三氫化物於各金屬原子以作為3族元素原料。例如，可使用三甲基鎵(Trimethylgallium，TMG)、三甲基銦(Trimethylindium，TMI)、三甲基鋁(Trimethylaluminum，TMA)等作為3族元素原料。可使用三氫化砷(AsH3 )、或以碳數為1至4之烷基置換三氫化砷所含至少一個氫原子之烷基胂、膦(PH3 )等作為5族元素原料氣體。可使用矽烷或乙矽烷作為賦予N型半導體之化合物。空乏化半導體234之受體之濃度，係可藉由調整5族元素原料相對於3族元素原料之莫耳供給比來控制。
在藉由MOCVD法使3-5族半導體磊晶成長之過程中，係藉由化學反應而從有機金屬產生甲烷(methane)。甲烷之一部分分解而產生碳。碳係為4族元素，可進入3-5族半導體之3族元素位置，亦可進入5族元素位置。
碳進入3族元素位置時，係發揮作為施體作用，而獲得N型磊晶層。碳進入5族元素位置時，係發揮作為受體作用，而獲得P型磊晶層。亦即，藉由碳的作用，磊晶層會成為P型或N型。藉由碳的混入量，而使3-5族半導體內之受體濃度或施體濃度變化。
在3-5族半導體之磊晶層混入屬於相同4族元素之Si或Ge時，亦獲得相同傾向之結果。因此，藉由控制原料氣體的分壓、或添加4族雜質原子，即可控制成長之磊晶層之受體濃度。
因此，藉由調整5族元素原料相對於3族元素原料之莫耳供給比來調整分壓，即可控制空乏化半導體234之受體之濃度。本實施形態中所使用之氣體，係包含含有1ppb以下之GeH4 之三氫化砷原料氣體。換言之，在作為5族原料供給之含三氫化砷之氣體中，實質上並不包含殘留4族雜質原子。因此，藉由調整原料氣體的莫耳供給比，即可正確地控制受體的濃度。具體而言，藉由減少5族元素原料相對於3族元素原料之莫耳供給比，即可增加受體濃度，而藉由增加莫耳供給比，即可減少受體濃度。
另外，受體濃度或施體濃度為3×1018 cm-3 以上時，在測量精確度方面，係以藉由霍爾(Hall)測量法來測量受體濃度或施體濃度為較佳。此外，受體濃度或施體濃度未達3×1018 時，在精確度方面，係以藉由電容電壓(CV)法來測量受體濃度或施體濃度為較佳。
磊晶成長條件，舉例而言，係反應爐內壓力為0.1atm、成長溫度為650℃、成長速度為1至3μm/hr。以原料之載體氣體而言，可使用例如高純度氫。後述之載體供給半導體242、第2半導體244、載子供給半導體246、阻障形成半導體248、接觸層249、緩衝層250、及第3半導體260，亦可藉由適當調整原料氣體、爐內壓力、成長溫度、成長時間等參數而磊晶成長。
在使第2半導體成長之階段S340中，係於空乏化半導體234上，以第2半導體244開始依序磊晶成長載子供給半導體242、載子供給半導體246、阻障形成半導體248、接觸層249、及緩衝層250。在此等半導體中，係可具有N型半導體，而用於形成該N型半導體之化合物，係包含例如矽烷或乙矽烷。
各半導體係使用上述原料，適當調整原料氣體、爐內壓力、成長溫度、成長時間等參數而形成。例如，第1半導體210為GaAs基板時，亦可形成N型AlGaAs之載子供給半導體242及載子供給半導體246、i型InGaAs之第2半導體244、AlGaAs之阻障形成半導體248、GaAs之接觸層249、及GaAs之緩衝層250。
在使第3半導體成長之階段S350中，係於緩衝層250之上形成第3半導體260。使用於形成包含於第3半導體260之N型半導體之化合物，係為例如矽烷或乙矽烷。如第4圖所示，在形成第3半導體之階段S350中，復包含形成集極層之階段S352、形成基極層之階段S354、形成射極層之階段S356、形成鎮流電阻層之階段S358、及形成接觸層之階段S359。
在形成集極層之階段S352中，係於緩衝層250之上，磊晶成長包含於第3半導體260之集極層262。集極層262係為發揮作為雙極電晶體之集極功能之半導體層。依據最終形成之雙極電晶體之傳導型係為NPN型或PNP型，而在集極層262添加受體雜質原子或施體雜質原子。受體雜質原子係為例如碳，而施體雜質原子係為例如Si或Ge。
在形成基極層之階段S354中，係於集極層262之上，使包含於第3半導體260之基極層264磊晶成長。基極層264係為發揮作為雙極電晶體之基極功能之半導體層。依據最終形成之雙極電晶體之傳導型為NPN型或PNP型，而在基極層264添加受體雜質原子或施體雜質原子。受體雜質原子係為例如碳，而施體雜質原子係為例如Si或Ge。
在形成射極層之階段S356中，係於射極層264之上，使包含於第3半導體260之射極層266磊晶成長。射極層266係為發揮作為雙極電晶體之射極功能之半導體層。依據最終形成之雙極電晶體之傳導型為NPN型或PNP型，而在射極層266添加受體雜質原子或施體雜質原子。受體雜質原子係為例如碳，而施體雜質原子係為例如Si或Ge。
在形成鎮流電阻層之階段S358中，係於射極層266之上形成鎮流電阻層268。鎮流電阻層268係為發揮作為雙極電晶體之射極鎮流功能之電阻層。在形成接觸層之階段S359中，係於鎮流電阻層268之上形成接觸層269。接觸層269亦可包含高濃度摻雜之矽。高濃度摻雜之矽濃度，係為例如1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下。
在取出半導體基板200之階段S360中，係從反應容器取出藉由上述處理所形成之半導體基板200。由於在半導體基板200形成載子陷阱層232，因此可不經由以減輕反應容器內部之雜質原子之影響為目的所執行之步驟，而將下一個應處理之第1半導體210設置於反應容器，而從導入氣體之階段S310重複進行半導體基板製造步驟。
本實施形態之製造方法係具有設置第1半導體，且導入氣體之階段S310及將第1半導體加熱之階段S320。因此，即使在反應容器內，因為先行執行的製造過程所使用之大量的雜質Si殘留而污染了所設置的第1半導體210時，存在於CCl3 Br中之C，亦會補償殘留於第1半導體210表面之Si之施體效應。結果，存在於第1半導體210表面之Si等之雜質原子之影響可受到抑制。由於可抑制雜質原子之影響，因此可防止第1半導體210與磊晶成長於該第1半導體210上之半導體間的絕緣不良。
再者，本實施形態係在形成載子陷阱層之階段S332中，藉由形成具有電子捕獲中心或電洞捕獲中心之載子陷阱層232，即可進一步抑制洩漏電流，而防止絕緣不良。此外，在形成空乏化半導體之階段S334中，藉由形成包含形成異質接合之複數個P型半導體之空乏化半導體234，即可進一步抑制洩漏電流，而防止絕緣不良。因此，可確保藉由第2半導體244等所形成之HEMT與藉由第3半導體260所形成之HBT間之元件分離。
由於半導體基板200具有載子陷阱層232，因此在取出已完成之半導體基板200之階段S360之後，可不經由以減輕反應容器內部之屬於第1雜質原子之Si之影響為目的所執行之步驟，而將下一個應處理之第1半導體210設置於反應容器，並從導入前述氣體於前述反應容器內部之階段S310重複進行半導體基板製造步驟。結果，即使在同一反應容器內形成HEMT用之半導體層與HBT用之半導體層，後續製程亦不會受到先執行的製程的影響，不僅可製造適於在同一基板上將HEMT及HBT製成單塊式之半導體基板200，而且可大幅提升製造效率。
第5圖係概略性顯示電子裝置600之一剖面例。電子裝置600係具備第1半導體210、緩衝層220、載子陷阱層232、空乏化半導體234、載子供給半導體242、第2半導體244、載子供給半導體246、阻障形成半導體248、接觸層249、緩衝層250、HBT670、及HEMT680。電子裝置600係為使用半導體基板200而構成HBT670與HEMT680之一電子裝置例。因此，關於與半導體基板200共通之部分，予以省略說明。
HBT670係具有基極電極672、射極電極674、及集極電極676。射極電極674係隔著接觸層269而形成於射極層266上。基極電極672係形成於基極層264上。集極電極676係形成於集極層262上。
HEMT680係具有汲極電極682、閘極電極684、及源極電極686。閘極電極684係隔著阻障形成半導體248而與載子供給半導體246形成蕭特基接合。汲極電極682及源極電極686係與接觸層249形成歐姆接合。
在本實施形態中，係於單一半導體基板200上形成HBT670與HEMT680。由於半導體基板200係具有載子陷阱層232，因此第1半導體210與第2半導體244間之絕緣性高，而可防止洩漏電流。再者，藉由上述半導體基板200之製造方法，尤其該製造方法中之加熱階段S320之加熱，即可抑制附著於第1半導體210表面之雜質原子之不良影響，因此可防止洩漏電流，而使HBT670及HEMT680電性分離。
(實驗例1)
作成具有不包括第2圖所示之半導體基板200中從接觸層249至接觸層269之半導體層之各半導體層之半導體基板作為實驗例1。使用GaAs單晶基板作為第1半導體210。形成I型GaAs作為緩衝層220，及形成摻雜氧之I型AlGaAs作為載子陷阱層232。
形成將藉由調整5族原料相對於3族原料之莫耳供給比以成為低濃度P型之GaAs及AlGaAs交替疊層5組而形成的半導體層，以作為空乏化半導體234。形成N型AlGaAs作為載子供給半導體242及載子供給半導體246，形成I型InGaAs作為載子移動層244，及形成I型AlGaAs作為阻障形成半導體248。
從緩衝用半導體220至阻障形成半導體248之各半導體層，係使用MOCVD法而依序形成於第1半導體210上。以3族元素原料而言，係使用三甲基鎵(Trimethylgallium，TMG(Ga(CH3 )3 ))、三甲基鋁(Trimethylaluminum，TMA(Al(CH3 )3 ))、及三甲基銦(Trimethylindium，TMI(In(CH3 )3 ))。以5族元素原料氣體而言，係使用三氫化砷(AsH3 )及膦(PH3 )。以N型雜質元素而言，係使用乙矽烷(Si2 H6 )，以氧原料而言，係使用二丁醚(di-n-butyl ether)(CH3 (CH2 )2 CH2 OCH2 (CH2 )2 CH3 )。將載子陷阱層232之膜厚設為300nm、載子陷阱層232之氧濃度設為1×1019 cm-3 、及空乏化半導體234之膜厚設為400nm。
(實驗例2)
以實施例2而言，係以相當於空乏化半導體234之半導體層作為載子型為N型低濃度雜質層，至於其他半導體層則製作成與實驗例1相同者。在實驗例2中，由於相當於空乏化半導體234之半導體層為低濃度N型層，因此所製作之半導體基板不具有空乏化區域。
經測量實驗例1及實驗例2所獲得之半導體基板耐壓之結果，在實驗例1中為34V，而在實驗例2中則為7V。在實驗例1中，可明瞭藉由空乏化半導體234形成空乏化區域，耐壓獲得提升。另外，此時，耐壓係相當於流通於第1半導體210與載子供給半導體242間之電流密度成為5mA/cm2 時之電壓。
(實驗例3)
除了使載子陷阱層232之膜厚變化為20nm、100nm及150nm，及將載子陷阱層232之氧濃度設為7×1019 cm-3 、空乏化半導體234之膜厚設為300nm以外，其他構成均與實驗例1之情形相同，而製成半導體基板。第6圖係顯示所獲得之半導體基板耐壓與載子陷阱層232膜厚之關係。可明瞭載子陷阱層232厚度愈大則耐壓愈高。尤其載子陷阱層232厚度為100nm以上，可觀察到耐壓獲得顯著的提升。
(實驗例4)
製作第2圖所示之半導體基板200。使用GaAs單晶基板作為第1半導體210。作成I型GaAs作為緩衝層220、及摻雜有氧之I型AlGaAs作為載子陷阱層232。作成將藉由調整5族原料相對於3族原料之莫耳供給比以成為低濃度P型之GaAs及AlGaAs交替疊層5組的半導體層，以作為空乏化半導體234。形成N型AlGaAs作為載子供給半導體242及載子供給半導體246，形成I型InGaAs作為載子移動層244，及形成I型AlGaAs作為阻障形成半導體248。
形成高濃度摻雜有雜質元素之N型GaAs作為接觸層249。形成N型InGaP作為緩衝層250、形成N型GaAs作為集極層262、形成高濃度摻雜有雜質元素之P型GaAs作為基極層264、形成N型InGaP作為射極層266、形成N型GaAs作為鎮流電阻層268、及形成高濃度摻雜有雜質元素之N型InGaAs作為接觸層269。
從緩衝層220至接觸層269之各半導體層，係使用MOCVD法而依序形成於第1半導體210上。以3族元素原料而言，係使用TMG、TMA及TMI，以5族元素原料氣體而言，係使用三氫化砷及膦。以N型雜質元素而言，係使用乙矽烷，以P型雜質元素原料而言，係使用BrCCl3 。以氧原料而言，係使用二丁醚。
作成將載子陷阱層232膜厚設為100nm、空乏化半導體234膜厚設為440nm、載子陷阱層232之氧濃度設為0.6×1019 (cm-3 )、1.8×1019 (cm-3 )、2.4×1019 (cm-3 )、及7.9×1019 (cm-3 )之4個半導體基板。第7圖係顯示所獲得之半導體基板耐壓與載子陷阱層232之氧濃度之關係。可明瞭氧濃度愈高則耐壓愈提升。氧濃度與耐壓之關係係大致成比例的關係。
(實施例5)
作成將載子陷阱層232之膜厚設為100nm、載子陷阱層232之氧濃度設為3×1019 cm-3 、空乏化半導體234之膜厚設為950nm、400nm、及540nm之3個半導體基板。其他構成則與實施例4之情形相同。第8圖係顯示所獲得之半導體基板之耐壓與空乏化半導體234之膜厚之關係。可得知空乏化半導體234之膜厚愈大則耐壓愈高。
在以上所說明之實施形態中，只要在不脫離發明主旨之範圍內均可附加任意的半導體層。例如第9圖所示，可在空乏化半導體238與第2半導體244之間形成空乏化區域239。藉此，即可將半導體基板之絕緣性更為提高。
此外，如第10圖所示，在形成HEMT680之半導體層與形成HBT670之半導體層之間，可形成緩衝層272、載子移動層274、阻障形成半導體276及接觸層278。在緩衝層272、載子移動層274、阻障形成半導體276及接觸層278，係可形成第2HEMT690。亦即，在阻障形成半導體276上可形成閘極電極694，及隔著接觸層278形成汲極電極692及源極電極696而可形成第2HEMT690。HEMT680與第2HEMT690係可設計為互補型FET，且可使用該半導體基板，製作具有互補型FET與HBT之BiFET半導體。另外，HEMT680與第2HEMT690亦可不需為HEMT，而為一般的FET。
100、200．．．半導體基板
110、210．．．第1半導體
130、232．．．載子陷阱層
144、244．．．第2半導體
160、260．．．第3半導體
162、262．．．集極層
164、264．．．基極層
166、266．．．射極層
220、250、272．．．緩衝層
234、236、238．．．空乏化半導體
239．．．空乏化區域
242、246．．．載子供給半導體
248、276．．．阻障形成半導體
249、269、278．．．接觸層
268．．．鎮流電阻層
274．．．載子移動層
600．．．電子裝置
670．．．HBT
672．．．基極電極
674．．．射極電極
676．．．集極電極
680．．．HEMT
682、692．．．汲極電極
684、694．．．源極電極
690．．．第2HEMT
第1圖係為半導體基板100之剖面例。
第2圖係為半導體基板200之剖面例。
第3圖係顯示半導體基板之製造方法例之流程圖。
第4圖係顯示表示形成第3半導體之階段例之流程圖。
第5圖係為電子裝置600之剖面例。
第6圖係顯示半導體基板之耐壓與載子陷阱層232之膜厚之關係。
第7係顯示半導體基板之耐壓與載子陷阱層232之氧濃度之關係。
第8係顯示半導體基板之耐壓與空乏化半導體234之膜厚之關係。
第9圖係顯示半導體裝置之另一剖面例。
第10圖係顯示半導體裝置之再另一剖面例。
100．．．半導體基板
110．．．第1半導體
130．．．載子陷阱層
144．．．第2半導體
160．．．第3半導體
162．．．集極層
164．．．基極層
166．．．射極層

Claims (23)

  1. 一種半導體基板，係具備：第1半導體，係包含3-5族化合物半導體；載子陷阱層，形成於前述第1半導體上，具有電子捕獲中心或電洞捕獲中心，其中，前述載子陷阱層係包含硼原子或氧原子；第2半導體，磊晶成長於前述載子陷阱層上，發揮作為供自由電子或自由電洞移動之通道功能；及第3半導體，包含以磊晶成長於前述第2半導體上之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於前述第2半導體上之P型半導體/N型半導體/P型半導體所表示之疊層體，以及P型半導體層，係位於前述載子陷阱層與前述第2半導體之間，且鄰接N型半導體，使得空乏化區域形成在P型半導體層與N型半導體間的接面的鄰接區，其中，前述P型半導體層包含P型Alx Ga1-x As(0≦x≦1)與P型Aly Ga1-y As(0≦y≦1，x<y)，前述P型Alx Ga1-x As(0≦x≦1)與前述P型Aly Ga1-y As(0≦y≦1，x<y)形成異質接合。
  2. 如申請專利範圍第1項之半導體基板，其中，在夾置於前述載子陷阱層與前述第2半導體間之方向中之前述空乏化半導體之厚度係為0.3μm以上、1.5μm以下。
  3. 如申請專利範圍第1項之半導體基板，其中，前述P型半導體層復包含從P型Alp Inq Ga1-p-q P(0≦ p≦1，0≦q≦1)、P型Alr Ins Ga1-r-s P(0≦r≦1，0≦s≦1，p<r)、P型Alx Ga1-x As(0≦x≦1)及P型Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)所組成之群組所選擇之至少2個彼此鄰接之3-5族化合物半導體，其中，前述彼此鄰接之至少2個3-5族化合物半導體，係形成為從P型Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)與P型Alr Ins Ga1-r-s P(0≦r≦1，0≦s≦1，p<r)之異質接合、及P型Alx Ga1-x As(0≦x≦1)與P型Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)之異質接合所組成之群組所選擇之至少1種異質接合。
  4. 如申請專利範圍第1項之半導體基板，其中，前述載子陷阱層係包含Alx Ga1-x As(0≦x≦1)或Alp Inq Ga1-p-q P(0≦p≦1，0≦q≦1)、及氧原子。
  5. 如申請專利範圍第1項之半導體基板，其中，前述氧原子之濃度係為1×1018 [cm-3 ]以上、1×1020 [cm-3 ]以下。
  6. 如申請專利範圍第1項之半導體基板，其中，前述第2半導體及前述第3半導體之至少一方之半導體係具有碳。
  7. 如申請專利範圍第1項之半導體基板，其中，前述第2半導體及前述第3半導體之至少一方之半導體係具有矽。
  8. 如申請專利範圍第1項之半導體基板，其中，前述第3半導體係包含高濃度摻雜之矽。
  9. 如申請專利範圍第1項之半導體基板，其中，前述第3半導體係具有鎮流(ballast)電阻層，該鎮流電阻層係 具有用以抑制流通於前述N型半導體/P型半導體/N型半導體或前述P型半導體/N型半導體/P型半導體之電流的電阻。
  10. 如申請專利範圍第1項之半導體基板，其中，在前述第2半導體與前述第3半導體之間，復具備具有與前述第2半導體內之載子為相反傳導型載子之第4半導體。
  11. 如申請專利範圍第1項之半導體基板，其中，夾置於前述第1半導體與前述第2半導體間之方向中之前述載子陷阱層之厚度係為0.1μm以上、1.5μm以下。
  12. 一種半導體基板之製造方法，係具備：在包含3-5族化合物半導體之第1半導體上形成具有電子捕獲中心或電洞捕獲中心之載子陷阱層之階段，其中，前述載子陷阱層係包含硼原子或氧原子；直接或間接在前述載子陷阱層上磊晶成長P型半導體層，前述P型半導體層係包含P型Alx Ga1-x As(0≦x≦1)與P型Aly Ga1-y As(0≦y≦1，x<y)，前述P型Alx Ga1-x As(0≦x≦1)與前述P型Aly Ga1-y As(0≦y≦1，x<y)形成異質接合，以鄰接前述P型半導體層之方式，磊晶成長N型半導體，使得空乏化區域形成在P型半導體層與N型半導體間的接面的鄰接區，在前述N型半導體上，直接或間接磊晶成長發揮作為供自由電子或自由電洞移動之通道功能之第2半導體之階段；及 在前述第2半導體上，直接或間接依序磊晶成長N型半導體、P型半導體及N型半導體，或依序磊晶成長P型半導體、N型半導體及P型半導體，藉以形成包含以N型半導體/P型半導體/N型半導體所表示之疊層體、或以P型半導體/N型半導體/P型半導體所表示之疊層體之第3半導體之階段。
  13. 如申請專利範圍第12項之半導體基板之製造方法，其中，在形成前述載子陷阱層之階段前，具備：在反應容器內部，設置至少在其表面具有前述第1半導體之基板之階段；在設置前述基板之階段之後，將包含三氫化砷及氫之氣體導入於前述反應容器內部之階段；及在前述氣體之氛圍中，將前述第1半導體加熱之階段。
  14. 如申請專利範圍第13項之半導體基板之製造方法，其中，前述氣體係包含具有三氫化砷、氫、及包含以顯示P型傳導型之雜質原子作為構成要素之單體或化合物之P型雜質氣體。
  15. 如申請專利範圍第14項之半導體基板之製造方法，其中，前述P型雜質氣體係包含鹵化烴氣體。
  16. 如申請專利範圍第15項之半導體基板之製造方法，其中，前述鹵化烴氣體係為CHn X(4-n) (惟X係為從Cl、Br及I所組成之群組所選擇之鹵原子，而n係為滿足0≦n≦3之條件之整數，而為0≦ n≦2時，複數個X亦可為彼此相同的原子或亦可為彼此不同的原子)。
  17. 如申請專利範圍第14項之半導體基板之製造方法，其中，前述第3半導體係具有發揮作為雙極電晶體之基極功能之半導體層；前述P型雜質氣體係為與包含在發揮作為前述基極功能之半導體層之製造中所導入之摻雜劑之氣體相同種類的氣體。
  18. 如申請專利範圍第12項之半導體基板之製造方法，其中，復具備在前述載子陷阱層上，藉由調整5族原料相對於3族原料之莫耳供給比來控制受體之濃度，而形成包含空乏化區域之空乏化半導體之階段。
  19. 如申請專利範圍第13項之半導體基板之製造方法，其中，前述氣體係包含含有1ppb以下GeH4 之三氫化砷原料氣體。
  20. 如申請專利範圍第12項之半導體基板之製造方法，其中，在令用以供給載子之層磊晶成長於前述第2半導體之階段中，導入矽烷或乙矽烷作為包含顯示N型傳導型之雜質原子之化合物，而令用以供給前述載子之層磊晶成長；在形成前述第3半導體之階段中，導入矽烷或乙矽烷作為包含顯示N型傳導型之雜質原子之化合物，而使包含於前述第3半導體之前述N型半導體磊晶成長。
  21. 如申請專利範圍第12項之半導體基板之製造方法，其中，復具備在前述第2半導體上，使發揮作為供與在前述第2半導體內移動之載子為相反傳導型之載子移動之通道功能之第4半導體磊晶成長之階段。
  22. 如申請專利範圍第13項之半導體基板之製造方法，其中，復具備在形成前述第3半導體之階段之後，將形成有前述第2半導體及前述第3半導體之前述半導體基板從前述反應容器取出之階段；且重複進行前述取出之階段、設置前述基板之階段、導入前述氣體之階段、前述加熱之階段、形成前述載子陷阱層之階段、使前述第2半導體磊晶成長之階段、及形成前述第3半導體之階段。
  23. 一種電子裝置，係包含：第1半導體，係包含3-5族化合物半導體；載子陷阱層，形成於前述第1半導體上，其中，前述載子陷阱層係包含硼原子或氧原子；第2半導體，磊晶成長於前述載子陷阱層上，發揮作為供自由電子或自由電洞移動之通道功能；第3半導體，包含以磊晶成長於前述第2半導體上所成之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於前述第2半導體上所成之P型半導體/N型半導體/P型半導體所表示之疊層體；場效電晶體，形成於前述第2半導體； 異質接合雙極電晶體，形成於前述第3半導體，及P型半導體層，係位於前述載子陷阱層與前述第2半導體之間，且鄰接N型半導體，使得空乏化區域形成在P型半導體層與N型半導體間的接面的鄰接區，其中，前述P型半導體層包含P型Alx Ga1-x As(0≦x≦1)與P型Aly Ga1-y As(0≦y≦1，x<y)，前述P型Alx Ga1-x As(0≦x≦1)與前述P型Aly Ga1-y As(0≦y≦1，x<y)形成異質接合。
TW099110689A 2009-04-07 2010-04-07 半導體基板、半導體基板之製造方法及電子裝置 TWI491020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093442 2009-04-07

Publications (2)

Publication Number Publication Date
TW201101461A TW201101461A (en) 2011-01-01
TWI491020B true TWI491020B (zh) 2015-07-01

Family

ID=42935996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110689A TWI491020B (zh) 2009-04-07 2010-04-07 半導體基板、半導體基板之製造方法及電子裝置

Country Status (6)

Country Link
US (1) US8987782B2 (zh)
JP (2) JP6143406B2 (zh)
KR (1) KR101657327B1 (zh)
CN (1) CN102369597B (zh)
TW (1) TWI491020B (zh)
WO (1) WO2010116700A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518622A (ja) * 2007-02-07 2010-05-27 マイクロリンク デバイセズ， インク． Ｈｂｔと電界効果トランジスタとの統合
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
WO2011135809A1 (ja) * 2010-04-30 2011-11-03 住友化学株式会社 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
JPWO2011161791A1 (ja) * 2010-06-24 2013-08-19 富士通株式会社 半導体装置
KR101429923B1 (ko) 2011-12-06 2014-08-13 엘지디스플레이 주식회사 터치 영역 라벨링 방법 및 그를 이용한 터치 센서 구동 장치
US20130337636A1 (en) * 2012-06-14 2013-12-19 Thomas Kuech Carbon doping of gallium arsenide via hydride vapor phase epitaxy
FR3019682B1 (fr) 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
US9905678B2 (en) * 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
US11069678B2 (en) * 2017-08-29 2021-07-20 Qorvo Us, Inc. Logic gate cell structure
JP7324437B2 (ja) 2018-03-15 2023-08-10 カシオ計算機株式会社 バンドおよび時計
JP2020013926A (ja) * 2018-07-19 2020-01-23 株式会社村田製作所 半導体装置
CN110943046A (zh) * 2019-12-03 2020-03-31 李珂 一种双极性晶体管和场效应晶体管的整合结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008440A1 (en) * 1999-09-28 2003-01-09 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof and a FET transistor using this structure
US20060249752A1 (en) * 2005-03-28 2006-11-09 Sanyo Electric Co., Ltd. Active element and switching circuit device
US20080230806A1 (en) * 2007-02-07 2008-09-25 Microlink Devices, Inc. HBT and field effect transistor integration

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136081A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 相補型高速半導体装置
JPS62291974A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置
US5141569A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
JPH02260433A (ja) * 1989-03-31 1990-10-23 Hitachi Ltd 化合物半導体装置製造方法
JP2759526B2 (ja) * 1989-11-17 1998-05-28 富士通株式会社 半導体装置及びその製造方法
JP2949518B2 (ja) * 1990-07-30 1999-09-13 富士通株式会社 半導体装置及びその製造方法
JPH0536729A (ja) * 1991-08-01 1993-02-12 Matsushita Electric Ind Co Ltd 化合物半導体装置およびその製造方法
JPH06208963A (ja) * 1992-11-18 1994-07-26 Sumitomo Chem Co Ltd 半導体結晶基板
JPH06169065A (ja) * 1992-12-01 1994-06-14 Nec Corp 化合物半導体集積回路の製造方法
JPH0822962A (ja) * 1994-07-06 1996-01-23 Fujitsu Ltd 半導体ウエハの作製方法
JP3439578B2 (ja) * 1995-09-18 2003-08-25 シャープ株式会社 半導体装置およびその製造方法
KR100519896B1 (ko) 1996-02-29 2006-04-28 스미또모 가가꾸 가부시끼가이샤 고농도로도핑된반도체및그의제조방법
JPH09293854A (ja) * 1996-02-29 1997-11-11 Sumitomo Chem Co Ltd 高濃度ドープ半導体およびその製造方法
JP3601649B2 (ja) * 1996-12-25 2004-12-15 株式会社村田製作所 電界効果トランジスタ
JPH1140576A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd ショットキー接合形ｆｅｔ
JPH11106299A (ja) * 1997-09-30 1999-04-20 Hitachi Cable Ltd 化合物半導体気相成長方法
JP2001102312A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 化合物半導体基板
JP2001244329A (ja) * 2000-02-25 2001-09-07 Yokogawa Electric Corp 化合物半導体デバイス
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2002351559A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 基準電圧発生回路、該基準電圧発生回路を具備したｉｐコア
JP2003133561A (ja) * 2001-10-30 2003-05-09 Sumitomo Chem Co Ltd ３−５族化合物半導体および半導体装置
JP2003273029A (ja) * 2002-03-15 2003-09-26 Hitachi Cable Ltd 気相エピタキシャル成長方法及びエピタキシャル基板
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
JP2007194412A (ja) * 2006-01-19 2007-08-02 Sanyo Electric Co Ltd 能動素子およびスイッチ回路装置
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US7385236B2 (en) * 2005-10-21 2008-06-10 Visual Photonics Epitaxy Co., Ltd. BiFET semiconductor device having vertically integrated FET and HBT
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US7700423B2 (en) 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor
JP2010135590A (ja) * 2008-12-05 2010-06-17 Renesas Electronics Corp 電界効果トランジスタ
WO2010119666A1 (ja) * 2009-04-15 2010-10-21 住友化学株式会社 半導体基板の電気的特性の測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008440A1 (en) * 1999-09-28 2003-01-09 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof and a FET transistor using this structure
US20060249752A1 (en) * 2005-03-28 2006-11-09 Sanyo Electric Co., Ltd. Active element and switching circuit device
US20080230806A1 (en) * 2007-02-07 2008-09-25 Microlink Devices, Inc. HBT and field effect transistor integration

Also Published As

Publication number Publication date
JP2010263197A (ja) 2010-11-18
CN102369597A (zh) 2012-03-07
JP6143406B2 (ja) 2017-06-07
WO2010116700A1 (ja) 2010-10-14
KR20110129891A (ko) 2011-12-02
US8987782B2 (en) 2015-03-24
US20120025268A1 (en) 2012-02-02
JP2017126762A (ja) 2017-07-20
KR101657327B1 (ko) 2016-09-13
TW201101461A (en) 2011-01-01
CN102369597B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI491020B (zh) 半導體基板、半導體基板之製造方法及電子裝置
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
US8610450B2 (en) Method of measuring electrical characteristics of semiconductor wafer
US9559196B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
US8664697B2 (en) Transistor device
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
WO2004059742A1 (ja) 高電子移動度エピタキシャル基板
US20120068224A1 (en) Method of producing semiconductor wafer, and semiconductor wafer
JP2006012915A (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
TWI316755B (en) Compound semiconductor epitaxial substrate and method for production thereof
JP4984511B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
JP2012234893A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハ
JP2008192830A (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP2015023207A (ja) 化合物半導体エピタキシャルウエハ及び半導体トランジスタ素子
JP2001244455A (ja) Ｉｉｉ−ｖ族化合物半導体ウエハ
JP2012069767A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees