JPS62136081A - 相補型高速半導体装置 - Google Patents
相補型高速半導体装置Info
- Publication number
- JPS62136081A JPS62136081A JP27606185A JP27606185A JPS62136081A JP S62136081 A JPS62136081 A JP S62136081A JP 27606185 A JP27606185 A JP 27606185A JP 27606185 A JP27606185 A JP 27606185A JP S62136081 A JPS62136081 A JP S62136081A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- type
- channel transistor
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、相補型高速半導体装置に於いて、ｎチャネル
・トランジスタのアン・ドープ化合物半導体チャネル層
の上下をｐ型化合物半導体正孔供給層で挟んでダブル・
ヘテロ接合を形成した構造とし、このｎチャネル・トラ
ンジスタにシングル・ヘテロ接合を有するｎチャネル・
トランジスタを組み合わせることに依り、ｎチャネル・
トランジスタとｎチャネル・トランジスタの性能的なバ
ランスをとって全体の特性を向上させるようにしたもの
である。
・トランジスタのアン・ドープ化合物半導体チャネル層
の上下をｐ型化合物半導体正孔供給層で挟んでダブル・
ヘテロ接合を形成した構造とし、このｎチャネル・トラ
ンジスタにシングル・ヘテロ接合を有するｎチャネル・
トランジスタを組み合わせることに依り、ｎチャネル・
トランジスタとｎチャネル・トランジスタの性能的なバ
ランスをとって全体の特性を向上させるようにしたもの
である。
本発明は、ｎチャネル・トランジスタとｎチャネル・ト
ランジスタの特性がバランスしている相補型高速半導体
装置に関する。
ランジスタの特性がバランスしている相補型高速半導体
装置に関する。
従来、シリコン系の相補型半導体装置は、種々の分野に
広く用いられている状況にあり、また、近年では化合物
半導体系のものも実現され、特に、ヘテロ接合への選択
ドーピング技術を用いた結晶成長法が安定になったこと
もあって、高キャリヤ移動度トランジスタと呼ばれてい
る素子からなる相補型高速半導体装置が有望視され、そ
の研究・開発に大きな進展を見せている。因に、高キャ
リヤ移動度トランジスタに於いて、電子をキャリヤとす
るものは高電子移動度トランジスタ（ｈ ｉ ｇｈ
ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓ
ｉｓｔｏｒ：ＨＥＭＴ）として知られ、また、その関係
で正孔をキャリヤとするものも、便宜上、ＨＥＭＴと呼
ばれている。尚、以下、この種の相補型高速半導体装置
をＨＥＭＴ系相補型半導体装置と呼ぶことにする。
広く用いられている状況にあり、また、近年では化合物
半導体系のものも実現され、特に、ヘテロ接合への選択
ドーピング技術を用いた結晶成長法が安定になったこと
もあって、高キャリヤ移動度トランジスタと呼ばれてい
る素子からなる相補型高速半導体装置が有望視され、そ
の研究・開発に大きな進展を見せている。因に、高キャ
リヤ移動度トランジスタに於いて、電子をキャリヤとす
るものは高電子移動度トランジスタ（ｈ ｉ ｇｈ
ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓ
ｉｓｔｏｒ：ＨＥＭＴ）として知られ、また、その関係
で正孔をキャリヤとするものも、便宜上、ＨＥＭＴと呼
ばれている。尚、以下、この種の相補型高速半導体装置
をＨＥＭＴ系相補型半導体装置と呼ぶことにする。
このようなＨＥＭＴ系相補型半導体装置に於いて、ｎチ
ャネルＨＥＭＴが優れているのは勿論のこと、化合物半
導体がＧａＡｓ系である場合に限って言えば、ｐチャネ
ルＨＥＭＴであっても、通常のｎチャネルＦＥＴ（ｆｉ
ｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に
比較すると、低温で、正札の移動度が２０〜３０倍も高
く、また、デバイスとしての特性も、例えば、その伝達
コンダクタンスビイは３〜５倍も良好である。
ャネルＨＥＭＴが優れているのは勿論のこと、化合物半
導体がＧａＡｓ系である場合に限って言えば、ｐチャネ
ルＨＥＭＴであっても、通常のｎチャネルＦＥＴ（ｆｉ
ｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に
比較すると、低温で、正札の移動度が２０〜３０倍も高
く、また、デバイスとしての特性も、例えば、その伝達
コンダクタンスビイは３〜５倍も良好である。
〔発明が解決しようとする問題点〕
前記したように、ＨＥＭＴ系相補型半導体装置の特性が
優れ、また、それを構成しているｐチャネルＨＥＭＴが
通常のｎチャネルＦＥＴよりも格段に良好な特性を持っ
てはいるが、ｎチャネルＨＥＭＴに比較すると未だ溝か
に劣っている。従って、相補型半導体装置としては、性
能的に甚だバランスが悪いものとなっている。
優れ、また、それを構成しているｐチャネルＨＥＭＴが
通常のｎチャネルＦＥＴよりも格段に良好な特性を持っ
てはいるが、ｎチャネルＨＥＭＴに比較すると未だ溝か
に劣っている。従って、相補型半導体装置としては、性
能的に甚だバランスが悪いものとなっている。
従って、そのような欠点を解消するには、ｐチャネルＨ
ＥＭＴの特性、特に伝達コンダクタンスｇ１などを向上
する必要があるが、それには２次元正孔濃度を高め、電
流駆動能力を大きくすると良い。尚、電流駆動能力を大
きくすると、容量性負荷、例えば１トランジスタ・１キ
ヤパシタ・メモリ・セル・アレイを駆動する場合には、
動作速度が向上する。
ＥＭＴの特性、特に伝達コンダクタンスｇ１などを向上
する必要があるが、それには２次元正孔濃度を高め、電
流駆動能力を大きくすると良い。尚、電流駆動能力を大
きくすると、容量性負荷、例えば１トランジスタ・１キ
ヤパシタ・メモリ・セル・アレイを駆動する場合には、
動作速度が向上する。
本発明は、ｎチャネル・トランジスタの特性を向上させ
ることに依り、全体の特性及びｐチャヱルとｎチャネル
の各トランジスタのバランスを改善したＨＥＭＴ系相補
型半導体装置を提供する。
ることに依り、全体の特性及びｐチャヱルとｎチャネル
の各トランジスタのバランスを改善したＨＥＭＴ系相補
型半導体装置を提供する。
本発明の相補型高速半導体装置に於いては、２次元正孔
ガス層（例えば２次元正孔ガス層Ｃ，）が生成されるア
ン・ドープ化合物半導体チャネル層（例えばアン・ドー
プＧａＡｓチャネル層６）及びそれを上下から挟んで正
孔を供給するｐ型化合物半導体正孔供給層（例えばｐ型
Ａ Ｒｔ Ｇ ａ １− ｚＡｓ正孔供給層５及びｐ型
Ａ ＩＸＧ ａ ＋−ｘ Ａ ｓ正孔供給層７）で形成
されたダブル・ヘテロ接合を存するｎチャネル・トラン
ジスタと、２次元電子ガス層（例えば２次元電子ガス層
Ｃ，）が生成されるアン・ドープ化合物半導体チャネル
層（例えばアン・ドープＧａＡｓチャネル層２）及びそ
れに電子を供給するｎ型化合物半導体電子供給層（例え
ばｎ型Ａｌｌ、Ｑａ、−、Ａｓ電子供給層３）で形成さ
れたシングル・ヘテロ接合を有し且つ前記ｎチャネル・
トランジスタに近接して同一基板（例えば半絶縁性Ｇａ
Ａｓ基板１）上に設けられたｎチャネル・トランジスタ
とを備えた構成になっている。
ガス層（例えば２次元正孔ガス層Ｃ，）が生成されるア
ン・ドープ化合物半導体チャネル層（例えばアン・ドー
プＧａＡｓチャネル層６）及びそれを上下から挟んで正
孔を供給するｐ型化合物半導体正孔供給層（例えばｐ型
Ａ Ｒｔ Ｇ ａ １− ｚＡｓ正孔供給層５及びｐ型
Ａ ＩＸＧ ａ ＋−ｘ Ａ ｓ正孔供給層７）で形成
されたダブル・ヘテロ接合を存するｎチャネル・トラン
ジスタと、２次元電子ガス層（例えば２次元電子ガス層
Ｃ，）が生成されるアン・ドープ化合物半導体チャネル
層（例えばアン・ドープＧａＡｓチャネル層２）及びそ
れに電子を供給するｎ型化合物半導体電子供給層（例え
ばｎ型Ａｌｌ、Ｑａ、−、Ａｓ電子供給層３）で形成さ
れたシングル・ヘテロ接合を有し且つ前記ｎチャネル・
トランジスタに近接して同一基板（例えば半絶縁性Ｇａ
Ａｓ基板１）上に設けられたｎチャネル・トランジスタ
とを備えた構成になっている。
前記手段に依ると、ｎチャネル・トランジスタがダブル
・ヘテロ構造のｐチャネルＨＥＭＴである為、ｎチャネ
ル・トランジスタとｎチャネル・トランジスタとの性能
的なバランスをとることができ、その結果、全体の特性
が向上し、そして、ｎチャネル・トランジスタの伝達コ
ンダクタンスｇｍが向上することから、それに対応して
デバイス・パラメータを小さくすることができ、高集積
化する場合に有利である。
・ヘテロ構造のｐチャネルＨＥＭＴである為、ｎチャネ
ル・トランジスタとｎチャネル・トランジスタとの性能
的なバランスをとることができ、その結果、全体の特性
が向上し、そして、ｎチャネル・トランジスタの伝達コ
ンダクタンスｇｍが向上することから、それに対応して
デバイス・パラメータを小さくすることができ、高集積
化する場合に有利である。
第１図は本発明一実施例に用いるエピタキシャル成長化
合物半導体層の構成を説明する為の要部切断側面図を表
している。
合物半導体層の構成を説明する為の要部切断側面図を表
している。
図に於いて、
ｌは半絶縁性Ｇ ａ Ａ ｓ基板
２はアン・ドープＧａＡｓチャネル層
３はｎ型Ａ＃、Ｇａ、−、Ａｓ電子供給層４はｎ＋型Ｇ
ａＡｓキャップ層 ５はｐ型Ａｆｆ２Ｇａ、−、Ａｓ正孔供給層６はアン・
ドープＧａＡｓチャネル層 ７はｐ型Ａ （ｌ Ｘ Ｇ ａ ＋−ｘ Ａｓ正孔供給
層８はｐ＋型ＧａＡｓキャップ層 をそれぞれ示し、チャネル層２、電子供給層３、キャッ
プ層４はｎチャネルＨＥＭＴを構成する為のものであり
、また、正孔供給層５、チャネル層６、正孔供給層７は
ｐチャネルＨＥＭＴを構成する為のものである。
ａＡｓキャップ層 ５はｐ型Ａｆｆ２Ｇａ、−、Ａｓ正孔供給層６はアン・
ドープＧａＡｓチャネル層 ７はｐ型Ａ （ｌ Ｘ Ｇ ａ ＋−ｘ Ａｓ正孔供給
層８はｐ＋型ＧａＡｓキャップ層 をそれぞれ示し、チャネル層２、電子供給層３、キャッ
プ層４はｎチャネルＨＥＭＴを構成する為のものであり
、また、正孔供給層５、チャネル層６、正孔供給層７は
ｐチャネルＨＥＭＴを構成する為のものである。
前記各化合物半導体層に於ける諸データを例示すると次
の通りである。
の通りである。
■ チャネル層２について
厚さ：６０００ Ｃ人〕
■ 電子供給層３について
厚さ： ３５０． Ｃ人〕
不純物：Ｓｉ
不純物濃度： １ 、 ５ Ｘ １０１８（ｃｆｆｉ−
”）ｙ値：０．１〜０．６ ■ キャップ層４について 厚さ：２００（人〕 不純物：Ｓｉ 不純物４度： ２ Ｘ １０ ” ［ｃｎ＋−’）■
正孔供給層５について 厚さ：２００（人〕 不純物：Ｂｅ 不純物濃度： Ｉ Ｘ １０Ｉ８（ｃｍ−”）２値：０
．３〜０．６ ■ チャネル層６について 厚さ：ｌ００（人〕 ■ 正孔供給層７について 厚さ：２０ＯＣ人〕 不純物：Ｂｅ 不純物濃度： Ｉ Ｘ １０Ｉ８（ｃｍ−’）Ｘ値：０
．３〜０．６ ■ キャップ層８について 厚さ：５００（人〕 不純物：Ｂｅ 不純物濃度＝４×１０＋８〔ｃｔｌＩ−３〕前記説明し
たような各化合物半導体層を形成するに際しては、分子
線エピタキシャル成長（ｍ。
”）ｙ値：０．１〜０．６ ■ キャップ層４について 厚さ：２００（人〕 不純物：Ｓｉ 不純物４度： ２ Ｘ １０ ” ［ｃｎ＋−’）■
正孔供給層５について 厚さ：２００（人〕 不純物：Ｂｅ 不純物濃度： Ｉ Ｘ １０Ｉ８（ｃｍ−”）２値：０
．３〜０．６ ■ チャネル層６について 厚さ：ｌ００（人〕 ■ 正孔供給層７について 厚さ：２０ＯＣ人〕 不純物：Ｂｅ 不純物濃度： Ｉ Ｘ １０Ｉ８（ｃｍ−’）Ｘ値：０
．３〜０．６ ■ キャップ層８について 厚さ：５００（人〕 不純物：Ｂｅ 不純物濃度＝４×１０＋８〔ｃｔｌＩ−３〕前記説明し
たような各化合物半導体層を形成するに際しては、分子
線エピタキシャル成長（ｍ。
１ｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢ
Ｅ）法、若しくは、有機金属体積（ｍｅｔａｌｏｒｇａ
ｎｉｃｓ ｃｈｅｍｉｃａｌ ｖａｐ。
Ｅ）法、若しくは、有機金属体積（ｍｅｔａｌｏｒｇａ
ｎｉｃｓ ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法など適
宜の技法を採用することができ、そして、最初、ｎチャ
ネルＨＥＭＴを形成する為の各化合物半導体層を成長さ
せる。
宜の技法を採用することができ、そして、最初、ｎチャ
ネルＨＥＭＴを形成する為の各化合物半導体層を成長さ
せる。
これに引き続きｐ型Ａ １ ｚ Ｇ ａ １−ｔ Ａ
Ｓ正孔供給層５を成長させる。この正孔供給層５はダブ
ル・ヘテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅ：ＤＨ） ｐチャネルＨＥＭＴに於ける一
方の正孔供給層であると共に下地であるｎチャネルＨＥ
ＭＴのキャップ層４及び電子供給層３を空乏化する為の
働きもする。
Ｓ正孔供給層５を成長させる。この正孔供給層５はダブ
ル・ヘテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅ：ＤＨ） ｐチャネルＨＥＭＴに於ける一
方の正孔供給層であると共に下地であるｎチャネルＨＥ
ＭＴのキャップ層４及び電子供給層３を空乏化する為の
働きもする。
この後、２次元正孔ガス層が生成されるアン・ドープＧ
ａＡｓチャネル層６、他方の正孔供給層であるｐ型Ａ＋
２．Ｇａ、−ｘ Ａｓ正孔供給層７、ｐ＋型ＧａＡｓキ
ャップ層８を成長させる。
ａＡｓチャネル層６、他方の正孔供給層であるｐ型Ａ＋
２．Ｇａ、−ｘ Ａｓ正孔供給層７、ｐ＋型ＧａＡｓキ
ャップ層８を成長させる。
第２図（Ａ）及び（Ｂ）は本発明一実施例の要部切断側
面図及びその等価回路図を表し、第１図に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
面図及びその等価回路図を表し、第１図に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
図（Ａ）及び（Ｂ）に於いて、１１はｎチャネル・トラ
ンジスタ部分のソース電極、１２はｎチャネル・トラン
ジスタ部分のドレイン電極、１３はｎチャネル・トラン
ジスタ部分のゲート電極、２１はｎチャネル・トランジ
スタ部分のソース電極、２２はｎチャネル・トランジス
タ部分のドレイン電極、２３はｎチャネル・トランジス
タ部分のゲート電極、３１．３２．３３は素子間分離領
域、Ｉ８は入力端、０．は出力端、ＶＤＤは正側電源レ
ベル、ＶＳＳは接地側電源レベル、ＣＰは２次元正孔ガ
ス層、ｃｏは２次元電子ガス層をそれぞれ示している。
ンジスタ部分のソース電極、１２はｎチャネル・トラン
ジスタ部分のドレイン電極、１３はｎチャネル・トラン
ジスタ部分のゲート電極、２１はｎチャネル・トランジ
スタ部分のソース電極、２２はｎチャネル・トランジス
タ部分のドレイン電極、２３はｎチャネル・トランジス
タ部分のゲート電極、３１．３２．３３は素子間分離領
域、Ｉ８は入力端、０．は出力端、ＶＤＤは正側電源レ
ベル、ＶＳＳは接地側電源レベル、ＣＰは２次元正孔ガ
ス層、ｃｏは２次元電子ガス層をそれぞれ示している。
ここで、各電極に関する材料のデータを例示すると次の
通りである。
通りである。
■ ソース電極１１及びドレイン電極１２について
Ａｕ −Ｇｅ／Ａｕ
■ ゲート電極１３について
Ａ
■ ソース電極２１及びドレイン電極２２について
Ａ ｕ ／ Ｚ ｎ ／ Ａ ｕ
■ ゲート電極２３について
第１図及び第２図に関する説明から明らかなように、本
発明のＨＥＭＴ系相補型半導体装置に於けるｐチャネル
ＨＥＭＴは、チャネル層６が正孔供給層５及び７に挟ま
れていて、その両者から正孔を供給される構成、即ち、
ダブル・ヘテロ構造になっているので、チャネル層６に
生成される２次元正孔ガス層に於ける正孔濃度は高めら
れる。
発明のＨＥＭＴ系相補型半導体装置に於けるｐチャネル
ＨＥＭＴは、チャネル層６が正孔供給層５及び７に挟ま
れていて、その両者から正孔を供給される構成、即ち、
ダブル・ヘテロ構造になっているので、チャネル層６に
生成される２次元正孔ガス層に於ける正孔濃度は高めら
れる。
このようなダブル・ヘテロ構造のｐチャネルＨＥＭＴの
特性はシングル・ヘテロ構造（ｓｉｎｇｌｅ ｈｅｔ
ｅｒｏｓｔｒｕｃｔｕｒｅ：ＳＨ）のｐチャネルＨＥＭ
Ｔと比較すると、伝達コンダクタンスｇｍは１．２〜１
．５倍も向上し、従って、このダブル・ヘテロ構造のｐ
チャネルＨＥＭＴを用いたＨＥＭＴ系相補型半導体装置
は全体として特性が向上し、また、その伝達コンダクタ
ンスｇ、が向上することから、それに見合ってデバイス
・パラメータを小さくすることができるから高集積化に
有利である。
特性はシングル・ヘテロ構造（ｓｉｎｇｌｅ ｈｅｔ
ｅｒｏｓｔｒｕｃｔｕｒｅ：ＳＨ）のｐチャネルＨＥＭ
Ｔと比較すると、伝達コンダクタンスｇｍは１．２〜１
．５倍も向上し、従って、このダブル・ヘテロ構造のｐ
チャネルＨＥＭＴを用いたＨＥＭＴ系相補型半導体装置
は全体として特性が向上し、また、その伝達コンダクタ
ンスｇ、が向上することから、それに見合ってデバイス
・パラメータを小さくすることができるから高集積化に
有利である。
本発明に依る相補型高速半導体装置では、ｎチャネル・
トランジスタのアン・ドープ化合物半導体チャネル層の
上下をｐ型化合物半導体正孔供給層で挟んでダブル・ヘ
テロ接合を形成した構造とし、このｎチャネル・トラン
ジスタにシングル・ヘテロ接合を有するｎチャネル・ト
ランジスタを組み合わせた構成を採っている。
トランジスタのアン・ドープ化合物半導体チャネル層の
上下をｐ型化合物半導体正孔供給層で挟んでダブル・ヘ
テロ接合を形成した構造とし、このｎチャネル・トラン
ジスタにシングル・ヘテロ接合を有するｎチャネル・ト
ランジスタを組み合わせた構成を採っている。
このような構成に依り、ｎチャネル・トランジスタのア
ン・ドープ化合物半導体チャネル層には多量の正孔が供
給されて２次元正孔ガス層に於ける２次元正孔ガス濃度
が高められる為、その伝達コンダクタンスｇ、が大き（
なるなど特性が向上するので、ｎチャネル・トランジス
タと組み合わせた場合の性能的なバランスが良好になり
、その結果、全体としての特性が改善され、また、その
伝達コンダクタンスｇ、が大きくなることから、それに
対応してデバイス・パラメータを小さくすることが可能
になって高集積化する際に有利である。
ン・ドープ化合物半導体チャネル層には多量の正孔が供
給されて２次元正孔ガス層に於ける２次元正孔ガス濃度
が高められる為、その伝達コンダクタンスｇ、が大き（
なるなど特性が向上するので、ｎチャネル・トランジス
タと組み合わせた場合の性能的なバランスが良好になり
、その結果、全体としての特性が改善され、また、その
伝達コンダクタンスｇ、が大きくなることから、それに
対応してデバイス・パラメータを小さくすることが可能
になって高集積化する際に有利である。
第１図は本発明一実施例に用いるエピタキシャル成長化
合物半導体層の構成を説明する為の要部切断側面図、第
２図（Ａ）及び（Ｂ）は本発明一実施例の要部切断側面
図及び等価回路図をそれぞれ表している。 図に於いて、１は基板、２はチャネル層、３は電子供給
層、４はキャップ層、５は正孔供給層、６はチャネル層
、７は正孔供給層、８はキャップ層、１１はｎチャネル
・トランジスタ部分のソース電極、１２はｎチャネル・
トランジスタ部分のドレイン電極、１３はｎチャネル・
トランジスタ部分のゲート電極、２１はｎチャネル・ト
ランジスタ部分のソース電極、２２はｎチャネル・トラ
ンジスタ部分のドレイン電極、２３はｎチャネル・トラ
ンジスタ部分のゲート電極、３１，３２゜３３は素子間
分離領域、■８は入力端、ＯＴは出力端、ＶＤＤは正側
電源レベル、ＶＳＳは接地側電源レベル、Ｃ４は２次元
正孔ガス層、Ｃ１は２次元電子ガス層をそれぞれ示して
いる。
合物半導体層の構成を説明する為の要部切断側面図、第
２図（Ａ）及び（Ｂ）は本発明一実施例の要部切断側面
図及び等価回路図をそれぞれ表している。 図に於いて、１は基板、２はチャネル層、３は電子供給
層、４はキャップ層、５は正孔供給層、６はチャネル層
、７は正孔供給層、８はキャップ層、１１はｎチャネル
・トランジスタ部分のソース電極、１２はｎチャネル・
トランジスタ部分のドレイン電極、１３はｎチャネル・
トランジスタ部分のゲート電極、２１はｎチャネル・ト
ランジスタ部分のソース電極、２２はｎチャネル・トラ
ンジスタ部分のドレイン電極、２３はｎチャネル・トラ
ンジスタ部分のゲート電極、３１，３２゜３３は素子間
分離領域、■８は入力端、ＯＴは出力端、ＶＤＤは正側
電源レベル、ＶＳＳは接地側電源レベル、Ｃ４は２次元
正孔ガス層、Ｃ１は２次元電子ガス層をそれぞれ示して
いる。
Claims (1)
- 【特許請求の範囲】 ２次元正孔ガス層が生成されるアン・ドープ化合物半導
体チャネル層及びそれを上下から挟んで正孔を供給する
ｐ型化合物半導体正孔供給層で形成されたダブル・ヘテ
ロ接合を有するｐチャネル・トランジスタと、 ２次元電子ガス層が生成されるアン・ドープ化合物半導
体チャネル層及びそれに電子を供給するｎ型化合物半導
体電子供給層で形成されたシングル・ヘテロ接合を有し
且つ前記ｐチャネル・トランジスタに近接して同一基板
上に設けられたｎチャネル・トランジスタと を備えてなることを特徴とする相補型高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27606185A JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27606185A JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136081A true JPS62136081A (ja) | 1987-06-19 |
| JPH0154868B2 JPH0154868B2 (ja) | 1989-11-21 |
Family
ID=17564250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27606185A Granted JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136081A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302840A (en) * | 1991-06-20 | 1994-04-12 | Fujitsu Limited | HEMT type semiconductor device having two semiconductor well layers |
| JP2010263197A (ja) * | 2009-04-07 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、および電子デバイス |
-
1985
- 1985-12-10 JP JP27606185A patent/JPS62136081A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302840A (en) * | 1991-06-20 | 1994-04-12 | Fujitsu Limited | HEMT type semiconductor device having two semiconductor well layers |
| JP2010263197A (ja) * | 2009-04-07 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、および電子デバイス |
| KR20110129891A (ko) * | 2009-04-07 | 2011-12-02 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 |
| US8987782B2 (en) | 2009-04-07 | 2015-03-24 | Sumitomo Chemical Company, Limited | Semiconductor structure for forming a combination of different types of devices |
| JP2017126762A (ja) * | 2009-04-07 | 2017-07-20 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、および電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0154868B2 (ja) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144242B1 (en) | Compound semiconductor integrated circuit device | |
| US5986287A (en) | Semiconductor structure for a transistor | |
| US7385236B2 (en) | BiFET semiconductor device having vertically integrated FET and HBT | |
| US7262446B2 (en) | Semiconductor device and process for production thereof | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| KR100707324B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| JPH05251475A (ja) | Ｈｅｍｔ型半導体装置 | |
| JP2001217257A (ja) | 半導体装置およびその製造方法 | |
| JPH11150264A (ja) | 半導体装置およびその製造方法ならびに無線通信装置 | |
| US5293084A (en) | High speed logic circuit | |
| JPS62136081A (ja) | 相補型高速半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| EP0093557A2 (en) | High-speed complementary semiconductor integrated circuit | |
| US5315135A (en) | Semiconductor device having I2 L gate with heterojunction | |
| JPS58147167A (ja) | 高移動度相補型半導体装置 | |
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPS60263471A (ja) | 半導体装置 | |
| JPS62136080A (ja) | 相補型高速半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| KR20050010488A (ko) | 바이어스 회로 및 반도체 장치의 제조 방법 | |
| JP2001326345A (ja) | 化合物半導体エピタキシャルウェハ及びｈｅｍｔ | |
| JPH07193255A (ja) | 微分負性抵抗トランジスタ |