JPH0154868B2 - - Google Patents
Info
- Publication number
- JPH0154868B2 JPH0154868B2 JP27606185A JP27606185A JPH0154868B2 JP H0154868 B2 JPH0154868 B2 JP H0154868B2 JP 27606185 A JP27606185 A JP 27606185A JP 27606185 A JP27606185 A JP 27606185A JP H0154868 B2 JPH0154868 B2 JP H0154868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- channel transistor
- compound semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 claims description 15
- 239000004047 hole gas Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 69
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は、相補型高速半導体装置に於いて、ｐ
チヤネル・トランジスタのアン・ドープ化合物半
導体チヤネル層の上下をｐ型化合物半導体正孔供
給層で挟んでダブル・ヘテロ接合を形成した構造
とし、このｐチヤネル・トランジスタにシング
ル・ヘテロ接合を有するｎチヤネル・トランジス
タを組み合わせることに依り、ｐチヤネル・トラ
ンジスタとｎチヤネル・トランジスタの性能的な
バランスをとつて全体の特性を向上させるように
したものである。
チヤネル・トランジスタのアン・ドープ化合物半
導体チヤネル層の上下をｐ型化合物半導体正孔供
給層で挟んでダブル・ヘテロ接合を形成した構造
とし、このｐチヤネル・トランジスタにシング
ル・ヘテロ接合を有するｎチヤネル・トランジス
タを組み合わせることに依り、ｐチヤネル・トラ
ンジスタとｎチヤネル・トランジスタの性能的な
バランスをとつて全体の特性を向上させるように
したものである。
本発明は、ｐチヤネル・トランジスタとｎチヤ
ネル・トランジスタの特性がバランスしている相
補型高速半導体装置に関する。
ネル・トランジスタの特性がバランスしている相
補型高速半導体装置に関する。
従来、シリコン系の相補型半導体装置は、種々
の分野に広く用いられている状況にあり、また、
近年では化合物半導体系のものも実現され、特
に、ヘテロ接合への選択ドーピング技術を用いた
結晶成長法が安定になつたこともあつて、高キヤ
リヤ移動度トランジスタと呼ばれている素子から
なる相補型高速半導体装置が有望視され、その研
究・開発に大きな進展を見せている。因に、高キ
ヤリヤ移動度トランジスタに於いて、電子をキヤ
リヤとするものは高電子移動度トランジスタ
（high electron mobility transistor：HEMT）
として知られ、また、その関係で正孔をキヤリヤ
とするものも、便宜上、HEMTと呼ばれている。
尚、以下、この種の相補型高速半導体装置を
HEMT系相補型半導体装置と呼ぶことにする。
の分野に広く用いられている状況にあり、また、
近年では化合物半導体系のものも実現され、特
に、ヘテロ接合への選択ドーピング技術を用いた
結晶成長法が安定になつたこともあつて、高キヤ
リヤ移動度トランジスタと呼ばれている素子から
なる相補型高速半導体装置が有望視され、その研
究・開発に大きな進展を見せている。因に、高キ
ヤリヤ移動度トランジスタに於いて、電子をキヤ
リヤとするものは高電子移動度トランジスタ
（high electron mobility transistor：HEMT）
として知られ、また、その関係で正孔をキヤリヤ
とするものも、便宜上、HEMTと呼ばれている。
尚、以下、この種の相補型高速半導体装置を
HEMT系相補型半導体装置と呼ぶことにする。
このようなHEMT系相補型半導体装置に於い
て、ｎチヤネルHEMTが優れているのは勿論の
こと、化合物半導体がGaAs系である場合に限つ
て言えば、ｐチヤネルHEMTであつても、通常
のｐチヤネルFET（field effect transistor）に比
較すると、低温で、正孔の移動度が20〜30倍も高
く、また、デバイスとしての特性も、例えば、そ
の伝達コンダクタンスgnは３〜５倍も良好であ
る。
て、ｎチヤネルHEMTが優れているのは勿論の
こと、化合物半導体がGaAs系である場合に限つ
て言えば、ｐチヤネルHEMTであつても、通常
のｐチヤネルFET（field effect transistor）に比
較すると、低温で、正孔の移動度が20〜30倍も高
く、また、デバイスとしての特性も、例えば、そ
の伝達コンダクタンスgnは３〜５倍も良好であ
る。
〔発明が解決しようとする問題点〕
前記したように、HEMT系相補型半導体装置
の特性が優れ、また、それを構成しているｐチヤ
ネルHEMTが通常のｐチヤネルFETよりも格段
に良好な特性を持つているが、ｎチヤネル
HEMTに比較すると未だ遥かに劣つている。従
つて、相補型半導体装置としては、性能的に甚だ
バランスが悪いものとなつている。
の特性が優れ、また、それを構成しているｐチヤ
ネルHEMTが通常のｐチヤネルFETよりも格段
に良好な特性を持つているが、ｎチヤネル
HEMTに比較すると未だ遥かに劣つている。従
つて、相補型半導体装置としては、性能的に甚だ
バランスが悪いものとなつている。
従つて、そのような欠点を解消するには、ｐチ
ヤネルHEMTの特性、特に伝達コンダクタンス
gnなどを向上する必要があるが、それには２次
元正孔濃度を高め、電流駆動能力を大きくすると
良い。尚、電流駆動能力を大きくすると、容量性
負荷、例えば１トランジスタ・１キヤパシタ・メ
モリ・セル・アレイを駆動する場合には、動作速
度が向上する。
ヤネルHEMTの特性、特に伝達コンダクタンス
gnなどを向上する必要があるが、それには２次
元正孔濃度を高め、電流駆動能力を大きくすると
良い。尚、電流駆動能力を大きくすると、容量性
負荷、例えば１トランジスタ・１キヤパシタ・メ
モリ・セル・アレイを駆動する場合には、動作速
度が向上する。
本発明は、ｐチヤネル・トランジスタの特性を
向上させることに依り、全体の特性及びｐチヤネ
ルとｎチヤネルの各トランジスタのバランスを改
善したHEMT系相補型半導体装置を提供する。
向上させることに依り、全体の特性及びｐチヤネ
ルとｎチヤネルの各トランジスタのバランスを改
善したHEMT系相補型半導体装置を提供する。
本発明の相補型高速半導体装置に於いては、２
次元正孔ガス層（例えば２次元正孔ガス層Cp）
が生成されるアン・ドープ化合物半導体チヤネル
層（例えばアン・ドープGaAsチヤネル層６）及
びそれを上下から挟んで正孔を供給するｐ型化合
物半導体正孔供給層（例えばｐ型AlzGa1-zAs正
孔供給層５及びｐ型AlxGa1-xAs正孔供給層７）
で形成されたダブル・ヘテロ接合を有するｐチヤ
ネル・トランジスタと、２次元電子ガス層（例え
ば２次元電子ガス層Co）が生成されるアン・ド
ープ化合物半導体チヤネル層（例えばアン・ドー
プGaAsチヤネル層２）及びそれに電子を供給す
るｎ型化合物半導体電子供給層（例えばｎ型Aly
Ga1-zAs電子供給層３）で形成されたシングル・
ヘテロ接合を有し且つ前記ｐチヤネル・トランジ
スタに近接して同一基板（例えば半絶縁性GaAs
基板１）上に設けられたｎチヤネル・トランジス
タとを備えた構成になつている。
次元正孔ガス層（例えば２次元正孔ガス層Cp）
が生成されるアン・ドープ化合物半導体チヤネル
層（例えばアン・ドープGaAsチヤネル層６）及
びそれを上下から挟んで正孔を供給するｐ型化合
物半導体正孔供給層（例えばｐ型AlzGa1-zAs正
孔供給層５及びｐ型AlxGa1-xAs正孔供給層７）
で形成されたダブル・ヘテロ接合を有するｐチヤ
ネル・トランジスタと、２次元電子ガス層（例え
ば２次元電子ガス層Co）が生成されるアン・ド
ープ化合物半導体チヤネル層（例えばアン・ドー
プGaAsチヤネル層２）及びそれに電子を供給す
るｎ型化合物半導体電子供給層（例えばｎ型Aly
Ga1-zAs電子供給層３）で形成されたシングル・
ヘテロ接合を有し且つ前記ｐチヤネル・トランジ
スタに近接して同一基板（例えば半絶縁性GaAs
基板１）上に設けられたｎチヤネル・トランジス
タとを備えた構成になつている。
前記手段に依ると、ｐチヤネル・トランジスタ
がダブル・ヘテロ構造のｐチヤネルHEMTであ
る為、ｐチヤネル・トランジスタとｎチヤネル・
トランジスタとの性能的なバランスをとることが
でき、その結果、全体の性能が向上し、そして、
ｐチヤネル・トランジスタの伝達コンダクタンス
gnが向上することから、それに対応してデバイ
ス・パラメータを小さくすることができ、高集積
化する場合に有利である。
がダブル・ヘテロ構造のｐチヤネルHEMTであ
る為、ｐチヤネル・トランジスタとｎチヤネル・
トランジスタとの性能的なバランスをとることが
でき、その結果、全体の性能が向上し、そして、
ｐチヤネル・トランジスタの伝達コンダクタンス
gnが向上することから、それに対応してデバイ
ス・パラメータを小さくすることができ、高集積
化する場合に有利である。
第１図は本発明一実施例に用いるエピタキシヤ
ル成長化合物半導体層の構成を説明する為の要部
切断側面図を表している。
ル成長化合物半導体層の構成を説明する為の要部
切断側面図を表している。
図に於いて、
１は半絶縁性GaAs基板
２はアン・ドープGaAsチヤネル層
３はｎ型AlyGa1-yAs電子供給層
４はn+型GaAsキヤツプ層
５はｐ型AlzGa1-zAs正孔供給層
６はアン・ドープGaAsチヤネル層
７はｐ型AlxGa1-xAs正孔供給層
８はp+型GaAsキヤツプ層
をそれぞれ示し、チヤネル層２、電子供給層３、
キヤツプ層４はｎチヤネルHEMTを構成する為
のものであり、また、正孔供給層５、チヤネル層
６、正孔供給層７はｐチヤネルHEMTを構成す
る為のものである。
キヤツプ層４はｎチヤネルHEMTを構成する為
のものであり、また、正孔供給層５、チヤネル層
６、正孔供給層７はｐチヤネルHEMTを構成す
る為のものである。
前記各化合物半導体層に於ける諸データを例示
すると次の通りである。
すると次の通りである。
チヤネル層２について
厚さ：6000〔Å〕
電子供給層３について
厚さ：350〔Å〕
不純物：Si
不純物濃度：1.5×1018〔cm-3〕
ｙ値：0.1〜0.6
キヤツプ層４について
厚さ：200〔Å〕
不純物：Si
不純物濃度：２×1018〔cm-3〕
正孔供給層５について
厚さ：200〔Å〕
不純物：Be
不純物濃度：１×1018〔cm-3〕
ｚ値：0.3〜0.6
チヤネル層６について
厚さ：100〔Å〕
正孔供給層７について
厚さ：200〔Å〕
不純物：Be
不純物濃度：１×1018〔cm-3〕
ｘ値：0.3〜0.6
キヤツプ層８について
厚さ：500〔Å〕
不純物：Be
不純物濃度：４×1018〔cm-3〕
前記説明したような各化合物半導体層を形成す
るに際しては、分子線エピタキシヤル成長
（molecular beam epitaxy：MBE）法、若しく
は有機金属体積（metalorganics chemical
vapour deposition：MOCVD）法など適宜の技
法を採用することができ、そして、最初、ｎチヤ
ネルHEMTを形成する為の各化合物半導体層を
成長させる。
るに際しては、分子線エピタキシヤル成長
（molecular beam epitaxy：MBE）法、若しく
は有機金属体積（metalorganics chemical
vapour deposition：MOCVD）法など適宜の技
法を採用することができ、そして、最初、ｎチヤ
ネルHEMTを形成する為の各化合物半導体層を
成長させる。
これに引き続きｐ型AlzGa1-zAs正孔供給層５
を成長させる。この正孔供給層５はダブル・ヘテ
ロ構造（double heterostructure：DH）ｐチヤ
ネルHEMTに於ける一方の正孔供給層であると
共に下地であるｎチヤネルHEMTのキヤツプ層
４及び電子供給層３を空乏化する為の働きもす
る。
を成長させる。この正孔供給層５はダブル・ヘテ
ロ構造（double heterostructure：DH）ｐチヤ
ネルHEMTに於ける一方の正孔供給層であると
共に下地であるｎチヤネルHEMTのキヤツプ層
４及び電子供給層３を空乏化する為の働きもす
る。
この後、２次元正孔ガス層が生成されるアン・
ドープGaAsチヤネル層６、他方の正孔供給層で
あるｐ型AlxGa1-xAs正孔供給層７、p+型GaAsキ
ヤツプ層８を成長させる。
ドープGaAsチヤネル層６、他方の正孔供給層で
あるｐ型AlxGa1-xAs正孔供給層７、p+型GaAsキ
ヤツプ層８を成長させる。
第２図Ａ及びＢは本発明一実施例の要部切断側
面図及びその等価回路図を表し、第１図に於いて
用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
面図及びその等価回路図を表し、第１図に於いて
用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
図Ａ及びＢに於いて、１１はｎチヤネル・トラ
ンジスタ部分のソース電極、１２はｎチヤネル・
トランジスタ部分のドレイン電極、１３はｎチヤ
ネル・トランジスタ部分のゲート電極、２１はｎ
チヤネル・トランジスタ部分のソース電極、２２
はｐチヤネル・トランジスタ部分のドレイン電
極、２３はｐチヤネル・トランジスタ部分のゲー
ト電極、３１，３２，３３は素子間分離領域、IN
は入力端、OTは出力端、VDDは正側電源レベル、
VSSは接地側電源レベル、Cpは２次元正孔ガス
層、Coは２次元電子ガス層をそれぞれ示してい
る。
ンジスタ部分のソース電極、１２はｎチヤネル・
トランジスタ部分のドレイン電極、１３はｎチヤ
ネル・トランジスタ部分のゲート電極、２１はｎ
チヤネル・トランジスタ部分のソース電極、２２
はｐチヤネル・トランジスタ部分のドレイン電
極、２３はｐチヤネル・トランジスタ部分のゲー
ト電極、３１，３２，３３は素子間分離領域、IN
は入力端、OTは出力端、VDDは正側電源レベル、
VSSは接地側電源レベル、Cpは２次元正孔ガス
層、Coは２次元電子ガス層をそれぞれ示してい
る。
ここで、各電極に関する材料のデータを例示す
ると次の通りである。
ると次の通りである。
ソース電極１１及びドレイン電極１２につい
て Au・Ge／Au ゲート電極１３について Al ソース電極２１及びドレイン電極２２につい
て Au／Zn／Au ゲート電極２３について Al 第１図及び第２図に関する説明から明らかなよ
うに、本発明のHEMT系相補型半導体装置に於
けるｐチヤネルHEMTは、チヤネル層６が正孔
供給層５及び７に挟まれていて、その両者から正
孔を供給される構成、即ち、ダブル・ヘテロ構造
になつているので、チヤネル層６に生成される２
次元正孔ガス層に於ける正孔濃度は高められる。
て Au・Ge／Au ゲート電極１３について Al ソース電極２１及びドレイン電極２２につい
て Au／Zn／Au ゲート電極２３について Al 第１図及び第２図に関する説明から明らかなよ
うに、本発明のHEMT系相補型半導体装置に於
けるｐチヤネルHEMTは、チヤネル層６が正孔
供給層５及び７に挟まれていて、その両者から正
孔を供給される構成、即ち、ダブル・ヘテロ構造
になつているので、チヤネル層６に生成される２
次元正孔ガス層に於ける正孔濃度は高められる。
このようなダブル・ヘテロ構造のｐチヤネル
HEMTの特性はシングル・ヘテロ構造（single
heterostructure：SH）のｐチヤネルHEMTと
比較すると、伝達コンダクタンスgnは1.2〜1.5倍
も向上し、従つて、このダブル・ヘテロ構造のｐ
チヤネルEHMTを用いたHEMT系相補型半導体
装置は全体として特性が向上し、また、その伝達
コンダクタンスgnが向上することから、それに
見合つてデバイス・パラメータを小さくすること
ができるから高集積化に有利である。
HEMTの特性はシングル・ヘテロ構造（single
heterostructure：SH）のｐチヤネルHEMTと
比較すると、伝達コンダクタンスgnは1.2〜1.5倍
も向上し、従つて、このダブル・ヘテロ構造のｐ
チヤネルEHMTを用いたHEMT系相補型半導体
装置は全体として特性が向上し、また、その伝達
コンダクタンスgnが向上することから、それに
見合つてデバイス・パラメータを小さくすること
ができるから高集積化に有利である。
本発明に依る相補型高速半導体装置では、ｐチ
ヤネル・トランジスタのアン・ドープ化合物半導
体チヤネル層の上下をｐ型化合物半導体正孔供給
層で挟んでダブル・ヘテロ接合を形成した構造と
し、このｐチヤネル・トランジスタにシングル・
ヘテロ接合を有するｎチヤネル・トランジスタを
組み合わせた構成を採つている。
ヤネル・トランジスタのアン・ドープ化合物半導
体チヤネル層の上下をｐ型化合物半導体正孔供給
層で挟んでダブル・ヘテロ接合を形成した構造と
し、このｐチヤネル・トランジスタにシングル・
ヘテロ接合を有するｎチヤネル・トランジスタを
組み合わせた構成を採つている。
このような構成に依り、ｐチヤネル・トランジ
スタのアン・ドープ化合物半導体チヤネル層には
多量の正孔が供給されて２次元正孔ガス層に於け
る２次元正孔ガス濃度が高められる為、その伝達
コンダクタンスgnが大きくなるなど特性が向上
するので、ｎチヤネル・トランジスタと組み合わ
せた場合に性能的なバランスが良好になり、その
結果、全体としての特性が改善され、また、その
伝達コンダクタンスgnが大きくなることから、
それに対応してデバイス・パラメータを小さくす
ることが可能になつて高集積化する際に有利であ
る。
スタのアン・ドープ化合物半導体チヤネル層には
多量の正孔が供給されて２次元正孔ガス層に於け
る２次元正孔ガス濃度が高められる為、その伝達
コンダクタンスgnが大きくなるなど特性が向上
するので、ｎチヤネル・トランジスタと組み合わ
せた場合に性能的なバランスが良好になり、その
結果、全体としての特性が改善され、また、その
伝達コンダクタンスgnが大きくなることから、
それに対応してデバイス・パラメータを小さくす
ることが可能になつて高集積化する際に有利であ
る。
第１図は本発明一実施例に用いるエピタキシヤ
ル成長化合物半導体層の構成を説明する為の要部
切断側面図、第２図Ａ及びＢは本発明一実施例の
要部切断側面図及び等価回路図をそれぞれ表して
いる。 図に於いて、１は基板、２はチヤネル層、３は
電子供給層、４はキヤツプ層、５は正孔供給層、
６はチヤネル層、７は正孔供給層、８はキヤツプ
層、１１はｎチヤネル・トランジスタ部分のソー
ス電極、１２はｎチヤネル・トランジスタ部分の
ドレイン電極、１３はｎチヤネル・トランジスタ
部分のゲート電極、２１はｐチヤネル・トランジ
スタ部分のゲート電極、２２はｐチヤネル・トラ
ンジスタ部分のドレイン電極、２３はｐチヤネ
ル・トランジスタ部分のゲート電極、３１，３
２，３３は素子間分離領域、INは入力端、OTは出
力端、VDDは正側電源レベル、VSSは接地側電源
レベル、CPは２次元正孔ガス層、Coは２次元電
子ガス層をそれぞれ示している。
ル成長化合物半導体層の構成を説明する為の要部
切断側面図、第２図Ａ及びＢは本発明一実施例の
要部切断側面図及び等価回路図をそれぞれ表して
いる。 図に於いて、１は基板、２はチヤネル層、３は
電子供給層、４はキヤツプ層、５は正孔供給層、
６はチヤネル層、７は正孔供給層、８はキヤツプ
層、１１はｎチヤネル・トランジスタ部分のソー
ス電極、１２はｎチヤネル・トランジスタ部分の
ドレイン電極、１３はｎチヤネル・トランジスタ
部分のゲート電極、２１はｐチヤネル・トランジ
スタ部分のゲート電極、２２はｐチヤネル・トラ
ンジスタ部分のドレイン電極、２３はｐチヤネ
ル・トランジスタ部分のゲート電極、３１，３
２，３３は素子間分離領域、INは入力端、OTは出
力端、VDDは正側電源レベル、VSSは接地側電源
レベル、CPは２次元正孔ガス層、Coは２次元電
子ガス層をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ ２次元正孔ガス層が生成されるアン・ドープ
化合物半導体チヤネル層及びそれを上下から挟ん
で正孔を供給するｐ型化合物半導体正孔供給層で
形成されたダブル・ヘテロ接合を有するｐチヤネ
ル・トランジスタと、 ２次元電子ガス層が生成されるアン・ドープ化
合物半導体チヤネル層及びそれに電子を供給する
ｎ型化合物半導体電子供給層で形成されたシング
ル・ヘテロ接合を有し且つ前記ｐチヤネル・トラ
ンジスタに近接して同一基板上に設けられたｎチ
ヤネル・トランジスタと を備えてなることを特徴とする相補型高速半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27606185A JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27606185A JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136081A JPS62136081A (ja) | 1987-06-19 |
| JPH0154868B2 true JPH0154868B2 (ja) | 1989-11-21 |
Family
ID=17564250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27606185A Granted JPS62136081A (ja) | 1985-12-10 | 1985-12-10 | 相補型高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136081A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135939B2 (ja) * | 1991-06-20 | 2001-02-19 | 富士通株式会社 | Ｈｅｍｔ型半導体装置 |
| WO2010116700A1 (ja) * | 2009-04-07 | 2010-10-14 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、および電子デバイス |
-
1985
- 1985-12-10 JP JP27606185A patent/JPS62136081A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62136081A (ja) | 1987-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144242B1 (en) | Compound semiconductor integrated circuit device | |
| US5534713A (en) | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers | |
| KR100707324B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| JPH05251475A (ja) | Ｈｅｍｔ型半導体装置 | |
| JPS61248480A (ja) | 電界効果トランジスタ | |
| JP2604349B2 (ja) | 半導体装置 | |
| EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
| JPS5922367A (ja) | 半導体装置 | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| JPH0154868B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2757364B2 (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS62136080A (ja) | 相補型高速半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0468775B2 (ja) | ||
| JP2541280B2 (ja) | 半導体装置 | |
| JPS6149476A (ja) | 電界効果トランジスタ | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH07120792B2 (ja) | 半導体装置 | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ |