JP2757364B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2757364B2 JP2757364B2 JP2227588A JP2227588A JP2757364B2 JP 2757364 B2 JP2757364 B2 JP 2757364B2 JP 2227588 A JP2227588 A JP 2227588A JP 2227588 A JP2227588 A JP 2227588A JP 2757364 B2 JP2757364 B2 JP 2757364B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group
- semiconductor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概 要〕 IV族半導体の基体と基体上に積層されたIIIV族化合物
半導体層とを有して基板がなり、IIIV族化合物半導体層
に素子が形成されてなる半導体装置に関し、 基板内の界面部におけるIV族元素の拡散によるキャリ
ア濃度増大層が形成され難くすることを目的とし、 IIIV族化合物半導体層の基体に接する領域がAlを含み
且つその領域に酸素がドープされて基板がなり、IIIV族
化合物半導体層における酸素ドープ領域上の酸素ノンド
ープ領域に素子が形成されてなるように構成する。
半導体層とを有して基板がなり、IIIV族化合物半導体層
に素子が形成されてなる半導体装置に関し、 基板内の界面部におけるIV族元素の拡散によるキャリ
ア濃度増大層が形成され難くすることを目的とし、 IIIV族化合物半導体層の基体に接する領域がAlを含み
且つその領域に酸素がドープされて基板がなり、IIIV族
化合物半導体層における酸素ドープ領域上の酸素ノンド
ープ領域に素子が形成されてなるように構成する。
本発明は、IV族半導体の基体と基体上に積層されたII
IV族化合物半導体層とを有して、IIIV族化合物半導体層
に素子が形成される半導体基板に関す。
IV族化合物半導体層とを有して、IIIV族化合物半導体層
に素子が形成される半導体基板に関す。
IIIV族化合物半導体を用いた半導体装置は、素子に優
れた特性を付与し得る、例えばトランジスタを高速化し
得る特徴を有している。
れた特性を付与し得る、例えばトランジスタを高速化し
得る特徴を有している。
そしてこの半導体装置に上記基板を用いることは、製
造時における基板（ウェーハ）の大型化及び強度向上に
よる半導体装置の経済化、更には、半導体装置の基板側
からの放熱性の向上などに寄与させるために検討されて
いるものであり、基板内のIV族半導体とIIIV族化合物半
導体とのヘテロ界面が半導体装置に悪影響を及ぼさない
ようにすることが重要である。
造時における基板（ウェーハ）の大型化及び強度向上に
よる半導体装置の経済化、更には、半導体装置の基板側
からの放熱性の向上などに寄与させるために検討されて
いるものであり、基板内のIV族半導体とIIIV族化合物半
導体とのヘテロ界面が半導体装置に悪影響を及ぼさない
ようにすることが重要である。
第３図は上述した半導体装置における基板の従来例の
側断面図である。
側断面図である。
第３図において、１はIV族半導体であるSiの基体、２
は基体１上に成長されたバッフア層、３はバッフア層２
上に成長されてなり素子が形成されるIIIV族化合物半導
体領域であるGaAs層、である。
は基体１上に成長されたバッフア層、３はバッフア層２
上に成長されてなり素子が形成されるIIIV族化合物半導
体領域であるGaAs層、である。
GaAs層３が単結晶である必要性から、バッフア層２
は、凡そ次の３種類の中の何れかである。
は、凡そ次の３種類の中の何れかである。
Siと格子定数がほぼ揃うようにGaPを主体としたも
の。即ち、GaP、GaAsXP1-X、など。
の。即ち、GaP、GaAsXP1-X、など。
GaAsと格子定数がほぼ揃うようにGeをを主体として
もの。即ち、Ge、SiXGe1-X、など。
もの。即ち、Ge、SiXGe1-X、など。
GaAsを低温成長によりアモルファス状にしたもの
（ａ−GaAs）。
（ａ−GaAs）。
この他に、混晶を用いるもの、超格子を用いるものな
どが提案されているが、それは上記の変形である。
どが提案されているが、それは上記の変形である。
そして、何れの場合にも共通していることは、基体１
とGaAs層３との間にIV族半導体とIIIV族化合物半導体の
ヘテロ界面が存在していることである。
とGaAs層３との間にIV族半導体とIIIV族化合物半導体の
ヘテロ界面が存在していることである。
第４図は、この基板を用いた半導体装置の従来例（HE
MT）の側断面図であり、そこでは、GaAs層３をノンドー
プにしてチャネル層となし、チャネル層３上に成長しイ
オン注入したｎ−AlGaAsのキャリア供給層５、ショット
キ接合のゲート電極６及びオーミック接続のソース・ド
レイン電極７が形成される。８は２次元電子ガスを示
す。
MT）の側断面図であり、そこでは、GaAs層３をノンドー
プにしてチャネル層となし、チャネル層３上に成長しイ
オン注入したｎ−AlGaAsのキャリア供給層５、ショット
キ接合のゲート電極６及びオーミック接続のソース・ド
レイン電極７が形成される。８は２次元電子ガスを示
す。
ところで、上記基板は、その製造におけるIIIV族化合
物半導体の成長過程において、成長の加熱により基体１
側のIV族元素がIIIV族化合物半導体領域に拡散して、拡
散したIV族元素がドナー或いはアクセプタとなりヘテロ
界面にキャリア濃度の増大した異常層４が形成される。
物半導体の成長過程において、成長の加熱により基体１
側のIV族元素がIIIV族化合物半導体領域に拡散して、拡
散したIV族元素がドナー或いはアクセプタとなりヘテロ
界面にキャリア濃度の増大した異常層４が形成される。
更に、上記トランジスタの製造では、イオン注入後の
アニールやオーミック接続形成の熱処理により、異常層
４のキャリア濃度が一層増大する。
アニールやオーミック接続形成の熱処理により、異常層
４のキャリア濃度が一層増大する。
そしてこのようなキャリア濃度増大層４の存在は、ト
ランジスタのピンチオフ特性を劣化させたりバックゲー
ト効果を増大させたりして、基板に形成された素子の特
性を劣化させる問題となる。
ランジスタのピンチオフ特性を劣化させたりバックゲー
ト効果を増大させたりして、基板に形成された素子の特
性を劣化させる問題となる。
そこで本発明は、IV族半導体の基体と基体上に積層さ
れたIIIV族化合物半導体層とを有して基板がなり、IIIV
族化合物半導体層に素子が形成されてなる半導体装置に
おいて、上記のキャリア濃度増大層が形成され難くする
ことを目的とする。
れたIIIV族化合物半導体層とを有して基板がなり、IIIV
族化合物半導体層に素子が形成されてなる半導体装置に
おいて、上記のキャリア濃度増大層が形成され難くする
ことを目的とする。
上記目的は、IV族半導体からなる基板上に、Alを含み
且つ酸素がドープされたIIIV族半導体からなる第１のバ
ッファ層と，酸素のドープされていないIIIV族半導体か
らなる第２のバッファ層と,IIIV族化合物半導体層を順
に堆積した構造を有する本発明の半導体装置によって達
成される。
且つ酸素がドープされたIIIV族半導体からなる第１のバ
ッファ層と，酸素のドープされていないIIIV族半導体か
らなる第２のバッファ層と,IIIV族化合物半導体層を順
に堆積した構造を有する本発明の半導体装置によって達
成される。
実用に供される多くのIIIV族化合物半導体はGaを含
み、そのGaがAlに置換されても格子定数が殆ど変化しな
いことから、基体上に積層されるIIIV族化合物半導体層
は、Alを含ませても格子定数に余分な不整合を生ずるこ
となく積層可能である。
み、そのGaがAlに置換されても格子定数が殆ど変化しな
いことから、基体上に積層されるIIIV族化合物半導体層
は、Alを含ませても格子定数に余分な不整合を生ずるこ
となく積層可能である。
そして、Alは酸素と結合し易く、結晶中に酸素が存在
するとエネルギーギャップの真中付近の深い準位を形成
してキャリアを補償することから、IIIV族化合物半導体
層の基体に接する領域にIV族元素が拡散しても、その領
域はAlを含み且つ酸素がドープされたIIIV族半導体から
なる第１バッファ層が設けられているため先に述べたキ
ャリア濃度増大層が形成され難い。
するとエネルギーギャップの真中付近の深い準位を形成
してキャリアを補償することから、IIIV族化合物半導体
層の基体に接する領域にIV族元素が拡散しても、その領
域はAlを含み且つ酸素がドープされたIIIV族半導体から
なる第１バッファ層が設けられているため先に述べたキ
ャリア濃度増大層が形成され難い。
かくしてこの基板を用いた半導体装置は、上記キャリ
ア濃度増大層が形成され難くなる。そしてこのことは、
形成された素子の特性が劣化するのを防止する。
ア濃度増大層が形成され難くなる。そしてこのことは、
形成された素子の特性が劣化するのを防止する。
以下本発明の実施例について第１図及び第２図を用い
て説明する。第１図は基板の実施例の側断面図、第２図
は半導体装置の実施例の側断面図であり、全図を通じ同
一符号は同一対象物を示す。
て説明する。第１図は基板の実施例の側断面図、第２図
は半導体装置の実施例の側断面図であり、全図を通じ同
一符号は同一対象物を示す。
第１図に示す基板は、第３図で述べた基板従来例のバ
ッフア層２を、Alを含むIIIV族化合物半導体で構成しそ
こへ酸素をドープしたバッフア層20にしたものである。
ッフア層２を、Alを含むIIIV族化合物半導体で構成しそ
こへ酸素をドープしたバッフア層20にしたものである。
即ち、バッフア層20は、IV族半導体であるSiの基体１
上に成長されたａ−AlGaAs（アモルファス状AlGaAs）層
21、その上に成長された酸素ドープAlGaAs層22、その上
に成長されたノンドープAlGaAs層23、で構成される。素
子が形成されるIIIV族化合物半導体領域であるGaAs層３
は、ノンドープAlGaAs層23上に成長される。
上に成長されたａ−AlGaAs（アモルファス状AlGaAs）層
21、その上に成長された酸素ドープAlGaAs層22、その上
に成長されたノンドープAlGaAs層23、で構成される。素
子が形成されるIIIV族化合物半導体領域であるGaAs層３
は、ノンドープAlGaAs層23上に成長される。
ａ−AlGaAs層21、酸素ドープAlGaAs層22及びノンドー
プAlGaAs層23は、AlXGa1-XAsのｘがそれぞれ0.5、0.5及
び0.3であり、厚さがそれぞれ５〜10nm、100〜500nm及
び約50nmである。これら各層の成長は、MOCVD法によっ
てなされ、特にａ−AlGaAs層21は450〜500℃の低温でな
されている。ここでノンドープAlGaAs層23は、酸素ドー
プAlGaAs層22の成長後に反応管内に残った酸素を除去す
るために設けられている。
プAlGaAs層23は、AlXGa1-XAsのｘがそれぞれ0.5、0.5及
び0.3であり、厚さがそれぞれ５〜10nm、100〜500nm及
び約50nmである。これら各層の成長は、MOCVD法によっ
てなされ、特にａ−AlGaAs層21は450〜500℃の低温でな
されている。ここでノンドープAlGaAs層23は、酸素ドー
プAlGaAs層22の成長後に反応管内に残った酸素を除去す
るために設けられている。
バッフア層20は、上記の構成により先に述べたよう
に、基体１からIV族元素であるSiが拡散してきても酸素
の存在がキャリアを補償して、従来例の場合に問題にな
った第３図図示のキャリア濃度増大層４が形成され難
い。
に、基体１からIV族元素であるSiが拡散してきても酸素
の存在がキャリアを補償して、従来例の場合に問題にな
った第３図図示のキャリア濃度増大層４が形成され難
い。
かくしてこの基板を用いた半導体装置は、例えば第２
図に示す実施例のように第４図図示従来例と同じく形成
されたトランジスタにおいて、ピンチオフ特性が劣化し
たりバックゲート効果が増大したりすることがなくなる
といった具合に、GaAs層３に形成された素子の特性が劣
化することがなくなる。
図に示す実施例のように第４図図示従来例と同じく形成
されたトランジスタにおいて、ピンチオフ特性が劣化し
たりバックゲート効果が増大したりすることがなくなる
といった具合に、GaAs層３に形成された素子の特性が劣
化することがなくなる。
なお、上記実施例のバッフア層20は、第３図のバッフ
ア層２の説明のに対応するものであるが、に対応さ
せてAlXGa1-XPにしこれに酸素をドープしても良いこと
は勿論である。
ア層２の説明のに対応するものであるが、に対応さ
せてAlXGa1-XPにしこれに酸素をドープしても良いこと
は勿論である。
また、素子が形成されるIIIV族化合物半導体領域のGa
As層３は、形成される素子の都合でGaAsにしてあるので
あり、この層はGaAsに限定されるものではない。更に基
体１も本発明の原理によりIV族半導体であれば良くSiに
限定されるものではない。そしてGaAs層３や基体１を実
施例と異ならせる場合のバッフア層20とするIIIV族化合
物半導体は、Alが含まれることを前提に格子定数を勘案
して選択されれば良いことは容易に理解されよう。
As層３は、形成される素子の都合でGaAsにしてあるので
あり、この層はGaAsに限定されるものではない。更に基
体１も本発明の原理によりIV族半導体であれば良くSiに
限定されるものではない。そしてGaAs層３や基体１を実
施例と異ならせる場合のバッフア層20とするIIIV族化合
物半導体は、Alが含まれることを前提に格子定数を勘案
して選択されれば良いことは容易に理解されよう。
以上説明したように本発明の構成によれば、IV族半導
体の基体と基体上に積層されたIIIV族化合物半導体層と
を有して基板がなり、IIIV族化合物半導体層に素子が形
成されてなる半導体装置において、基板内の界面部にお
けるIV族元素の拡散によるキャリア濃度増大層が形成さ
れ難くすることができて、形成された素子の特性が劣化
するのを防止する効果がある。
体の基体と基体上に積層されたIIIV族化合物半導体層と
を有して基板がなり、IIIV族化合物半導体層に素子が形
成されてなる半導体装置において、基板内の界面部にお
けるIV族元素の拡散によるキャリア濃度増大層が形成さ
れ難くすることができて、形成された素子の特性が劣化
するのを防止する効果がある。
第１図は基板の実施例の側断面図、 第２図は半導体装置の実施例の側断面図、 第３図は基板の従来例の側断面図、 第４図は半導体装置の従来例の側断面図、 である。 図において、 １はSiの基体（IV族半導体の基体）、 ２、20はバッフア層、 21はａ−AlGaAs層、 22は酸素ドープAlGaAs層、 23はノンドープAlGaAs層、 ３はGaAs層（素子が形成されるIIIV族化合物半導体領
域）、 ４はキャリア濃度増大層（異常層）、 である。
域）、 ４はキャリア濃度増大層（異常層）、 である。
Claims (1)
- 【請求項１】IV族半導体からなる基板上に、Alを含み且
つ酸素がドープされたIIIV族半導体からなる第１のバッ
ファ層と， 酸素のドープされていないIIIV族半導体からなる第２の
バッファ層と， IIIV族化合物半導体層を順に堆積した構造を有する半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227588A JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227588A JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196809A JPH01196809A (ja) | 1989-08-08 |
| JP2757364B2 true JP2757364B2 (ja) | 1998-05-25 |
Family
ID=12078206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227588A Expired - Lifetime JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757364B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020195057A1 (en) * | 2001-06-21 | 2002-12-26 | Motorola, Inc. | Apparatus for fabricating semiconductor structures and method of forming the same |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| WO2011135809A1 (ja) * | 2010-04-30 | 2011-11-03 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法 |
-
1988
- 1988-02-02 JP JP2227588A patent/JP2757364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196809A (ja) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| US5051786A (en) | Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JP3423598B2 (ja) | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 | |
| JPH05206518A (ja) | 漏れ電流の低いｌｅｄを形成する方法およびｉｉｉ−ｖ族化合物半導体装置の漏れ電流を低減する方法 | |
| KR950003946B1 (ko) | 전계효과트랜지스터 | |
| JP2757364B2 (ja) | 半導体装置 | |
| JPH03278542A (ja) | 半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPS61274369A (ja) | 電界効果型半導体装置 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JP2600755B2 (ja) | 半導体装置 | |
| JPH025439A (ja) | 半導体基板 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2656937B2 (ja) | 高電子移動度トランジスタ | |
| JPS632383A (ja) | 電界効果トランジスタ | |
| JPS63142808A (ja) | 半導体装置の製造方法 | |
| JPH0154868B2 (ja) | ||
| JPS61198672A (ja) | ラテラル構造の半導体装置の製法 | |
| JPS61248479A (ja) | 化合物半導体装置 |