JPS61276261A - 高速バイポ−ラトランジスタの製造方法 - Google Patents
高速バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61276261A JPS61276261A JP11852685A JP11852685A JPS61276261A JP S61276261 A JPS61276261 A JP S61276261A JP 11852685 A JP11852685 A JP 11852685A JP 11852685 A JP11852685 A JP 11852685A JP S61276261 A JPS61276261 A JP S61276261A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- grown
- doped
- gaas
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 27
- 239000012535 impurity Substances 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の高速化を図るため、電子移動度の大きい化
合物半導体、特にＧａＡｓを用いた半導体装置の開発が
進んでいるが、バイポーラ・トランジスタとして、極め
て薄い高濃度の不純物層をベース層、エミッタ層として
、プレーナドーピング法にて成長させ動作速度、電流増
幅率の高い半導体装置の提供を目的とする。
合物半導体、特にＧａＡｓを用いた半導体装置の開発が
進んでいるが、バイポーラ・トランジスタとして、極め
て薄い高濃度の不純物層をベース層、エミッタ層として
、プレーナドーピング法にて成長させ動作速度、電流増
幅率の高い半導体装置の提供を目的とする。
本発明は、化合物半導体ＧａＡｓを用いたバイポーラ・
トランジスタの改良に関する。
トランジスタの改良に関する。
ＧａＡｓを用いた半導体装置は、シリコンと比較してそ
の材料のもつ特性により、より高速の動作に適している
こと、またより高温での使用に耐えること等の理由によ
り、個別トランジスタとしての開発が進むと共に、集積
回路としての開発も行われている。
の材料のもつ特性により、より高速の動作に適している
こと、またより高温での使用に耐えること等の理由によ
り、個別トランジスタとしての開発が進むと共に、集積
回路としての開発も行われている。
然し、現在開発されているのは電界効果トランジスタ、
即ち単一のキャリヤ利用のＦＥＴ構造が大部分であり、
バイポーラ・トランジスタ型は少ない。
即ち単一のキャリヤ利用のＦＥＴ構造が大部分であり、
バイポーラ・トランジスタ型は少ない。
この理由としては、バイポーラ・トランジスタはＦＥＴ
よりも構造が複雑となること、化合物であるため結晶性
の制御がシリコンよりも困難であること、熱伝導がシリ
コンより劣ること、素子表面の保護の問題等の解決すべ
き問題があることが考えられる。
よりも構造が複雑となること、化合物であるため結晶性
の制御がシリコンよりも困難であること、熱伝導がシリ
コンより劣ること、素子表面の保護の問題等の解決すべ
き問題があることが考えられる。
ＧａＡｓの持つ特徴を活かした個別バイポーラ・トラン
ジスタ、あるいは集積回路として製造方法の改善が要望
されている。
ジスタ、あるいは集積回路として製造方法の改善が要望
されている。
ＧａＡｓ トランジスタの特徴はその高速性であり、こ
れをバイポーラ型でもその特徴を充分発揮する構造が必
要である。
れをバイポーラ型でもその特徴を充分発揮する構造が必
要である。
バイポーラ・トランジスタの動作速度はエミッタからベ
ース領域に注入されたキャリヤがベース領域内を拡散し
、コレクタ領域に到達するまでの時間で決まる。
ース領域に注入されたキャリヤがベース領域内を拡散し
、コレクタ領域に到達するまでの時間で決まる。
更に、トランジスタの特性として重要なる電流増幅率を
上げるためには、キャリヤの注入効率を上げることが必
要であり、高濃度のエミッタ層の形成が問題となる。
上げるためには、キャリヤの注入効率を上げることが必
要であり、高濃度のエミッタ層の形成が問題となる。
ＧａＡｓ）ランジスタは不純物の導入には、ｎ型では５
ＩＳｐ型ではＢｅのイオン打込み、あるいはエピタキシ
アル成長時に同時にドープする方法がとられている。
ＩＳｐ型ではＢｅのイオン打込み、あるいはエピタキシ
アル成長時に同時にドープする方法がとられている。
上記に述べた、ＧａＡｓ トランジスタの製造方法では
、ベース、エミッタ不純物領域の形成を高精度に設定出
来ないという問題を生ずる。
、ベース、エミッタ不純物領域の形成を高精度に設定出
来ないという問題を生ずる。
これはＧａＡｓが化合物半導体であり、シリコン単結晶
のごとく完成された技術でないという問題以外に、化合
物であるためＧａＡｓ結晶技術がシリコンよりも数倍能
しいことにもよる。
のごとく完成された技術でないという問題以外に、化合
物であるためＧａＡｓ結晶技術がシリコンよりも数倍能
しいことにもよる。
従って、ＧａＡｓトランジスタの高性能を引き出すため
には、そのベース、エミッタ領域の形成にあたって、そ
の結晶性も考慮に入れた製造方法を適用することが必要
となってくる。
には、そのベース、エミッタ領域の形成にあたって、そ
の結晶性も考慮に入れた製造方法を適用することが必要
となってくる。
従来の技術の例では、ベース領域としてＢｅを２ ｘｌ
Ｏ”／ｃｓ″の濃度で、数１００〜１０００人の厚さに
形成されており、ＧａＡｓとしての高速性を充分発揮出
来ていない。
Ｏ”／ｃｓ″の濃度で、数１００〜１０００人の厚さに
形成されており、ＧａＡｓとしての高速性を充分発揮出
来ていない。
上記問題点は、ＧａＡｓ等の化合物半導体を用いたバイ
ポーラ・トランジスタにおいて、そのコレクタ層、ベー
ス層、及びエミッタ層を、順次エピタキシアルに積層す
るに当たり、該ベース層、及びエミッタ層をプレーナド
ーピング法で形成することよりなる本発明の製造方法に
よって解決される。
ポーラ・トランジスタにおいて、そのコレクタ層、ベー
ス層、及びエミッタ層を、順次エピタキシアルに積層す
るに当たり、該ベース層、及びエミッタ層をプレーナド
ーピング法で形成することよりなる本発明の製造方法に
よって解決される。
本発明で用いるプレーナドーピング法は、ＭＢＥ （Ｍ
ｏｌｅｃｕｌａｒ Ｂｅａａ＋ Ｅｐｔｔａｘｙ）装置
を用いて原子層単位の薄いドーピング層を形成すること
にある。
ｏｌｅｃｕｌａｒ Ｂｅａａ＋ Ｅｐｔｔａｘｙ）装置
を用いて原子層単位の薄いドーピング層を形成すること
にある。
つまり、プレーナドーピング法は１原子層に高濃度に不
純物ドープが可能で、２０人周期でパルスドープするこ
とにより、ベース層として２００人、エミッタ層として
は６００人の厚さの高キャリヤ濃度の層が高精度に形成
される。
純物ドープが可能で、２０人周期でパルスドープするこ
とにより、ベース層として２００人、エミッタ層として
は６００人の厚さの高キャリヤ濃度の層が高精度に形成
される。
本発明による一実施例を第１図により工程順に詳細説明
する。
する。
半絶縁性ＧａＡｓ基板（Ｓ Ｉ−ＧａＡｓ）１を用い、
その上にノンドープバッファ層（ｉ−ＧａＡｓ層）２を
成長させる。
その上にノンドープバッファ層（ｉ−ＧａＡｓ層）２を
成長させる。
次いで、コレクタ・コンタクト層（ｎ”−ＧａＡｓ層）
３をＳｉをドープしつつ不純物濃度３Ｘ１０”／ｃ１１
３にて０．２μｍ成長させる。更に、コレクタ層（ｎ−
ＧａＡｓ層）４をＩ ＸＩＱ”／ｃｍ’の不純物濃度に
て０．２μｍ成長させる。これを第１図（ａｌに示す。
３をＳｉをドープしつつ不純物濃度３Ｘ１０”／ｃ１１
３にて０．２μｍ成長させる。更に、コレクタ層（ｎ−
ＧａＡｓ層）４をＩ ＸＩＱ”／ｃｍ’の不純物濃度に
て０．２μｍ成長させる。これを第１図（ａｌに示す。
これらの成長にはＭＢＥ法を用いる。。ＭＢＥ法は非常
に薄いエピタキシアル層を高精度の厚さで成長させる技
術で、微細なるプロセス・コントロールを必要とする場
合に多く用いられている。
に薄いエピタキシアル層を高精度の厚さで成長させる技
術で、微細なるプロセス・コントロールを必要とする場
合に多く用いられている。
次いで、その装置でＧａの照射を止めて、Ａｓのみの雰
囲気中でｐ型不純物であるＢｅを照射し、１層のみドー
プする（プレーナドーピングと称す）。
囲気中でｐ型不純物であるＢｅを照射し、１層のみドー
プする（プレーナドーピングと称す）。
この１層のドープ量はＩ ＸＩＯ”／ｃａ＋”とする。
次いで、Ｂｅを止め、Ｇａを照射し、２０人のノンドー
プＧａＡｓ層を成長させる。これを１０回繰り返してベ
ース層５を形成する。
プＧａＡｓ層を成長させる。これを１０回繰り返してベ
ース層５を形成する。
この工程でベース層は不純物を高精度にコントロールさ
れた薄い層として最終的には２００人の厚さに積層され
る。
れた薄い層として最終的には２００人の厚さに積層され
る。
次いでエミッタ層６として、２０人の周期でｎ型のＳｉ
のプレーナドーピングを３０層行う。このとき１層当た
りのシート不純物濃度はＩ ＸＩＯ”７ｃｍ”とする。
のプレーナドーピングを３０層行う。このとき１層当た
りのシート不純物濃度はＩ ＸＩＯ”７ｃｍ”とする。
上記のごと（プレーナドーピング法を用いることにより
極めて高濃度の薄いベース、エミッタ領域が形成される
。
極めて高濃度の薄いベース、エミッタ領域が形成される
。
次いで、エミッタ・コンタクト層７をｎ型Ｓｔドープに
より２ Ｘ １０’ １７ｃｍ３にて０．１ μｍ成長
させる。これを第１図山）に示す。
より２ Ｘ １０’ １７ｃｍ３にて０．１ μｍ成長
させる。これを第１図山）に示す。
次いで、ベース・コンタクト領域を形成するためレジス
トによるマスクを用い、イオン注入法によりＢｅイオン
を４０ＫｅＶでＩ Ｘ １０” ７ｃｍ”の濃度で注入
する。その後熱アニールを８００℃にて１０秒行ってｐ
０ベース・コンタクト領域８を形成する。
トによるマスクを用い、イオン注入法によりＢｅイオン
を４０ＫｅＶでＩ Ｘ １０” ７ｃｍ”の濃度で注入
する。その後熱アニールを８００℃にて１０秒行ってｐ
０ベース・コンタクト領域８を形成する。
以上で素子形成を終わり、コレクタ・コンタクトをとる
ためメサエッチングを行う。
ためメサエッチングを行う。
各電極の形成はエミッタ電極９、コレクタ電極１０に対
しては、Ａｕ−ＧｅおよびＡｕを蒸着し、アロイ化工程
によって行い、また、ベース電極１１はＡｕ−ＧｅとＡ
ｕとの蒸着、アロイ化によって完成する。
しては、Ａｕ−ＧｅおよびＡｕを蒸着し、アロイ化工程
によって行い、また、ベース電極１１はＡｕ−ＧｅとＡ
ｕとの蒸着、アロイ化によって完成する。
以上にて完成せるトランジスタの断面を第１図（Ｃ）に
断面で示す。
断面で示す。
−なお本発明ではエミッタ層が基板側に、コレクタ層が
表面側に形成される構造でも良い。
表面側に形成される構造でも良い。
以上に説明せるごとく、本発明の製造方法を適用するこ
とにより、ＧａＡｓ トランジスタにおいて、薄いベー
ス層、およびエミッタ層を高不純物濃度で形成が可能と
なり、トランジスタの高速動作と増幅率の上昇に寄与す
る所大である。
とにより、ＧａＡｓ トランジスタにおいて、薄いベー
ス層、およびエミッタ層を高不純物濃度で形成が可能と
なり、トランジスタの高速動作と増幅率の上昇に寄与す
る所大である。
第１図（ａ）〜（Ｃ）は本発明にかかわる製造方法を工
程順に断面図で示す。 図面において、 １は半絶縁性ＧａＡｓ基板（Ｓ Ｉ −ＧａＡｓ）、２
はノンドープバッファ層（ｉ−ＧａＡｓ層）、３はコレ
クタ・コンタクト層（ｎ”−Ｃ；ａＡｓ層）、４はコレ
クタ層（ｎ−ＧａＡｓ層）・ ５はベース層（１）”−ＧａＡｓ層）、６はエミッタ層
（ｎ”−ＧａＡｓ層）・７はエミッタ・コンタクト層（
ｎ” −ＧａＡｓ層）８はｐ゛ベースコンタクト領域、 ９はエミッタ電極、 １０はコレクタ電極、 １１はベース電極、 をそれぞれ示す。 ＠ＩＭ
程順に断面図で示す。 図面において、 １は半絶縁性ＧａＡｓ基板（Ｓ Ｉ −ＧａＡｓ）、２
はノンドープバッファ層（ｉ−ＧａＡｓ層）、３はコレ
クタ・コンタクト層（ｎ”−Ｃ；ａＡｓ層）、４はコレ
クタ層（ｎ−ＧａＡｓ層）・ ５はベース層（１）”−ＧａＡｓ層）、６はエミッタ層
（ｎ”−ＧａＡｓ層）・７はエミッタ・コンタクト層（
ｎ” −ＧａＡｓ層）８はｐ゛ベースコンタクト領域、 ９はエミッタ電極、 １０はコレクタ電極、 １１はベース電極、 をそれぞれ示す。 ＠ＩＭ
Claims (1)
- 【特許請求の範囲】 化合物半導体を用いたバイポーラ・トランジスタのコレ
クタ層、ベース層、及びエミッタ層を、エピタキシアル
に積層するに当たり、 該ベース層、及びエミッタ層をプレーナドーピング法で
形成することを特徴とする高速バイポーラトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11852685A JPS61276261A (ja) | 1985-05-30 | 1985-05-30 | 高速バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11852685A JPS61276261A (ja) | 1985-05-30 | 1985-05-30 | 高速バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276261A true JPS61276261A (ja) | 1986-12-06 |
Family
ID=14738786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11852685A Pending JPS61276261A (ja) | 1985-05-30 | 1985-05-30 | 高速バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276261A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421962A (en) * | 1987-07-16 | 1989-01-25 | Mitsubishi Electric Corp | Semiconductor device |
| EP0306258A2 (en) * | 1987-09-04 | 1989-03-08 | AT&T Corp. | Transistor |
| JPH029132A (ja) * | 1988-03-22 | 1990-01-12 | Internatl Business Mach Corp <Ibm> | 実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタ |
| EP0358407A2 (en) * | 1988-09-07 | 1990-03-14 | AT&T Corp. | Bipolar hot electron transistor |
| US5583059A (en) * | 1994-06-01 | 1996-12-10 | International Business Machines Corporation | Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI |
-
1985
- 1985-05-30 JP JP11852685A patent/JPS61276261A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421962A (en) * | 1987-07-16 | 1989-01-25 | Mitsubishi Electric Corp | Semiconductor device |
| EP0306258A2 (en) * | 1987-09-04 | 1989-03-08 | AT&T Corp. | Transistor |
| JPS6472562A (en) * | 1987-09-04 | 1989-03-17 | American Telephone & Telegraph | Transistor |
| JPH0525389B2 (ja) * | 1987-09-04 | 1993-04-12 | Amerikan Terefuon Ando Teregurafu Co | |
| JPH029132A (ja) * | 1988-03-22 | 1990-01-12 | Internatl Business Mach Corp <Ibm> | 実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタ |
| EP0358407A2 (en) * | 1988-09-07 | 1990-03-14 | AT&T Corp. | Bipolar hot electron transistor |
| US5583059A (en) * | 1994-06-01 | 1996-12-10 | International Business Machines Corporation | Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04335538A (ja) | 半導体装置およびその製造方法 | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH0458703B2 (ja) | ||
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JP3634627B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH0464455B2 (ja) | ||
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPH022285B2 (ja) | ||
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2904156B2 (ja) | オーミック電極の製造方法 | |
| JPS6247121A (ja) | 半導体装置の製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62283674A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6365677A (ja) | 電界効果トランジスタ | |
| JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0322526A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 |