JPH022285B2 - - Google Patents

Info

Publication number
JPH022285B2
JPH022285B2 JP626186A JP626186A JPH022285B2 JP H022285 B2 JPH022285 B2 JP H022285B2 JP 626186 A JP626186 A JP 626186A JP 626186 A JP626186 A JP 626186A JP H022285 B2 JPH022285 B2 JP H022285B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
gallium arsenide
arsenide single
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP626186A
Other languages
English (en)
Other versions
JPS62165317A (ja
Inventor
Junji Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP626186A priority Critical patent/JPS62165317A/ja
Publication of JPS62165317A publication Critical patent/JPS62165317A/ja
Publication of JPH022285B2 publication Critical patent/JPH022285B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に空間分離
型ドーピングにより2次元電子ガスをチヤネルと
する、砒化ガリウム(GaAs)/砒化アルミニウ
ムガリウム(AIGaAs)系半導体装置の製造方法
の改善に関する。
半導体装置の高速化等を目的としてGaAs系な
どの化合物半導体の実用化が進められ、更に不純
物ドーピング領域とキヤリア移動領域とを空間的
に分離し、2次元状態の電子をキヤリアとする高
電子移動度電界効果トランジスタ(HEMT)等
の半導体装置が開発されている。
この2次元電子ガスが蓄積されるチヤネル層は
基板との間のバツフア層を兼ねることが多く、活
性領域の半導体層に比較してその厚さを極めて大
きくすることが従来必要であり、エピタキシヤル
成長プロセスの大きい負担となつている。
〔従来の技術〕
前記HEMTの構造の一例を第2図に示す。
本従来例では半絶縁性GaAs基板11の(100)
面上にノンドープのi型GaAs層12、これより
電子親和力が小さいAlxGa1-xAs層13、及び不
純物濃度が例えば1×1018cm-3程度のn型GaAs
層14が設けられている。このi型GaAs層12
はバツフア層並びに後述の如くチヤネル層として
機能し、AlGaAs層13は電子供給層、n型
GaAs層14はキヤツプ層である。
AlGaAs層13は、例えばi型GaAs層12と
の界面近傍の厚さ約6mmの領域13aをノンドー
プとし、その他の領域13bに濃度1×1018cm-3
程度のドナー不純物を含んで、この層からi型
GaAs層12へ遷移した電子によつて、ヘテロ接
合界面近傍に2次元電子ガス12eが形成され
る。n型GaAs層14上にソース及びドレイン電
極15が設けられ、この両電極間のn型GaAs層
14を選択的にエツチングしAlGaAs層13に接
して設けられたゲート電極16で、前記2次元電
子ガス12eの面濃度を制御することによりトラ
ンジスタ動作が行われる。
以上説明したHEMTのエネルギー準位は第3
図aの様であり、2次元電子ガス12eはi型
GaAs層12のAlGaAs層13との界面近傍に形
成される伝導帯のエネルギー準位の井戸に蓄積さ
れている。このエネルギー準位の曲がりは、これ
を構成する半導体単結晶の禁制帯幅とフエルミ準
位EFとによつて定まる。
第3図aに示したエネルギー準位は、バツフア
層であるi型GaAs層12が例えば0.8μm乃至1μ
m程度以上の十分な厚さを有する場合である。従
来i型GaAs層12が薄い場合には、第3図bに
示す如くi型GaAs層12のAlGaAs層13との
界面近傍の伝導帯の最低部がフエルミ準位EF
りも上となつて2次元電子ガス12eが蓄積され
ず、トランジスタ動作が得られない。
これは半絶縁性GaAs基板11とi型GaAsバ
ツフア層12との界面に界面準位が形成され、こ
の界面準位に伴つてノンドープのi型GaAs層1
2全体のエネルギー準位が上がつているためであ
る。なおこの様な界面準位の形成は、例えば炭素
(C)酸素(O2)等の不純物の付着、或いは結晶の
乱れなどにより基板11の表面近傍がp型になつ
ているためであると考えられている。
HEMTなどの精密な半導体基体は従来分子線
エピタキシヤル成長方法(MBE法)で所要の半
導体層を成長しているが、バツフア層をこの様に
厚く成長するために従来多大の時間を費やしてい
る。
本発明者は先に特願昭60−068460により、この
バツフア層を薄くするとを可能とする半導体結晶
層成長方法及びそれを実施する装置を提供してい
る。該発明によれば、MBE装置の基板準備室内
にGaAs基板をセツトし、GaAs基板を構成する
材料の中で最も脱離し易い物質であるAsが脱離
する温度以上の温度にて、そのAs分子線を照射
しつつ所要時間の加熱を行つて、GaAs基板表面
に付着している炭素系及びその他の汚染物を除去
する。このサーマルエツチング後にGaAs基板を
成長室に移送して、必要とされるGaAs/
AlGaAs半導体結晶層をMBE成長する。
〔発明が解決しようとする問題点〕
前記発明による成長方法によつて顕著な効果が
得られ、スループツトの向上が実現されている
が、化合物単結晶であるGaAs基板において半導
体層を成長する結晶面によつてその効果に差異が
あり、結晶面の最適化が要望されている。
〔問題点を解決するための手段〕
前記問題点は、半絶縁性砒化ガリウム単結晶層
とドナー不純物を含む砒化アルミニウムガリウム
単結晶層とを、分子線エピタキシヤル成長法によ
つて順次成長し、該砒化ガリウム単結晶層の該砒
化アルミニウムガリウム単結晶層とのヘテロ接合
界面近傍に2次元電子ガスを蓄積する半導体基体
を製造するに際して、 該砒化ガリウム単結晶基板が(110)面を表出
し、該(110)面から砒素が脱離する温度以上の
温度にて砒化分子線のみを照射しつつ所要時間の
加熱を施した後、大気中に曝すことなく、該
(110)面上に該砒化ガリウム単結晶層をエピタキ
シヤル成長する本発明による半導体装置の製造方
法により解決される。
〔作 用〕
本発明によれば、GaAs/AlGaAs単結晶層の
エピタキシヤル成長を行うGaAs単結晶基体面と
して、(110)面を選択する。
GaAs単結晶の(110)面はGa原子とAs原子と
が同一平面上にある面で、両原子が異なる平面上
にある(100)面等に比較してGa原子とAs原子
間の結合力がこの面方向に強く、結晶構造の安定
性が高くて表面準位密度が少ない。
この(110)面を選択し、かつ成長前に前記発
明によるサーマルエツチングを実施することによ
り、他の結晶面に同様な処理を行つた場合に比較
して最も良好な結果が得られる。
〔実施例〕
以下本発明を、第1図は工程順模式側断面図を
示す実施例により具体的に説明する。
第1図a参照:主表面が(110)面である半絶
縁性GaAs基板1を用い、これは脱脂洗浄及び酸
エツチング洗浄の後MBE装置内に装着する。
例えば10-10Torr程度に排気した後、基板1に
As分子線を照射して10-8〜10-7Torr程度のAs雰
囲気とし、温度750℃程度に約3分間加熱するサ
ーマルエツチングを行う。
第1図b参照:次いで基板1の温度を例えば
680℃とし、ノンドープのi型GaAs層2は厚さ
約0.2μmに、Al0.3Ga0.7As電子供給層3はそのノ
ンドープのスペーサ領域3aの厚さ約6mm、シリ
コン(Si)ドーピング濃度約1×1018cm-3のn型
領域3bの厚さ約90mmに、Siドーピング濃度約1
×1018cm-3のn型GaAsキヤツプ層4は厚さ約10
mmに、順次連続してエピタキシヤル成長する。た
だし成長速度はGaAs1.0μm/h、AlGaAs1.4μ
m/h程度としている。
第1図c参照:前記半導体基体に従来技術によ
りソース及びドレイン電極5、ゲート電極6が設
けられ、本発明を適用したHEMT素子が完成す
る。
本実施例の半導体基体は温度77Kにおいて、2
次元電子ガス2eの面濃度約5.5×1011cm-2、電子
移動約9.6×104cm2/V.sが得られている。これら
の値は、主表面が(100)面である半絶縁性
GaAs基板を用い同等のプロセスを施した比較試
料に対して、それぞれ約10%向上を示している。
〔発明の効果〕
以上説明した如く本発明によれば、最も効果的
に基板―エピタキシヤル成長層界面の界面準位密
度が低減されて、極めて良好な特性の2次元電子
ガスをチヤネルとするHEMT等の半導体装置を
高い生産性で製造することが可能となり、その実
用化の推進に大きい効果が得られる。
【図面の簡単な説明】
第1図は本発明の実施例の工程順模式側断面
図、第2図はHEMTの従来例の模式側断面図、
第3図は前記従来例のエネルギー準位の例を示す
図である。 図において、1は半絶縁性GaAs基板、2はノ
ンドープのi型GaAs層、2eは2次元電子ガ
ス、3はAlGaAs電子供給層、3aはノンドープ
のスペーサ領域、3bはn型領域、4はn型
GaAsキヤツプ層、5はソース及びドレイン電
極、6はゲート電極を示す。

Claims (1)

  1. 【特許請求の範囲】 1 半絶縁性砒化ガリウム単結晶基板上に、ノン
    ドープの砒化ガリウム単結晶層とドナー不純物を
    含む砒化アルミニウムガリウム単結晶層とを、分
    子線エピタキシヤル成長方法によつて順次成長
    し、該砒化ガリウム単結晶層の該砒化アルミニウ
    ムガリウム単結晶層とのヘテロ接合界面近傍に2
    次元電子ガスを蓄積する半導体基体を製造するに
    際して、 該砒化ガリウム単結晶基板が(110)面を表出
    し、該(110)面から砒素が脱離する温度以上の
    温度にて砒素分子線のみを照射しつつ所要時間の
    加熱を施した後、大気中に曝すことなく、該
    (110)面上に該砒化ガリウム単結晶層をエピタキ
    シヤル成長することを特徴とする半導体装置の製
    造方法。
JP626186A 1986-01-17 1986-01-17 半導体装置の製造方法 Granted JPS62165317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP626186A JPS62165317A (ja) 1986-01-17 1986-01-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP626186A JPS62165317A (ja) 1986-01-17 1986-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62165317A JPS62165317A (ja) 1987-07-21
JPH022285B2 true JPH022285B2 (ja) 1990-01-17

Family

ID=11633519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP626186A Granted JPS62165317A (ja) 1986-01-17 1986-01-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62165317A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765843B2 (ja) * 1987-12-18 1998-06-18 株式会社日立製作所 半導体装置
JPH07115989B2 (ja) * 1990-04-26 1995-12-13 株式会社ジャパンエナジー 半導体結晶のエピタキシャル成長方法
CN102299175B (zh) * 2011-08-29 2013-07-17 中国电子科技集团公司第十三研究所 InAlN/GaN异质结有源区的埋层结构和激活方法
CN102856373B (zh) * 2012-09-29 2015-04-01 电子科技大学 高电子迁移率晶体管

Also Published As

Publication number Publication date
JPS62165317A (ja) 1987-07-21

Similar Documents

Publication Publication Date Title
JP2791138B2 (ja) ヘテロエピタキシャル構造を形成する方法と集積回路
JP2817995B2 (ja) ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置
JPH06232417A (ja) 半導体装置およびその製造方法
US4902643A (en) Method of selective epitaxial growth for compound semiconductors
JPH022285B2 (ja)
JPH0732247B2 (ja) 半導体装置
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JP3235805B2 (ja) 半導体結晶の成長方法
JP3466365B2 (ja) 半導体基板の製造方法
JPS62115831A (ja) 半導体装置の製造方法
JPS61260679A (ja) 電界効果トランジスタ
JPS6235579A (ja) 半導体装置の製造方法
JPS61241972A (ja) 化合物半導体装置
JP3338911B2 (ja) 半導体装置とその製造方法
JP2897107B2 (ja) 結晶成長方法
JPS6235577A (ja) 半導体装置の製造方法
KR0170189B1 (ko) 격자비정합 고전자 이동도 트랜지스터
JPH0964054A (ja) バイポーラトランジスタの作製方法
JPH03159135A (ja) 半導体装置及びその製造方法
JPH025439A (ja) 半導体基板
JPH0618217B2 (ja) 半導体装置の製造方法
JPS63148616A (ja) 半導体装置の製造方法
JPH05136171A (ja) 半導体素子の製造方法
JPH0824123B2 (ja) 半導体装置の製造方法
JPH0437583B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term