JPS6247121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6247121A JPS6247121A JP18700585A JP18700585A JPS6247121A JP S6247121 A JPS6247121 A JP S6247121A JP 18700585 A JP18700585 A JP 18700585A JP 18700585 A JP18700585 A JP 18700585A JP S6247121 A JPS6247121 A JP S6247121A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- layer
- implanting
- implantation
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体を用い
た半導体装置の製造方法に係り、特に高濃度ｎ）（ｌＪ
層を形成する工程の改良に関する。
た半導体装置の製造方法に係り、特に高濃度ｎ）（ｌＪ
層を形成する工程の改良に関する。
Ｇ ａ Ａ ｓ等の■−ｖ族化合物半導体は電子の移動
度か大きいことから、高速動作をする電子デバイスへの
応用が進められている。ＭＥ Ｓ Ｆ ＥＴやＡ、／Ｇ
ａＡｓとＧａＡｓのヘテロ接合を用いたヘテロ接合バイ
ポーラトランジスタ（ＨＢ Ｔ）なとの索子製造におい
て、特にオーミック電極の接触抵抗を下げるために選択
的に高濃度ｎ型層を形成する技術か必要とされている。
度か大きいことから、高速動作をする電子デバイスへの
応用が進められている。ＭＥ Ｓ Ｆ ＥＴやＡ、／Ｇ
ａＡｓとＧａＡｓのヘテロ接合を用いたヘテロ接合バイ
ポーラトランジスタ（ＨＢ Ｔ）なとの索子製造におい
て、特にオーミック電極の接触抵抗を下げるために選択
的に高濃度ｎ型層を形成する技術か必要とされている。
これらの素子においては特に高い制御性を必要とするこ
とから、イオン注入法が専ら用いられており、ｎ型不純
物のイオン種としては注入損失が比較的少なくまた拡散
定数が少ない等の理由でシリコン（Ｓ【）か多く用いら
れている。
とから、イオン注入法が専ら用いられており、ｎ型不純
物のイオン種としては注入損失が比較的少なくまた拡散
定数が少ない等の理由でシリコン（Ｓ【）か多く用いら
れている。
ところでこの種の従来技術の問題として、イオン注入法
によっては高濃度ｎ型層を形成することが困難である、
ということが明らかになってきた。
によっては高濃度ｎ型層を形成することが困難である、
ということが明らかになってきた。
このことを図面を用いて以下に説明する。
第４図は、半絶縁性ＧａＡｓ基板にＳｔ＋を１３０ Ｋ
ｅ Ｖの加速エネルギーで注入し、表面をＣＶＤＳｉ
Ｏ２膜により覆ってＡｓの解離を防ぎつつ、ハロゲンラ
ンプ照射により熱処理して得られたｎ型層のシートキャ
リア濃度とイオン注入ｈ１の関係を示している。注入量
が５×１ｏ１３／ｃＩｊのときはシートキャリア濃度は
注入量の６５％となったか、注入量を増加するにつれて
活性化率は低−ドし、注入ｍが１ｘ１０１５／ｃｍでは
すにかにｔ＋人イオン量の８％しかドナーとして作用し
なかった。
ｅ Ｖの加速エネルギーで注入し、表面をＣＶＤＳｉ
Ｏ２膜により覆ってＡｓの解離を防ぎつつ、ハロゲンラ
ンプ照射により熱処理して得られたｎ型層のシートキャ
リア濃度とイオン注入ｈ１の関係を示している。注入量
が５×１ｏ１３／ｃＩｊのときはシートキャリア濃度は
注入量の６５％となったか、注入量を増加するにつれて
活性化率は低−ドし、注入ｍが１ｘ１０１５／ｃｍでは
すにかにｔ＋人イオン量の８％しかドナーとして作用し
なかった。
このようにＳｉの活性化率が小さくなるのは、Ｓｉが■
族元素であり、ＧａＡｓ中では両性ドーパントとして作
用するからである。Ｓｔがドナーとして作用するために
は、ＳｔがＧａ格子位置に入る必要があるが、Ｓｔ注大
量が増加するとＡｓ４８ Ｆ （＋’／置に入るＳｉの
割合いが増加し、有効に機能するドナー密度か増えない
。
族元素であり、ＧａＡｓ中では両性ドーパントとして作
用するからである。Ｓｔがドナーとして作用するために
は、ＳｔがＧａ格子位置に入る必要があるが、Ｓｔ注大
量が増加するとＡｓ４８ Ｆ （＋’／置に入るＳｉの
割合いが増加し、有効に機能するドナー密度か増えない
。
この様な点に鑑み、ＳｔのＧａ格子位置への置換を促進
するため、意識的にＧａとＡｓの原子比を１からずらす
試みが最近行われている。例えば表面保護膜に５ｉＯＮ
を用い、膜中へのＧａの拡散を利用してＧａＡｓ中にＧ
ａ空孔を生成し、これによりＳｉの活性化率を高める方
法かある。しかしこの方法は制御性に欠け、Ｓｉの活性
化率はさほど大きくならない。より直接的にＧａとＡｓ
の比を変えるためには、Ａｓをイオン注入することか考
えられるか、Ａｓは重い元素であって注入ｔＭ （Ｍが
増加し、かえって８１の活性化率をＲ下させる。
するため、意識的にＧａとＡｓの原子比を１からずらす
試みが最近行われている。例えば表面保護膜に５ｉＯＮ
を用い、膜中へのＧａの拡散を利用してＧａＡｓ中にＧ
ａ空孔を生成し、これによりＳｉの活性化率を高める方
法かある。しかしこの方法は制御性に欠け、Ｓｉの活性
化率はさほど大きくならない。より直接的にＧａとＡｓ
の比を変えるためには、Ａｓをイオン注入することか考
えられるか、Ａｓは重い元素であって注入ｔＭ （Ｍが
増加し、かえって８１の活性化率をＲ下させる。
このようにＧａＡｓ結晶にＳｔをイオン注入して高濃度
ｎ型層を得ることは、未解決の技術的課題であった。
ｎ型層を得ることは、未解決の技術的課題であった。
本発明は−１−述の技術的課題を解決して、■−■族化
合物半導体層にＳｉのイオン注入により高濃度ｎ型層を
形成するようにしたＩく導体装置の製造方法を提供する
ことを［１的とする。
合物半導体層にＳｉのイオン注入により高濃度ｎ型層を
形成するようにしたＩく導体装置の製造方法を提供する
ことを［１的とする。
本発明においては、■−■族化合物半導体層にＳｔをイ
オン注入する工程と前後してリン（Ｐ）をイオン注入し
、これらのイオン注入工程の後熱処理して高濃度ｎ！ｔ
２層を形成する。
オン注入する工程と前後してリン（Ｐ）をイオン注入し
、これらのイオン注入工程の後熱処理して高濃度ｎ！ｔ
２層を形成する。
前述したようにＳｔのイオン注入で高濃度ｎ型ＧａＡｓ
層が得られない理由は、注入されるＳｔの一部がＡｓ量
８子点を置換するためである。本発明においては、Ｓｔ
のＧａ格子点への置換を促進し、かつそのときのＡｓ量
の不足をｔ市うため１こ、Ａｓと同じ■族元素であるＰ
をイオン注入により注入り、、Ｓｔのドナーとしての活
性化率を向トさせる。Ｐは原子番号が１５であり、Ｓｉ
より一つ大きいだけなので、Ｓｔと殆と同じ注入エネル
ギーでＳｉと同じ射影飛程を得ることができる。更に、
Ｇ ａ ＰとＧａＡｓが全率固溶体をつくることから予
想されるように、Ｐの導入によってＧａＡｓ結晶中に新
たな結晶欠陥が誘起されることはない。
層が得られない理由は、注入されるＳｔの一部がＡｓ量
８子点を置換するためである。本発明においては、Ｓｔ
のＧａ格子点への置換を促進し、かつそのときのＡｓ量
の不足をｔ市うため１こ、Ａｓと同じ■族元素であるＰ
をイオン注入により注入り、、Ｓｔのドナーとしての活
性化率を向トさせる。Ｐは原子番号が１５であり、Ｓｉ
より一つ大きいだけなので、Ｓｔと殆と同じ注入エネル
ギーでＳｉと同じ射影飛程を得ることができる。更に、
Ｇ ａ ＰとＧａＡｓが全率固溶体をつくることから予
想されるように、Ｐの導入によってＧａＡｓ結晶中に新
たな結晶欠陥が誘起されることはない。
本発明によれば、Ｓｉのイオン注入により従来実現でき
なかったような５ ｘ １０１９ ／ｃｘｒ３という高
いキャリア濃度のｎ型層を得ることが可能となった。こ
の高濃度ｎ！（２層にＴ ｉ ／ Ａ）膜を用いてノン
アロイで良好なオーミック電極が形成できた。この結果
従来より用いられてきたＡｕＧｅｈ金によるアロイオー
ミック電極が不要になり、素子の信頼性向−１−とコス
ト低減を図ることかできる。
なかったような５ ｘ １０１９ ／ｃｘｒ３という高
いキャリア濃度のｎ型層を得ることが可能となった。こ
の高濃度ｎ！（２層にＴ ｉ ／ Ａ）膜を用いてノン
アロイで良好なオーミック電極が形成できた。この結果
従来より用いられてきたＡｕＧｅｈ金によるアロイオー
ミック電極が不要になり、素子の信頼性向−１−とコス
ト低減を図ることかできる。
具体的な素子製造に適用した実施例の説明に先たち、半
絶縁性ＧａＡｓ基板にＳｉとＰのイオン注入により高濃
度ｎ型層を形成した実験結果を説明する。
絶縁性ＧａＡｓ基板にＳｉとＰのイオン注入により高濃
度ｎ型層を形成した実験結果を説明する。
第１図は、半絶縁性ＧａＡｓ基板にＳｉとＰをそれぞれ
１３（ｌＫｅＶとｌ ４０ＫｅＶの注入エネギーで同じ
爪イオン注入した時のＳｉ注入指と得られたｎ型層のシ
ートキャリア濃度の関係（実線）を示したものである。
１３（ｌＫｅＶとｌ ４０ＫｅＶの注入エネギーで同じ
爪イオン注入した時のＳｉ注入指と得られたｎ型層のシ
ートキャリア濃度の関係（実線）を示したものである。
図には、Ｐイオン注入を行なわない従来例（破線）を併
せて示している。これらのイオン注入後の熱処理は、Ｃ
ＶＤ５ ｉ０２膜により表面を覆い、ハロゲンランプに
より１０５０℃に加熱することで行なった。従来法では
、Ｓｔ注大量がｌＸ１０１５／ｃｄのときキャリア活性
化率は８％であったか、本発明の／ｊ法では６５０ｏと
いう大きい値を示した。
せて示している。これらのイオン注入後の熱処理は、Ｃ
ＶＤ５ ｉ０２膜により表面を覆い、ハロゲンランプに
より１０５０℃に加熱することで行なった。従来法では
、Ｓｔ注大量がｌＸ１０１５／ｃｄのときキャリア活性
化率は８％であったか、本発明の／ｊ法では６５０ｏと
いう大きい値を示した。
このときのキャリアａ疫分布を第２図に実線で小す。Ｐ
イオン注入の併用によりピークキャリアｌ農度は５Ｘ１
０１９／ｃｉｕ３に達した。第２図には、１３０ＫｅＶ
におけるＳｉと１４０ＫｅＶにおけるＰのＬＳＳ理論曲
線をそれぞれ破線で示した。
イオン注入の併用によりピークキャリアｌ農度は５Ｘ１
０１９／ｃｉｕ３に達した。第２図には、１３０ＫｅＶ
におけるＳｉと１４０ＫｅＶにおけるＰのＬＳＳ理論曲
線をそれぞれ破線で示した。
Ｐの濃１在分布はＳｉのそれとほぼ一致していることか
理解される。
理解される。
第３図は本発明を適用したＨＢＴの断面構造をンｊくず
。図において、１はｎ十型ＧａＡｓ基板、２はコレクタ
となるｎ型ＧａＡｓ層、３はベースとなるｐ ！ｆ！！
Ｇ ａ Ａ ｓ層、４はエミッタとなるｎ ７（２Ａ
、ｆｆＧａＡｓ層、５は高濃度ｎ型エミッタ・キャップ
層である。高濃度ｎ型エミッタ・キャップ層５をＳｉと
Ｐのイオン注入を併用した本発明の方法ににり形成した
。
。図において、１はｎ十型ＧａＡｓ基板、２はコレクタ
となるｎ型ＧａＡｓ層、３はベースとなるｐ ！ｆ！！
Ｇ ａ Ａ ｓ層、４はエミッタとなるｎ ７（２Ａ
、ｆｆＧａＡｓ層、５は高濃度ｎ型エミッタ・キャップ
層である。高濃度ｎ型エミッタ・キャップ層５をＳｉと
Ｐのイオン注入を併用した本発明の方法ににり形成した
。
このようにエミッタ接合にＡ ７ Ｇ ａ Ａ ｓ−Ｇ
ａ Ａ ｓヘテロ接合を用いたｎｐｎウェーハをエピ
タキシャル成長法やイオン注入法を利用して形成Ｌ ｔ
＝ 後、Ｍ ｇ ライオ：／ ７４１ 人し−（＋５％
ｍ ｌｉ ＄１ ” ＋（’！外部ベース層６を形成
する。７はベース電極、８は５１０２膜、９はエミッタ
電極、１０はボロン（Ｂ）をイオン注入して形成した高
抵抗層である。
ａ Ａ ｓヘテロ接合を用いたｎｐｎウェーハをエピ
タキシャル成長法やイオン注入法を利用して形成Ｌ ｔ
＝ 後、Ｍ ｇ ライオ：／ ７４１ 人し−（＋５％
ｍ ｌｉ ＄１ ” ＋（’！外部ベース層６を形成
する。７はベース電極、８は５１０２膜、９はエミッタ
電極、１０はボロン（Ｂ）をイオン注入して形成した高
抵抗層である。
この実施例によるＨＢＴは、高濃度ｎ１（“ｌエミツタ
・ヤップ層５が充分に低抵抗であり、ル人蹟１×１０１
５／ｃＭ２のエミッタ・キャップ層５にＴｉ／Ａｌ！を
蒸着してコンタクト抵抗を７１１１定したところ、ノン
アロイでオーミック接触を示し、固有コンタクト抵抗率
は４Ｘ１０−７ ・Ｃ１ｌ ２と小さい値を示した。
・ヤップ層５が充分に低抵抗であり、ル人蹟１×１０１
５／ｃＭ２のエミッタ・キャップ層５にＴｉ／Ａｌ！を
蒸着してコンタクト抵抗を７１１１定したところ、ノン
アロイでオーミック接触を示し、固有コンタクト抵抗率
は４Ｘ１０−７ ・Ｃ１ｌ ２と小さい値を示した。
なお本発明において、Ｐの注入量および注入の加速電圧
をＳｉのそれと等しくすることは必ずしも必要ではない
。例えば、Ｐの注入ｍをＳｉ注入１ｉ′１の１／１０か
ら１０倍程度の範囲で選択して不純物活性化率の向上が
認められる。本発明はまたＧａＡｓの他、ＩｎＡｓやＡ
）Ｇ ａ Ａ ｓ等信の■−Ｖ族半導体にｎ型層を形成
する場合に適用することができる。本発明は、ＭＥＳＦ
ＥＴ（７）ソー ス。
をＳｉのそれと等しくすることは必ずしも必要ではない
。例えば、Ｐの注入ｍをＳｉ注入１ｉ′１の１／１０か
ら１０倍程度の範囲で選択して不純物活性化率の向上が
認められる。本発明はまたＧａＡｓの他、ＩｎＡｓやＡ
）Ｇ ａ Ａ ｓ等信の■−Ｖ族半導体にｎ型層を形成
する場合に適用することができる。本発明は、ＭＥＳＦ
ＥＴ（７）ソー ス。
トレイン領域等に高濃度ｎ型層を形成する場合にも当然
ｌｉ効である。
ｌｉ効である。
第１図は本発明による半絶縁性ＧａＡｓ基板への８１イ
オン注入措とシートキャリア濃度の関係を示す図、第２
図は同じくキャリア濃反分布を示す図、第３図は本発明
を適用したＨＢＴを示す図、第４図は従来法による半絶
縁性ＧａＡｓ基板に対するＳｉ注入ｆｆｉとシートキャ
リア濃度の関係を示す図である。 １ ・ｎ ” 型Ｇ ａ Ａ ｓ基板、２−ｎ型ＧａＡ
ｓ層（コレクタ）、３・・・ｎ型ＧａＡｓ層（ベース）
、４−＝・ｎ ’ｆ２ Ａ Ｉ！ Ｇ ａ Ａ ｓ層（
エミッタ）、５・ ｎ”型エミッタ・キャップ層、６・
・・ｐ子役外部ベース層、７・・・ベース電極、８・・
５ｉ０２膜、９・・・エミッタ電極、１０・・・高抵抗
層。 出願人代理人 弁理士 鈴江武彦 第１図 ０ ０．１ ０．２ ０．３表面力゛らの
渾σ（μｍ） 第２図 第３図 第４図 手続補正書 １、事件の表示 特願昭６０−１８７００５号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 （３０７） 株式会社 東芝 ４、代理人 東京都港区虎ノ門１丁目２６番５＠ 第１７森ビル５、
自発補正 、″。 ７、補正の内容 （１） 特許請求の範囲を別紙の通り訂正する。 （２） 明細書第４頁第２０行の「前後してリン」を「
前後して、半導体層の構成元素としては含まれないリン
」と訂正する。 ２、特許請求の範囲 （１） ＩＩＩ−Ｖ族化合物半導体層にシリコンをイ
オン注入する工程と、この工程と前後して前記半導体層
の同じ領域に 導体 の構成元素として（Ｌ含二套」ｌ
ｋＬイーリンをイオン注入づる工程と、これらのイオン
注入工程の後熱処理を行なって高濃度ｎ型１を形成する
工程とを備えたことを特徴とする半導体装置の製造方法
。 （２） 前記■−Ｖ族化合物半導体はＧａＡＳである特
許請求の範囲第１項記載の半導体装置の１造方法。 （３）前記高１１度ｎ型層はヘテロ接合バイポーラトラ
ンジスタのエミッタ・キャップ層である特許請求の範囲
第１項記載の半導体装置の製造方法。
オン注入措とシートキャリア濃度の関係を示す図、第２
図は同じくキャリア濃反分布を示す図、第３図は本発明
を適用したＨＢＴを示す図、第４図は従来法による半絶
縁性ＧａＡｓ基板に対するＳｉ注入ｆｆｉとシートキャ
リア濃度の関係を示す図である。 １ ・ｎ ” 型Ｇ ａ Ａ ｓ基板、２−ｎ型ＧａＡ
ｓ層（コレクタ）、３・・・ｎ型ＧａＡｓ層（ベース）
、４−＝・ｎ ’ｆ２ Ａ Ｉ！ Ｇ ａ Ａ ｓ層（
エミッタ）、５・ ｎ”型エミッタ・キャップ層、６・
・・ｐ子役外部ベース層、７・・・ベース電極、８・・
５ｉ０２膜、９・・・エミッタ電極、１０・・・高抵抗
層。 出願人代理人 弁理士 鈴江武彦 第１図 ０ ０．１ ０．２ ０．３表面力゛らの
渾σ（μｍ） 第２図 第３図 第４図 手続補正書 １、事件の表示 特願昭６０−１８７００５号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 （３０７） 株式会社 東芝 ４、代理人 東京都港区虎ノ門１丁目２６番５＠ 第１７森ビル５、
自発補正 、″。 ７、補正の内容 （１） 特許請求の範囲を別紙の通り訂正する。 （２） 明細書第４頁第２０行の「前後してリン」を「
前後して、半導体層の構成元素としては含まれないリン
」と訂正する。 ２、特許請求の範囲 （１） ＩＩＩ−Ｖ族化合物半導体層にシリコンをイ
オン注入する工程と、この工程と前後して前記半導体層
の同じ領域に 導体 の構成元素として（Ｌ含二套」ｌ
ｋＬイーリンをイオン注入づる工程と、これらのイオン
注入工程の後熱処理を行なって高濃度ｎ型１を形成する
工程とを備えたことを特徴とする半導体装置の製造方法
。 （２） 前記■−Ｖ族化合物半導体はＧａＡＳである特
許請求の範囲第１項記載の半導体装置の１造方法。 （３）前記高１１度ｎ型層はヘテロ接合バイポーラトラ
ンジスタのエミッタ・キャップ層である特許請求の範囲
第１項記載の半導体装置の製造方法。
Claims (3)
- （１）III−Ｖ族化合物半導体層にシリコンをイオン注
入する工程と、この工程と前後して前記半導体層の同じ
領域にリンをイオン注入する工程と、これらのイオン注
入工程の後熱処理を行なって高濃度ｎ型層を形成する工
程とを備えたことを特徴とする半導体装置の製造方法。 - （２）前記III−Ｖ族化合物半導体はＧａＡｓである特
許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記高濃度ｎ型層はヘテロ接合バイポーラトラン
ジスタのエミッタ・キャップ層である特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18700585A JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
| EP86306578A EP0213919B1 (en) | 1985-08-26 | 1986-08-26 | Semiconductor devices and method of manufacturing same by ion implantation |
| DE8686306578T DE3679947D1 (de) | 1985-08-26 | 1986-08-26 | Halbleiteranordnungen und verfahren zur herstellung mittels ionenimplantation. |
| US07/559,410 US5053846A (en) | 1985-08-26 | 1990-07-26 | Semiconductor bipolar device with phosphorus doping |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18700585A JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247121A true JPS6247121A (ja) | 1987-02-28 |
| JPH06101450B2 JPH06101450B2 (ja) | 1994-12-12 |
Family
ID=16198535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18700585A Expired - Lifetime JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101450B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286308A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | ＧａＡｓ電界効果トランジスタの製造方法 |
| JPH0254938A (ja) * | 1988-08-19 | 1990-02-23 | Nippon Telegr & Teleph Corp <Ntt> | ３−５族化合物半導体電界効果トランジスタの製法 |
| JPH02230726A (ja) * | 1989-03-03 | 1990-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の製造方法 |
-
1985
- 1985-08-26 JP JP18700585A patent/JPH06101450B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286308A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | ＧａＡｓ電界効果トランジスタの製造方法 |
| JPH0254938A (ja) * | 1988-08-19 | 1990-02-23 | Nippon Telegr & Teleph Corp <Ntt> | ３−５族化合物半導体電界効果トランジスタの製法 |
| JPH02230726A (ja) * | 1989-03-03 | 1990-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101450B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| DE2718449C2 (ja) | ||
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS6247121A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPS6247120A (ja) | 半導体装置の製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| KR100361696B1 (ko) | 쇼트키베리어다이오드 및 그 제조방법 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH02262372A (ja) | 半導体装置およびその製造方法 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2610423B2 (ja) | 絶縁ゲート電界効果トランジスタおよび絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS6254967A (ja) | 電界効果トランジスタ | |
| JPH02161729A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPS6114757A (ja) | 半導体装置の製造方法 | |
| JPS5860557A (ja) | 砒化ガリウム高抵抗層形成方法 | |
| JPS63226920A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 |