JPS6254967A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS6254967A
JPS6254967A JP19457785A JP19457785A JPS6254967A JP S6254967 A JPS6254967 A JP S6254967A JP 19457785 A JP19457785 A JP 19457785A JP 19457785 A JP19457785 A JP 19457785A JP S6254967 A JPS6254967 A JP S6254967A
Authority
JP
Japan
Prior art keywords
indium
crystal semiconductor
mixed crystal
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19457785A
Other languages
English (en)
Inventor
Goro Sasaki
吾朗 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP19457785A priority Critical patent/JPS6254967A/ja
Publication of JPS6254967A publication Critical patent/JPS6254967A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (従来技術とその問題点) 従来より、インジウム・りん基板上に在って、アルミニ
ウム・インジウム・ひ素混晶半導体よりなる緩衝層を有
し1.該緩衝層上にガリウム・インジウム・ひ素混晶半
導体層を有し、該混晶半導体層上ニアルミニウム・イン
ジウム・ひ素混晶半導体層を有し、該混晶半導体層上に
ゲート電極とゲート電極の両側に対向してソース電極と
ドレイン電極を有する電界効果トランジスタが提案・試
作されている(エレクトロン・デバイス・レターズ(I
EEE Electron Device Lette
rs) +EDL−4巻1号(1988) 、5頁)。
該電界効果トランジスタにおいては、ガリウム・インジ
ウム・ひ素混晶半導体中の電子移動度が室温において1
000an” /V・秒置上と非常に高いことから、高
相互コンダクタンス・高動作速度など優れた特性が期待
されている。
該電界効果トランジスタにおいては、アルミニウム・イ
ンジウム・ひ素混晶半導体よりなる緩衝層は、インジウ
ム・りん基板からの不純物拡散を防ぐ目的で設けられて
いる。一般に該電界効果トランジスタにおいては、緩衝
層、ガリウム・インジウム・ひ素混晶半導体層、アルミ
ニウム・インジウム・ひ素混晶半導体層いずれもインジ
ウム・すに基板に格子整合するように形成される。これ
は、これらの各層間に格子不整合が存在する。とガリウ
ム・インジウム・ひ素混晶半導体中の電子移動度が低下
し、電界効果トランしスタの相互コンダク′タンスを低
下させるためである。しかし、各層とも良好に格子整合
させることは必ずしも容易なことではなく、工業化に際
しての量産性の向上等に問題を生じていた。
(問題を解決するための手段) 本発明は上記問題点の解決のために緩衝層として、イン
ジウム・りんを用いるとしたものである。
(作用) 従来、緩衝層として用いられていたアルミニウム・イン
ジウム・ひ素混晶半導体の格子定数は、該混晶半導体中
のインジウム・ひ素の組成比が52.34%のときイン
ジウム・りん基板の格子定数5.5a91に等しくなる
。しかし、現状のエピタキシャル成長技術で再現性良く
得られるインジウム・ひ素の組成比は51.896から
52.896の範囲内であ一組成比の制御性は絶対値で
±0.5%、相対値で±1%程度である。このときイン
ジ2− a・りん基板との格子不整合度は約±7×10
 となる。このような格子不整を有する緩衝層上にガリ
ウム・インジウム・ひ素混晶半導体層を形成しても良好
な電子移動度を持つ該混晶半導体層を形成することは難
しい。しかし、緩衝層としてインジウム・りんを用いる
とインジウム・りんの格子定数は条件によらず常に一定
であることより、緩衝層の格子定数制御に要する技術的
問題は全く無くなる。
緩衝層の格子定数制御の問題が無くなったとしてもガリ
ウム・インジウム・ひ素混晶半導体層、該混晶半導体層
上のアルミニウム・インジウム・ひ素混晶半導体層の格
子定数制御の問題が解決されるわけではないが、格子定
数を精密に制御しなければならない層が3層から2層に
減少することより、ガリウム・インジウム・ひ素混晶半
導体層中の電子移動度の制御性、再現性が顕著に増し、
結果として電界効果トランジスタの量産性を顕著に向上
することができる。
(実施例) 第1図に本発明の一実施例の縦断面図を示す。
以下、本実施例を製造する工程について説明する。
まず、インジウム・りん基板l上に例えばトリメチルイ
ンジウムあるいはトリエチルインジウムとホスフィンと
の反応を用いた有機金属分解法(OMVPE法)あるい
はホスフィンを用いたガスソース分子線エピタキシャル
成長法(MBE法)などにより、不純物無添加あるいは
P型不純物を1015an″程度添加したインジウム・
りん緩衝層2を例えば1μmあるいは0.2μm程度形
成する。この緩衝層2上に引き続き、不純物無添加のガ
リウム・インジウム・ひ素混晶半導体層3を例えば06
5μm程度形成し、さらにn型不純物を例えば1 x 
1018an ”程度添加したアルミニウム・インジウ
ム・ひ素混晶半導体層生を例えば400人程変形成する
。ここで、アルミニウム・インジウム・ひ素混晶半導体
4中の不純物密度および層厚は、電界効果トランジスタ
のしまい電圧の設計値によりここに述べた値と異なった
ものとしても良い。
さらに、アルミニウム・インジウム・ひ素混晶半導体層
番の上に金・ゲルマニウム・ニッケルなどよりなるオー
ミック電極を蒸着し、合金化によりソース電極5および
ドレイン電極6とする。さらに、アルミニウムあるいは
白金・金などよりなるゲート電極7を蒸着法により形成
する。
このようにして作製された電果効果トランジスタは、ゲ
ート電極7に印加する電圧によって、ソース電極5とド
レイン電極6の間の電気伝導度を制御することができ、
良好な増幅作用を示す。
(発明の効果) 本発明により良好な特性を有する電界効果トランジスタ
の量産性を顕著に向上することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例で電界効果トランジスタの
縦断面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)インジウム・りん基板上に在って、緩衝層を有し
    、該緩衝層上にガリウム・インジウム・ひ素混晶半導体
    層を有し、該混晶半導体層上にアルミニウム・インジウ
    ム・ひ素混晶半導体層を有し、該混晶半導体層上にゲー
    ト電極を有し、ゲート電極の両側に対向してソース電極
    とドレイン電極を有する電界効果トランジスタにおいて
    、緩衝層がインジウム・りんであることを特徴とする電
    界効果トランジスタ。
JP19457785A 1985-09-04 1985-09-04 電界効果トランジスタ Pending JPS6254967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19457785A JPS6254967A (ja) 1985-09-04 1985-09-04 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19457785A JPS6254967A (ja) 1985-09-04 1985-09-04 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6254967A true JPS6254967A (ja) 1987-03-10

Family

ID=16326851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19457785A Pending JPS6254967A (ja) 1985-09-04 1985-09-04 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6254967A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156643A (ja) * 1988-12-09 1990-06-15 Sumitomo Electric Ind Ltd 集積回路
US11324392B2 (en) 2012-09-26 2022-05-10 Cantel (Uk) Limited Vacuum storage system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037784A (ja) * 1983-08-10 1985-02-27 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037784A (ja) * 1983-08-10 1985-02-27 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156643A (ja) * 1988-12-09 1990-06-15 Sumitomo Electric Ind Ltd 集積回路
US11324392B2 (en) 2012-09-26 2022-05-10 Cantel (Uk) Limited Vacuum storage system

Similar Documents

Publication Publication Date Title
US4896203A (en) Heterojunction bipolar transistor
KR100642191B1 (ko) 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법
US4036672A (en) Method of making a junction type field effect transistor
EP0256363A1 (en) AlGaAs/GaAs complementary IC structure
EP0206274A1 (en) High transconductance complementary IC structure
US5856209A (en) Method of making compound semiconductor device having a reduced resistance
JP3792390B2 (ja) 半導体装置及びその製造方法
JP2764966B2 (ja) ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
US4837178A (en) Method for producing a semiconductor integrated circuit having an improved isolation structure
JPS6254967A (ja) 電界効果トランジスタ
JP2626220B2 (ja) 電界効果トランジスタ及びその製造方法
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
US5698871A (en) Heterojunction bipolar transistor
KR900008154B1 (ko) 전계효과 트랜지스터
JP3001601B2 (ja) 半導体装置
JP2819673B2 (ja) 電界効果トランジスタ
JPS59182574A (ja) 電界効果トランジスタ
JPH0349242A (ja) 電界効果トランジスタおよびその製造方法
JPH01257372A (ja) 絶縁ゲート型電界効果トランジスタ
JP2633010B2 (ja) 化合物半導体素子の製造方法
JPS60201664A (ja) シヨツトキ接合型電界効果トランジスタ及びその製法
JPS62224073A (ja) ヘテロ接合バイポ−ラ・トランジスタの製造方法
JPS6112081A (ja) 半導体装置
JPS60167417A (ja) 半導体装置の製造方法
JPS6235675A (ja) 電界効果トランジスタ