KR900008154B1 - 전계효과 트랜지스터 - Google Patents

전계효과 트랜지스터 Download PDF

Info

Publication number
KR900008154B1
KR900008154B1 KR1019870011772A KR870011772A KR900008154B1 KR 900008154 B1 KR900008154 B1 KR 900008154B1 KR 1019870011772 A KR1019870011772 A KR 1019870011772A KR 870011772 A KR870011772 A KR 870011772A KR 900008154 B1 KR900008154 B1 KR 900008154B1
Authority
KR
South Korea
Prior art keywords
layer
type
alinas
field effect
gainas
Prior art date
Application number
KR1019870011772A
Other languages
English (en)
Other versions
KR880005689A (ko
Inventor
고로 사사키
Original Assignee
스미도모덴기고오교오 가부시기가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61254180A external-priority patent/JPS63107172A/ja
Priority claimed from JP25418186A external-priority patent/JPS63107173A/ja
Application filed by 스미도모덴기고오교오 가부시기가이샤, 나까하라 쯔네오 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR880005689A publication Critical patent/KR880005689A/ko
Application granted granted Critical
Publication of KR900008154B1 publication Critical patent/KR900008154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

전계효과 트랜지스터
제1도는 본 발명의 제1실시예를 설명하기 위한 단면도.
제2도는 본 발명의 제2실시예를 설명하기 위한 단면도.
제3도는 종래의 전계효과 트랜지스터를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : InP기판 2 : 제1의 AlInAs층
3 : GaInAs층 4 : 2차원전자층
5 : 제2의 AlInAs층 6 : 제어전극
7 : 소오스전극 8 : 드레인전극
12 : n형 InP층 14 : AlInAs층
15 : 2차원전자층
본 발명은 고주파증폭회로, 고속집적회로, 광전자집적회로등에 응용되는 전계효과 트랜지스터에 관한 것이다.
헤테로 접합계면에 형성되는 2차원 전자를 사용한 트랜지스터로서, 종래로부터 몇가지의 것이 제안되어 있다. 예를 들면 일본국 특공소 59-53714호, 동56-45079호 및 Journal of Applied Physics 제19권, 1980년 L225면에, 이러한 타입의 트랜지스터가 기재되어 있다. 여기에 기재된 트랜지스터에서는 기판으로서 칼륨·비소가 사용되고 있다. 칼륨·비소를 기판으로서 사용하였을 경우에는 실온에서의 2차원전자의 이동되는 8000㎠/v·sec정도이다. 이에 대해서, 인듐·인(이하, InP라고 기재함)을 기판으로서 사용하였을 경우에는 실온에서의 2차원전자의 이동도는 12000㎠/v·sec정도를 얻을 수 있다. 따라서, 고주파 특성이나 증폭율이 뛰어난 전계효과 트랜지스터를 실현할 수 있다.
InP를 기판으로서 사용하는 2차원전자 트랜지스터로서는 IEEE·Electron Device letters의 C.Y.Chen등, EDL-3권, 1982년 152면에 기재된 것이 알려져 있다.
제3도는 InP를 기판으로서 사용한 종래의 2차원전자 트랜지스터의 구성을 도시한 단면도이다. 제3도에 있어서 InP 기판(21)의 위에는 불순물을 첨가하지않는 알루미늄·인듐·비소혼정(混晶)반도체층(이하 AlInAs층이라 기재함)(22), 칼륨 인듐 비소혼정반도체층(이하 GaInAs층이라 기재함)(23), n형 불순물이 첨가된 AlInAs층(24)이 순차적으로 형성되어 있다. 제어전극(26)은, n형 AlInAs층(24)위에 형성되어 있으며, 이 제어전극(26)의 양쪽에 소오스전극(27) 및 드레인전극(28)이 형성되어 있다.
GaInAs층(23)과 n형 AlInAs층(24)의 계면에는, 2차원전자층(25)이 형성되어 있으며, 이 2차원전자층(25)의 전자밀도를 제어함으로서, 소오스전극과 드레인전극(28)의 사이를 흐르는 전류가 제어된다.
그러나, 이상 설명한 바와 같은 전계효과 트랜지스터에 있어서는, 의도적으로는 불순물이 첨가되어 있지 않은 AlInAs층(22)중에 InP 기판(21)중의 불순물이 활산하여 얻어진 트랜지스터의 특성으로서, 양호한 핀치 오프 특성을 얻을 수 없다는 문제점이 있었다. 또, 이와같이 기판중의 불순물에 의해서 영향을 받기 때문에, 전계효과 트랜지스터 특성이 기판에 의한 영향을 받기쉽고, 기판의 로드에 의해서 분산이 발생한다고 하는 문제점도 있었다.
그러므로, 본 발명의 목적은 핀치오프 특성이 뛰어나고, 또한 기판의 로드마다에 분산이 없는 고품질의 전계효과 트랜지스터를 제공하는데 있다.
본 발명의 제1실시예에 의한 전계효과 트랜지스터에 있어서는, InP 기판위에 n형 불순물이 첨가된 제1의 AlInAs층을 형성하고, 이 제1의 AlInAs층 위에 불순물이 첨가되어있지않은 GaInAs층을 형성하고, 이 GaInAs층위에 제2의 AlInAs층을 형성하고, 이 제2의 AlInAs층 위에 제어전극을 형성하고, 이 제2의 AlInAs층 위에 제어전극을 형성하고, 이 제어전극의 양쪽에 상기 GaInAs층에 대해서 저항성접촉이 되는 소오스전극 및 드레인전극을 형성한 것을 특징으로 한다.
또한, 본 발명의 제2실시예에 의한 전계효과 트랜지스터에 있어서는, InP 기판위에 n형 불순물이 첨가된 InP층을 형성하고, 이 InP층 위에 불순물이 첨가되어 있지 않은 GaInAs층을 형성하고, 이 GaInAs층을 형성하고, 이 AlInAs층위에 제어전극을 형성하고, 이 제어전극의 양쪽에 GaInAs층에 대해서 저항성 접촉이 되는 소오스전극 및 드레인 전극을 형성하고 있는것이 특징이다.
상기 목적을 달성하기 위한 본 발명의 구성을, 제1실시예에 대응하는 제1도를 사용해서 설명한다. InP 기판(1)위에, n형 불순물이 첨가된 제1의 AlInAs층(2)이 형성되고, 이 제1의 AlInAs층(2) 위에는 불순물이 첨가되어있지않은 GaInAs층(3)이 형성되며, 또한 이 GaInAs층(3)위에 제2의 AlInAs층(5)이 형성된다. 제1의 AlInAs층(2)에는, InP 기판(1)으로부터 확산하는 불순물의 농도에 비례해서 매우 높은 고도의 n형 불순물이 첨가된다.
상기와 같은 구성으로 함으로써 2차원전자층(4)은 제1의 AlInAs층(2)과 GaInAs층(3)사이의 계면에 형성되어, 종래와는 달리 기판에 가까운쪽에 형성된다. 그러나, GaInAs층에는 일반적으로 쇼트키 접촉을 형성시키는 일이 곤란하다. 그래서, 본 발명에서는 GaInAs층(3)위에 제어전극을 직접형성시키는 일이없이 쇼트키접촉을 형성시키는 것이 용이한 재료를 그 위에 형성한 후, 제어전극을 형성시키고 있다. 이 쇼트키접촉을 형성시키는 것이 용이한 재료로서는 AlInAs가 알려져 있으며, 이 이유로부터 본 발명에 있어서 제2의 AlInAs층이 형성되어있다. 제1도에 도시한 바와같이, 제2의 AlInAs층(5)위에 제어전극(6)을 형성함으로서 제어전극(6)으로부터 공핍층이 넓어져서, 2차원 전자층(4)의 전자밀도를 제어하는 일이 가능하며, 이것에 의해서 소오스전극(7)과 드레인전극(8) 사이를 흐르는 전류를 제어할수 있다.
또, 본 발명에서는 InP 기판(1) 위에, 불순물농도가 높은 n형의 제1의 AlInAs층이 형성되어 있기 때문에, InP 기판(1)으로부터 확산하는 불순물에 의한 영향을 이 제1의 AlInAs층에 의해서 적게할수 있다.
이하, 본 발명의 일실시예를 제1도에 의거해서 설명한다. 반절연성 InP 기판(1)위에, 유기금속기상성장법 혹은 가스소오스 MBE(Molecular beam epitaxy)법에 의해서, 기판온도 600℃~650℃에서, n형 불순물을 첨가한 제1의 AlInAs층(2)을 형성한다.
n형 불순물로서는 Si, S, Se등을 수소화물의 형태로 공급하여, 그 밀도는 1×1017~5×1018cm-3정도로 하고 두께는 500Å~2000Å의 범위로 한다. 일반적으로 InP 기판(1)으로부터 확산하는 불순물의 밀도는 1016cm-3정도이며, 또 확산깊이도 300Å정도이므로, 제1의 AlInAs층(2)을 상술한 불순물밀도 및 두께로 함으로서, InP 기판(1)으로부터 확산하는 불순물의 영향을 거의 없게 할수 있다.
다음에, 불순물을 첨가하지 않은 GaInAs층(3)을 200Å~2000Å정도의 두께로 형성하고, 제2의 AlInAs층(5)을 200Å~1000Å정도의 두께로 형성한다. 제1의 AlInAs층(2), GaInAs층(3) 및 제2의 AlInAs층(5)의 혼정조성은 InP 기판(1)과의 격자부정이 0.1%이하가 되도록 형성한다.
제2의 AlInAs층(5)은 트랜지스터의 소요특성에 의해서 불순물을 첨가하지 않은 p형 또는 n형으로 한다. 즉, 고입력내압이 필요한 경우에는 불순물을 첨가하지 않고, 높은 드레인 전류가 필요한 경우에는 n형으로 하며, 스레소울드치의 전압을 정으로 할 경우에는 p형으로 한다. n형은 Si, S, Se등의 불순물을 1016cm-3~1018cm-3첨가하고, p형은 Zn, Mg, Mn등의 불순물을 1016cm-3~1018cm-3정도 첨가한다.
또한, Au·Ge합금으로 이루어진 저항성 접촉금속을 증착하여, 예를 들면 400℃에서 합금화함으로서, 소오스전극(7) 및 드레인전극(8)을 형성한다. 최후로, 예를들면 Al, Pt, Au, W, WSi등으로부터 선택된 제어전극(6)을 증착법등의 방법에 의해서 형성하여 완성시킨다.
이하, 본 발명의 제2실시예에 의한 전계효과 트랜지스터에 대해서 제2도를 참조해서 상세히 설명한다. 제2실시예에서는 본 발명의 제1실시예와 동일한 부분에는 동일한 부호를 붙이고 있다.
본 발명의 제2실시예에 의한 전계효과 트랜지스터에서는 n형 InP층과 GaInAs층과의 계면에, 2차원전자층이 형성된다. 이 2차원전자층의 전자밀도를 제어하기 위하여, 제어전극을 형성하지 않으면 안되나, 이 제어전극은 정류성 접촉인 것이 필요하다. 정류성 접촉으로서는, 일반적으로 쇼트키 접촉이 사용되고 있으나, GaInAs층에 대해서 쇼트키 접촉을 형성하는것은 일반적으로 곤란하다. 그래서 본 발명에서는 GaInAs층에 대해서 직접적으로 쇼트키 접촉을 형성해서 정류성접촉을 얻는 것은 아니며, 정류성 접촉을 얻기 쉬운 AlInAs층을 GaInAs층위에 형성한 후, 제어전극을 형성하고 있다. 여기에서, AlInAs층은 불순물이 첨가되지 않은 p형 또는 n형의 어느 것이나 좋으며, 소요특성에 따라서 전도형이 선택된다. 예를들면, 전계효과 트랜지스터의 제어전극에 입력전압 내압을 향상시키고 싶을 때에는 불순물을 첨가하지 않는것이 좋으며, 스레소울드치의 전압을 정으로 하고 싶을 때에는 P형이 선택된다. 또, 드레인전류로서 큰값을 얻고 싶을 때에는 n형이 선택된다.
본 발명에서는, InP 기판위에 n형 InP층이 형성되어 있기 때문에, InP 기판으로부터 확산하는 불순물의 영향을 적게할 수 있다. 일반적으로, InP판으로부터 확산하는 불순물 밀도는 1016cm-3정도이다. 확산 깊이는 300Å이다. 따라서, 그 이상의 층두께 및 n형 불순물밀도로 함으로서, 기판으로부터 확산하는 불순물의 영향을 적게할 수 있다.
제2도는 본 발명의 제2의 실시예를 설명하기 위한 도면이다. 반절연성 InP 기판(1)위에, 제1실시예와 마찬가지로 유기금속기상성장법 혹은 가스소오스 MBE(Molecular beam epitaxy)법에 의해서, 기판온도 600℃~650℃에서, Si, S, Se등의 n형 불순물을 첨가한 InP층(12)을 형성한다. 여기에서, n형 불순물의 밀도는 1×1017~5×1018cm-3정도로 하고, 층의 두께는 500Å~2000Å의 범위로 한다. 다음에 불순물을 첨가하지 않은 GaInAs층(3)을 200Å~2000Å정도의 두께로 형성하여, 제2의 AlInAs층(15)을 200Å~1000Å정도의 두께로 형성한다.
AlInAs층(14)을 p형으로 할때에는 불순물로서 Mn, Mg, Zn이 사용되고, n형으로 할 때에는 Si, S, Se등이 사용된다. p형 및 n형의 어느경우에도 불순물밀도로서는 1016cm-3~1018cm-3정도로 한다.
GaInAs층 및 AlInAs층(4)의 혼정조성은 InP기판과의 격자부정(不整)이 0.1%이하가 되도록 한다.
또한, Au·Ge합금으로 이루어진 저항성 접촉금속을 증착하여, 예를들면 400℃에서 합금화 함으로서, 소오스전극(7) 및 드레인전극(8)을 형성한다. 최후로, 예를 들면 Al, Pt, Au, W, WSi등으로부터 선택된 제어전극(6)을 증착법등의 방법에 의해서 형성하여 완성시킨다.
본 발명의 제1및 제2실시예에 의한 전계효과트랜지스터에서는 InP기판 위에 의도적으로 고농도의 n형 불순물을 첨가한 제1의 AlInAs층이 형성되어 있기 때문에, InP기판으로부터 확산하는 불순물의 영향을 현저히 저감시킬 수 있다. 따라서, 본 발명에 의하면, 재현성이 좋고, 고주파특성·증폭특성이 뛰어난 전계효과 트랜지스터를 제조할수 있다.

Claims (8)

  1. InP기판위에 n형 불순물이 첨가된 제1의 AlInAs층을 형성하고, 이 제1의 AlInAs층위에 불순물이 첨가되어있지않은 GaInAs층을 형성하고, 이 GaInAs층위에 제2의 AlInAs층을 형성하고, 이 제2의 AlInAs층위에 제어전극을 형성하고, 이 제어전극의 양쪽에 상기 GaInAs층에 대해서 저항성 접촉이 되는 소오스전극 및 드레인전극을 형성한 것을 특징으로하는 전계효과 트랜지스터.
  2. 제1항에 있어서, 상기 제2의 AlInAs층에 불순물이 첨가되어 있지않은 것을 특징으로하는 전계효과 트랜지스터.
  3. 제1항에 있어서, 상기 제2의 AlInAs층의 전도형이 p형인것을 특징으로하는 전계효과 트랜지스터.
  4. 제1항에 있어서, 상기 제2의 AlInAs층의 전도형이 n형인것을 특징으로하는 전계효과 트랜지스터.
  5. InP기판위에 n형 불순물이 첨가된 InP층을 형성하고, 이 InP층위에 불순물이 첨가되어 있지않은 GaInAs층을 형성하고, 이 GaInAs층위에 AlInAs층을 형성하고, 이 AlInAs층위에 제어전극을 형성하고, 이 제어전극의 양쪽에 상기 GaInAs층에 대해서 저항성 접촉이 되는 소오스전극 및 드레인 전극을 형성한 것을 특징으로하는 전계효과 트랜지스터.
  6. 제5항에 있어서, 상기 AlInAs층에 불순물이 첨가되어 있지않은 것을 특징으로하는 전계효과 트랜지스터.
  7. 제5항에 있어서, AlInAs층의 전도형이 p형인것을 특징으로하는 전계효과 트랜지스터.
  8. 제5항에 있어서, 상기 AlInAs층의 전도형이 n형인것을 특징으로하는 전계효과 트랜지스터.
KR1019870011772A 1986-10-24 1987-10-23 전계효과 트랜지스터 KR900008154B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61254180A JPS63107172A (ja) 1986-10-24 1986-10-24 電界効果トランジスタ
JP61-254181 1986-10-24
JP61-254180 1986-10-24
JP254181 1986-10-24
JP254180 1986-10-24
JP25418186A JPS63107173A (ja) 1986-10-24 1986-10-24 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
KR880005689A KR880005689A (ko) 1988-06-30
KR900008154B1 true KR900008154B1 (ko) 1990-11-03

Family

ID=26541567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011772A KR900008154B1 (ko) 1986-10-24 1987-10-23 전계효과 트랜지스터

Country Status (3)

Country Link
EP (1) EP0264932A1 (ko)
KR (1) KR900008154B1 (ko)
CA (1) CA1261977A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2012480A (en) * 1978-01-12 1979-07-25 Plessey Co Ltd Heterostructure field effect transistors
FR2492167A1 (fr) * 1980-10-14 1982-04-16 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
JPS5776879A (en) * 1980-10-31 1982-05-14 Hitachi Ltd Semiconductor device
US4583105A (en) * 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
JPH0810751B2 (ja) * 1983-12-23 1996-01-31 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR880005689A (ko) 1988-06-30
CA1261977A (en) 1989-09-26
EP0264932A1 (en) 1988-04-27

Similar Documents

Publication Publication Date Title
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
US4583105A (en) Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
EP0256363B1 (en) Algaas/gaas complementary ic structure
US5831296A (en) Semiconductor device
GB1598145A (en) Semiconductor devices
EP0165798B1 (en) Semiconductor device comprising n-channel and p-channel transistors and production method
KR920003799B1 (ko) 반도체 장치
US5214298A (en) Complementary heterostructure field effect transistors
US5493136A (en) Field effect transistor and method of manufacturing the same
US5322808A (en) Method of fabricating inverted modulation-doped heterostructure
JPH0324782B2 (ko)
US5206524A (en) Heterostructure bipolar transistor
US6057566A (en) Semiconductor device
KR950003946B1 (ko) 전계효과트랜지스터
KR900000073B1 (ko) 전계효과트랜지스터
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
US4866491A (en) Heterojunction field effect transistor having gate threshold voltage capability
KR900008154B1 (ko) 전계효과 트랜지스터
JP2758803B2 (ja) 電界効果トランジスタ
EP0405832A1 (en) Doping procedures for semiconductor devices
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
DE3854098T2 (de) Feldeffekttransistor.
US5107314A (en) Gallium antimonide field-effect transistor
JP3421306B2 (ja) 化合物半導体装置
JP2501627B2 (ja) 化合物半導体の構造体及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee