JPS62224073A - ヘテロ接合バイポ−ラ・トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速信号処理用のヘテロ接合バイポーラ・トラ
ンジスタに係り、特にその高集積化高性能化に好適な素
子構造及びその製法に関する。

〔従来の技術〕

ヘテロ接合バイポーラ・トランジスタとは、エミッタに
ベースよりもバンドギャップの広い半導体を用いて、ベ
ース・エミッタ接合を形成することにより、ベースから
エミッタへのキャリアの注入を減らしたことを特徴とす
る。これにより、エミッタからベースへの少数キャリア
の注入効率を高められるとともに、ベース濃度を高くで
き、高電流増幅率、低ベース抵抗のトランジスタが可能
となる。

ヘテロ・バイポーラ・トランジスタのアイデイアは古く
、Ｇａｘ−ｚＡ　Ｑ　ｘＡｓ−ＧａＡｓのヘテロ接合を
用いて実現されている（プロシーディンゲス・オン・ザ
・トウエルゲス・コンファレンス・オン・ソリッド・ス
テート・デバイスイズ、　１９８０年第１頁より　　（
Ｐｒｏｃｅｅｄｉｎｇｓ　　ｏｆ　　ｔｈｅ　　１２ｔ
ｈ　　Ｃｏｎｆ　　ｏｎ　　５ｏｌｉｄＳｔａｔｅ　Ｄ
ｅｖｉｃｅｓ、　１９８０．　ｐ　、　　１　）　）。

第２図（ａ）および（ｂ）に各々その動作領域の断面構
造とバンド構造を示す。このトランジスタはｎ型Ｇａｏ
、７Ａ　Ｑ　ｏ、ｓＡｓから成るエミッタ１、Ｐ型Ｇａ
Ａｓ層から成るベース２、ｎ型にａＡｓ層３及びｎ十型
ＧａＡｓ層４から成るコレクタとから構成される。Ｇａ
ｏ、７Ａ　Ｑ　ｏ、ａＡｓのバンドギャップ５は１．７
９ｅＶとＧａＡｓのそれ（６）に比べて約０．３７　ｅ
Ｖ広い。このうち価電子帯には約０．０５ｅＶ振分けら
れこの分７だけエミッタのエネルギーレベルが低くなり
ホールの注入８を押える。

また、伝導体側のヘテロ界面において、バンドギャップ
に０．３ｅＶ程度のノツチ９を生じ、やはり電子の注入
１０を低下させるが、このノツチ９をなくす方法として
ヘテロ界面附付の混晶比をなだらかに変える方法が考え
られている（たとえば、ソリッド・ステート・エレクト
ロン、第１５巻、１２号、第１３３９頁より（１９７２
年）　　（ＳｏｌｉｄＳｔａｔｅ　Ｅｌｅｃ、ｔｒｏｎ
、、　Ｖｏｌ、　１５ｐ　＆１２．　Ｐ、　１３３９゜
（’　７２）、）　）。

また、ベース２内の電子を拡散ではなく、ドリフトによ
ってコレクタ領域３に到達させることにより、高速化を
図る手段としてベース２も混晶化勾配を持ったＧａｔ−
ｘＡ　Ｑ　ｘＡｓで形成する構造も考えられている（特
開昭４９−４３５８３）。

しかしながら上記の公知例はいずれもトランジスタの動
作領域に関するものであり、高性能化には、ベース電極
及びコレクタ電極の引き出し方が重要となる。

この電極引出しの付帯部の最も進んだ例として第３図に
示す断面構造のトランジスタが開発されている（１９８
４年度アイ・ニス・ニス・シー・シー。

ダイジェスト・オン・テクニカル・ペーパーズ。

第５１頁より（１９８４年）　（’　８４ＩＳＳＣＣ，
Ｄｉｇｅｓｔ　ｏｆＴｅｃｈ、　Ｐａｐｅｒｓ、　ｐ　
、　５１　（’　８４））　）。

一方、ヘテロ接合バイポーラトランジスタのエミッタ電
極形成は１通常、熱処理工程のあとにリフトオフ技術に
より行われているが、電界効果型トランジスタのゲート
電極では、ゲート反転型のセルファライン技術がある。

耐熱性のあまりよくないゲート金属のかわりにＳｉＮ膜
とＳｉＯｘ膜の二重構造の絶縁膜をダミーゲートとして
用いる方法（特開昭５９−５０５２０）がその一つであ
り、またＳｉＯｘ膜のみをダミーゲートとして用いた方
法（電気通信学会技術研究報告、第８４巻、２６３号、
第８５頁より第９２頁、　　（１９８５年））もあるが
、いずれもパターン反転の方法を用いるゲート金属を形
成している。

〔発明が解決しようとする問題点〕

第３図に示される前記ヘテロ接合バイポーラトランジス
タではエミッタ電極１３とエミッタ１とのオーミック接
触性をよくするために、ｎ十型ＧａＡｓ層１２が動作層
上に設けられている。この動作領域の付帯部は、主にベ
ース引出し部１４及びベース電極１５とコレクタ電極１
６とから形成される。ベース引出し部１４はイオン注入
によって形成されたｐ型層からなり、動作層の両側に形
成されている。また、コレクタ電極１６は選択エツチン
グによってコレクタ層４まで窓開けを行った後、この露
出したコレクタ層４上に直接形成される。

１８．１９．２０はいずれもイオン注入によって形成し
た絶縁層であり、１８はコレクタとベース、１９はエミ
ッタとベース、２０は素子間のそれぞれ分離を行うもの
である（１１は基板である）。

この構造のヘテロ・バイポーラ・トランジスタでは、コ
レクタ電極１６が素子表面２１よりも約０．３μｍ程度
低い所に形成されており、基本的にはメサ型構造である
ため、集積化がむずがしい。

また、ベース引出し部が動作領域のまわりに形成されて
いるため、素子面積が大きくなる。動作領域とコレクタ
電極１６との距離が長くなり、直列抵抗が増加する等の
問題がある。

また、ベーエ引出し部１４はイオン注入を行ったあと、
高温の熱処理を行うことにより活性化させているため、
耐熱性のあまりないオーミック金属（エミッタ）を形成
するのは、通常、熱処理後にリフトオフプロセスを用い
て行われていた。そのため、エミッタサイズの均一性は
、エミッタ電極に対してセルファラインする方法のもの
に比べてよくない。しかし、セルファライン法を用いる
ためにはオーミック性と密着性の良好な高耐熱性オーミ
ック電極材料を必要とすることが問題であった。

本発明の目的は、上記した従来のヘテロ接合バイポーラ
・トランジスタの欠点を解決し、プレーナ型で高集積可
能、かつ、高性能のヘテロ接合バイポーラ・トランジス
タ及びその製法を提供することにある。

〔問題点を解決するための手段〕

本発明においては、動作層をエピタキシャル結晶成長で
形成した後、コレクタ及びベース引出し領域をダミーエ
ミッタにセルファラインして、イオン注入によって形成
し、かつ、動作層とコレクタ及びベース引出し領域との
分離をダミーエミッタにセルファラインして、不純物イ
オン注入することにより達成し、寄生容量を低減し、ト
ランジスタ面積の微細化を図ったものであり、これによ
り、上記目的は達成される。

〔作用〕

第１図に本発明のヘテロ接合バイポーラ・トランジスタ
の断面図及び正面図を示す。ベース引出し部１４及びコ
レクタ引出し部２２は動作領域１゜２．３を狭んで互い
に反対側に配置され、かつ。

いずれも素子表面２１に露出して形成される。従って、
これらの表面にベース電極１５とコレクタ電極１６を形
成することにより、プレーナ型の素子形成が可能となる
。また、それぞれの引出し部１４．２２はダミーエミッ
タにセルファラインされて、かつ、動作領域の片側にの
み形成されているため、素子の表面積を小さくでき、高
速動作とともに高集積化が可能となる。また、エミッタ
金属はダミーエミッタにパターン反転に形成されるため
高耐熱性の必要がなくなり、かつ、各領域が位置精度よ
く形成できるため、素子間の′バラツキが低減できる。

動作領域とコレクタ引出し部２２との分離は、イオン注
入によって形成されたダメージ層２３によってなされて
おり、ベース及びエミッタとコレクタ間の容量低減を可
能としている。

〔実施例〕 以下、本発明の実施例を第４図によって説明する。本実
施例は、Ｇａｘ−ｔＡ　Ｑ　ｘＡｓ−ＧａＡｓのヘテロ
接合を用いたバイポーラ・トランジスタの例であるが。

以下に具体的に示すヘテロ接合の場合に限定されるもの
ではない、たとえば、ＩｎＧａＡｓ−＾Ｑ　ＩｎＡｓ。

ＩｎＧａＡｓ−ＩｎＧａＡｓＰ、　５ｉ−３ｉＧｅ、　
ＩｎＰ／ＩｎＧａＡｓ等に適用可能なことはいうまでも
ない。

勿論、バイポーラ・トランジスタを構成するに当って、
前記各半導体の組み合せにおいてｐｎ接合の形成が可能
であり、且格子定数の近い半導体同志であることはいう
までもない。

素子作製にあたっては、まずＧａＡｓ基板１１上にコレ
クタ層のｎ＋　ＧａＡｓ層３（濃度：ｌＸ１０”ｒｍ″
″８゜厚さ３００　ｎ　ｍ）　４　、　ｎ”’ＧａＡｓ
層（濃度＝５×１〇五”（”Ｊｌ″″８．厚さ２００ｎ
ｍ）３．ベース層のｐ＋　ＧａＡｓ　（濃度：　２Ｘ　
Ｉ　Ｏ”（１ｍ−”、厚さ５０ｎｍ）２、エミツタ層の
ｎ　Ｇａｚ−ｘＡ　Ｑ　ｘＡｓＭ（濃度：１．５Ｘ　１
０１７ｒｘａ−”　を厚さ２　Ｑ　Ｑ　ｎ　ｍ　、混晶
比Ｘは０．２〜０．４程度）　１　、　ｎＧａｘ−ｘＡ
ｎｘＡｓ層１の保護膜であるｎ　ＧａＡｓ層（濃度：　
２　Ｘ　Ｉ　Ｑ　”ｃｍ−’を厚さ：１００１００ｎ、
２を順次エピタキシャル成長させる。この成長は、制御
性のよい分子線エビタキシャ／ｌ／（ＭＲＦ）法で行っ
たが、ＭＯ−ＣＶＤ（有機金属熱分解蒸着）法で行って
もよい。さらにこの成長表面をＣＶ　Ｄ−５ｉＯ１膜（
厚さ２００ｎｍ）２４で覆う（第４図（ａ））。

次に５ｉａＮａ膜（厚さ６００ｎｍ）３５と５ｉＯｚ膜
３６（厚さ３００ｎｍ）をＣＶＤで被着し、ダミーエミ
ッタパターンのホトレジスト膜３７をマスクとして、Ｓ
ｊ、（ｈ膜３６　、５ＬａＮ番３５　を順次エツチング
して、両者でＴ字状のパターン３８を形成する（図４　
（ｂ）　、（ｃ）　）　、　５ｉＯｚ膜３６のエツチン
グはＣＦ　４　十Ｈｚガス、５ｉａＮ４［３５のエツチ
ングはＣＦａ＋Ｎｚガス、による反応性イオンエッチン
グで行う。

次に、このＴ字状パターンの５ｉＯｚ膜をもつダミーエ
ミッタ３８をマスクとして、イオン注入３９とアニール
によってｎ十型のコレクタ引出し部を形成する。このイ
オン注入は、注入イオンのピークの深さがベース層２の
深さく〜３００ｎｍ）にほぼ一致するように行い、この
ベース層をｎ型に反転させる。ｎ型不純物としてＳｉ中
を使用した場合、注入エネルギーは約２．５０ＫａＶ、
ドース址は５　Ｘ　１０　”ｃｙａ−”とする、Ｓｉ中
の他にＳ。

Ｓθ、Ｓｎ等を使用してもよい。この場合には各イオン
のａｍに比例して注入エネルギーを増加させる必要があ
る。この後、注入イオン活性化用のアニールを行う。ア
ニール条件は、８００℃、１５分（Ａ　ｓ　Ｈａ雰囲気
）がよいがフラッシュアニールを用いてもよい、４１は
コレクタ領域外部をマスクするためのホトレジスト膜で
ある。（第４図（ｄ）） 次に、上記のコレクタ引出し部２２の形成プロセスと同
様にして、ベース引出し部１４形成用のＰ型イオン注入
４０を行う（第４図（ｅ））。

４２はエミッタ領域外部をマスクするためのホトレジス
ト膜である。注入イオン４０としては、Ｍｇ＋ないしＢ
ｅ＋を用いる。Ｐ型キャリア量は、ベース層の下面で濃
度がｌＸｌ０１８Ｇ−８以上あることが望ましく、ドー
ス量は２Ｘ１０”ｃｍ″″２、注入エネルギーはＭｇ＋
の場合１００　Ｋ　ｅ　Ｖ、Ｂｅ＋の場合３０ＫｅＶ程
度が望ましい。

アニール条件は、コレクタ引出し部の際の条件と同じで
ある。

次に５ｉ（ｈ膜を除去した後、ダミーエミッタ３８′を
マスクとしてコレクタ部３．４とベース２との電気的分
離を行うためのイオン注入４３を行う（第４図（ｆ））
。イオンとしては０＋を使用する。４４はホトレジスト
のマスクである。イオン注入条件は、２００ＫｅＶ、２
Ｘ１０工ｚａｌ″″２とし、ピーク濃度位置がコレクタ
層３内に来るように設定する。

このイオン注入後ダメージ層のアニール用の７００’Ｃ
，２０分の熱処理を行い、同時に○＋によって深いトラ
ップを有する層４５を形成する。

次に、エミッタ１とベース引き出し部１４の分離のため
のイオン注入２９を行う（第４図（ｇ））。

このイオン注入の目的はダメージＭ！１１９を形成する
ことによって寄生容量を低減することである。

従って、注入深さとしてはダメージがエミッタ側の空乏
層３０に達するまでの深さでよい。この空乏層厚は、上
記のエミッタ濃度の場合数百人であり、従ってダメージ
層の深さとしては、２５００　Ａ程度でよい。イオン種
としては、結晶内での拡散係数が小さいものであれば何
でもよく、ｃ＋、Ｑ＋。

Ａｒ４．Ｓｉ十等通常よく使用するイオンでよい。

このイオン注入は第１図（ｂ）の正面図に示したように
、動作領域を囲むように行う。Ｃ＋を用いた時のドース
量と注入エネルギーは、それぞれＩＸ　１０１８ｅ１ｍ
−”、　１００ＫｅＶ程度が最適テアル。

３１はマスク用のホトレジスト膜である。

次に、動作領域とコレクタ引き出し部２２との分離のた
めのイオン注入を行う。このイオン注入３−２、も上記
のベース引出し部１４の分離の場合と同様であり、同種
のイオンが使用できる。深さとしては、ベース層２の下
側に達する必要があり、Ｃ＋を用いた場合、２００Ｋｅ
Ｖ、ｌＸｌ０”δｃ１１″″２の条件マイオン注入を行
う、３３はホトレジスト膜のマスクである（第４図（ｈ
））。

次に、コレクタ引出し部２２のｎ型ＧａＡｓ上にコレク
タ電極１６を形成する（第４図（ｉ）　）　、　ｉｔ電
極材料してはＡ　ｕ　／　Ｎ　ｉ　／ＡｕＧｅの多層金
属を使用し、リフトオフプロセスによってパターン形成
をした後４５０℃、５分の熱処理によってオーミック接
触を形成する。次にベース引出し部１４上に同様のプロ
セスでベース電極１５を形成する（第４図（ｊ））。電
極材料としてはＩ　ｎ　／　Ａ　ｇ（Ａ　ｇ　７５％）
を使用する。オーミック接触形成用の熱処理条件は、ｎ
型層の場合と同様４５０℃、５分である。

コレクタ電極及びベース電極を形成したあと、ホトレジ
ストへの紫外線照射技術を含むパターン反転の方法を用
いて、ダミーエミッタと同一の形状の開口（空間）５１
を形成し、上記コレクタ電型形成プロセスと同様にして
、エミッタ部１２にエミッタ電極１３を形成する。５０
はパターン反転用のホトレジスト膜である（第４図（ｋ
）、（ρ）。

（ｍ））。

最後に、素子間分離用のイオン注入４６を行って素子を
完成する。イオンとしてはダメージを形成できるもので
あれば何でもよく、たとえば０＋を使用した場合、１５
０　Ｋ　ｅ　ｖ、及び２５０　Ｋ　ｅＶでそれぞれＩ　
Ｘ　１０　”ｃｘａ−”注入する。４７は素子部をカバ
ーするためのマスクである（第４図（ｎ））。

以上説明したように、本実施例によれば、コレクタ引出
し部、ベース引出し部及びそれらと動作領域との分離領
域がいずれもダミーエミッタ３８即ち、パターン反転法
によるエミッタ電極に対してセルファラインされて形成
されるため、素子面積が縮小され、高速動作とともに高
集積化が可能となる。また、各領域が位置精度よく形成
できるため、素子間のバラツキが低減できる。

また１本実施例のコレクタ引出し部２２及びベース引出
し部１−４のセルファラインには、丁字形パターンの５
ｉＯｚ膜ダミーエミツタ３８をマスクとしてイオン注入
することにより行ったが、この５Ｌ（ｈ膜３８は必ずし
も必要ではなく、ＳｉＯ２膜を除去したダミーエミッタ
３８′　をマスクとして行ってもよい。この場合も、ダ
メージ層１９と２３により、動作領域と上記の引出し部
１４．２２との分離が可能となる。

〔発明の効果〕

以上実施例を用いて説明したとおり、本発明によれば、
ダミーエミッタを絶縁体が形成し、高温熱処理装置にパ
ターン反転法を用いて、エミッタ用オーミック金属を形
成するため、エミッタに対してセルファラインする技術
ではあるが、高耐熱性のエミッタ金属を必要がなく、通
常の低抵抗で密着性のよい金属を使用することが可能と
なる。

また、コレクタ及びベース引出し部、コレクタ・ベース
層分離、エミッタ・ベース層分離、エミッタ・コレクタ
層分離のためのイオン打ち込みを当該ダミーエミッタに
セルファラインして行うことにより、素子面積の低減を
精度よく行い、かつ。

素子特性を揃えることが可能となるため、高集積化に好
適である。

【図面の簡単な説明】

第１図（ａ）は本発明のトランジスタを説明する断面図
、同図（ｂ）はその平面図、第２図（ａ）はヘテロ接合
バイポーラ・トランジスタの動作領域を説明する図、同
図（ｂ）はそのバンド構造を示す図、第３図は従来のヘ
テロ接合バイポーラ・トランジスタを示す断面図、第４
図は本発明の詳細な説明するための素子の断面図である
。 １・・・エミツタ層、２・・・ベース層、３，４・・・
コレクタ層、１４・・・ベース引出し部、２２・・・コ
レクタ引出し部、１３・・・エミッタ電極、１５・・・
ベース電極。 １６・・・コレクタ電極、１９，２３，２０・・・動作
領域とベース引出し部及びコレクタ引出し部との分離領
域及び素子間分離領域、３８．３８’・・・ダミ冨　３
　図 第　４　図 （６−）　　　　　　　　　　　　　　　　　　　　　
　　　　（ｂ）第　４　図 ￥Ｊ４　図

Claims (1)

1. 【特許請求の範囲】 １、ヘテロ接合領域を有して動作領域が構成されたヘテ
   ロ接合バイポーラ・トランジスタにおいて、ダミーエミ
   ッタを形成する工程を含み、次にコレクタ及びベース引
   出し部、コレクタ・ベース層分離、エミッタ・ベース層
   分離、エミッタ・コレクタ層分離のためのイオン打ち込
   みを当該ダミーエミッタにセルフアラインして行う工程
   が少なくとも一工程以上含むことを特徴とするヘテロ接
   合バイポーラ・トランジスタの製造方法。 ２、前記エミッタ電極が当該ダミーエミッタに対してパ
   ターン反転されて形成される工程を含む特許請求の範囲
   第１項記載のヘテロ接合バイポーラ・トランジスタの製
   造方法。 ３、前記ダミーエミッタは、異なる二種の絶縁体により
   断面がＴ字型に形成されていることを特徴とする特許請
   求の範囲第１項又は第２項記載のヘテロ接合バイポーラ
   ・トランジスタの製造方法。