JPH0254938A - ３−５族化合物半導体電界効果トランジスタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業−１−の利用分野） 本発明ｔま、■−■族化合物半導体基板を用いて構成さ
れた■−Ｖ族化合物半導体電界効果トランジスタの”Ｉ
Ｊ　＞１に関する。 【従来の技術１ 従来、第４図を伴って、次に述べる［ｆｆ　−Ｖ　Ｍ：
化合物半導体電界効果１ヘランジスタの製法が提案され
ている。 ターなわら、平らな主面２を有する高抵抗■−Ｖ　／Ａ
化合物半導体基板１を予め用意する（第４図△）。 そして、その高抵抗■−Ｖ族化合物半導体導、を板１の
主面２上に、比較的広い窓４を有するマスク層３を形成
する（第４図Ｂ）。 次に、高抵抗■−■族化合物半導体基根１に対−づる、
その主面２側からの、マスク層３をマスクとして用いた
、例えば３ｉイオンでなるｎ型不純物イオン５の打込み
処理によって、高抵抗１−４族化合物半尋休基板１内に
、その土面２側において、マスク層３の窓４に臨／ｖ′
ｃいる第１のｎ型不純物イオン打込み領域６を、５４１
部的に形成する（第４図Ｃ）。 次に、高抵抗ＩＩＩ−Ｖ族化合物半導体ｇ４板１　、Ｌ
から上述したマスク層３を除去して後、高抵抗■−■族
化合物半導体基板１の主面２上に、第１のｎτ！不純物
イオン打込み領域６を覆って延良し、且つ例えばシリコ
ン窒化物でなる絶縁層７を、比較的薄い厚さに形成し、
次で、高抵抗ＩＩ　−Ｖ　ＩＮ化合物半導体基板１の主
面２上に、絶縁層７を介して、ｎ型不純物イオン打込み
領域６を横切って延長している層９を一部として有し且
つ層９を挟む両位置にそれぞれ窓１０及び１１を形成し
ているマスク層８を形成する（第４図Ｄ）。 次に、高抵抗■−Ｖ族化合物半尋休括体１に対り゛る、
イの１而２側からの、マスク層８をマスクどする、例え
ばＳｉイオンでなるｎ型不純物イオン１２の打込み処理
を、絶縁層７を介して行って、高抵抗ｍ−ｖＩＡ化合物
゛Ｉ４導体以板１内に、イの主面２ＩＩＩＩＩにおいて
、■第１のｎ型不純物イオン打込み領域６のマスク層８
を構成している層９下の領域でなる第２の「〕型不純物
イオン打込み領域１３を形成するとともに、■第１のｎ
型不純物イオン打込み領域６の図９下の領域を挟んだ両
位置において、第２のｎ型不純物イオン打込み領域１３
に連接し且つ第２のｎ型不純物イオン打込み領１１ｉ！
１３に比し高いｎ型不純物イオン打込み溌痘を有する、
上述したマスク層８の窓１０及び１１にそれぞれ臨んで
いる第３及び第４のｎ型不純物イオン打込み領域１４及
び１５を、ともに第２のｎ型不純物イオン打込み領域１
３に比し厚い厚さにそれぞれ形成する（第４図Ｅ）。 次に、高抵抗ｍ−ｖ放化金化合物半導体基板１上、上ｊ
ホしたマスク層８を除去して後、高１１（抗１−Ｖ族化
合物半々体基板１トに、絶縁層７を介して、第３及び第
４のｎ型不純物イオン月込み領域１４及び１５を覆って
延長している、例えばシリコン酸化物でなる絶縁層１Ｇ
を比較的厚い厚さに形成し、次に、第２、第３及び第４
の、　！１１２不純物イオン打込み領域１３．１４及び
１５に対する、例えば温度が８００’Ｃ，１１，’１間
が２０分という高温アニール処理による活性化処理に」
二って、第２のｒ）型不純物イオン打込み領域１３から
、ｎ型を有するチャンネル形成用領域１７を形成すると
ともに、第３及び第４のｎ！■不純物イオン打込み領域
１４及び１５から、と６にｎ型を有し且つチャンネル形
成用領域１７に比し高いキｔ７リア漠度を有するソース
ｆｒｉ域１８及びドレイン領域１９をそれぞれ形成する
（第４図１＝）。 次に、絶縁層７及び１６に、それらを通してみたチャン
ネル形成用領域ｇｊ！１７を外部に臨ませる窓２０ど、
ソース領域１８及びドレイン領域１つを・ぞれぞれ外部
に臨ませる窓２１及び２２とを形成する（第４図Ｇ）。 次に、窓２０内に延長して、チせンネル形成用領域１７
にショットキ接合２３を形成するように連結しでいるゲ
ート用型＃４！２４を形成し、次にまたはその前に、窓
２１及び２２内にそれぞれ延長して、ソース領域１８及
びドレイン領１成１９にそれぞれオーミックに連結して
いるソース用型１！ｉ２５及びドレイン用電極２６を形
成し、目的のｌ１ｌ−Ｖ族化合物半導体電界効果トラン
ジスタを得る（第４図Ｈ）。 以上が、従来提案されている■−Ｖ族化合物半導（Ａ電
界効果１−ランジスタの製法である。 このような■−ｖ族化合物半導体電界効果トランジスタ
の製ン人によつＣ製ｊ告される■−Ｖ族化合物半導体電
界効果トランジスタ（第４図Ｈ））は、ゲート用電極２
／Ｉが、チャンネル形成用領域１７にショットキ接合２
３を形成するように連結しているので、いわゆるショッ
トキ接合型電界効果トランジスタとしての機能が得られ
ることは明らかである。 従って、第４図に示す従来の■−Ｖ族化合物半導体電界
効宋トランジスタの製法によれば、ショットキ接合型電
界効宋トランジスタとしての機能が得られるＩＩＩ−Ｖ
族化合物半導体電界゛効果トランジスタを製造すること
ができる。 また、第４図に示す従来の■−■族化合物半導（４電界
効果ｌ−ランジスタの製法によれば、（イ）高抵抗■−
ｖ族化合物半導体基板１に対するイの主面２０＋１１か
らのｎ型不純物イオン５の打込み処理にＪ：って、高抵
抗■−Ｖ族化合物半導体基板１内にその主面２側におい
て、第１のｎ型不純物イオン打込み領域６を局部的に形
成する１ニ程（第４図Ａ〜Ｃ）と、 （ロ）高１１（抗■−ｖ族化合物半導体１１Ｌ板１の主
面２上に、ｎＩｆ、Ｉｊ不純物イオン打込み領域６を横
切って延長している層９を形成１Ｌる工程（第４図０）
と、 （ハ）ｇ抵抗■−Ｖ族化合物半導体基板１に対するその
主面２側からの層９をマスクとするｎ型不純物イオン１
２の４］込み処理にＪ：って、高抵抗■−Ｖ族化合物半
導体ｇＢ板１内にその主面２側において、■第１のｎＩ
Ｉ不純物イオン打込み領域６の層９下の領域でなる第２
のｎ型不純物イオン打込み領域１３を形成するとともに
、■第１のｎ型不純物イオン打込み領域６の苦９下の領
域を挟ｌυだ両位首において、第２のｒ１型不純物イオ
ン打込みｆｎ域１３に連接しＨつ第２のｎ型不純物イオ
ン打込み領域１３に比し高いｎ型不純物イオン打込みｉ
１５爪を右する第３及び第４のｎ　！’！’！不純物イ
オン打込み領域１４及び１５をぞれぞれ形成づ゛る］二
稈（第１図１三）と、 （ニ）第２、第３及び第４のｎ型不純物イオン打込み領
域１３．１４及び１５に対するアニール処理にＪ：る活
ｔ’ｌ化処理によって、第２のｎ型不純物イオン打込み
領域１３から、ｎ５すをイ１づるチｔ・ンネル形成用領
域１７を形成り゛るとと６に、第３及び第４のｎ望不純
物イＡ゛ン打込み領域１４及び１５から、とｂにｎ　Ｊ
ＳＩ＋をイｉ　Ｌ　ｆ］つチー１ノンネル形成用領域１
７に比しｊ＋；５い−１１１リア′ｆＡ度を杓するソー
ス領域１８及びドレイン領域１９をそれぞれ形成するＴ
稈（第４図Ｆ） どを１１する簡易な方法で、目的の■−ｖ族化合物゛Ｌ
導体電界効果トランジスタを容易に製造することができ
る。 【発明が解決しようどする課題】 第４図に示Ｊ゛従来の［ＩＩ−Ｖ族化合物″＋導体電界
効果１−ランジスタの製法において、上述した（ハ）の
第２、第３及び第４の「）型不純物イオン打込み領域１
３．１４及び１５を形成する工程と、上）′１．シたに
）のチャンネル形成用領域、１７、ソース領ＩＩ！ｔ１
８及びドレイン領ｉｌ！１ｉ１９を形成する］！−程と
をとって、ソース領域１８及びドレイン領域１９が、ｎ
型を有し且つチャンネル形成用領域１７に比し高い４−
ヤリア濶度を右して形成されるの【、５ｎ型不純物が、
高抵抗ｍＶ／ｌχ化合物半尋休１．４体１を構成してい
るｍ−Ｖ族化合物半導体における■族元素の格子位置に
、ｎ！％ｌｊ不純物が位置するからであるが、このとき
′、イのｎ型不純物の一部が、■−ｖ族化合物￥導体の
Ｖ族元素の格子位置にも位置づる。 このため、ソース領域１８及びドレイン領域１つを高い
キレリアａ磨を有するしのとして形成リベく、−り述し
た（ハ）の工程において、ｎ型不純物イオン１２を比較
的冬場に打込んでも、ソース領域１８及びドレイン領Ｖ
Ｌ１９のキｔ・リア濃度を高くするのに一定の限度を有
づる。 一方、第４図に承り従来の■−ｖ族化合物半導体電界効
果トランジスタの製法によって製造されるＩＩＩ　−Ｖ
　ｆｌｘ化合物半導体電界効果トランジスタにａ３いて
は、［・ランスコンダクタンスｇ。 とゲート容量Ｃどを用い表されるＺ＝Ｃ，／０ＩＩｌで
表されるＺの値が小さい稈、従って、す。の伯が高く、
またＣｌｌ１の舶が小さい程ショットキ接合型電界効果
トランジスタとして高速に肋作することから、グー１〜
艮が短いことが望、１：しい。 しかしながら、この場合、グー１−艮を短くずれば、・
シ」ツ１〜キ接合電界効果トランジスタとしての閥（ｌ
ｌ′Ｉ電汀にシフ１〜が生ずる４Ｔどの好ましくない短
ｆ−ｐンネル効宋が不必要に生ずるので、ソース領域１
８及びドレイン領域１９の厚さをＦ＋９　＜する必要が
あり、一方、この上）にソース領域１８及びドレイン領
域１９のすさをａ９り１れば、ソース抵抗及びドレイン
抵抗が増加し、上述したＱ　を高くづることができなく
なる。 以上のことから、第４図に示す従来の■−ｖ族化合物半
導体電界効果トランジスタの製法の場合、ゲート長が短
く、それでいて短チ１ｔンネル効果がほとんどなく且つ
上述したり、が高いＩｎ−Ｖ族化合物゛１′導体電界効
果トランジスタを製造り−ることが困難であった。 よって、本発明は、上述した欠点のイ（い、新規なｍ　
−Ｖ　／Ａ化合物半導体電界効果トランジスタの製法を
促案せんとするｂのぐある。 ［課題を解決づるためのｆ段］ 本発明によるＩ−Ｖ欣化合物半導体電界効宋トランジス
タの製法は、第４図で上述した従来のＩ−Ｖ族化合物半
導体電界効果１−ランジスタの場合ど同様に、高抵抗■
−Ｖ族化族化合物クシ９休基板するぞの主面側からの「
１型不純物イオンの打込み処理によって、上記高抵抗■
−ｖ族化合物半導体基板内に、その上記主面側において
、第１のｎ型不純物イオン打込み領域を局部的に形成づ
るＴ稈と、上記高抵抗■−Ｖ族化合物半導体基板の上記
主面上に、−に記ｎへ１１不純物イオン打込み領域を横
切って延長している層を形成する工程と、上記高抵抗■
−・Ｖ族化合物半導体基板に対するその上記主面側から
の１．Ｌ記層をマスクとするｎ型不純物イオンの打込み
処理によって、上記高抵抗１１１−Ｖ族化合物半々体＆
４根内に、その主面側において、■−［２第１の「）型
不純物イオン打込み領域の上記層下の領域でなる第２の
ｎ型不純物イオン打込み領域を形成覆るとともに、■上
記第１のｎＷ′！不純物イオン打込み領域の−Ｖ記層下
の領域を挟／νだ両１）装置において、上記第２のｎ型
不純物イオン打込み領域に連接し且つ上記第２のｎ型不
純物イオン打込み領域に比し高いｎ型不純物イオン打込
み淵瓜を有する第３及び第４のｎ型不純物イオン打込み
領域をそれぞれ形成する工程と、上記第２、第３及び第
４のｎ！Ｘ！不純物イオン打込み領域に対ηるアニール
処理による活性化処理によって、上記第２のｎ型不純物
イオン打込み領域から、ｎ型を有するチャンネル形成用
領域を形成するとともに、上記第３及び第４のｎ型不純
物イオン打込み領域から、ともにｎ型を有し■つ上記チ
ャンネル形成用ｆＸ１Ｍ、に比し高いキャリア濃度を有
するソース領域及びドレイン領域をぞれぞれ形成づる工
程どを有する。 しかしながら、本発明によるＩＩ［−Ｖ族化合物半導体
電界効果トランジスタは、このような■稈を右υる■−
ｖ族化合物半導体電界効果１−ランジスタの製法におい
て、上記第１のｎ型不純物イオン打込み領域を形成する
工程１す、上記第２、第３及び第４のｎ型不純物イオン
打込み領域を形成する工程１）り、または、［２第２、
第３及び第４のｎ型不純物イオン打込み領域を形成する
」程後、上記’ｆ−ｐンネル形成用領域、ソース領域及
びドレイン領域を形成する工程前において、上記高抵抗
［［［−Ｖ族化合物半導体−（板に対する上記層をマス
クとするＶ族元素イオンの打込み処理によって、上記チ
ｔ・ンネル形成用領域、ソース領域及びドレイン領域を
形成する工程の直前における上記第３及び第４のｎ型不
純物イオン打込み領域を、ともに上記Ｖ族元素イオンが
打込まれているｎ型不純物イオン打込み領域として冑る
工程を右する。 【作用・効宋］ 本発明による■−Ｖ族化合物半導体電界効果トランジス
タの製法によれば、第１のｎ型不純物イオン打込み領域
を形成する工程後、第２、第３及び第４のｎ型不純物イ
オン打込み領域を形成する工程前、または第２、第３及
び第４のｎ型不純物イオン打込み領域を形成する工程後
、ブｑｐンネル形成用領域、ソース領域及びドレイン領
域を形成する工程前において、高抵抗■Ｖ族化合物半導
体ＬＩ板に対する上記層をマスクとするＶ族元素イオン
の打込み処理によって、ヂＶンネル形成用領域、ソース
領域及びトレイン領域を形成する工程の直１’ｌｒｒに
おける第３及び第４のｎｌ不純物イオン４Ｊ込み領域を
、ともにＶ族元素イオンが打込まれているｎ型不純物イ
オン打込み領域として１ｑる工程を有することを除いて
、第４図で−［述した従来のＩ−Ｖ族化合物半導体電界
効果１−ランジスクの製法と同様の構成を右づるので、
第４図で上述した従来の■−Ｖ族化合物半導体電界効果
トランジスタの製法の場合と同様に、■−ｖ族化合物半
導体電界効宋１ヘランジスタを、簡易な工程に上って、
容易に製造することができる。 しかしながら、本発明にＪ、るＩ−Ｖ族化合物半導体電
界効果トランジスタの製法による場合、第１のｎ型下、
練物イオン打込み領域を形成１ｊる］二稈後、第２、第
３及び第４のｎＦｌ！不純物イ練物打込み領域を形成す
る工程前、また（よ第２、第３及び第４のｎ型不純物イ
オン打込み領域を形成する工程後、チャンネル形成用領
域、ソース領域及びドレイン領域を形成するＩ「秤部に
おいて、高抵抗ｎ１−Ｖ族化合物半導体基板に対する上
記層をマスクとするＶ族元素イオンの打込み処理によっ
て、ブ１／ンネル形成用領域、ソース領域及びドレイン
領域を形成する工程の直前における第３及び第４のｎ型
子Ｋ　１＋１１イオン打込み領域を、ともにＶ族元素イ
オンが打込まれているｎ型不純物イオン打込み領！峻と
して１ｑる工程を有するので、ｎ型不純物の一部が■−
ｖ族化合物生導体のＶ　／Ａ元木の格子位１ｎに位置し
ょうとするとさ、Ｖ　ｈ＞元ｌｌイオンの打込み処理に
よるＶ族元素ムまた■−Ｖ族化合物゛ト導体のＶ族元素
の格子位置に位置しようとするため、ｎ型不純物がｍ−
ｖ族化合物半導体のＶ族元素の格子ｌ１７ｉｉ’７に位
’＋＋”ｉ　’Ｊ−るけが、第４図で上述した従来のＩ
−Ｖ族化合物゛ヒ尋体電界効果トランジスクの製法の場
合に比しｆ６段的に少なくなり、この分、「）型不純物
がＩＩＩ−Ｖ族化合物半導体の■族元素の格子位置に位
置する串の、ｎ型不純物が■−Ｖ族化合物半々体のｖＩ
Ｎ元素の格子（つ置に位置する吊に対する１−７ｊ合が
増加し、よって、ソース領域及びドレイン領域の１−ト
リア８２麿が、第４図で上述した従来の■−ｖ族化合物
半導体電界効果トランジスタの場合に比し高くなる。 このため、ソース領域及びドレイン領域の厚ざを薄くし
ても、前述した。、を高くすることがでさ゛、よって、
ゲート良が短く、イれでいて短ブ１１ンネル効果をはど
んど♀さず旦９　の高い、従って高速に動作１するＩＩ
Ｉ−Ｖ族化合物゛Ｖ−導体電界効果トランジスタを容易
に製造することがでさる。 【実施例１］ 次に、第１図を伴って本発明による■−ｖ族化合物」′
導体電界効果トランジスタの製法の第１の実施例を述べ
よう。 第１図において、第４図との対応部分には同一符号を付
して示す。 第１図に示１本発明によるｍ−ｖｉ化合物半導体電界効
果トランジスタの製法は、次に述べる順次の１程をとっ
て、Ｉ−Ｖ族化合物半導体電界効果トランジスタを製造
する。 ケなわら、第４図で上述した従来の ■−ｖ族化合物半導体電界効宋トランジスタの製法の場
合と同様に、平らな主面２をａする高抵抗■−Ｖ族化合
物半導体阜板１を予め用意する（第１同族）。 そして、ぞの高抵抗■−ｖ族化合物半導体基板１の主面
２上に、同様に比較的広い窓４を有するマスク層３を形
成づ−る（第１図Ｂ）。 次に、同様に高抵抗■−Ｖ族化合物半導体基板１に対す
る、その１而２側からの、マスク層３をマスク乙して用
いた、例えば３ｉイオンでなるｎ型不純物イオン５の打
込み処理によって、ｎ抵抗ＩＩＩ　−Ｖ　／Ａ化合物半
導体基板１内に、その主面２側に（１３いて、マスク層
３の窓４に臨んでいる第１のｎ型不純物イオン打込み領
域６を、局部的に形成す゛る（第１図Ｃン。 次に、同様に、＾抵抗■−ｖ族化合物半ＸＪ　（Ａ基板
１Ｆから上述したマスク層３を除去して１侵、高抵抗■
−Ｖ族化合物半）９体基板１の主面２上に、第１のｎ型
不純物イオン打込み領域６を覆って延長し、１つ例えば
シリコン窒化物でなる絶縁層７を、比較的ｉＱい１９さ
に形成し、次で、ｒ４抵抗ｌ１ｌ−Ｖ　Ｍ化合ＤＩ　’
Ｆ　＞９休Ｊ！　ｉ　１１／）　Ｅｌ　面２−Ｌ：に、
絶縁層７を介して、ｎ型型不純物イオン打込み領域〔５
を横切って延長している層９を一部とじＣ右しＤつ層９
を挟む両位置にそれぞれ窓１０及び１１を形成している
マスク層ε３を形成Ｊ゛る（第１図Ｄ）。 次に、同様に、８抵抗１−Ｖ族化合物゛に導体塁板１に
対する、その主面２側からの、マスク心１８をマスクと
づ゛る、例えばＳ１イオンでなるｎ型不純物イオン１］
込打込み処ＩＴを、絶縁層７を介して１１って、高抵抗
１１１−Ｖ族化合物半導（Ａｊ；ｊ　１反１内に、その
主面２側において、■第１のｒ）型不純物イオン１］込
み領域６のマスク層８を１７４成している層９下の領域
でなる第２のｎｊ％＋７不純物イオン打込み領域１３を
形成するとともに、■第１のｎ型不純物イオン打込み領
Ｗｔ６の層９下の領域をＩ＊　／ｕだ両位置において、
第２の「）望不練物イオン打込み領域１３に連接しｎつ
第２のｎ型不純物イオン打込み領域１３に比し畠いｎ型
不純物イオン打込み澗庶をイ］する。１述したマスク層
８の窓１０及び１１に−すれぞれ臨／υでいる第３及び
第４のｎ型不純物イオン打込み領域１４及び１５を、と
乙に第２のｎ型不純物イオン打込み領域１３に比し厚い
厚さにそれぞれ形成する（第１図Ｅ）。 次に、高抵抗■−Ｖ族化合物半導体基板対する、その主
面２側からの、マスク層８をマスクとする、１伺えぼＰ
、Ｎ、ΔＳなどの■族元素イオン１２′の打込み処Ｊｌ
ｌを、絶縁ｖＩ７を介して行って、第３及び第４のｎを
不−ｎ物イオン打込み領域１４及び１５から、ともに■
族元素イオンの打込まれているｎ型不純物領域１４′及
び１５′をそれぞれ形成づる（第１図Ｆ）。 次に、高抵抗［Ｉ−Ｖ族化合物１′導体工」板１上から
、上述したマスク層８を除去して後、高抵抗ｍ−ｖａ化
合物半尋休Ｊ１体板１上に、絶縁層７を介して、第３及
び第４の［）型不純物イオン打込み領域１４及び１５を
７ａつて延長している、例えばシリコン酸化物でなる絶
縁層１Ｇを比較的厚い厚さに形成し、次に、第２、第３
及び第４のｎ型不純物イオン打込み領１ｉｌｌｉ１３．
１４及び１５に対する、例えば温磨が８００℃、時間が
２０分という高温アニール処理による活性化処理によっ
て、第２のｎ型不純物イオン打込み領域１３から、ｎ　
！ｌ’９を右づるチ↑ｌンネル形成用領域１７を形成す
るとともに、第３及び第４０）ｎ型不純物イオン打込み
ｆｆ１ｌ！１４及び１５から、ともにｎ型を有し且つチ
ャンネル形成用領域１７に比し高い主１１リア濃度を右
ヂるソース領域１８及びドレイン領域１９をそれぞれ形
成するく第１図Ｇ）。 次に、絶縁層７及び１６に、それらを通してみたヂＶン
ネル形成用領域１７を外部に臨まける窓２０と、ソース
領Ｉ１５．１８及びドレイン領域１つをそれぞれ外部に
臨ませる窓２１及び２２とを形成する（第１図１−（）
。 次に、窓２０内に延長して、ヂＩ／ンネル形成用領域１
７にショットキ接合２３を形成するように連結している
ゲート用電極２４を形成し、次にまたはその前に、窓２
１及び２２内にそれτれｌＬ長して、ソース領ｈ＋！１
８及びドレイン領域１９にそれぞれオーミックに連結し
ているソース用電極２５及びドレイン用電場２６を形成
し、目的のＩ−Ｖ族化合物半導体電界効果トランジスタ
を１′７る（第１図Ｉ）。 以上が、従来提案されている■−Ｖ族化合物？ｒ導体電
界効果トランジスタの製法である。 このような■−Ｖ族化合物半々休電体効果トランジスタ
の製法にＪこれば、作用・効果の項で上）ホした特徴を
有する。 なお、第２図は、上述した本発明による■Ｖ　／Ａ化合
物半導体電界効果１−ランジスタによって形成されたソ
ース領域１８′及びドレイン領域１９′の表面からとっ
た主１１リア濃度を従来の場合と比較して示す図でこれ
からしても、本発明によるＤＩ−Ｖ族化合物半導体電界
効果［・ランジスクの製法が優れていることが明らかで
あろう。 【実施例２１ 次に、第３図を伴って本発明によるＩ［Ｉ−Ｖ　Ｍ化合
物半導体電９Ｊ効果１−ランジスタの製法の第２の実施
例を述べよう。 第３図においで第１図との対応部分にｔよ同−符ｇを（
＝Ｊ　Ｌ、詳細説明を省略づる。 第３図に示・〕木発明によるＩｌ［−Ｖ族化合物’Ｉｉ
尋体電界効果トランジスタの製法は、詳細説明を省略す
るが、第１図で上述した本発明による１１１−Ｖ族化合
物半導体電界効果１−ランジスタの製法において、絶縁
層７を形成せず、また、マスク層８の層９が半導体層６
にシコンＩ−Ｖ接合２３を形成リベく連結しているゲー
ト雷ｌｌｌ１２４に置１りされていることを除いて、第
１図で上）ホした本発明による■−Ｖ族化合物半導体電
界効果１〜ランジスクの製法にｔｐじた工程をとってｍ
Ｖ族化合物半導体電界効宋１−ランジスクを装造づる。 以上が、本発明による■−Ｖ族化合物半導体７ｒｉｌ＃
効果トランジスタの製法の第２の実施例であるが、この
にうな方法にＪ：つても、第１図で上述した本発明にＪ
：るＩＩＩ−Ｖ族化合物半導体電界効果トランジスタの
製法の場合と同（工の作用・効果がｊｒｌられることは
明らかであろう。

【図面の簡単な説明】

第１図１よ、本発明の一例を示寸路線的所面図Ｃある。 第２図は、その説明に供する４−１１リア濃度図である
。 第３図は、本発明の他の例を示す路線的断面図である。 １・・・・・・・・・高抵抗■−ｖ族化合物半導体Ｌｌ
板２・・・・・・・・・主面 ３・・・・・・・・・マスク図 ４・・・・・・・・・窓 ５・・・・・・・・・ｎ型不純物イオン６・・・・・・
・・・第１の［）型不純物イオン打込み領１或７・・・
・・・・・・絶縁層 ８・・・・・・・・・マスクｈ′り ９・・・・・・・・・層 １０・・・・・・・・・窓 １１・・・・・・・・・窓 １２・・・・・・・・・ｎ型不純物イオン１３・・・・
・・・・・第２のｎ型不純物イオン打込み領域１／Ｉ・
・・・・・・・・第３のｎ型不純物イオン打込み領域１
５・・・・・・・・・第４のｎ型不純物イオン打込み領
域１６・・・・・・・・・絶縁層 １７・・・・・・・・・ヂ１ｒンネル形成用領域１８・
・・・・・・・・ソース領域 １９・・・・・・・・・ドレイン領域 ２０．２１．２２ １１１９９０１９．宍 ２３・・・・・・・・・ショットキ接合２４・・・・・
・・・・ゲート用電極 ２５・・・・・・・・・ソース用電極 ２６・・・・・・・・・ドレイン用型極■願人 日木電イ３電話株式会社

Claims (1)

1. 【特許請求の範囲】 高抵抗III−Ｖ族化合物半導体基板に対するその主面側
   からのｎ型不純物イオンの打込み処理によって、上記高
   抵抗III−Ｖ族化合物半導体基板内に、その上記主面側
   において、第１のｎ型不純物イオン打込み領域を局部的
   に形成する工程と、 上記高抵抗III−Ｖ族化合物半導体基板の上記主面上に
   、上記ｎ型不純物イオン打込み領域を横切って延長して
   いる層を形成する工程と、上記高抵抗III−Ｖ族化合物
   半導体基板に対するその上記主面側からの、上記層をマ
   スクとするｎ型不純物イオンの打込み処理によって、上
   記高抵抗III−Ｖ族化合物半導体基板内に、その主面側
   において、（１）上記第１のｎ型不純物イオン打込み領
   域の上記層下の領域でなる第２のｎ型不純物イオン打込
   み領域を形成するとともに（２）上記第１のｎ型不純物
   イオン打込み領域の上記層下の領域を挟んだ両位置にお
   いて、上記第２のｎ型不純物イオン打込み領域に連接し
   且つ上記第２のｎ型不純物イオン打込み領域に比し高い
   ｎ型不純物イオン打込み濃度を有する第３及び第４のｎ
   型不純物イオン打込み領域をそれぞれ形成する工程と、 上記第２、第３及び第４のｎ型不純物イオン打込み領域
   に対するアニール処理による活性化処理によって、上記
   第２のｎ型不純物イオン打込み領域から、ｎ型を有する
   チャンネル形成用領域を形成するとともに、上記第３及
   び第４のｎ型不純物イオン打込み領域から、ともにｎ型
   を有し且つ上記チャンネル形成用領域に比し高いキャリ
   ア濃度を有するソース領域及びドレイン領域をそれぞれ
   形成する工程とを有するIII−Ｖ族化合物半導体電界効
   果トランジスタの製法において、 上記第１のｎ型不純物イオン打込み領域を形成する工程
   後、上記第２、第３及び第４のｎ型不純物イオン打込み
   領域を形成する工程前、または上記第２、第３及び第４
   のｎ型不純物イオン打込み領域を形成する工程後、上記
   チャンネル形成用領域、ソース領域及びドレイン領域を
   形成する工程前において、上記高抵抗III−Ｖ族化合物
   半導体基板に対する上記層マスクとするＶ族元素イオン
   の打込み処理によって、上記チャンネル形成用領域、ソ
   ース領域及びドレイン領域を形成する工程の直前におけ
   る上記第３及び第４のｎ型不純物イオン打込み領域を、
   ともに上記Ｖ族元素イオンが打込まれているｎ型不純物
   イオン打込み領域として得る工程を有することを特徴と
   するIII−Ｖ族化合物半導体電界効果トランジスタの製
   法。