JPS6365677A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6365677A JPS6365677A JP21019686A JP21019686A JPS6365677A JP S6365677 A JPS6365677 A JP S6365677A JP 21019686 A JP21019686 A JP 21019686A JP 21019686 A JP21019686 A JP 21019686A JP S6365677 A JPS6365677 A JP S6365677A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- gate electrode
- electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000969 carrier Substances 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合界面における高速電子を利用した
高性能な電界効果トランジスタに関する。
高性能な電界効果トランジスタに関する。
従来の電界効果ｌ・ランジスタの構造としてＧａＡｓと
ＡｆＧａＡｓのへテロ界面の２次元電子ガスを用いた半
導体装置の場合を説明する。
ＡｆＧａＡｓのへテロ界面の２次元電子ガスを用いた半
導体装置の場合を説明する。
ＧａＡｓとＡｆＧａＡｓのへテロ界面の高速な２次元電
子チャネルを用いた電界効果トランジスタは、ＧａＡｓ
を越える高速、高性能素子として、低雑音素子及び高速
ＩＣへの応用が盛んに研究さ 。
子チャネルを用いた電界効果トランジスタは、ＧａＡｓ
を越える高速、高性能素子として、低雑音素子及び高速
ＩＣへの応用が盛んに研究さ 。
れている。かかる電界効果トランジスタをさらに高性能
化するためには、ソース抵抗の低減が重要であり、第３
図に断面構造で示すように、ソース・ドレイン電極領域
が、グー１〜電極１のすぐ側面に形成されるような試み
がイオン注入によってゲート外にｎ＋領域１１を形成す
る方法として、アイイーイーイー・エレクトロン・デバ
イス・レターズ（ＩＥＥＥ Ｆ、Ｉｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌ、ｅｔｔｅｒｓ）ＥＤＩ−−５，
１２９゜１９８４に報告されている。第３図において、
１はゲート電極、３は２次元電子ガス、９はソース重陽
、１０はドレイン電極、１１はｎ＋領領域ある。
化するためには、ソース抵抗の低減が重要であり、第３
図に断面構造で示すように、ソース・ドレイン電極領域
が、グー１〜電極１のすぐ側面に形成されるような試み
がイオン注入によってゲート外にｎ＋領域１１を形成す
る方法として、アイイーイーイー・エレクトロン・デバ
イス・レターズ（ＩＥＥＥ Ｆ、Ｉｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌ、ｅｔｔｅｒｓ）ＥＤＩ−−５，
１２９゜１９８４に報告されている。第３図において、
１はゲート電極、３は２次元電子ガス、９はソース重陽
、１０はドレイン電極、１１はｎ＋領領域ある。
以上のような構造の電界効果トランジスタにおいて、第
３図かられかるようにｎｌ・領域は、ゲートをマスクと
してイオン注入を行なっているためｎ＋領域１１とゲー
ト金属１が接近しており、ゲート逆方向耐圧が極度に小
さくなってよう。
３図かられかるようにｎｌ・領域は、ゲートをマスクと
してイオン注入を行なっているためｎ＋領域１１とゲー
ト金属１が接近しており、ゲート逆方向耐圧が極度に小
さくなってよう。
本発明の目的は、以上のような従来技術における素子構
造及び性能の限界を打破し、特にソース抵抗を低減し、
かつゲート逆方向耐圧を著しく向上させた高性能な電界
効果トランジスタを提供することにある。
造及び性能の限界を打破し、特にソース抵抗を低減し、
かつゲート逆方向耐圧を著しく向上させた高性能な電界
効果トランジスタを提供することにある。
本発明の電界効果トランジスタは、高純度あるいはＰ型
の第１の半導体層と、該第１の半導体層より電子新和力
の小さい第２の半導体層と、前記第１および第２の半導
体層により形成されたヘテロ接合と、ヘテロ界面に形成
される電子チャネルのキャリア数を制御するゲート電極
と、該ゲート電極をはさんで設けられたソース電極およ
びドレイン電極とを有する。電界効果トランジスタにお
いて、前記ゲート電極間 の半導体層が露出していることを特徴として構成される
。
の第１の半導体層と、該第１の半導体層より電子新和力
の小さい第２の半導体層と、前記第１および第２の半導
体層により形成されたヘテロ接合と、ヘテロ界面に形成
される電子チャネルのキャリア数を制御するゲート電極
と、該ゲート電極をはさんで設けられたソース電極およ
びドレイン電極とを有する。電界効果トランジスタにお
いて、前記ゲート電極間 の半導体層が露出していることを特徴として構成される
。
以下第１図（ａ＞、（ｂ）に示す本発明の一実施例の断
面図およびその部分拡大図を参照して本発明の構成およ
び効果について説明する。
面図およびその部分拡大図を参照して本発明の構成およ
び効果について説明する。
第１図（ａ）、（ｂ）に示すように高抵抗基板５上に第
１の半導体層４、第２の半導体層２を連続して積層しな
ウェーハ上に、ゲート電極１が形成されている。そして
、ゲート電極１の両端部でのソース領域６．ドレイン領
域７が堀り込まれて、ほぼ垂直に第２の半導体層２が露
出した構造を持っている。第１図（ｂ）は第１図（ａ＞
のＡ部の拡大図である。図に示すように露出したほぼ垂
直な第２の半導体層２は、側面より横方向に空乏層８が
でき、これによりゲート金属１とソース領域６、ドレイ
ン領域７が電気的に遮断され、ゲート電極１端部での電
界集中が避けられゲート逆方向耐圧が大きく向上する。
１の半導体層４、第２の半導体層２を連続して積層しな
ウェーハ上に、ゲート電極１が形成されている。そして
、ゲート電極１の両端部でのソース領域６．ドレイン領
域７が堀り込まれて、ほぼ垂直に第２の半導体層２が露
出した構造を持っている。第１図（ｂ）は第１図（ａ＞
のＡ部の拡大図である。図に示すように露出したほぼ垂
直な第２の半導体層２は、側面より横方向に空乏層８が
でき、これによりゲート金属１とソース領域６、ドレイ
ン領域７が電気的に遮断され、ゲート電極１端部での電
界集中が避けられゲート逆方向耐圧が大きく向上する。
（実施例〕
以下本発明の実施例について図面を参照して説明する。
第２図は本発明の実施例の断面図である。
第２図に示すように、半絶縁性ＧａＡｓ基板５上にＭＢ
２法にて、第１の半導体層４として、キャリア密度的Ｉ
Ｘ １０ ”ｃｒｓ−’、厚さ０．８７１ｍのｐ
−ＧａＡｓ層を成長し、さらに第２の半導体層２として
、厚さ５０人のｕｎｄｏｐｅｄ−Ａｅ。、３Ｇ ａ ｇ
、フＡｓのスペーサ一層、ドナー密度２Ｘ１０ ｃｍ
−、厚さ１５０人のｎ −Ａ ｊ７０．３Ｇ ａ、 ０
，７Ａ ５層、厚さ１００人のｎ−ＧａＡｓ層を順次成
長させたウェーハを用い、ＷＳｉのゲート電極１を形成
した後、このゲート電極をマスクにＳｉイオン注入（５
０ＫｅＶ、５ Ｘ １０”ｃｍ ’）を行い、９５０℃
５ｓｅｃの短時間熱処理（ｒａｐｉｄ ｔｅｒｍａ
ｌ ａｎｎｅａｌｉｎ−ｇ）を行って０１領域１１を
形成する。その後、ソース電極９．ドレイン電極１０を
形成後、ゲート、ソース及びドレイン電極をマスクに、
ソース・ゲート電極間、ゲート・トレイン電極間のｎ＋
領域１１を２０人程度エツチングを行い、ゲート電極１
の両端部にほぼ垂直な第２の半導体層２を露出させた。
２法にて、第１の半導体層４として、キャリア密度的Ｉ
Ｘ １０ ”ｃｒｓ−’、厚さ０．８７１ｍのｐ
−ＧａＡｓ層を成長し、さらに第２の半導体層２として
、厚さ５０人のｕｎｄｏｐｅｄ−Ａｅ。、３Ｇ ａ ｇ
、フＡｓのスペーサ一層、ドナー密度２Ｘ１０ ｃｍ
−、厚さ１５０人のｎ −Ａ ｊ７０．３Ｇ ａ、 ０
，７Ａ ５層、厚さ１００人のｎ−ＧａＡｓ層を順次成
長させたウェーハを用い、ＷＳｉのゲート電極１を形成
した後、このゲート電極をマスクにＳｉイオン注入（５
０ＫｅＶ、５ Ｘ １０”ｃｍ ’）を行い、９５０℃
５ｓｅｃの短時間熱処理（ｒａｐｉｄ ｔｅｒｍａ
ｌ ａｎｎｅａｌｉｎ−ｇ）を行って０１領域１１を
形成する。その後、ソース電極９．ドレイン電極１０を
形成後、ゲート、ソース及びドレイン電極をマスクに、
ソース・ゲート電極間、ゲート・トレイン電極間のｎ＋
領域１１を２０人程度エツチングを行い、ゲート電極１
の両端部にほぼ垂直な第２の半導体層２を露出させた。
その結果、エツチング前と後を比べ、著しくゲート逆方
向耐圧の向上が見られた。また、ソース抵抗はｎ＋領域
１１のシート抵抗が小さいなめ工・ソチングの前後では
変化が見られなく、ソース抵抗を低減したままゲートリ
ーク電流が減りゲート逆方向耐圧が向上した高性能な電
界効果トランジスタが実現できた。
向耐圧の向上が見られた。また、ソース抵抗はｎ＋領域
１１のシート抵抗が小さいなめ工・ソチングの前後では
変化が見られなく、ソース抵抗を低減したままゲートリ
ーク電流が減りゲート逆方向耐圧が向上した高性能な電
界効果トランジスタが実現できた。
以上説明したように、本発明はゲート電極の端部で、ほ
ぼ垂直に第２の半導体層を露出させることによりソース
抵抗を低減したまま、ゲート逆方向耐圧を著しく向上さ
せ、高性能な電界効果トランジスタが実現可能となる。
ぼ垂直に第２の半導体層を露出させることによりソース
抵抗を低減したまま、ゲート逆方向耐圧を著しく向上さ
せ、高性能な電界効果トランジスタが実現可能となる。
第１図（ａ＞、（ｂ）は本発明の一実施例の断面図およ
び原理説明用の部分拡大図、第２図は本発明の他の実施
例の断面図、第３図は従来の電界効果トランジスタの断
面図である。 １・・・ゲート電極、２・・・第２の半導体層、３・・
・２次元電子ガス、４・・・第１の半導体層、５・・・
高抵抗基板、６・・・ソース領域、７・・・ドレイン領
域、８・・・空乏層、９・・・ソース電極、１０・・・
トレイン電極、１】・・・ｎ＋領領域 第１ 圀
び原理説明用の部分拡大図、第２図は本発明の他の実施
例の断面図、第３図は従来の電界効果トランジスタの断
面図である。 １・・・ゲート電極、２・・・第２の半導体層、３・・
・２次元電子ガス、４・・・第１の半導体層、５・・・
高抵抗基板、６・・・ソース領域、７・・・ドレイン領
域、８・・・空乏層、９・・・ソース電極、１０・・・
トレイン電極、１】・・・ｎ＋領領域 第１ 圀
Claims (1)
- 高純度あるいはＰ型の第１の半導体層と、該第１の半導
体層上に形成された該第１の半導体層より電子新和力の
小さい第２の半導体層と、前記第１および第２の半導体
層により形成されたヘテロ接合と、前記第２の半導体層
上に形成されヘテロ界面に形成される電子チャネルのキ
ャリア数を制御するゲート電極と、該ゲート電極をはさ
んで設けられたソース電極およびドレイン電極とを有す
る電界効果トランジスタにおいて、前記ゲート電極の端
部で、ほぼ垂直な第２の半導体層が露出していることを
特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019686A JPS6365677A (ja) | 1986-09-05 | 1986-09-05 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019686A JPS6365677A (ja) | 1986-09-05 | 1986-09-05 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6365677A true JPS6365677A (ja) | 1988-03-24 |
Family
ID=16585374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21019686A Pending JPS6365677A (ja) | 1986-09-05 | 1986-09-05 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234849A (en) * | 1991-05-17 | 1993-08-10 | Sony Corporation | Method of preparing a high electron mobility field effect transistor |
| JP2005203544A (ja) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | 窒化物半導体装置とその製造方法 |
-
1986
- 1986-09-05 JP JP21019686A patent/JPS6365677A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234849A (en) * | 1991-05-17 | 1993-08-10 | Sony Corporation | Method of preparing a high electron mobility field effect transistor |
| JP2005203544A (ja) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | 窒化物半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206274A1 (en) | High transconductance complementary IC structure | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6365677A (ja) | 電界効果トランジスタ | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6365678A (ja) | 電界効果トランジスタ | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS609174A (ja) | 半導体装置 | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03191532A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JP2004158772A (ja) | 電界効果トランジスタ | |
| JPS629676A (ja) | 半導体装置の製造方法 | |
| JPS62298182A (ja) | 半導体装置の製造方法 | |
| JPH0831484B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63188972A (ja) | 電界効果トランジスタ | |
| JPH04280640A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63281474A (ja) | 半導体装置 | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 |