JPH03240243A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPH03240243A JPH03240243A JP3625290A JP3625290A JPH03240243A JP H03240243 A JPH03240243 A JP H03240243A JP 3625290 A JP3625290 A JP 3625290A JP 3625290 A JP3625290 A JP 3625290A JP H03240243 A JPH03240243 A JP H03240243A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- gate
- implanted
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 14
- 230000005669 field effect Effects 0.000 title description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に、特にセルフアライン
メント構造の電界効果型トランジスタの製造方法に関す
る。
メント構造の電界効果型トランジスタの製造方法に関す
る。
（従来の技術）
従来のＧａＡｓ ＭＥＳ ＦＥＴ （Ｍｅｔａｌ Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒヱ１ｅｌｄ Ｅｆｆｅｃｔ工ｒ
ａｎｓ ｉｓ ｔｅｒ）では、活性層であるｎ型ＧａＡ
ｓの膜厚は薄いので、ＧａＡｓ基板の表面空乏層の影響
は極めて大きい。そこで、この表面空乏層の影響を避け
るために開発されたものとして、セルフアラインメント
構造のＧａＡｓ ＭＥＳ ＦＥＴがある。
ｍ１ｃｏｎｄｕｃｔｏｒヱ１ｅｌｄ Ｅｆｆｅｃｔ工ｒ
ａｎｓ ｉｓ ｔｅｒ）では、活性層であるｎ型ＧａＡ
ｓの膜厚は薄いので、ＧａＡｓ基板の表面空乏層の影響
は極めて大きい。そこで、この表面空乏層の影響を避け
るために開発されたものとして、セルフアラインメント
構造のＧａＡｓ ＭＥＳ ＦＥＴがある。
以下、このセルフアラインメント構造のＧａＡｓＭＥＳ
ＦＥＴの製造工程につき第２図（＾）〜（Ｄ）を用い
て簡単に説明する。
ＦＥＴの製造工程につき第２図（＾）〜（Ｄ）を用い
て簡単に説明する。
先ず、ＧａＡｓ基板１に対して、ホトリソグラフィ技術
及びイオン注入技術を用いて、ｎ型層２を所望部に形成
する。尚、イオン注入条件としては、ｎ型の不純物イオ
ンを用い、加速電圧は任意適当なものとする。（第２図
（Ａ）参照） 次に・選択ＣＶ Ｄ （ｊＱｈｅｎ＋１ｃａｌ 、１ａ
ｐｏｒ ｌｌｉｐｏｓｉｔｉｏｎ）法により、例えばゲ
ート電極となるポリシリコン３を形成する。（第２図（
Ｂ）参照） 次に、ゲート電極３をマスクにしてＧａＡｓ基板１上の
ｎ型層２に対してｎ型の不純物イオンを注入する。これ
によって、ｎ＋のイオン注入Ｎ４を形威する。その後、
ＧａＡｓ基板ｌに対してアニール処理することによって
ｎ゛のイオン注入層は活性層４となる。また活性層４の
ダメージも回復できる。
及びイオン注入技術を用いて、ｎ型層２を所望部に形成
する。尚、イオン注入条件としては、ｎ型の不純物イオ
ンを用い、加速電圧は任意適当なものとする。（第２図
（Ａ）参照） 次に・選択ＣＶ Ｄ （ｊＱｈｅｎ＋１ｃａｌ 、１ａ
ｐｏｒ ｌｌｉｐｏｓｉｔｉｏｎ）法により、例えばゲ
ート電極となるポリシリコン３を形成する。（第２図（
Ｂ）参照） 次に、ゲート電極３をマスクにしてＧａＡｓ基板１上の
ｎ型層２に対してｎ型の不純物イオンを注入する。これ
によって、ｎ＋のイオン注入Ｎ４を形威する。その後、
ＧａＡｓ基板ｌに対してアニール処理することによって
ｎ゛のイオン注入層は活性層４となる。また活性層４の
ダメージも回復できる。
（第２図（Ｃ）参照）
次に、真空蒸着法を用いて、ソース・ドレイン用電極と
なる金属を蒸着し、リフトオフ法により所望部にのみソ
ース・ドレイン用電極５を形成する。（第２図（Ｄ）参
照） （発明が解決しようとする課題） しかしながら、上述した電界効果型トランジスタの製造
方法は、ｎ゛の活性層の間のｎ型層の不純物密度が横方
向に一定であるためＦＥＴの相互コンダクタンスを上げ
るために、高濃度のｎ゛の活性層を形成しようとすると
ｎ゛の活性層の間のショットキー特性の逆耐圧がとれず
、半導体装置自体の特性が劣化するということが生じる
という問題点があった。
なる金属を蒸着し、リフトオフ法により所望部にのみソ
ース・ドレイン用電極５を形成する。（第２図（Ｄ）参
照） （発明が解決しようとする課題） しかしながら、上述した電界効果型トランジスタの製造
方法は、ｎ゛の活性層の間のｎ型層の不純物密度が横方
向に一定であるためＦＥＴの相互コンダクタンスを上げ
るために、高濃度のｎ゛の活性層を形成しようとすると
ｎ゛の活性層の間のショットキー特性の逆耐圧がとれず
、半導体装置自体の特性が劣化するということが生じる
という問題点があった。
本発明の目的は高濃度のｎ゛の活性層に対してｎ＋の活
性層の間のショットキー特性の逆耐圧が劣化しない電界
効果型トランジスタの製造方法を提供することにある。
性層の間のショットキー特性の逆耐圧が劣化しない電界
効果型トランジスタの製造方法を提供することにある。
（課題を解決するための手段）
本発明の電界効果型トランジスタの製造方法は、半導体
基板にｎ型層を形威し、次に半導体基板上の所定部にゲ
ート電極を形成する。このゲート電極をマスクにしてｎ
型の不純物イオンを注入しｎ◆のイオン注入層を形威し
、その後アニール処理しｎ゛の活性層とする。次に所望
部にソース・ドレイン用電極を形成する。前記ゲート電
極をマスクにして、所望の角度からｎ＋の活性層間の前
記ｎ型層に対して、深い準位となる不純物イオンをなな
めに注入することを特徴とする。
基板にｎ型層を形威し、次に半導体基板上の所定部にゲ
ート電極を形成する。このゲート電極をマスクにしてｎ
型の不純物イオンを注入しｎ◆のイオン注入層を形威し
、その後アニール処理しｎ゛の活性層とする。次に所望
部にソース・ドレイン用電極を形成する。前記ゲート電
極をマスクにして、所望の角度からｎ＋の活性層間の前
記ｎ型層に対して、深い準位となる不純物イオンをなな
めに注入することを特徴とする。
（作 用）
本発明の電界効果型トランジスタの製造方法は、前記ゲ
ート電極をマスクにして、所望の角度からｎ゛の活性層
間のｎ型層に対して、深い準位となる不純物イオンをな
なめに注入する。すると注入した領域が低電子密度とな
り、ゲート電極の直下のｎ型層においてゲート電極を中
心として左右で電子密度が非対称になる。
ート電極をマスクにして、所望の角度からｎ゛の活性層
間のｎ型層に対して、深い準位となる不純物イオンをな
なめに注入する。すると注入した領域が低電子密度とな
り、ゲート電極の直下のｎ型層においてゲート電極を中
心として左右で電子密度が非対称になる。
（実施例）
以下、図面を参照して本発明の実施例につき説明する。
尚、以下の実施例で参照する図面は本発明の理解が容易
となる程度に概略的に示しているに過ぎず、本発明はこ
れら図示例にのみ限定されるものではないことを理解さ
れたい。
となる程度に概略的に示しているに過ぎず、本発明はこ
れら図示例にのみ限定されるものではないことを理解さ
れたい。
本発明の電界効果型トランジスタの製造方法は、ソース
・ドレイン用電極の形成工程迄は従来技術と同様な方法
で行われるもので、特徴とするところは、それ以後の形
成工程である。以下、本発明の実施例について第１図（
＾）〜（Ｃ）及び第２図（Ａ）〜（Ｃ）を併用して説明
する。
・ドレイン用電極の形成工程迄は従来技術と同様な方法
で行われるもので、特徴とするところは、それ以後の形
成工程である。以下、本発明の実施例について第１図（
＾）〜（Ｃ）及び第２図（Ａ）〜（Ｃ）を併用して説明
する。
ＧａＡｓ基板１の所望部にｎ型層２を形成する。
（第２図（Ａ）参照）
次に、リフトオフ法により、ゲート電極となるタングス
テン３を形成する。（第２図（Ｂ）参照）そしてこのゲ
ート電極３をマスクにしてＧａＡｓ基板ｌ上のｎ型層２
に対してｎ型の不純物イオンを注入する。これによって
、ｎ′″のイオン注入層４を形成する。
テン３を形成する。（第２図（Ｂ）参照）そしてこのゲ
ート電極３をマスクにしてＧａＡｓ基板ｌ上のｎ型層２
に対してｎ型の不純物イオンを注入する。これによって
、ｎ′″のイオン注入層４を形成する。
その後、ＧａＡｓ基板１に対してアニール処理すること
によってｎｏのイオン注入層は活性層４となる。（第２
図（Ｃ）参照） 次に、真空蒸着法を用いて、ソース・ドレイン用電極と
なる金属を蒸着し、リフトオフ法により所望部にのみソ
ース・ドレイン用電極５を形成する。（第１図（Ａ）参
照） ななめイオン注入法を用い、ｎ＋の活性層４及びｎ型層
２に対して深い準位となるＣ、ＯＸ等の不純物イオンを
適当な加速電圧によって注入する。
によってｎｏのイオン注入層は活性層４となる。（第２
図（Ｃ）参照） 次に、真空蒸着法を用いて、ソース・ドレイン用電極と
なる金属を蒸着し、リフトオフ法により所望部にのみソ
ース・ドレイン用電極５を形成する。（第１図（Ａ）参
照） ななめイオン注入法を用い、ｎ＋の活性層４及びｎ型層
２に対して深い準位となるＣ、ＯＸ等の不純物イオンを
適当な加速電圧によって注入する。
（第１図（Ｂ）参照）
尚、この時の注入角度θ、の設定はゲート電極の膜厚３
の膜厚を利用して、−ゲート電極３を中心として右側の
ｎ′″の活性層５にのみ不純物イオンが注入されるよう
にする。
の膜厚を利用して、−ゲート電極３を中心として右側の
ｎ′″の活性層５にのみ不純物イオンが注入されるよう
にする。
上記ななめイオン注入はゲート電極３がマスクとして働
くのでセルフアラインメント的にイオン注入できる。
くのでセルフアラインメント的にイオン注入できる。
上記ななめイオン注入によって、ｎ゛の活性層及びｎ型
層の低電子密度のｎ−層６を形成する。
層の低電子密度のｎ−層６を形成する。
従って、ｎ゛の活性層４間のｎ型層２において、ゲート
電極３を中心としてゲート電極３の左右でｎ、ｎ−と電
子密度が非対称となる。（第１図（Ｃ）参照） このようなｎ型１２を有する電界効果型トランジスタ、
特にななめイオン注入をドレイン側のｎ型層２に行った
電界効果型トランジスタにおいて、ゲート−ソース間ま
たはゲート−ドレイン間のショットキ電気的特性を評価
すると、ゲート−ドレイン間の逆耐圧がゲート−ソース
間の逆耐圧より大きくなる。従って電界効果型トランジ
スタのゲート−ドレイン間の耐圧が向上した。
電極３を中心としてゲート電極３の左右でｎ、ｎ−と電
子密度が非対称となる。（第１図（Ｃ）参照） このようなｎ型１２を有する電界効果型トランジスタ、
特にななめイオン注入をドレイン側のｎ型層２に行った
電界効果型トランジスタにおいて、ゲート−ソース間ま
たはゲート−ドレイン間のショットキ電気的特性を評価
すると、ゲート−ドレイン間の逆耐圧がゲート−ソース
間の逆耐圧より大きくなる。従って電界効果型トランジ
スタのゲート−ドレイン間の耐圧が向上した。
（発明の効果〉
上述した説明からも明らかなように本発明の電界効果型
トランジスタの製造方法は、ゲート電極をマスクとして
ななめイオン注入するためセルフアラインメント的にイ
オン注入できると共に、ゲート電極の直下のｎ型層にお
いてゲート電極を中心として左右で電子密度の非対称な
領域ができる。
トランジスタの製造方法は、ゲート電極をマスクとして
ななめイオン注入するためセルフアラインメント的にイ
オン注入できると共に、ゲート電極の直下のｎ型層にお
いてゲート電極を中心として左右で電子密度の非対称な
領域ができる。
従って電界効果トランジスタのゲート−ドレイン間の耐
圧が向上できる。また２次効果として電界効果トランジ
スタの相互コンダクタンスを上げるために、高濃度のｎ
゛の活性層を形成する場合にもチャネル部のショットキ
ー特性の逆耐圧がとれず、半導体装置自体の特性が劣化
するということも起こらない。
圧が向上できる。また２次効果として電界効果トランジ
スタの相互コンダクタンスを上げるために、高濃度のｎ
゛の活性層を形成する場合にもチャネル部のショットキ
ー特性の逆耐圧がとれず、半導体装置自体の特性が劣化
するということも起こらない。
第１図（＾）〜（Ｃ）は本発明の第１の実施例の説明に
供する図、 第２図（Ａ）〜（４Ｐ）は従来の半導体装置の製造工程
図。 １・・・ＧａＡｓ基板、２・・・ｎ型層、３・・・ゲー
ト電極、４・・・ｎ＋の活性層、５・・・ソース・ドレ
イン用電極、６・・・ｎ−層。 本発哨の千婆イ本装？ＩＬ命製澁方法 第１図（そのｌ） 水容Ｅ月Ｉ７１″４導イホ容ｄら製造方う去第１図（そ
の２） ↓ ↓ 番 ↓ を 従来の″４導体栽遅、製造方法 第 図 （そ の １） ↓ ↓ ↓ ↓ 従来の手導体襞置、Ａ魁遣方法 第２ ｉｌ（その２）
供する図、 第２図（Ａ）〜（４Ｐ）は従来の半導体装置の製造工程
図。 １・・・ＧａＡｓ基板、２・・・ｎ型層、３・・・ゲー
ト電極、４・・・ｎ＋の活性層、５・・・ソース・ドレ
イン用電極、６・・・ｎ−層。 本発哨の千婆イ本装？ＩＬ命製澁方法 第１図（そのｌ） 水容Ｅ月Ｉ７１″４導イホ容ｄら製造方う去第１図（そ
の２） ↓ ↓ 番 ↓ を 従来の″４導体栽遅、製造方法 第 図 （そ の １） ↓ ↓ ↓ ↓ 従来の手導体襞置、Ａ魁遣方法 第２ ｉｌ（その２）
Claims (1)
- 【特許請求の範囲】 半導体基板にｎ型層を形成する工程と、 前記半導体基板上の所定部にゲート電極を形成する工程
と、 前記ゲート電極をマスクにしてｎ型の不純物イオンを注
入しｎ＾＋のイオン注入層を形成する第１のイオン注入
工程と、 前記半導体基板に対し、アニール処理を行ってｎ＾＋の
イオン注入層をｎ＾＋の活性層とする工程と、前記半導
体基板上にソース・ドレイン用電極を形成する工程と、 前記ゲート電極をマスクにして、所望の角度からｎ＾＋
の活性層間の前記ｎ型層に対して、深い準位となる不純
物イオンをななめに注入する第２のイオン注入工程とを
有することを特徴とする電界効果型トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036252A JP3034546B2 (ja) | 1990-02-19 | 1990-02-19 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036252A JP3034546B2 (ja) | 1990-02-19 | 1990-02-19 | 電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240243A true JPH03240243A (ja) | 1991-10-25 |
| JP3034546B2 JP3034546B2 (ja) | 2000-04-17 |
Family
ID=12464583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036252A Expired - Fee Related JP3034546B2 (ja) | 1990-02-19 | 1990-02-19 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034546B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709378A1 (fr) * | 1993-01-29 | 1995-03-03 | Mitsubishi Electric Corp | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. |
| EP0642175A1 (en) * | 1993-09-07 | 1995-03-08 | Murata Manufacturing Co., Ltd. | Semiconductor element with Schottky electrode and process for producing the same |
| US7758690B2 (en) | 2002-05-03 | 2010-07-20 | Imerys Minerals, Ltd. | Paper coating pigments |
-
1990
- 1990-02-19 JP JP2036252A patent/JP3034546B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709378A1 (fr) * | 1993-01-29 | 1995-03-03 | Mitsubishi Electric Corp | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. |
| EP0642175A1 (en) * | 1993-09-07 | 1995-03-08 | Murata Manufacturing Co., Ltd. | Semiconductor element with Schottky electrode and process for producing the same |
| US5578844A (en) * | 1993-09-07 | 1996-11-26 | Murata Manufacturing Co., Ltd. | Semiconductor element and process for production for the same |
| US7758690B2 (en) | 2002-05-03 | 2010-07-20 | Imerys Minerals, Ltd. | Paper coating pigments |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3034546B2 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09232336A (ja) | 半導体装置 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP4194778B2 (ja) | 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法 | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH08264760A (ja) | ヘテロ接合電界効果型トランジスタとその製造方法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH08264561A (ja) | 半導体装置およびその製造方法 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JP3014437B2 (ja) | 半導体素子の製造方法 | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0992660A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6365677A (ja) | 電界効果トランジスタ | |
| JPH0217935B2 (ja) | ||
| JPS60234374A (ja) | 半導体装置の製造方法 | |
| JPS62283674A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62202561A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0328066B2 (ja) | ||
| JPS63158877A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0797591B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS61222270A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06283553A (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JPS63124471A (ja) | 電界効果トランジスタ | |
| JPH0445544A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |