JPH03278542A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03278542A JPH03278542A JP2076882A JP7688290A JPH03278542A JP H03278542 A JPH03278542 A JP H03278542A JP 2076882 A JP2076882 A JP 2076882A JP 7688290 A JP7688290 A JP 7688290A JP H03278542 A JPH03278542 A JP H03278542A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- substrate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 40
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000004047 hole gas Substances 0.000 description 7
- 125000005842 heteroatom Chemical group 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 125000002524 organometallic group Chemical group 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000003887 surface segregation Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
- A61F7/02—Compresses or poultices for effecting heating or cooling
- A61F2007/0261—Compresses or poultices for effecting heating or cooling medicated
- A61F2007/0265—Compresses or poultices for effecting heating or cooling medicated antiallergic
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体エピタキシャル成長層を用いた半導体装
置に関する。
置に関する。
従来、ダイアモンド構造または閃亜鉛構造を有する半導
体のエピタキシャル成長層を用いた半導体装置は、該構
造を有する半導体の（１００）基板上に作製されていた
１例えば、ＧａＡｓ（１００）基板上に作製したＡ Ｑ
Ｇ ａ Ａ ｓ ／ Ｑ ａ Ａ ｓ系ヘテロ接合バ
イポーラトランジスタに関しては、ジャパニーズ ジャ
ーナル オブ アプライド フィジックス２６ （１９
８７年）第４３９頁から第４４３頁（Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ２６ （１９８７）ＰＰ４３９−４４３）において
論じられている。
体のエピタキシャル成長層を用いた半導体装置は、該構
造を有する半導体の（１００）基板上に作製されていた
１例えば、ＧａＡｓ（１００）基板上に作製したＡ Ｑ
Ｇ ａ Ａ ｓ ／ Ｑ ａ Ａ ｓ系ヘテロ接合バ
イポーラトランジスタに関しては、ジャパニーズ ジャ
ーナル オブ アプライド フィジックス２６ （１９
８７年）第４３９頁から第４４３頁（Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ２６ （１９８７）ＰＰ４３９−４４３）において
論じられている。
また＋ （１００）面から数度傾いた基板を用いる場
合もあった。例えば（１００）面から６°傾いたＧａＡ
ｓ基板上のｐｎ接合ダイオードに関しては、１９８９年
エレクトロニック マテリアルズ コンファレンス ア
ブストラクト 第５７頁から第５８頁（１９８９Ｅｌｅ
ｃｔｒｏｎｉｃ ＭａｔｅｒｉａｌｓＣｏｎｆｅｒｅｎ
ｃｅ Ａｂｓｔｒａｃｔｓ Ｐ Ｐ ５７−５８ ）
において報告されている。
合もあった。例えば（１００）面から６°傾いたＧａＡ
ｓ基板上のｐｎ接合ダイオードに関しては、１９８９年
エレクトロニック マテリアルズ コンファレンス ア
ブストラクト 第５７頁から第５８頁（１９８９Ｅｌｅ
ｃｔｒｏｎｉｃ ＭａｔｅｒｉａｌｓＣｏｎｆｅｒｅｎ
ｃｅ Ａｂｓｔｒａｃｔｓ Ｐ Ｐ ５７−５８ ）
において報告されている。
従来技術を用いて、例えばＧａＡｓ （１００）（±０
．５°）基板上にＢｅドープＧａＡｓを６３０℃にて分
子線エピタキシャル成長させたところ、キャリア濃度が
室温で３ Ｘ １０”ａｍ−”以下の場合には表面は平
坦であったが、キャリア濃度が６×１０”ｍ−’では成
長膜厚が４００人を越えると成長表面に凹凸が発生し、
成長層の厚さが４００人のときに３０人９層厚１６００
人のときに３００人にも達することが判明した。
．５°）基板上にＢｅドープＧａＡｓを６３０℃にて分
子線エピタキシャル成長させたところ、キャリア濃度が
室温で３ Ｘ １０”ａｍ−”以下の場合には表面は平
坦であったが、キャリア濃度が６×１０”ｍ−’では成
長膜厚が４００人を越えると成長表面に凹凸が発生し、
成長層の厚さが４００人のときに３０人９層厚１６００
人のときに３００人にも達することが判明した。
不純物の高濃度化は半導体装置の高性能化に不可欠な技
術であるが、表面に凹凸が生じる３次元成長モードは、
原子層レベルで平坦に成長する２次元成長に比べて、転
位等の結晶欠陥が発生しやすく、該半導体層の結晶性が
悪くなる。この結晶性の劣化は、荒れた面上に続いて成
長する半導体層へもつながる。これらはキャリア寿命低
減に関係するため、半導体装置の特性が悪くなるという
問題が生じる。さらにこの半導体層界面の荒れは、二次
元電子（または正孔）ガス電界効果トランジスタ等キャ
リアが該界面に平行に移動する半導体装置において、界
面ラフネス散乱の増大をもたらすために、高周波特性が
劣化するという問題も生じる。半導体層のエピタキシャ
ル成長温度を従来よりも２００℃以上下げれば界面の平
坦性は改善するが、結晶性が悪化するので、高性能な半
導体装置の実現は困難である。
術であるが、表面に凹凸が生じる３次元成長モードは、
原子層レベルで平坦に成長する２次元成長に比べて、転
位等の結晶欠陥が発生しやすく、該半導体層の結晶性が
悪くなる。この結晶性の劣化は、荒れた面上に続いて成
長する半導体層へもつながる。これらはキャリア寿命低
減に関係するため、半導体装置の特性が悪くなるという
問題が生じる。さらにこの半導体層界面の荒れは、二次
元電子（または正孔）ガス電界効果トランジスタ等キャ
リアが該界面に平行に移動する半導体装置において、界
面ラフネス散乱の増大をもたらすために、高周波特性が
劣化するという問題も生じる。半導体層のエピタキシャ
ル成長温度を従来よりも２００℃以上下げれば界面の平
坦性は改善するが、結晶性が悪化するので、高性能な半
導体装置の実現は困難である。
エピタキシャル層表面の凹凸は、（１００）面を有する
ＧａＡｓ基板上にＢｅと同様に表面偏析しゃすいＳｎ（
スズ）を高濃度にドーピングしたＧ ａ Ａ ｓ層を成
長した場合や（１００）面を有するＳｉ基板表面にＢ（
はう素）やＧａ（ガリウム）。
ＧａＡｓ基板上にＢｅと同様に表面偏析しゃすいＳｎ（
スズ）を高濃度にドーピングしたＧ ａ Ａ ｓ層を成
長した場合や（１００）面を有するＳｉ基板表面にＢ（
はう素）やＧａ（ガリウム）。
Ｓｂ（アンチモン）など表面偏析しやすい元素を高濃度
にドーピングしてＳｉ層を成長した場合にも発生した。
にドーピングしてＳｉ層を成長した場合にも発生した。
ここで表面偏析しやすい原子とは、該原子を含む第１の
半導体層上に該原子を含まない第２の半導体層をエピタ
キシャル成長させる際に、第２の半導体層中に移動した
該原子の数が熱拡散で定まる量よりも大きいことを特徴
とする原子のことである。
半導体層上に該原子を含まない第２の半導体層をエピタ
キシャル成長させる際に、第２の半導体層中に移動した
該原子の数が熱拡散で定まる量よりも大きいことを特徴
とする原子のことである。
本発明の目的は、表面の凹凸発生を抑制し、半導体層界
面の平坦化を実現することにより、結晶性の向上・界面
ラフネス散乱の低減・不純物の高濃度化等を達成し、高
速動作する半導体装置を提供することにある。
面の平坦化を実現することにより、結晶性の向上・界面
ラフネス散乱の低減・不純物の高濃度化等を達成し、高
速動作する半導体装置を提供することにある。
上記目的を達成するために１本発明は半導体層を（１０
０）基板上に成長する際に発生するファセット面と等価
な面を表面とする半導体基板上に半導体層を成長させて
半導体装置を作製するものである。
０）基板上に成長する際に発生するファセット面と等価
な面を表面とする半導体基板上に半導体層を成長させて
半導体装置を作製するものである。
本発明者は前述の表面の凹凸を詳細に観察した結果、凸
部表面にファセットが発生していることを見出した。表
面偏析しやすい元素のドーピング量の増加に伴ってファ
セットが発生する現象の発見は初めてである。ここでフ
ァセットとは原子レベルで平坦な面で、エネルギー的に
安定な、成長速度の遅い面を意味する。
部表面にファセットが発生していることを見出した。表
面偏析しやすい元素のドーピング量の増加に伴ってファ
セットが発生する現象の発見は初めてである。ここでフ
ァセットとは原子レベルで平坦な面で、エネルギー的に
安定な、成長速度の遅い面を意味する。
上記ファセットの発生を防止する方法について種々検討
した結果、ファセット面と等価な表面を有する半導体基
板を用いるエピタキシャル層表面の凹凸、すなわちファ
セットが発生しないという事実を見い出した。本発明は
上記発見に基づくものであり、これにより、該半導体層
およびその上に続いて成長する半導体層の結晶性が改善
され、半導体装置の特性を向上することができる。
した結果、ファセット面と等価な表面を有する半導体基
板を用いるエピタキシャル層表面の凹凸、すなわちファ
セットが発生しないという事実を見い出した。本発明は
上記発見に基づくものであり、これにより、該半導体層
およびその上に続いて成長する半導体層の結晶性が改善
され、半導体装置の特性を向上することができる。
以下、ＢｅドープＧａＡｓ層を例にとり、ファセット発
生抑制効果について第１図により説明する６半絶縁性Ｇ
ａＡｓ基板１を分子線エピタキシャル成長装置内に入れ
、Ｉ Ｘ １０−’Ｔｏｒｒ程度のＡｓ４圧下で６３０
℃に加熱し１表面に形成された自然酸化膜を除去する。
生抑制効果について第１図により説明する６半絶縁性Ｇ
ａＡｓ基板１を分子線エピタキシャル成長装置内に入れ
、Ｉ Ｘ １０−’Ｔｏｒｒ程度のＡｓ４圧下で６３０
℃に加熱し１表面に形成された自然酸化膜を除去する。
成長速度ｌｐｍ１時でアンドープＧａＡｓ層２を１６０
０人成長し、表面の平坦化を行った０表面が原子的に平
坦であることは、反射高速電子線回折によるその場観察
で確認した。続いてＢｅドープＧ ａ Ａ ｓ層３（Ｂ
ｅ：６．０Ｘ１０１″ｃｍ−’）１６００人を成長後、
走査型および透過型電子顕微鏡による断面の観察により
表面の荒れ具合を調べた６第１図（ａ）は試料の断面構
造の模式図である。基板１にＧａＡｓ（１００）面を用
いた場合のＢｅドープＧａＡｓ層３表面には、第１図（
ｂ）に模式的に示したように（４１１）Ａファセット４
が出現する。
０人成長し、表面の平坦化を行った０表面が原子的に平
坦であることは、反射高速電子線回折によるその場観察
で確認した。続いてＢｅドープＧ ａ Ａ ｓ層３（Ｂ
ｅ：６．０Ｘ１０１″ｃｍ−’）１６００人を成長後、
走査型および透過型電子顕微鏡による断面の観察により
表面の荒れ具合を調べた６第１図（ａ）は試料の断面構
造の模式図である。基板１にＧａＡｓ（１００）面を用
いた場合のＢｅドープＧａＡｓ層３表面には、第１図（
ｂ）に模式的に示したように（４１１）Ａファセット４
が出現する。
ＧａＡｓ （４１１） Ａ面は（１００）面から（１１
１）Ａ面方向、すなわち（１１１）Ｇｅ面方向に１９．
５度傾いた面である。Ｂｅ濃度が３．ＯＸｌｏｉｇ（！
ｍ−”の場合はファセット発生が見られないことから、
表面荒れはＢｅの表面偏析が顕著となる濃度以上で起こ
り、表面偏析した８０Ｍ子を核とした３次元成長に起因
すると考えられる。
１）Ａ面方向、すなわち（１１１）Ｇｅ面方向に１９．
５度傾いた面である。Ｂｅ濃度が３．ＯＸｌｏｉｇ（！
ｍ−”の場合はファセット発生が見られないことから、
表面荒れはＢｅの表面偏析が顕著となる濃度以上で起こ
り、表面偏析した８０Ｍ子を核とした３次元成長に起因
すると考えられる。
基板１の表面を（１００）面から（１１１）Ａ面方向に
傾けた場合の膜厚１６００人のＢｅドープＧａＡｓ層（
Ｂ ｅ ： ６．ＯＸ Ｉ Ｏ”ｅｌｌ−３）３表面の
荒れを示す結果が第１図（ｃ）である。（１００）面か
らの傾き角が増すにつれて表面は平坦化し。
傾けた場合の膜厚１６００人のＢｅドープＧａＡｓ層（
Ｂ ｅ ： ６．ＯＸ Ｉ Ｏ”ｅｌｌ−３）３表面の
荒れを示す結果が第１図（ｃ）である。（１００）面か
らの傾き角が増すにつれて表面は平坦化し。
（４１１）Ａ面基板を用いた場合で表面荒れは測定分解
能である１０Å以下と極小になった。なお、この（４１
１）Ａ面基板を用いた場合の平坦性は。
能である１０Å以下と極小になった。なお、この（４１
１）Ａ面基板を用いた場合の平坦性は。
Ｂｅ濃度を１ 、 ＯＸ Ｉ Ｑ”ｃ＊−” と上げて
も維持されていた。一方、（５１１）Ａ面基板、および
（３１１）Ａ面基板を用いた場合の表面荒れは、それぞ
れ１５人および３０人程度であった。内基板の（４１１
）Ａ基板からの傾角はそれぞれ３．７° 、および５．
７° である。通常の半導体装置では、表面荒れを３０
Å以下に抑えれば実質的に平坦とみなせるので、（４１
１）Ａ面からの傾角が６°以内であれば実用上十分であ
る。ただし、電界効果トランジスタのようにキャリアが
半導体層界面に平行に移動する半導体装置では、界面ラ
フネス散乱の影響を直接受けるため、用いる基板は（４
１１）Ａ面にできる限り近いものが望ましい。
も維持されていた。一方、（５１１）Ａ面基板、および
（３１１）Ａ面基板を用いた場合の表面荒れは、それぞ
れ１５人および３０人程度であった。内基板の（４１１
）Ａ基板からの傾角はそれぞれ３．７° 、および５．
７° である。通常の半導体装置では、表面荒れを３０
Å以下に抑えれば実質的に平坦とみなせるので、（４１
１）Ａ面からの傾角が６°以内であれば実用上十分であ
る。ただし、電界効果トランジスタのようにキャリアが
半導体層界面に平行に移動する半導体装置では、界面ラ
フネス散乱の影響を直接受けるため、用いる基板は（４
１１）Ａ面にできる限り近いものが望ましい。
また、ＧａＡｓ （４１１）Ｂ面を基板に用いても（４
１１）Ａ面と同様の平坦化効果が得られた。
１１）Ａ面と同様の平坦化効果が得られた。
ここでＧａＡｓ （４１１） Ｂ面は（１００）面から
（１１１）Ｂ面方向、すなわち（１１１）Ａｓ面方向に
１９．５度傾いた面である。このことから、Ｂｅドープ
ＧａＡｓ用の基板面は（４１１）面±６°が適している
と言える、 本発明が同様に適用できる系としては１例えば半導体基
板（４１１）面上のＢｅあるいはＳｎをドーピングした
■−ｖ族化合物半導体および混晶。
（１１１）Ｂ面方向、すなわち（１１１）Ａｓ面方向に
１９．５度傾いた面である。このことから、Ｂｅドープ
ＧａＡｓ用の基板面は（４１１）面±６°が適している
と言える、 本発明が同様に適用できる系としては１例えば半導体基
板（４１１）面上のＢｅあるいはＳｎをドーピングした
■−ｖ族化合物半導体および混晶。
半導体基板（３１１）面上のＢ、ＧａあるいはＳｂをド
ーピングした■族生導体および混晶などがある。特に、
ＧａＡｓ基板を用い、ＢｅをドーピングしたＧ ａ Ａ
ｓあるいはＧａＡｓを含む混晶からなる半導体層を成
長したときに、最も平坦な成長面が得られた。
ーピングした■族生導体および混晶などがある。特に、
ＧａＡｓ基板を用い、ＢｅをドーピングしたＧ ａ Ａ
ｓあるいはＧａＡｓを含む混晶からなる半導体層を成
長したときに、最も平坦な成長面が得られた。
〔実施例〕
実施例１
以下、本発明をＡ Ｉ Ｇ ａ Ａ ｓ ／ Ｇ ａ
Ａ ｇ系へテロ接合バイポーラトランジスタを例にして
第２図により説明する。
Ａ ｇ系へテロ接合バイポーラトランジスタを例にして
第２図により説明する。
第２図（ａ）はＧａＡｓ （４１１，）Ａ基板上に作製
したヘテロ接合バイポーラトランジスタの縦断面図であ
る。各半導体層は周知の分子線エピタキシャル成長法あ
るいは有機金属気相エピタキシャル成長法により作製し
た。成長温度は６３０℃。
したヘテロ接合バイポーラトランジスタの縦断面図であ
る。各半導体層は周知の分子線エピタキシャル成長法あ
るいは有機金属気相エピタキシャル成長法により作製し
た。成長温度は６３０℃。
成長速度は１μｍ／時である。各半導体層は下から順に
、ＧａＡｓ（４１１）Ａ基板５．高ドープｎ型Ｇ ａ
Ａ ｓ層６（Ｓ ｉ ： ５ Ｘ １０”ｃｘ−’）６
０００人、ｎ型ドープＧａＡｇ層７ （Ｓｉ ： ５Ｘ
１０”Ｑｌ−”） ４０００人、Ｂｅ高ドープｐ型Ｇ
ａ Ａ ｓ層８ （Ｂｅ：６Ｘ１０”ｃｍ″″″）８０
０人、アンドープＧ ａ Ａ ｓ層９を３００人、ｎ型
ドープＡ Ｍ、、、Ｇ ａｏ、７Ａ ｓ層１０ （Ｓｉ
： ｌＸｌ０”ｃｎ−３） ２０００人、高ドープｎ
型ＧａＡｓ層１１（Ｓｉ ： ５Ｘ１０”ａｍ−’）２
０００人テアル。ホトリソグラフィーとエツチングによ
り、層８および層６の表面を露出し、エミッタ電極１２
．ペース電極１３．コレクタ電極１４を形成して、ヘテ
ロ接合バイポーラトランジスタを作製した。
、ＧａＡｓ（４１１）Ａ基板５．高ドープｎ型Ｇ ａ
Ａ ｓ層６（Ｓ ｉ ： ５ Ｘ １０”ｃｘ−’）６
０００人、ｎ型ドープＧａＡｇ層７ （Ｓｉ ： ５Ｘ
１０”Ｑｌ−”） ４０００人、Ｂｅ高ドープｐ型Ｇ
ａ Ａ ｓ層８ （Ｂｅ：６Ｘ１０”ｃｍ″″″）８０
０人、アンドープＧ ａ Ａ ｓ層９を３００人、ｎ型
ドープＡ Ｍ、、、Ｇ ａｏ、７Ａ ｓ層１０ （Ｓｉ
： ｌＸｌ０”ｃｎ−３） ２０００人、高ドープｎ
型ＧａＡｓ層１１（Ｓｉ ： ５Ｘ１０”ａｍ−’）２
０００人テアル。ホトリソグラフィーとエツチングによ
り、層８および層６の表面を露出し、エミッタ電極１２
．ペース電極１３．コレクタ電極１４を形成して、ヘテ
ロ接合バイポーラトランジスタを作製した。
第２図（ｂ）は第２図（ａ）の層８と層９および層１ｏ
の界面付近を拡大した模式図である。該界面の凹凸は１
０Å以下と平坦であった。一方。
の界面付近を拡大した模式図である。該界面の凹凸は１
０Å以下と平坦であった。一方。
ＧａＡｓ （ＬＯＯ）基板１５を用いる従来技術では、
第２図（ｃ）に模式的に示したように層８と層９および
層１０の界面に凹凸が生じ、該凹凸の段差は１５０人程
程度も達していた。このような表面あるいは界面の荒れ
は転位等の結晶欠陥の導入につながり、結晶性が劣化す
るため、Ｂｅ濃度を３ Ｘ １０”ｃｓ−３以上とする
ことができない、そのためベース層の低抵抗化には限度
があり半導体装置の性能に限界があった０本実施例によ
れば。
第２図（ｃ）に模式的に示したように層８と層９および
層１０の界面に凹凸が生じ、該凹凸の段差は１５０人程
程度も達していた。このような表面あるいは界面の荒れ
は転位等の結晶欠陥の導入につながり、結晶性が劣化す
るため、Ｂｅ濃度を３ Ｘ １０”ｃｓ−３以上とする
ことができない、そのためベース層の低抵抗化には限度
があり半導体装置の性能に限界があった０本実施例によ
れば。
該界面が平坦で二次元成長するため、結晶性を損わずに
層８中のＢｅを高濃度化できる。これによりベース抵抗
が低減できるため、高速動作するヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
層８中のＢｅを高濃度化できる。これによりベース抵抗
が低減できるため、高速動作するヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
本実施例では層８にＧａＡｓを用いたが、Ａｌ１ＧａＡ
ｓやＩｎＧａＡｓ等ＧａＡｓを含む混晶、あるいは他の
■−■族化合物半導体およびそれらの混晶であってもよ
い９また。基板にはＧａＡｓ （４１１）Ｂ面あるいは
他の半導体の（４１１）面を用いてもよい。
ｓやＩｎＧａＡｓ等ＧａＡｓを含む混晶、あるいは他の
■−■族化合物半導体およびそれらの混晶であってもよ
い９また。基板にはＧａＡｓ （４１１）Ｂ面あるいは
他の半導体の（４１１）面を用いてもよい。
実施例２
以下１本発明の他の実施例をＡＱＧａＡｓ／ＧａＡｓ系
反転型二次元正孔ガス電界効果トランジスタを用いて、
第３図により説明する。
反転型二次元正孔ガス電界効果トランジスタを用いて、
第３図により説明する。
第３図（ａ）はＧａＡｓ （４１１）Ａ基板上に作製し
た反転型二次元正孔ガス電界効果トランジスタの縦断面
図である。結晶は分子線エピタキシャル成長法あるいは
有機金属気相エピタキシャル成長法により作製した。成
長温度は６３０℃、成長速度は１μｍ／時である。各半
導体層は下から順に、ＧａＡｓ （４１１）Ａ基板５．
アンドープＧａＡｓ層１６を２０００人、アンドープＡ
Ｑｎ−３Ｇ ａ６＊７Ａ ８層１７を２０００人、Ｂ
ｅ高ドープｐ型Ａ Ｑｌｌ＋、３Ｇ ａｏ、ｙＡ ｓ層
１８（Ｂｅ：６Ｘ １０”ｃｍ−３） ３０００人、ア
ンドープＡ Ｑ ａ −３Ｇ ８ （１−７Ａ ８層１
９を３００人、アンドープＧａＡｓ層２０を３０００人
である。ソース・ドレイン電極形成領域に選択的にＢｅ
＋イオン打込み２１を行い、７５０℃で活性化アニール
した後、エツチングにより素子分離を行った。最後に。
た反転型二次元正孔ガス電界効果トランジスタの縦断面
図である。結晶は分子線エピタキシャル成長法あるいは
有機金属気相エピタキシャル成長法により作製した。成
長温度は６３０℃、成長速度は１μｍ／時である。各半
導体層は下から順に、ＧａＡｓ （４１１）Ａ基板５．
アンドープＧａＡｓ層１６を２０００人、アンドープＡ
Ｑｎ−３Ｇ ａ６＊７Ａ ８層１７を２０００人、Ｂ
ｅ高ドープｐ型Ａ Ｑｌｌ＋、３Ｇ ａｏ、ｙＡ ｓ層
１８（Ｂｅ：６Ｘ １０”ｃｍ−３） ３０００人、ア
ンドープＡ Ｑ ａ −３Ｇ ８ （１−７Ａ ８層１
９を３００人、アンドープＧａＡｓ層２０を３０００人
である。ソース・ドレイン電極形成領域に選択的にＢｅ
＋イオン打込み２１を行い、７５０℃で活性化アニール
した後、エツチングにより素子分離を行った。最後に。
ゲート電極２２．ソース電極２３．ドレイン電極２４を
形成して、反転型二次元正孔ガス電界効果トランジスタ
を作製した。
形成して、反転型二次元正孔ガス電界効果トランジスタ
を作製した。
第３図（ｂ）は第３図（ａ）の層１８と層１９および層
２０の界面付近を拡大した模式図である。
２０の界面付近を拡大した模式図である。
該界面の凹凸は１０Å以下と平坦であった。一方、Ｇａ
Ａｓ （１００）基板１５を用いると、第３図（ｃ）に
模式的に示したように、層１８と層１９および層２０の
界面の凹凸は６００人程程度も達する。このような界面
の荒れは転位等の結晶欠陥の導入につながり、結晶性の
劣化による半導体装置の特性劣化の問題が発生していた
。さらに、界面の凹凸は界面ラフネス散乱をもたらし、
二次元正孔ガスの移動度を激減させるため、半導体装置
の高周波特性の劣化を顕著であった１本実施例によれば
、該界面が平坦にできるため、結晶性を損わず、しかも
界面ラフネス散乱を増大させることなく、層１８中のＢ
ｅを高濃度化できる。これにより二次元正孔ガスのシー
トキャリア密度を上げることができるため、高速動作す
る反転型二次元正孔ガス電界効果トランジスタを実現で
きる効果がある。なお、本実施例では層１８に Ａ”ｏ−５Ｇａ＠＊７Ａｓを用いたが、混晶比はこの通
りでなくてもよい。
Ａｓ （１００）基板１５を用いると、第３図（ｃ）に
模式的に示したように、層１８と層１９および層２０の
界面の凹凸は６００人程程度も達する。このような界面
の荒れは転位等の結晶欠陥の導入につながり、結晶性の
劣化による半導体装置の特性劣化の問題が発生していた
。さらに、界面の凹凸は界面ラフネス散乱をもたらし、
二次元正孔ガスの移動度を激減させるため、半導体装置
の高周波特性の劣化を顕著であった１本実施例によれば
、該界面が平坦にできるため、結晶性を損わず、しかも
界面ラフネス散乱を増大させることなく、層１８中のＢ
ｅを高濃度化できる。これにより二次元正孔ガスのシー
トキャリア密度を上げることができるため、高速動作す
る反転型二次元正孔ガス電界効果トランジスタを実現で
きる効果がある。なお、本実施例では層１８に Ａ”ｏ−５Ｇａ＠＊７Ａｓを用いたが、混晶比はこの通
りでなくてもよい。
実施例３
以下、本発明の他の実施例をｐ型ＩｎＧａＡｓチャネル
へテロ絶縁ゲート電界効果トランジスタを用いて、第４
図により説明する。
へテロ絶縁ゲート電界効果トランジスタを用いて、第４
図により説明する。
結晶成長は分子線エピタキシャル成長法あるいは有機金
属気相エピタキシャル成長法により行つた。成長温度は
４８０℃、成長速度は１μｍ／時である。各半導体層は
下から順に、Ｇ ａ Ａ ｓ （４１１）Ａ基Ｆｉ５．
アンドープＧ ａ Ａ ｓ Ｎ／１６を２０００人、Ｂ
ｅドープｐ型Ｉ ｎ、、、Ｇ ａ、、２Ａ ｓ層２５（
Ｂ ｅ ： ６ Ｘ １０”ｃｘ−″”）２００人、ア
ンドープＡ Ｑ、、、Ｇ ａ、、ｔＡ ｓ層２６を２０
０ｏ人、ＢｅドープＧ ａ Ａ ｓ層（Ｂ ｅ ： Ｉ
Ｘ １０”ａＩｍ−”） ２７を２０００人である。
属気相エピタキシャル成長法により行つた。成長温度は
４８０℃、成長速度は１μｍ／時である。各半導体層は
下から順に、Ｇ ａ Ａ ｓ （４１１）Ａ基Ｆｉ５．
アンドープＧ ａ Ａ ｓ Ｎ／１６を２０００人、Ｂ
ｅドープｐ型Ｉ ｎ、、、Ｇ ａ、、２Ａ ｓ層２５（
Ｂ ｅ ： ６ Ｘ １０”ｃｘ−″”）２００人、ア
ンドープＡ Ｑ、、、Ｇ ａ、、ｔＡ ｓ層２６を２０
０ｏ人、ＢｅドープＧ ａ Ａ ｓ層（Ｂ ｅ ： Ｉ
Ｘ １０”ａＩｍ−”） ２７を２０００人である。
ホトリソグラフィーおよびエツチングにより層２６の表
面を露出するとともに、成長層２５，２６．２７をエツ
チングして素子分離を行い、ソース・ドレイン電極形成
領域へのＢｅ＋の選択的なイオン打込みおよび７５０℃
での活性化アニールを行ないＢｅ＋イオン打込み領域２
８を形成した。最後に、ゲート電極２９．ソース電極３
０．ドレイン電極３１を形成して、ヘテロ絶縁ゲート電
界効果トランジスタを作製した。
面を露出するとともに、成長層２５，２６．２７をエツ
チングして素子分離を行い、ソース・ドレイン電極形成
領域へのＢｅ＋の選択的なイオン打込みおよび７５０℃
での活性化アニールを行ないＢｅ＋イオン打込み領域２
８を形成した。最後に、ゲート電極２９．ソース電極３
０．ドレイン電極３１を形成して、ヘテロ絶縁ゲート電
界効果トランジスタを作製した。
従来技術を用いて作製したベテロ絶縁ゲート電界効果ト
ランジスタでは基板にＧａＡＳ（１００）面を用いてい
たために１層２５表面に（４１１）Ａファセットが発生
し、界面ラフネス散乱による伝導電子の移動度低下のた
め、半導体装置の高周波特性が向上しなかった。本実施
例によれば１層２５と層２６の界面での凹凸が１ＧÅ以
下と平坦になるため、界面ラフネス散乱が低減し、半導
体装置の高性能化が実現できる。なお１層２５の混晶比
はこの通りでなくてもよく、また他の半導体を用いても
よいのはもちろんである。
ランジスタでは基板にＧａＡＳ（１００）面を用いてい
たために１層２５表面に（４１１）Ａファセットが発生
し、界面ラフネス散乱による伝導電子の移動度低下のた
め、半導体装置の高周波特性が向上しなかった。本実施
例によれば１層２５と層２６の界面での凹凸が１ＧÅ以
下と平坦になるため、界面ラフネス散乱が低減し、半導
体装置の高性能化が実現できる。なお１層２５の混晶比
はこの通りでなくてもよく、また他の半導体を用いても
よいのはもちろんである。
実施例４
以下、本発明をｐ型Ｇｅチャネルへテロ絶縁ゲート電界
効果トランジスタに適用した他の実施例を、第５図によ
り説明する。
効果トランジスタに適用した他の実施例を、第５図によ
り説明する。
結晶成長は分子線エピタキシャル成長法により行った６
各半導体層は下から順に、５ｉ（３１１）基板３２．ア
ンドープＳｉ層３３を２０００人。
各半導体層は下から順に、５ｉ（３１１）基板３２．ア
ンドープＳｉ層３３を２０００人。
ＧａドープＧａ層３４ （Ｇ ａ ： ６ Ｘ １０１
′３−３）２００人、アンドープＡ Ｑ、、、Ｇ ａ、
、、Ａ ｓ層３５を２０００人である０層３４のＧａド
ーピングは表面偏析を低減させるために、イオン化ドー
ピング法により行った。成長速度は１μｍ／時、成長温
度は層３３が７００℃、層３４が４５０℃、層３５が６
００℃である。ホトリソグラフィーおＪびエツチングに
より層３４表面の露出および素ヲ分離を行い、ソース・
ドレイン形成領域へのＧａ”の選択的イオン打込みおよ
び７５０℃でシ活性化アニールを行ないＧａイオン打込
み領域３６を形成した。最後に、ゲート電極３７．ソー
ス電極３８．ドレイン電極３９を形成して、ヘテロ絶縁
ゲート電界効果トランジスタを作製した。
′３−３）２００人、アンドープＡ Ｑ、、、Ｇ ａ、
、、Ａ ｓ層３５を２０００人である０層３４のＧａド
ーピングは表面偏析を低減させるために、イオン化ドー
ピング法により行った。成長速度は１μｍ／時、成長温
度は層３３が７００℃、層３４が４５０℃、層３５が６
００℃である。ホトリソグラフィーおＪびエツチングに
より層３４表面の露出および素ヲ分離を行い、ソース・
ドレイン形成領域へのＧａ”の選択的イオン打込みおよ
び７５０℃でシ活性化アニールを行ないＧａイオン打込
み領域３６を形成した。最後に、ゲート電極３７．ソー
ス電極３８．ドレイン電極３９を形成して、ヘテロ絶縁
ゲート電界効果トランジスタを作製した。
本実施例によれば、層３４と層３５の界面の巴凸は１０
Å以下であり、界面ラフネス散乱が抑えられ、半導体装
置の高速動作化が実現できた。なお、本実施例では層３
４をｐ型層としたが、Ｓｂのイオン化ドーピングを用い
れば、高性能ｎ型Ｇｅチャネルへテロ絶縁ゲート電界効
果トランジスタが実現できる。また、該層３４はＧｅに
限定されるものではなく、Ｓ １ｔ−ｘＧｅｘ（０，９
＜Ｘ＜１）から成る層を用いてもよい。
Å以下であり、界面ラフネス散乱が抑えられ、半導体装
置の高速動作化が実現できた。なお、本実施例では層３
４をｐ型層としたが、Ｓｂのイオン化ドーピングを用い
れば、高性能ｎ型Ｇｅチャネルへテロ絶縁ゲート電界効
果トランジスタが実現できる。また、該層３４はＧｅに
限定されるものではなく、Ｓ １ｔ−ｘＧｅｘ（０，９
＜Ｘ＜１）から成る層を用いてもよい。
本発明によればファセット発生による半導体層界面の凹
凸が低減できるため、半導体層の結晶性が改善され、界
面ラフネス散乱が抑えられるので、半導体装置の特性が
向上する効果がある。また、結晶性を損わずに不純物を
高濃度化できるので、半導体装置の高速化が実現できる
効果もある。。
凸が低減できるため、半導体層の結晶性が改善され、界
面ラフネス散乱が抑えられるので、半導体装置の特性が
向上する効果がある。また、結晶性を損わずに不純物を
高濃度化できるので、半導体装置の高速化が実現できる
効果もある。。
第１図は本発明の詳細な説明するための模式図および実
験結果、第２図（ａ）は実施例１に係るＡ Ｑ Ｇ ａ
Ａ ｓ ／ Ｇ ａ Ａ ｓ系へテロ接合バイポーラ
トランジスタの縦断面図、第３図（ａ）は実施例２に係
るＡ ｎ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ系反転
型二次元正孔ガス電界効果トランジスタの縦断面図、第
２図（ｂ）および第３図（ｂ）は本発明による半導体層
界面の模式図、第２図（ｃ）および第３Ｗｉ（ｃ）は従
来技術により成長された半導体層界面の模式図、第４図
は実施例３に係るｐ型ＩｎＧａＡｓチャネルへテロ絶縁
ゲート電界効果トランジスタの縦断面図、第５図は実施
例４に係るＰ型Ｇｅチャネルへテロ絶縁ゲート電界効果
トランジスタの縦断面図である。 ４−（４１１）Ａファセット、 ５−Ｇ ａ Ａ ｓ
（４１１）Ａ基板、８− Ｂ ｅ高ドープＰ型ＧａＡｓ
層。 Ｌ５−ＧａＡｓ （Ｚｏｏ）基板、１８−Ｂｅ高ドープ
、型Ａ Ｑ、、、Ｇ ａｏ、、Ａ ｓ層、２５− Ｂ
ｅドープＰ型Ｉ ｎ６＋ｗＧ ａ、、ｚＡ ８層、３２
−８ｉ（３１１）基板、３４ ・＝ Ｇ ａドープＰ型
Ｇｅ層、３６ ・・・アンドープＡＱ、、、Ｇａ、、７
Ａｓ層。 −一＼
験結果、第２図（ａ）は実施例１に係るＡ Ｑ Ｇ ａ
Ａ ｓ ／ Ｇ ａ Ａ ｓ系へテロ接合バイポーラ
トランジスタの縦断面図、第３図（ａ）は実施例２に係
るＡ ｎ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ系反転
型二次元正孔ガス電界効果トランジスタの縦断面図、第
２図（ｂ）および第３図（ｂ）は本発明による半導体層
界面の模式図、第２図（ｃ）および第３Ｗｉ（ｃ）は従
来技術により成長された半導体層界面の模式図、第４図
は実施例３に係るｐ型ＩｎＧａＡｓチャネルへテロ絶縁
ゲート電界効果トランジスタの縦断面図、第５図は実施
例４に係るＰ型Ｇｅチャネルへテロ絶縁ゲート電界効果
トランジスタの縦断面図である。 ４−（４１１）Ａファセット、 ５−Ｇ ａ Ａ ｓ
（４１１）Ａ基板、８− Ｂ ｅ高ドープＰ型ＧａＡｓ
層。 Ｌ５−ＧａＡｓ （Ｚｏｏ）基板、１８−Ｂｅ高ドープ
、型Ａ Ｑ、、、Ｇ ａｏ、、Ａ ｓ層、２５− Ｂ
ｅドープＰ型Ｉ ｎ６＋ｗＧ ａ、、ｚＡ ８層、３２
−８ｉ（３１１）基板、３４ ・＝ Ｇ ａドープＰ型
Ｇｅ層、３６ ・・・アンドープＡＱ、、、Ｇａ、、７
Ａｓ層。 −一＼
Claims (1)
- 【特許請求の範囲】 １、単結晶半導体基板と、該半導体基板上に形成された
表面偏析しやすい元素をドープされた単結晶半導体層を
少なくとも有し、上記半導体層は、上記半導体層を（１
００）面上に形成した際に生ずるファセット面と実質的
に等価な上記半導体基板の面上に形成されていることを
特徴とする半導体装置。 ２、活性化された上記表面偏析しやすい元素の濃度は室
温で３×１０＾１＾５ｃｍ＾−＾３を越えることを特徴
とする請求項１に記載の半導体装置。 ３、上記半導体層の膜厚は４０ｎｍ以上であることを特
徴とする請求項１著しくは請求項２に記載の半導体装置
。 ４、上記半導体層はIII−Ｖ族化合物半導体層またはII
I−Ｖ族化合物半導体の混晶層であり上記半導体基板は
ダイアモンド構造または閃亜鉛構造を有し、上記半導体
基板表面の面方位が｛４１１｝±６°以内であることを
特徴とする請求項１から請求項３に記載の半導体装置。 ５、上記半導体基板はＧａＡｓ、上記III−Ｖ族化合物
半導体層は、ＧａＡｓあるいはＧａＡｓを含む混晶から
なることを特徴とする請求項４に記載の半導体装置。 ６、上記表面偏析しやすい元素がＢｅであることを特徴
とする請求項１から請求項５に記載の半導体装置。 ７、上記半導体層はIV族化合物半導体層またはIV族化合
物半導体の混晶層であり、上記半導体基板はダイアモン
ド構造または閃亜鉛構造を有し、上記半導体基板表面の
面方位が｛３１１｝±６°以内であることを特徴とする
請求項１から請求項３に記載の半導体装置。 ８、上記IV族化合物半導体層または該IV族化合物半導体
の混晶層はＳｉ＿１＿−＿ｘＧｅ＿ｘ（０．９＜ｘ≦１
）、上記半導体基板はＳｉからなることを特徴とする請
求項７に記載の半導体装置。 ９、上記表面偏析しやすい元素がＢ、ＧａまたはＳｂで
あることを特徴とする請求項１、請求項２、請求項７若
しくは請求項８に記載の半導体装置。 １０、表面の面方位が｛４１１｝±６°または｛３１１
｝±６°である半導体基板と、該半導体基板上に形成さ
れた第１導電型を有する第１の単結晶半導体層と、該第
１の単結晶半導体層上に形成され、ドーピング不純物と
して表面偏析しやすい元素を含み、活性化された該表面
偏析しやすい元素の濃度が室温で３×１０＾１＾９ｃｍ
＾−＾３を越え、かつ、第１導電型と異なる第２導電型
を有する第２の単結晶半導体層と、該第２の単結晶半導
体層上に形成され、第１導電型を有する第３の単結晶半
導体層とを少なくとも有する半導体装置。 １１、表面の面方位が｛４１１｝±６°または｛３１１
｝±６°である半導体基板と、該半導体基板上に形成さ
れた実質的にアンドープの第１の単結晶半導体層と、該
第１の単結晶半導体層上に形成され、ドーピング不純物
として表面偏析しやすい元素を含み、活性化された該表
面偏析しやすい元素の濃度が室温で３×１０＾１＾９ｃ
ｍ＾−＾３を越え、かつ、第１導電型を有する第２の単
結晶半導体層と、該第１導電型を有する第２の単結晶半
導体層上に形成され、実質的にアンドープの第３の単結
晶半導体層と、該第３の単結晶半導体層上に形成され、
該第３の単結晶半導体層との間でヘテロ接合が形成され
た実質的にアンドープの第４の単結晶半導体層とを少な
くとも有する半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076882A JPH03278542A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
| EP19910104806 EP0449229A3 (en) | 1990-03-28 | 1991-03-26 | Semiconductor device using a particular orientation of crystalline planes |
| US08/066,635 US5668402A (en) | 1990-03-28 | 1993-05-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076882A JPH03278542A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278542A true JPH03278542A (ja) | 1991-12-10 |
Family
ID=13618008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2076882A Pending JPH03278542A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5668402A (ja) |
| EP (1) | EP0449229A3 (ja) |
| JP (1) | JPH03278542A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679179A (en) * | 1993-09-14 | 1997-10-21 | Kubota Corporation | Method of forming GaAs/AlGaAs hetero-structure and GaAs/AlGaAs hetero-structure obtained by the method |
| US5833749A (en) * | 1995-01-19 | 1998-11-10 | Nippon Steel Corporation | Compound semiconductor substrate and process of producing same |
| US6188090B1 (en) * | 1995-08-31 | 2001-02-13 | Fujitsu Limited | Semiconductor device having a heteroepitaxial substrate |
| JP3487124B2 (ja) * | 1997-03-26 | 2004-01-13 | 三菱電機株式会社 | 高周波回路 |
| EP1065734B1 (en) | 1999-06-09 | 2009-05-13 | Kabushiki Kaisha Toshiba | Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof. |
| US6608328B2 (en) * | 2001-02-05 | 2003-08-19 | Uni Light Technology Inc. | Semiconductor light emitting diode on a misoriented substrate |
| US7791063B2 (en) * | 2007-08-30 | 2010-09-07 | Intel Corporation | High hole mobility p-channel Ge transistor structure on Si substrate |
| US9972682B2 (en) | 2016-01-22 | 2018-05-15 | International Business Machines Corporation | Low resistance source drain contact formation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050964A (en) * | 1975-12-01 | 1977-09-27 | Bell Telephone Laboratories, Incorporated | Growing smooth epitaxial layers on misoriented substrates |
| US4122407A (en) * | 1976-04-06 | 1978-10-24 | International Business Machines Corporation | Heterostructure junction light emitting or responding or modulating devices |
| JPS5694732A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor substrate |
| JPH0783109B2 (ja) * | 1986-08-28 | 1995-09-06 | ソニー株式会社 | 高速半導体装置 |
| JPS63226918A (ja) * | 1987-03-16 | 1988-09-21 | Shin Etsu Handotai Co Ltd | 燐化砒化ガリウム混晶エピタキシヤルウエ−ハ |
-
1990
- 1990-03-28 JP JP2076882A patent/JPH03278542A/ja active Pending
-
1991
- 1991-03-26 EP EP19910104806 patent/EP0449229A3/en not_active Withdrawn
-
1993
- 1993-05-24 US US08/066,635 patent/US5668402A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449229A3 (en) | 1992-04-01 |
| EP0449229A2 (en) | 1991-10-02 |
| US5668402A (en) | 1997-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356103B2 (en) | Reduction of edge effects from aspect ratio trapping | |
| US20170133222A1 (en) | Fabrication and Structures of Crystalline Material | |
| US7339255B2 (en) | Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes | |
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| JPH06177037A (ja) | シリコン基板化合物半導体装置 | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| JPH03278542A (ja) | 半導体装置 | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| JPH0982944A (ja) | 歪シリコン電界効果トランジスタ及びその製造方法 | |
| US6057566A (en) | Semiconductor device | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| US9337281B2 (en) | Planar semiconductor growth on III-V material | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US4948752A (en) | Method of making sagfets on buffer layers | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| US4918493A (en) | Sagfet with buffer layers | |
| JP2757364B2 (ja) | 半導体装置 |