JP2010518622A - Ｈｂｔと電界効果トランジスタとの統合 - Google Patents

Ｈｂｔと電界効果トランジスタとの統合 Download PDF

Info

Publication number
JP2010518622A
JP2010518622A JP2009549100A JP2009549100A JP2010518622A JP 2010518622 A JP2010518622 A JP 2010518622A JP 2009549100 A JP2009549100 A JP 2009549100A JP 2009549100 A JP2009549100 A JP 2009549100A JP 2010518622 A JP2010518622 A JP 2010518622A
Authority
JP
Japan
Prior art keywords
hbt
bifet
fet
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009549100A
Other languages
English (en)
Inventor
アンドレ ウィボウォ，
ノーレン パン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microlink Devices Inc
Original Assignee
Microlink Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microlink Devices Inc filed Critical Microlink Devices Inc
Publication of JP2010518622A publication Critical patent/JP2010518622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

2つの別個の成長過程を用いて統合BiFETを製作するための方法及びシステムを開示する。本発明を実施すると、BiFETのFET部分が第1製作環境で製作される。本発明を実施すると、BiFETのHBT部分が第2製作環境で製作される。FET部分とHBT部分の製作を2つ以上の別々の反応器内に分離することで、最適な装置性能が両方の装置で達成される。

Description

関連出願の引用
本願は、2007年2月7日付けで提出された米国仮特許出願第60/900,009号の利益及び優先権を主張し、その開示全体はここに引用して援用する。
本発明は、概して、装置製作に関し、詳細にはHBT/FET統合装置(「BiFET」)の構造及び該装置を製作する方法に関する。
電界効果トランジスタ(FET)及びヘテロ接合バイポーラトランジスタ(HBT)は2つの一般的な系列のトランジスタである。FETトランジスタの系列には、構造が異なる様々なFET装置が含まれる。FET系列の装置としては、ヘテロ構造電界効果トランジスタ(HFET)、均一電界効果(原語:homogenous
field effect)トランジスタ（例えばMESFETやJFET）、及び酸化金属半導体電界効果トランジスタ(MOSFET)が含まれる。
HBT系列及びFET系列の装置には長所も短所もあり、そのためより適する特定の用途が存在する。例えば、HBT装置は優れた信頼性、線形性、及び高出力を備えている。これにより、HBTは、電力増幅器及び関連した用途に望ましいデバイス技術となっている。一方、pHEMT(HFETの一種)は、低雑音増幅器又はスイッチ及び他の関連した用途に適した装置となる動作特性を備えている。
従来は、FET装置とHBT装置とを単一基板上で組み合わせるには、複数の成長サイクルを共通の成長環境で用いてきた。しかし、得られたBiFETの性能は十分なものではなく、その理由はHBT装置からの高濃度ドープ物質の成長により不純物が後のFET装置の成長に導入されてしまい、これが再現精度及び制御を制限するためである。
異なる基板に別々に製作されたFET装置及びHBT装置の動作特性と同等の動作特性を備えたBiFETをもたらす製作方法に対する必要性が存在する。
本発明は、BiFET装置の製作に関連した上述の問題に対処するものである。本発明は、FET積層構造体とHBT積層構造体とを単一の共通基板上に形成するための製作方法を開示する。本明細書の教示に従ってFET積層構造体とHBT積層構造体とを2つの異なる製作環境で形成することにより、BiFET装置のFET部分の動作特性を損ねる不純物をFET部分に導入することなくBiFET装置を形成できる。2つ以上の別々の反応器を用いて共通基板を備えたFET装置とHBT装置の成長を分離することで、BiFET装置の各装置の動作特性は、異なる基板上に別々に形成されたFET装置とHBT装置の動作特性に匹敵するものとなる。
FET及びBHTの構造体を単一の基板上に組み合わせることができるため、コンパクトなサイズに統合可能な多様な構造体、動作特性、及び機能が提供され、これが全体的な回路フットプリントを減少させ、回路の動作特性を向上させる。各装置タイプの利点及び長所を活用するために、これにより、HBTとFETとを統合するトランジスタが開発されるに至った。BiFET装置の1つの応用例は送受信装置モジュール(T/Rモジュール)であり、FET装置やHBT装置の動作性能を低下させることなく、低雑音増幅器、電力増幅器、スイッチ、及び移相器が全て単一チップに統合可能となる。
従来の単一成長サイクルの共通成長環境による方法に比べ、本明細書で開示する方法には多くの利点がある。既述の利点以外にも、本発明の方法により、HBT装置が形成される前にFET装置の性能を別個に評価できるようになる。さらに、FET装置又はHBT装置に基づいた高性能回路は単一ウエハを用いて製作できる。又、FET及びHBT装置の設計及び製作は、性能を犠牲にすることなく別々に最適化できる。
その上、本発明の教示によるFETとHBTの統合は、従来の方法を用いることでは達成が困難であった多くの混合信号の用途を提供する。従来、異なる機能は別々のチップを用いて回路基板に実装されてきた。電力増幅器、スイッチ、バイアス制御装置、低雑音増幅器などの機能を単一のチップ上に統合することで、チップカウント及び実装コストの引き下げが可能である。
本発明の一実施形態によれば、BiFET装置を製作する方法が開示される。この方法は、まず基板を第1製作環境に導入する段階と、前記BiFET装置のFET部分を前記基板上に形成する段階とを含む。次に、前記基板が前記第1製作環境から取り出され、第2製作環境に導入される。次に、前記BiFET装置のHBT部分が前記第2製作環境内で前記基板上に形成される。一実施形態によれば、前記第1及び第2製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器でよい。前記第1及び第2製作環境は異なる種類とすることができる。
別の実施形態によれば、前記BiFET装置の前記FET部分は、前記BiFET装置の前記HBT部分の形成時に導入される不純物による汚染を実質的に被らない。前記FETは、HFET下位系統に属する例えばpHEMTとすることができる。加えて、前記FETが形成される基板はGaAs又はInP基板の何れかでよい。
別の実施形態によれば、前記BiFET装置の前記HBT部分の形成時に温度が低下され、前記FET装置の性能低下を防止する。一実施形態の温度は、HBT装置の形成時に用いられる通常の温度から30℃乃至100℃低下される。
別の実施形態によれば、レデュースド酸化物脱着過程(原語：reduced
oxide desorption process )が実施され、前記FETの形成と前記HBTの形成との間に前記基板の温度は約50乃至100℃低下され、前記FET装置の性能低下が減少する。
別の実施形態によれば、本明細書で教示される製作方法論に従って製作されるBiFET装置を開示する。
別の実施形態によれば、共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含むBiFET装置を開示する。前記FET装置は、前記共通の基板上に形成される1つ又は複数のバッファ層と、前記1つ又複数のバッファ層上に形成される遷移層と、ドナー層と、第1スペーサ層と、チャンネルと、第2スペーサ層と、ドナー層と、ショットキー層と、コンタクト層とを含む。前記HBT装置は、少なくとも1つのコレクタ層と、ベース層と、エミッタ層と、コンタクト層とを含む。
本発明の上記及びその他の目的、特徴、及び利点は、次の詳細な説明及び添付の図面から明らかとなるはずである。また、図面の中の類似した参照記号は、これら複数図面を通して同一部材を示す。これら図面は、本明細書の原理を表すもので、縮尺は一定ではない。
本発明の教示に従って製作される例示的なBiFET装置の代表的な積層物を示す。 図2は、例示的なBiFET装置の断面図を示す。 本発明の教示に従ってBiFET装置を形成するために実行する段階を示すフローチャートである。 本発明の教示に従ってBiFET装置を製作するのに適した設備を示す。 本発明の教示に従って製作可能な例示的なBiFET装置の別の代表的な積層物ある。 図5に示したBiFET装置の実験データを示す。 本発明の教示に従って製作可能な別の例示的なBiFET装置の代表的な積層物である。 HBT装置構造体の形成の前と後における図7の積層物のホール移動度性能及びホールシート抵抗のデータを示す。 図7のBiFET装置におけるHBT部分のガンメルプロットを示す。 図7のBiFET装置におけるFET部分の動作特性を示す。 図7のBiFET装置におけるHBT部分とFET部分の動作特性を示す。
本発明は、FET積層構造体とHBT積層構造体とを単一の共通基板上に形成し且つ統合するための製作方法を開示する。これらFET積層構造体とHBT積層構造体は、同一基板上で2つの異なる製作環境において形成される。この方法を用いれば、動作特性を損ねる不純物をFET部分に導入することなくBiFET装置を形成できる。2つ以上の別々の反応器を用いてFET装置とHBT装置の成長を分離することで、BiFET装置を形成する各装置の動作特性は、異なる基板上に独立して別々に形成されたFET装置とHBT装置の動作特性に匹敵する。
本明細書では、「FET」という用語は、ヘテロ構造電界効果トランジスタ(HFET)、均一電界効果トランジスタ（例えばMESFETやJFET）、及び酸化金属半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、擬似格子整合HEMT
(pHEMT)等を指す。
本明細書では、「HBT」という用語は任意種類のヘテロ接合バイポーラトランジスタを指す。
本明細書では、「BiFET」という用語は、共通の基板上に形成されたFET及びHBTを指す。すなわち、BiFETはモノリシックに統合されたバイポーラHBT及びFETである。
本明細書では、「≦」という記号は「未満又は概ね等しい」を意味する。
図1は、第1製作環境(すなわち反応器)内で形成される例示的なFET120と、第2製作環境内でFET120と同一の基板上に形成されたHBT130との代表的な積層物100を示す。HBT130はFET120の上に或いはFET120に隣接して成長させてよい。
FET120は、半絶縁性物質製の基板層121と、バッファ層122と、スペーサ層123と、キャップ層124とを含むことができる。HBT130は、コレクタ層132と、ベース層133と、エミッタ層134と、コンタクト層135とを含むことができる。基板121はGaAs材料、InP材料、GaSb材料、InAs材料、GaP材料、GaN材料、サファイア材料、又はBiFET100を製作するのに適した他の任意材料でよい。
図2は、例示的なBiFET装置200の断面図を示す。BiFET装置200は、HBT装置220とFET装置260とを共通の基板上に統合している。例示的なBiFET装置200では、HBT装置220はFET260に隣接して成長させてある。又、本明細書に記載した方法を用いてHBT装置をFET装置の上に成長させることも可能である。
例示的なBiFET装置200は、基板210上にサブコレクタ層212とコレクタ層272とを含む。例示的なBiFET装置200は、コレクタ層214と、ベース216と、コレクタ電極218及び230と、エミッタ222と、コンタクト224と、コンタクト層226と、エミッタ電極228とを含む。例示的なFET装置260は、コレクタ層254と、ベース256と、チャンネル262と、エッチストップ層264と、端子266と、ソース端子268と、ゲート端子270とを含む。図2に示した装置はBiFETの一例である。当業者であればこれ以外の実施形態も可能であることは理解するはずである。
図3は、本発明の教示に従ってBiFETを形成するために実行するステップを示すフローチャートである。図3は図4に関連して説明するが、図4は、本明細書に開示された教示に従ったBiFETの製作に使用するのに適した代表的な製作環境を示す。ステップ300では、基板121が選択される。ステップ302では、基板121が第1製作環境400内のワークホルダ402に載置される。ステップ304では、FET120の層又は領域は第1製作環境400内で形成される。第1製作環境400は、分子線エピタキシー(MBE)環境又は金属・有機化学気相成長(MOCVD)環境、又はエピタキシャル成長に適した他の任意環境でよい。ステップ306では、FET120を第1製作環境400から取り出す。この時点で、複数の中間ステップを実行できる(例えば、FET120の洗浄、FET120の試験など)。一実施形態によれば、ステップ307が実行される。ステップ307はレデュースド酸化物脱着過程である。ステップ307における基板の温度は約50乃至100℃低下させ、これがFET装置の性能低下を減少させる。
ステップ308で、FET120は第2製作環境450内でワークホルダ452に載置される。ステップ310において、HBT130はFET120と同じ基板121上で成長させる。ステップ312で、完成したBiFET100は第2製作環境602から取り出される。
第1製作環境400と第2製作環境450はタイプが異なる。BiFET100のHBT130及びFET120は、2つの別々の環境において2つの別々の成長手法を用いて共通の基板121上にモノリシックに統合される。BiFET100は、そのFET120やHBT130の性能の劣化を引き起こすことなく本発明の教示に従って製作できる。
本発明に従って製作されたBiFET装置100は、FET装置200及びHBT装置130の何れか、又はそれら両方の動作特性を決定する任意所望の数の層及び形状、任意所望の数のドーパント、任意所望のドーピング濃度、任意所望の組成、任意所望の材料及びドーパントの種類、並びにそうした構造的要素の任意組合せを含むことができる。
図5は、本発明の教示に従って製作されるBiFET装置の一例を示す。BiFET装置500は、HBT装置532と統合されたFET装置530(pHEMT装置)を含む。GaAs基板501は約20nmの厚さを備え、FET装置530及びHBT装置532の共通の基板となる。
FET装置530は、超格子バッファ層502及び503、遷移層504、ドナー層505、スペーサ層506、チャンネル507、スペーサ層508、ドナー層509、ショットキー層510、エッチストップ層511、並びにコンタクト層512及び513を含む。HBT装置５３２は、コレクタ層516乃至519、ベース層520、エミッタ層521、並びにコンタクト層522及び523を含む。
超格子バッファ層502はGaAs材料から形成可能で、約1.5nmの厚さがある。超格子バッファ層503はAlxGa1-xAs材料から形成可能で(0
≦ x ≦ 0.5であり、一実施形態ではx=0.24)、約20nmの厚さがある。超格子バッファ層502及び503は数回、例えば10回繰り返して形成してよい。
遷移層504はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 1であり、一実施形態ではx=0.24)、約10nm乃至1000nmの厚さがある。一実施形態では、遷移層の厚さは約20nmである。
ドナー層505はAlxGa1-xAs材料から形成されるn型層で(0 ≦ x ≦ 0.35であり、一実施形態ではx=0.24)、約10nm乃至50nmの厚さがある。一実施形態では、ドナー層の厚さは約20nmである。ドナー層505はSiでドーピングされており、その濃度は約1.00
x 1018乃至5.00 x 1018 cm-3の間である。一実施形態では、ドナー層は約2.00
x 1018 cm-3の濃度でドーピングされている。
スペーサ層506はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 0.35であり、一実施形態では x=0.24)、約1乃至5nmの厚さがある。一実施形態では、スペーサ層の厚さは約2nmである。スペーサ層508はAlxGa1-xAs材料から形成可能で(0
≦ x ≦
0.35であり、一実施形態ではx=0.24)、約1乃至5nmの厚さがある。一実施形態では、スペーサ層の厚さは約2nmである。
チャンネル層507はInxGa1-xAs材料から形成可能で(x ≦ 0.23であり、一実施形態ではx=0.16)、約8乃至15nmの厚さがある。一実施形態では、チャンネル層の厚さは約12nmである。
ドナー層509はAlxGa1-xAs材料から形成可能なn型層で(0 ≦ x ≦ 0.35であり、一実施形態ではx=0.24)、約10nm乃至50nmの厚さがある。一実施形態では、ドナー層の厚さは約12nmである。ドナー層509はSiでドーピングされており、その濃度は約1.00
x 1018乃至5.00 x 1018cm-3の間である。一実施形態では、ドナー層のドーパント濃度は約2.00
x 1018cm-3である。
ショットキー層510はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 0.35であり、一実施形態では x=0.24)、約10乃至100nmの厚さがある。一実施形態では、ショットキー層の厚さは約20nmである。
エッチストップ層511はAlAs材料から形成可能で、最大で約50 nmの厚さがある。一実施形態では、エッチストップ層の厚さは約20nmである。
コンタクト層512は最大で約100 nmの厚さを備えたn型層である。一実施形態では、コンタクト層の厚さは約20nmである。コンタクト層はSiでドーピングされており、そのドーパント濃度は約1.00
x 1017乃至5.00 x 1017 cm-3の間である。一実施形態では、コンタクト層は3.00
x 1017 cm-3の濃度でドーピングされている。コンタクト層513はGaAsから形成可能なn型層であり且つSiでドーピングされており、そのドーパント濃度は約1.00
x 1018乃至5.00 x 1018 cm-3の間である。一実施形態では、コンタクト層のドーパント濃度は約2.00
x 1018 cm-3である。コンタクト層は最大で約100 nmの厚さを備えている。一実施形態では、コンタクト層の厚さは約50nmである。
HBT装置532の形成は層514から開始する。コレクタ層542はコレクタ層516乃至518を含み、それぞれがGaAsから形成可能なn型Siドープ層である。層516、517、518のドーパント濃度は、約3.00
x 1018cm-3、約5.00 x 1016cm-3、約1.00 x
1016cm-3である。各層の厚さは、それぞれ約600nm、約400nm、及び約100nmである。サブコレクタ層516の厚さは最大1000nmとすることができ、ドーピングレベルは約1.00
x 1018cm-3乃至約5.00 x 1018cm-3の範囲が可能である。コレクタ層517及び518の厚さは最大3000nmとすることができ、ドーピングレベルは約5.00
x 1015 cm-3乃至約8.00 x 1017cm-3の範囲が可能である。
ベース層519はCでドーピングされ、その厚さは約100nmであり、濃度は約4.00 x 1019cm-3である。ベース層の厚さは約10nm乃至1000nmの範囲が可能で、ドーピングレベルは約
5.00 x 1018cm-3乃至約2.00 x 1020cm-3の範囲が可能である。
エミッタ層520はInGaP材料から形成可能なn型層であり、且つSiでドーピングされそのドーパント濃度は約3.00 x 1017cm-3である。エミッタ層の厚さは約10乃至100nmの範囲が可能で、ドーピングの範囲は約1.00
x 1017cm-3乃至約1.00 x 1018cm-3が可能である。
コンタクト層521は最大で約100nmの厚さを備え、約4.00 x 1018cm-3の濃度でドーピングされている。コンタクト層の厚さは約10nm乃至500nm範囲が可能である。コンタクト層522及び523は両方とも、約60％のInGaAs材料から形成可能なn型層である。コンタクト層522及び523の厚さはそれぞれ約50nmである。コンタクト層522及び523は、約1
x 1019cm-3未満の濃度のTeでドーピングされている。コンタクト層の厚さは最大約200nmとすることができ、最大80%のInGaAsの組成とし、ドーピングレベルは約
5.00 x 1018cm-3乃至約3.00 x 1019cm-3の範囲が可能である。コンタクト層521、522及び523はコンタクト層グループ544を形成する。
図6は、本発明の教示に従って製作されるBiFET装置の実験データを示す。4インチウエハにおけるHBT装置の特性の均一性は優れているといえる。このBiFETで達成される利得は、GaAs基板上に独立して(すなわちFETなしで)形成される同一又は類似の積層物のHBT装置に関して得られた結果とほとんど同一である。これは、ここに開示した方法に従って製作されたBiFET装置が、同一又は類似の積層物を備えた独立して成長させたHBT装置と同程度の性能を発揮したことを証明している。
図7は、多層コレクタHBT装置750とFET装置760とからなる例示的なBiFET装置700の別の代表的な積層物を示す。BiFET装置700は本発明の教示に従って形成された。図7のBiFET装置700の性能は図8乃至11に示した。図7に示したBiFET装置700を得るには、先ずFET装置760を第1製作環境内で形成し、次に、第2製作環境内で、HBT装置750をFET装置760と同一の基板上に形成した。
FET装置700は、基板702、バッファ704、遷移層706、ドナー層708、スペーサ710、チャンネル712、スペーサ714、ドナー層716、ショットキー層718、コンタクト層720、キャップ層722、エッチストップ層724、サブコレクタ726、コレクタ領域727、コレクタ領域728、ベース層730、エミッタ732、コンタクト層734、及びコンタクト層736を含む。
次の記載では代表的な実施形態を説明する。当業者であれば、本発明の教示に従って様々な厚さ及び様々な材料を利用できることは理解するはずである。
基板702はGaAs材料から形成されている。バッファ704は約200nmの厚さがあり、GaAs材料から形成されている。遷移層706は約20nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層708は約6nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層708はSiでドーピングされており、その濃度は約2
x 1018cm-3である。スペーサ710は約2nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。チャンネル712は約12nmの厚さがあり、In0.15Ga0.85As材料から形成されている。スペーサ714は約2nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層716は約12nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層716はSiでドーピングされており、その濃度は約2
x 1018cm-3である。ショットキー層718は約20nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。コンタクト層720は約20nmの厚さがあり、GaAs材料から形成されている。コンタクト層720はSiでドーピングされており、その濃度は約3
x 1017cm-3である。キャップ層722は約50nmの厚さがあり、GaAs材料から形成されている。キャップ層722はSiでドーピングされており、その濃度は約4
x 1018cm-3である。エッチストップ層724は約20nmの厚さがあり、InGaP材料から形成されている。エッチストップ層724はドーピングされていない。サブコレクタ層726は約500nmの厚さがあり、GaAs材料から形成されている。サブコレクタ層726はSiでドーピングされており、その濃度は約4
x 1018cm-3である。
コレクタ領域727及び728は両方とも約400nmの厚さがあり、両方ともGaAs材料から形成されている。コレクタ領域727のドーパント濃度は約1 x 1016cm-3である。層728のドーパント濃度は約5
x 1015cm-3である。コレクタ領域727及び728は併せて多層コレクタ740を形成する。ベース730は約80nmの厚さがあり、GaAs材料から形成されている。エミッタ732は約50nmの厚さがあり、InGaP材料から形成されている。エミッタ732はSiでドーピングされており、その濃度は約3
x 1017cm-3である。コンタクト層734は約50nmの厚さがあり、GaAs材料から形成されている。コンタクト層734はSiで高濃度ドーピングされており、その濃度は約3
x 1019cm-3を上回る。コンタクト層736は約100nmの厚さがあり、InXGa1-xAs材料から形成されている。コンタクト層736はTeで高濃度ドーピングされており、その濃度は約1019cm-3を上回る。
図8はBiFET装置700のFET部分のホール移動度及びホールシート抵抗特性を示す。FET部分760の動作特性は、BiFET装置700のHBT部分750の形成の前及び後に約300K及び約77Kで測定された。このデータから分かるように、約300Kでは、BiFET装置700のHBT部分750の形成の後において、FET部分760のホール移動度とホールシート抵抗の観察可能な劣化は起こらなかった。同様に、BiFET装置700のFET部分760のホール移動度とホールシート抵抗の77Kにおける測定値も、観察可能な劣化を示さなかった。
本発明の一実施形態によれば、コレクタ及び／又はサブコレクタ形成時の基板温度は、HBTの形成時に約30℃乃至100℃(従来の成長温度に比較して)低下する。一実施形態によれば、レデュースド酸化物脱着過程が実施され、FETの形成とHBTの形成との間で基板の温度は約50乃至100℃程度低下し、FET装置の性能低下が減少した。従来は、HBTの成長サイクルにおける基板の温度は約600℃と700℃との間である。
図8に示したように、製作温度が下がっても、BiFET装置700のFET部分760のホール移動度とホールシート抵抗は低下しない。こうして得られる改善は、HBT装置と統合されていない独立型のFET装置に匹敵する。
図9は、BiFET装置700におけるHBT装置(L= 2 x 20 μm2)のガンメルプロットを示す。電流はy軸に示し、エミッタ電圧はx軸に示した。直流電流利得は120
(L = 2 x 20 um2)である。実際の試験測定値は、BiFET装置700の直流利得が、独立型InGaP HBT(すなわち、共通基板上でFETと統合されていないもの)の直流利得に匹敵することを証明している。このHBT装置のベース電流は、独立して成長させたHBT装置(すなわち、共通基板上でFETとモノリシックに統合されていないもの)のベース電流にほぼ等しい。共通基板上でFETとモノリシックに統合されたHBT装置のベース・エミッタ接合の再結合分析は、独立して成長させたHBT装置と同じ特性を示した。
図10はBiFET装置700のFET特性を示す。図10はFET装置760の出力特性を示す(Lg = 0.5 um)。Vgs値は0.1V刻みである。IdssはVgs =
0 Vである場合を示す。Vgsの範囲は+0.5 V(上)乃至-0.5 V(下)である。電流はy軸に示し、電圧はx軸に示した。相互コンダクタンスは約300
mS/mmであり、これは従来のFET(すなわちBiFETの一部として形成されていないFET)と直接的に比較可能である。これは、HBT750をFET760と同じ基板上に製作したことによりFETの性能が低下しなかったことを示している。FET760のRon抵抗は1.3オーム・mmであり、これは共通基板上にモノリシックに統合されたHBTがない元々のFETと同一であった。低いRon抵抗はスイッチング用途や低雑音性能に関して非常に望ましい。
図11はBiFET装置700におけるHBTとFETの性能をグラフで示したものである。FET及びHBTのFt及びFmaxは、別個に形成したもので共通基板上でモノリシックに成長させていないFET及びHBTで得られる結果と直接的に比較可能な測定値である。
図8乃至11のデータは、BiFET装置700の性能が個別のHBTとFET装置の性能に匹敵することを示している。従って、本明細書で教示された方法論を用いれば、本発明はBiFET装置の性能を最適化できる。
本発明をその具体的な実施形態に関連して説明してきたが、当業者であれば本発明の範囲から逸脱することなく様々な変更及び修正を行うことができる。例えば、本発明は、多数の公知処理技法の中から任意のものを用いて様々な半導体配合物を材料として任意数の層を備えるように製作できる。従って、本発明では記載した実施形態のそうした変更及び修正が添付した特許請求の範囲内に収まることが意図されている。

Claims (16)

  1. BiFET装置を製作する方法であって、
    基板を第1製作環境に導入する段階と、
    前記第1製作環境内で前記基板上に前記BiFET装置のFET部分を形成する段階と、
    前記BiFET装置の前記FET部分の形成後に、前記第1製作環境から前記基板を取り出す段階と、
    前記基板を第2製作環境に導入する段階と、
    前記第2製作環境内で前記基板上に前記BiFET装置のHBT部分を形成する段階とを含む、方法。
  2. 前記BiFET装置の前記FET部分は、前記BiFET装置の前記HBT部分の形成時に導入される不純物による汚染を実質的に被らない、請求項1に記載の方法。
  3. 前記FET装置がHFETである、請求項1に記載の方法。
  4. 前記HFETがpHEMTである、請求項3に記載の方法。
  5. 前記第1製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器の何れかである、請求項1に記載の方法。
  6. 前記第2製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器の何れかである、請求項1に記載の方法。
  7. 前記第1製作環境と前記第2製作環境とはタイプが異なる、請求項1に記載の方法。
  8. 前記基板がGaAs又はInP基板の何れかである、請求項１に記載の方法。
  9. 前記BiFET装置の前記HBT装置の前記形成時に温度が低下される、請求項1に記載の方法。
  10. 前記BiFET装置の前記HBT装置のコレクタ領域の形成時に温度が低下される、請求項9に記載の方法。
  11. 前記温度が30℃及び100℃の間まで低下される、請求項9に記載の方法。
  12. 前記BiFET装置の前記HBT装置のコレクタ領域の形成時に温度が低下される、請求項11に記載の方法。
  13. 酸化物脱着過程における前記温度が、サブコレクタ領域の成長前に少なくとも50℃は低下される、請求項9に記載の方法。
  14. 請求項1に記載の方法により製作されるBiFET装置。
  15. BiFET装置であって、
    共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含み、
    前記BiFET装置の前記FET装置の動作特性が、前記共通の基板とは別個の基板上に製作されたFET装置の動作特性に概ね等しく、前記BiFET装置の前記HBT装置の動作特性が、前記共通の基板とは別個の基板上に製作されたHBT装置の動作特性に概ね等しい、BiFET装置。
  16. BiFET装置であって、
    共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含み、
    前記FET装置が、
    前記共通の基板上に形成された1つ又は複数のバッファ層と、
    前記1つ又複数のバッファ層上に形成された遷移層と、
    前記遷移層上にAlxGa1-xAs材料から形成される第1ドナー層であって、0 ≦ x ≦ 0.35であり、約10乃至50nmの厚さを備え、ドーパント濃度が約1.00 x 1018と5.00 x 1018
    cm-3との間である、第1ドナー層と、
    前記ドナー層上にAlxGa1-xAs材料から形成される第1スペーサ層であって、0 ≦ x ≦ 0.35であり、約1乃至5nmの厚さを備えた第1スペーサ層と、
    InxGa1-xAs材料から形成されるチャンネルであって、x ≦ 0.23であり、約8乃至15nmの厚さを備えたチャンネルと、
    AlxGa1-xAs材料から形成される第2スペーサ層であって、0 ≦ x ≦ 0.35であり、約1乃至5nmの厚さを備えた第2スペーサ層と、
    AlxGa1-xAs材料から形成される第2ドナー層であって、0 ≦ x ≦ 0.35であり、約10乃至50nmの厚さを備え、ドーパント濃度が約1.00 x 1018と5.00 x 1018
    cm-3との間である、第2ドナー層と、
    AlxGa1-xAs材料から形成されるショットキー層であって、0 ≦ x ≦ 0.35であり、約10乃至100nmの厚さを備えたショットキー層と、
    最大で約100nmの厚さを備えたGaAs材料から形成されるコンタクト層であって、ドーパント濃度が約1.00 x 1018乃至5.00 x 1018
    cm-3であるコンタクト層とを含み、
    前記HBT装置が、
    約100乃至3000nmの厚さを備えたGaAs材料から形成される少なくとも1つのコレクタ層であって、ドーパント濃度が約5.00 x 1015乃至3.00 x 1018
    cm-3である少なくとも1つのコレクタ層とを含み、
    約10乃至1000nmの厚さを備えたベース層であって、ドーパント濃度が約 5.00 x 1018cm-3乃至約2.00 x 1020cm-3のであるベース層と、
    約10乃至100nmの厚さを備えたInGaP材料から形成されるエミッタ層であって、ドーパント濃度が約1.00 x 1017
    cm-3乃至1.00 x 1018 cm-3であるエミッタ層と、
    10乃至500nmの厚さを備えた約60%のInGaAs 材料から形成されるコンタクト層であって、ドーパント濃度が約4.00 x 1018
    cm-3であるコンタクト層とを含む、BiFET装置。
JP2009549100A 2007-02-07 2008-02-07 Ｈｂｔと電界効果トランジスタとの統合 Pending JP2010518622A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90000907P 2007-02-07 2007-02-07
PCT/US2008/001614 WO2008097604A2 (en) 2007-02-07 2008-02-07 Hbt and field effect transistor integration

Publications (1)

Publication Number Publication Date
JP2010518622A true JP2010518622A (ja) 2010-05-27

Family

ID=39471879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549100A Pending JP2010518622A (ja) 2007-02-07 2008-02-07 Ｈｂｔと電界効果トランジスタとの統合

Country Status (3)

Country Link
US (2) US7923318B2 (ja)
JP (1) JP2010518622A (ja)
WO (1) WO2008097604A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029584A (ja) * 2010-03-05 2016-03-03 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ バンドギャップリファレンス回路および回路を製造する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923318B2 (en) * 2007-02-07 2011-04-12 Microlink Devices, Inc. HBT and field effect transistor integration
JP5295593B2 (ja) * 2008-03-13 2013-09-18 パナソニック株式会社 半導体装置
US7972936B1 (en) * 2009-02-03 2011-07-05 Hrl Laboratories, Llc Method of fabrication of heterogeneous integrated circuits and devices thereof
JP2010206020A (ja) 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
WO2010116700A1 (ja) * 2009-04-07 2010-10-14 住友化学株式会社 半導体基板、半導体基板の製造方法、および電子デバイス
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US8076188B2 (en) * 2009-09-28 2011-12-13 New Japan Radio Co., Ltd. Method of manufacturing a semiconductor device
WO2011040927A1 (en) * 2009-10-02 2011-04-07 Skyworks Solutions, Inc. Continuous tunable lc resonator using a fet as a varactor
JP5613474B2 (ja) * 2010-06-24 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
US20120175681A1 (en) * 2010-09-17 2012-07-12 Kopin Corporation Method and Layer Structure for Preventing Intermixing of Semiconductor Layers
CN103456780A (zh) * 2012-06-01 2013-12-18 稳懋半导体股份有限公司 伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法
US11069678B2 (en) * 2017-08-29 2021-07-20 Qorvo Us, Inc. Logic gate cell structure
CN108878368A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成hbt和cmos的外延结构及制备方法
CN113066762B (zh) * 2021-03-18 2024-05-07 厦门市三安集成电路有限公司 一种双极型场效应晶体管及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240777A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPH02271568A (ja) * 1989-04-12 1990-11-06 Sumitomo Electric Ind Ltd 集積回路の製造方法
JPH0547797A (ja) * 1991-08-12 1993-02-26 Hitachi Ltd 電界効果トランジスタの製造方法
JPH06120259A (ja) * 1992-10-06 1994-04-28 Sony Corp 電界効果トランジスタ
JPH06291134A (ja) * 1993-04-06 1994-10-18 Yokogawa Electric Corp ヘテロ接合バイポ―ラトランジスタの製造方法
JPH09312267A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 半導体装置の製法およびその製造装置
JP2001135583A (ja) * 1999-11-10 2001-05-18 Kanegafuchi Chem Ind Co Ltd 半導体層の積層方法及び該積層装置
JP2003197627A (ja) * 2001-12-28 2003-07-11 New Japan Radio Co Ltd ヘテロバイポーラトランジスタおよびその製造方法
JP2006319122A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 化合物半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3751243T2 (de) * 1986-02-18 1995-08-31 Toshiba Kawasaki Kk Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
US5162877A (en) * 1987-01-27 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device and method of producing same
US5012318A (en) * 1988-09-05 1991-04-30 Nec Corporation Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor
EP0392480B1 (en) * 1989-04-12 1997-03-12 Sumitomo Electric Industries, Ltd. Method of manufacturing a semiconductor integrated circuit device
US5077231A (en) * 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
US5213987A (en) * 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
JPH06163829A (ja) * 1992-07-31 1994-06-10 Texas Instr Inc <Ti> 集積回路とその製法
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
US6249030B1 (en) * 1992-12-07 2001-06-19 Hyundai Electronics Industries Co., Ltd. BI-CMOS integrated circuit
US5430318A (en) * 1993-06-14 1995-07-04 Sharp Microelectronics Technology, Inc. BiCMOS SOI structure having vertical BJT and method of fabricating same
JPH10178117A (ja) * 1996-12-17 1998-06-30 Sony Corp 半導体装置の製造方法
US5920773A (en) * 1997-06-16 1999-07-06 Hughes Electronics Corporation Method for making integrated heterojunction bipolar/high electron mobility transistor
WO2000016391A1 (en) * 1998-09-14 2000-03-23 Matsushita Electric Industrial Co., Ltd. Method for producing semiconductor device
US6194280B1 (en) * 1998-12-18 2001-02-27 Texas Instruments Incorporated Method for forming a self-aligned BJT emitter contact
US6746928B1 (en) * 2001-05-08 2004-06-08 Newport Fab, Llc Method for opening a semiconductor region for fabricating an HBT
AU2002322581A1 (en) * 2001-07-20 2003-03-03 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt
US6661037B2 (en) * 2001-07-20 2003-12-09 Microlink Devices, Inc. Low emitter resistance contacts to GaAs high speed HBT
US6744322B1 (en) * 2002-01-23 2004-06-01 Skyworks Solutions, Inc. High performance BiFET low noise amplifier
US7018880B2 (en) * 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise
US7687886B2 (en) * 2004-08-19 2010-03-30 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7385236B2 (en) * 2005-10-21 2008-06-10 Visual Photonics Epitaxy Co., Ltd. BiFET semiconductor device having vertically integrated FET and HBT
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US7923318B2 (en) * 2007-02-07 2011-04-12 Microlink Devices, Inc. HBT and field effect transistor integration
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
US7755107B2 (en) * 2008-09-24 2010-07-13 Skyworks Solutions, Inc. Bipolar/dual FET structure including enhancement and depletion mode FETs with isolated channels
WO2010116700A1 (ja) * 2009-04-07 2010-10-14 住友化学株式会社 半導体基板、半導体基板の製造方法、および電子デバイス
US8030725B1 (en) * 2010-10-05 2011-10-04 Skyworks Solutions, Inc. Apparatus and methods for detecting evaporation conditions
US8022448B1 (en) * 2010-10-05 2011-09-20 Skyworks Solutions, Inc. Apparatus and methods for evaporation including test wafer holder

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240777A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPH02271568A (ja) * 1989-04-12 1990-11-06 Sumitomo Electric Ind Ltd 集積回路の製造方法
JPH0547797A (ja) * 1991-08-12 1993-02-26 Hitachi Ltd 電界効果トランジスタの製造方法
JPH06120259A (ja) * 1992-10-06 1994-04-28 Sony Corp 電界効果トランジスタ
JPH06291134A (ja) * 1993-04-06 1994-10-18 Yokogawa Electric Corp ヘテロ接合バイポ―ラトランジスタの製造方法
JPH09312267A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 半導体装置の製法およびその製造装置
JP2001135583A (ja) * 1999-11-10 2001-05-18 Kanegafuchi Chem Ind Co Ltd 半導体層の積層方法及び該積層装置
JP2003197627A (ja) * 2001-12-28 2003-07-11 New Japan Radio Co Ltd ヘテロバイポーラトランジスタおよびその製造方法
JP2006319122A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 化合物半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029584A (ja) * 2010-03-05 2016-03-03 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ バンドギャップリファレンス回路および回路を製造する方法

Also Published As

Publication number Publication date
US8450162B2 (en) 2013-05-28
US7923318B2 (en) 2011-04-12
US20120088374A1 (en) 2012-04-12
US20080230806A1 (en) 2008-09-25
WO2008097604A2 (en) 2008-08-14
WO2008097604A3 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP2010518622A (ja) Ｈｂｔと電界効果トランジスタとの統合
US8716756B2 (en) Semiconductor device
EP2175494B1 (en) Compound semiconductor device and manufacturing method of the same
US7989845B2 (en) Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof
US10636897B2 (en) Semiconductor device having a collector layer including first-conductivity-type semiconductor layers
US9269784B2 (en) Gallium arsenide based device having a narrow band-gap semiconductor contact layer
US8558285B2 (en) Method using low temperature wafer bonding to fabricate transistors with heterojunctions of Si(Ge) to III-N materials
US8288797B2 (en) Integrated devices on a common compound semiconductor III-V wafer
JP2004327892A (ja) 化合物半導体ｆｅｔ
JP2007335586A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP5749918B2 (ja) 半導体装置、及び半導体装置の製造方法
TW201232715A (en) Devices and methodologies related to structures having HBT and FET
US8896028B2 (en) Semiconductor device, manufacturing method thereof, protective element, and manufacturing method thereof
US7518165B2 (en) Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
TWI681511B (zh) 整合場效電晶體與異質接面雙極電晶體的結構及其形成方法
WO2009040509A1 (en) A multilayer semiconductor structure, a bifet includin such a structure, and a multilayer semiconductor substrate
US8076188B2 (en) Method of manufacturing a semiconductor device
US7368764B1 (en) Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor
Elgaid et al. Low noise high performance 50nm T-gate metamorphic HEMT with cut-off frequency f/sub T/of 440 GHz for millimeterwave imaging receivers applications
Lai et al. Characteristics of a new camel-gate field effect transistor (CAMFET) with a composite channel structure
Olivier et al. High frequency performance of Tellurium σ-doped AlSb/InAs HEMTs at low power supply
JP2004273891A (ja) ヘテロ接合バイポーラトランジスタ
Gao et al. 1.0 μm gate-length InP-based InGaAs high electron mobility transistors by mental organic chemical vapor deposition
Lin et al. AlGaAs∕ GaAs high-electron mobility transistor with In0. 1Ga0. 9As∕ In0. 22Ga0. 78As∕ In0. 1Ga0. 9As channel grown by metal-organic chemical vapor deposition
Lin et al. Al Ga As∕ Ga As high-electron mobility transistor with In 0.1 Ga 0.9 As∕ In 0.22 Ga 0.78 As∕ In 0.1 Ga 0.9 As channel grown by metal-organic chemical vapor deposition

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130827