CN108878368A - Soi基复合集成hbt和cmos的外延结构及制备方法 - Google Patents
Soi基复合集成hbt和cmos的外延结构及制备方法 Download PDFInfo
- Publication number
- CN108878368A CN108878368A CN201810731812.1A CN201810731812A CN108878368A CN 108878368 A CN108878368 A CN 108878368A CN 201810731812 A CN201810731812 A CN 201810731812A CN 108878368 A CN108878368 A CN 108878368A
- Authority
- CN
- China
- Prior art keywords
- layer
- ingaas
- cmos
- hbt
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 71
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 68
- 230000007797 corrosion Effects 0.000 claims abstract description 24
- 238000005260 corrosion Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 6
- 238000004891 communication Methods 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 101
- 238000005516 engineering process Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了SOI基复合集成HBT和CMOS的外延结构及制备方法，该外延结构由复合集成在同一SOI衬底上的GaAs基HBT和CMOS构成；SOI基HBT和CMOS结构区被InGaP腐蚀隔离层隔开；制备方法为：在SOI衬底基础上生长InGaAs缓冲层，再在InGaAs缓冲层上依次生长各层得到HBT，InGaP腐蚀隔离层在InGaAs高掺杂帽层上外延生长而成；CMOS由在InGaP腐蚀隔离层上依次外延生长而成；经过相应的外延和材料沉积工艺，可以达到单片复合集成SOI基HBT和CMOS器件的目的。本发明可用于5G通讯中将功放器件和模拟器件实现单芯片集成。
Description
技术领域
本发明涉及半导体器件集成技术领域，尤其涉及SOI基复合集成HBT和CMOS的外延结构及制备方法。
背景技术
近几十年来半导体工艺一直通过几何尺寸的不断缩小来提高其性能，不断压缩尺寸不仅对设备和加工技术提出了越来越高的要求，成本越来越高，并且由于硅材料固有特性的限制，硅工艺技术的器件速度已经接近了物理极限，进一步提升器件速度并保持器件线性已经面临极大科学和技术问题，没有好的线性特性，高性能模拟集成电路遇到了速度、精度和性能之间的根本矛盾。
GaAs基HBT器件作为微波元器件具有高频、高速、高功率增益和低噪声系数的特点，因而在微波、毫米波频段有着广泛的应用，大量应用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、卫星通讯和辐射天文学等。在现代信息系统设备中，例如卫星、预警、移动通信、基站等，均要求所采用的模拟集成电路同时具备高速度、高精度、高可靠和低功耗的特性。
CMOS作为一种模拟器件，被广泛应用于模拟电路和数字电路中，由于该器件具有高耐热性，可以稳定工作在较宽的温度范围内，不会造成二次击穿失效，且所需的驱动电路小、开关速度迅速，以上优势使得CMOS广泛应用于智能手机、机电设备以及其他便携式数码电子产品中。
由于RF和微波通信领域的快速发展，GaAs基HBT与Si基CMOS结合技术越来越受到业界的关注，它将HBT的高速、高驱动能力、低噪声同CMOS的低功耗、高集成度优势集成到一起。HBT是此工艺中最关键的核心器件，用于构建电路中的高性能RF和模拟功能。GaAs基础HBT的出现解决了传统的硅双极晶体管面临的困境，它能在相同工作电压条件下同时兼顾高增益、低噪声、高速度，可以做出近乎“完美”的晶体管。
手机的PD模块中集成有独立芯片的HBT器件和CMOS器件，这样不仅增大了封装结构和电路的复杂性，也增加了功耗，人们希望能够把高速HBT器件与模拟器件实现单芯片集成。
目前，HBT器件主要用GaAs基衬底制备，而CMOS器件生长在Si基衬底上，由于GaAs基衬底尺寸较小，制备复杂，价格昂贵。所以，人们希望能够将GaAs基HBT和CMOS集成在同一块衬底上，形成单片集成HBT和CMOS材料结构，SOI作为一种高效集成材料，在很多领域被人们具有独特结构的SOI器件能够有效的抑制体硅器件的不足，充分的发挥硅集成技术的潜力，是保证集成电路产业按照摩尔定律走势进行快速发展一大利器。SOI技术具有高性能ULSI、耐高温高压、抗福照、低压低功耗高集成度等领域具有极其广阔的发展前景,被国际上公认为21世纪的硅集成电路技术。
利用SOI作为衬底，实现HBT和CMOS在单个芯片中的集成是本发明的一个重要价值。
发明内容
针对上述问题中存在的不足之处，本发明提供一种SOI基复合集成HBT和CMOS的外延结构及制备方法，以将GaAs基HBT和CMOS集成在同一块SOI衬底上，实现SOI基复合集成HBT和CMOS。
为实现上述目的，本发明提供一种SOI基复合集成HBT和CMOS的外延结构，该外延结构由复合集成在同一SOI衬底上的GaAs基HBT和CMOS构成；
所述HBT包括InGaAs缓冲层，所述InGaAs缓冲层生长在所述SOI衬底上，所述InGaAs缓冲层上依次生长有GaAs集电层、GaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层；
所述InGaAs高掺杂帽层上生长有用于隔开HBT和CMOS的InGaP腐蚀隔离层；
所述CMOS包括SiO2层，所述SiO2层生长在所述InGaP腐蚀隔离层上，所述SiO2层上沉积有硅栅层。
作为本发明的进一步改进，所述InGaAs缓冲层的厚度小于500nm，所述GaAs集电层的厚度为300-700nm，所述GaAs间隔层的厚度为5-10nm，所述GaAs基层的厚度为70-100nm，所述InGaAs异质层的厚度为20-40nm，所述GaAs次发射层的厚度为600-800nm，所述InGaP发射层的厚度为30-50nm，所述InGaAs高掺杂帽层的厚度30-50nm，所述InGaP腐蚀隔离层的厚度为3-5nm。
作为本发明的进一步改进，所述SiO2层的厚度为20-100nm。
本发明提供一种SOI基复合集成HBT和CMOS的外延结构的制备方法，包括：
步骤1、在SOI衬底生长InGaAs缓冲层，在InGaAs缓冲层上依次生长GaAs集电层、AGaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层形成HBT；
步骤2、在InGaAs高掺杂帽层上外延生长一层用于隔开HBT和CMOS的InGaP腐蚀隔离层；
步骤3、在InGaP腐蚀隔离层上外延生长SiO2层，在SiO2层上沉积硅栅层，得到CMOS，完成SOI基复合集成HBT和CMOS的外延结构的制备。
作为本发明的进一步改进，在步骤1中，通过化学气相沉积工艺在InGaAs缓冲层上依次生长GaAs集电层、AGaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层。
与现有技术相比，本发明的有益效果为：
本发明提供的SOI基复合集成HBT和CMOS的外延结构，其在SOI衬底基础上生长InGaAs缓冲层，在InGaAs缓冲层上依次生长各层得到HBT，然后在InGaAs高掺杂帽层上外延生长一层InGaP腐蚀隔离层，在InGaP腐蚀隔离层上生长CMOS结构；经过相应的外延和材料沉积的工艺，可以达到单片复合集成SOI基HBT和CMOS器件的目的；本发明通过对SOI基HBT和CMOS材料结构的新型设计，在同一外延片结构中，既可以通过工艺实现HBT器件结构，也可以工艺实现CMOS材料结构，由于材料结构的创新，使CMOS器件和HBT器件可以实现了单芯片集成工艺的兼容性，因此增加了电路设计的灵活性，提升了单片电路的性能，可以实现全单片的多功能微波单片集成电路，尤其是实现手机APD模块中多项功能的单芯片集成。
附图说明
图1为本发明一种实施例公开的SOI基复合集成HBT和CMOS的外延结构的结构图。
图中：
10、SOI衬底；20、HBT；21、InGaAs缓冲层；22、GaAs集电层；23、GaAs间隔层；24、GaAs基层；25、InGaAs异质层；26、GaAs次发射层；27、InGaP发射层；28、InGaAs高掺杂帽层；30、CMOS；31、SiO2层；32、硅栅层；40、InGaP腐蚀隔离层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图对本发明做进一步的详细描述：
如图1所示，本发明提供一种SOI基复合集成HBT和CMOS的外延结构，该外延结构由复合集成在同一SOI衬底10上的GaAs基HBT 20和CMOS 30构成，HBT 20与CMOS 30之间设有用于将HBT 20和CMOS 30的外延结构隔开且在腐蚀过程中起到腐蚀截止作用的InGaP腐蚀隔离层40；本发明在图1中给出了1个HBT 20和1个CMOS 30，但在实际操作过程中，经过图案化过程，可以形成任何合适数目的HBT 20和CMOS 30；具体的：
如图1所示，本发明的HBT 20包括InGaAs缓冲层21、GaAs集电层22、GaAs间隔层23、GaAs基层24、InGaAs异质层25、GaAs次发射层26、InGaP发射层27和InGaAs高掺杂帽层28；InGaAs缓冲层21生长在SOI衬底10上，InGaAs缓冲层21上依次生长有GaAs集电层22、GaAs间隔层23、GaAs基层24、InGaAs异质层25、GaAs次发射层26、InGaP发射层27和InGaAs高掺杂帽层28，从而形成HBT 20。其中：
上述方案中，InGaAs缓冲层21的厚度小于500nm，GaAs集电层22的厚度为300-700nm，GaAs间隔层23的厚度为5-10nm，GaAs基层24的厚度为70-100nm，InGaAs异质层25的厚度为20-40nm，GaAs次发射层26的厚度为600-800nm，InGaP发射层27的厚度为30-50nm、InGaAs高掺杂帽层28的厚度30-50nm、InGaP腐蚀隔离层80的厚度为3-5nm。
如图1所示，本发明的CMOS 30包括SiO2层31和硅栅层32，SiO2层31外延生长在InGaP腐蚀隔离层40上，SiO2层31上沉积栅极材料并经图案化处理得到有硅栅层32，从而得到CMOS 30。其中：
本发明的SiO2层31的厚度为20-100nm。
本发明提供一种SOI基复合集成HBT和CMOS的外延结构的制备方法，以将HBT和CMOS复合集成在同一外延片上；包括：
S1、在SOI衬底10上生长InGaAs缓冲层21、GaAs集电层22、GaAs间隔层23、GaAs基层24、InGaAs异质层25、GaAs次发射层26、InGaP发射层27和InGaAs高掺杂帽层28以形成HBT20；其中：
本发明通过化学气相沉积工艺继续在SOI衬底10上依次生长InGaAs缓冲层21、GaAs集电层22、GaAs间隔层23、GaAs基层24、InGaAs异质层25、GaAs次发射层26、InGaP发射层27和InGaAs高掺杂帽层28以形成HBT 20。作为一种具体实施例：本发明制备方法为：在600℃下，在SO衬底的表面Si层上生长一层厚度为450nm的InGaAs缓冲层21，在InGaAs缓冲层21上生长厚度为300nm的GaAs集电层22，在GaAs集电层22上生长厚度为5nm的GaAs间隔层23，在GaAs间隔层23上生长厚度为80nm的GaAs基层24，在GaAs基层24上生长厚度为30nm的InGaAs异质层25，在InGaAs异质层25上生长600nm的GaAs次发射层26，GaAs次发射层26上生长厚度为30nm的InGaP发射层27，在InGaP发射层27上生长厚度为30nm的InGaAs高掺杂帽层28。
S2、在InGaAs高掺杂帽层28上外延生长一层用于隔开HBT 20和CMOS 30的InGaP腐蚀隔离层40；
S3、在InGaP腐蚀隔离层40上外延生长SiO2层31，在SiO2层31上沉积硅栅层32，得到CMOS，完成SOI基复合集成HBT和CMOS的外延结构的制备。
本发明提供的外延结构考虑到外延生长和器件性能两方面的实际要求，各层厚度、掺杂剂量可在一定范围内，根据具体材料和器件指标进行调整；在满足外延生长可实现的前提下，实现单片复合集成SOI基HBT和CMOS。
本发明提供的SOI基复合集成HBT和CMOS的外延结构，其在SOI衬底基础上生长InGaAs缓冲层，在InGaAs缓冲层上依次生长各层得到HBT，然后在InGaAs高掺杂帽层上外延生长一层InGaP腐蚀隔离层，在InGaP腐蚀隔离层上生长CMOS结构；经过相应的外延和材料沉积的工艺，可以达到单片复合集成SOI基HBT和CMOS器件的目的；本发明通过对SOI基HBT和CMOS材料结构的新型设计，在同一外延片结构中，既可以通过工艺实现HBT器件结构，也可以工艺实现CMOS材料结构，由于材料结构的创新，使CMOS器件和HBT器件可以实现了单芯片集成工艺的兼容性，因此增加了电路设计的灵活性，提升了单片电路的性能，可以实现全单片的多功能微波单片集成电路，尤其是实现手机APD模块中多项功能的单芯片集成。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种SOI基复合集成HBT和CMOS的外延结构，其特征在于，该外延结构由复合集成在同一SOI衬底上的GaAs基HBT和CMOS构成；
所述HBT包括InGaAs缓冲层，所述InGaAs缓冲层生长在所述SOI衬底上，所述InGaAs缓冲层上依次生长有GaAs集电层、GaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层；
所述InGaAs高掺杂帽层上生长有用于隔开HBT和CMOS的InGaP腐蚀隔离层；
所述CMOS包括SiO2层，所述SiO2层生长在所述InGaP腐蚀隔离层上，所述SiO2层上沉积有硅栅层。
2.如权利要求1所述的SOI基复合集成HBT和CMOS的外延结构，其特征在于，所述InGaAs缓冲层的厚度小于500nm，所述GaAs集电层的厚度为300-700nm，所述GaAs间隔层的厚度为5-10nm，所述GaAs基层的厚度为70-100nm，所述InGaAs异质层的厚度为20-40nm，所述GaAs次发射层的厚度为600-800nm，所述InGaP发射层的厚度为30-50nm，所述InGaAs高掺杂帽层的厚度30-50nm，所述InGaP腐蚀隔离层的厚度为3-5nm。
3.如权利要求1所述的SOI基复合集成HBT和CMOS的外延结构，其特征在于，所述SiO2层的厚度为20-100nm。
4.一种如权利要求1-3中任一项所述的SOI基复合集成HBT和CMOS的外延结构的制备方法，其特征在于，包括：
步骤1、在SOI衬底生长InGaAs缓冲层，在InGaAs缓冲层上依次生长GaAs集电层、AGaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层形成HBT；
步骤2、在InGaAs高掺杂帽层上外延生长一层用于隔开HBT和CMOS的InGaP腐蚀隔离层；
步骤3、在InGaP腐蚀隔离层上外延生长SiO2层，在SiO2层上沉积硅栅层，得到CMOS，完成SOI基复合集成HBT和CMOS的外延结构的制备。
5.如权利要求4所述的SOI基复合集成HBT和CMOS的外延结构的制备方法，其特征在于，在步骤1中，通过化学气相沉积工艺在InGaAs缓冲层上依次生长GaAs集电层、AGaAs间隔层、GaAs基层、InGaAs异质层、GaAs次发射层、InGaP发射层和InGaAs高掺杂帽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810731812.1A CN108878368A (zh) | 2018-07-05 | 2018-07-05 | Soi基复合集成hbt和cmos的外延结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810731812.1A CN108878368A (zh) | 2018-07-05 | 2018-07-05 | Soi基复合集成hbt和cmos的外延结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878368A true CN108878368A (zh) | 2018-11-23 |
Family
ID=64299544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810731812.1A Pending CN108878368A (zh) | 2018-07-05 | 2018-07-05 | Soi基复合集成hbt和cmos的外延结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878368A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048584A (zh) * | 2019-12-23 | 2020-04-21 | 复旦大学 | 一种高线性氮化镓hbt射频功率器件及其制备方法 |
| US11355617B2 (en) * | 2019-10-01 | 2022-06-07 | Qualcomm Incorporated | Self-aligned collector heterojunction bipolar transistor (HBT) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050184310A1 (en) * | 2004-02-20 | 2005-08-25 | Oleh Krutko | Structures and methods for fabricating integrated HBT/FET's at competitive cost |
| CN101256931A (zh) * | 2006-07-28 | 2008-09-03 | Iqerf有限责任公司 | 共用ⅲ-ⅴ化合物半导体晶片上集成器件外延晶片的制造方法 |
| US7656002B1 (en) * | 2007-11-30 | 2010-02-02 | Rf Micro Devices, Inc. | Integrated bipolar transistor and field effect transistor |
| US7923318B2 (en) * | 2007-02-07 | 2011-04-12 | Microlink Devices, Inc. | HBT and field effect transistor integration |
| CN102428555A (zh) * | 2009-05-26 | 2012-04-25 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| CN102800681A (zh) * | 2012-07-16 | 2012-11-28 | 西安电子科技大学 | 一种SOI SiGe BiCMOS集成器件及制备方法 |
| US20130334564A1 (en) * | 2012-06-13 | 2013-12-19 | Win Semiconductors Corp. | Monolithic compound semiconductor structure |
| CN104362158A (zh) * | 2014-10-11 | 2015-02-18 | 北京工业大学 | 一种长波长GaAs基MSM和HBT单片集成光探测器 |
| CN104821313A (zh) * | 2015-03-11 | 2015-08-05 | 北京工业大学 | GaAs基HBT和长波长谐振腔单片集成光探测器 |
-
2018
- 2018-07-05 CN CN201810731812.1A patent/CN108878368A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050184310A1 (en) * | 2004-02-20 | 2005-08-25 | Oleh Krutko | Structures and methods for fabricating integrated HBT/FET's at competitive cost |
| US20060113566A1 (en) * | 2004-02-20 | 2006-06-01 | Oleh Krutko | Structures and methods for fabricating vertically integrated HBT-FET device |
| CN101256931A (zh) * | 2006-07-28 | 2008-09-03 | Iqerf有限责任公司 | 共用ⅲ-ⅴ化合物半导体晶片上集成器件外延晶片的制造方法 |
| US7923318B2 (en) * | 2007-02-07 | 2011-04-12 | Microlink Devices, Inc. | HBT and field effect transistor integration |
| US7656002B1 (en) * | 2007-11-30 | 2010-02-02 | Rf Micro Devices, Inc. | Integrated bipolar transistor and field effect transistor |
| CN102428555A (zh) * | 2009-05-26 | 2012-04-25 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| US20130334564A1 (en) * | 2012-06-13 | 2013-12-19 | Win Semiconductors Corp. | Monolithic compound semiconductor structure |
| CN102800681A (zh) * | 2012-07-16 | 2012-11-28 | 西安电子科技大学 | 一种SOI SiGe BiCMOS集成器件及制备方法 |
| CN104362158A (zh) * | 2014-10-11 | 2015-02-18 | 北京工业大学 | 一种长波长GaAs基MSM和HBT单片集成光探测器 |
| CN104821313A (zh) * | 2015-03-11 | 2015-08-05 | 北京工业大学 | GaAs基HBT和长波长谐振腔单片集成光探测器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355617B2 (en) * | 2019-10-01 | 2022-06-07 | Qualcomm Incorporated | Self-aligned collector heterojunction bipolar transistor (HBT) |
| CN111048584A (zh) * | 2019-12-23 | 2020-04-21 | 复旦大学 | 一种高线性氮化镓hbt射频功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446270C (zh) | 半导体结构 | |
| CN110610936B (zh) | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 | |
| US11817450B2 (en) | Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition | |
| CN109786376A (zh) | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 | |
| CN108878368A (zh) | Soi基复合集成hbt和cmos的外延结构及制备方法 | |
| US20240178220A1 (en) | Parasitic capacitance reduction in gan-on-silicon devices | |
| CN112736127A (zh) | 一种氮化镓基hemt射频器件及其制作方法 | |
| Lahr et al. | Full-swing, high-gain inverters based on ZnSnO JFETs and MESFETs | |
| CN104091812A (zh) | 一种长波长GaAs基MSM和PHEMT单片集成光探测器 | |
| US20220310796A1 (en) | Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof | |
| CN111081771B (zh) | 一种绝缘层掩埋型晶体管结构及器件 | |
| US6803259B2 (en) | Silicon controlled rectifier for sige process, manufacturing method thereof and integrated circuit including the same | |
| KR101041752B1 (ko) | 다단형 구조의 반도체 필터 및 그 제조방법 | |
| WO2020163725A1 (en) | Diodes with straight segment anodes | |
| US20060246691A1 (en) | Signal and/or ground planes with double buried insulator layers and fabrication process | |
| CN108878457B (zh) | Soi基复合集成phemt和mosfet的外延结构及制备方法 | |
| CN115148734B (zh) | 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 | |
| CN102569391A (zh) | Mos晶体管及其制作方法 | |
| CN107369723B (zh) | 一种降低导通电阻的光导开关及其制备方法 | |
| CN108878458B (zh) | Soi基单片横向集成phemt和mosfet的外延结构及制备方法 | |
| CN115207086A (zh) | 磷化铟高电子迁移率晶体管及其制备方法 | |
| CN108054203B (zh) | 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法 | |
| KR20220082892A (ko) | Iii족 질화물 반도체 집적 회로 구조, 제조 방법 및 그 응용 | |
| CN113809070A (zh) | 一种基带rf一体化集成结构及集成方法 | |
| CN110600362B (zh) | 硅基异构集成材料及其制备方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |