JPH02271568A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH02271568A JPH02271568A JP1092690A JP9269089A JPH02271568A JP H02271568 A JPH02271568 A JP H02271568A JP 1092690 A JP1092690 A JP 1092690A JP 9269089 A JP9269089 A JP 9269089A JP H02271568 A JPH02271568 A JP H02271568A
- Authority
- JP
- Japan
- Prior art keywords
- crystals
- crystal
- hbt
- layer
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 125000005842 heteroatom Chemical group 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 6
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光素子と電子素子が集積され、光フアイバ通
信等に用いられる光電子集積回路に関するものである。
信等に用いられる光電子集積回路に関するものである。
光フアイバ通信用の受信フロントエンドとして、受光素
子であるｐｉｎ−ホトダイオード（ＰＩＮ−ＰＤ）と電
子素子である電界効果トランジスタ（ＦＥＴ）やバイポ
ーラトランジスタとをハイブリッド基板に集積した構造
のものが知られている。
子であるｐｉｎ−ホトダイオード（ＰＩＮ−ＰＤ）と電
子素子である電界効果トランジスタ（ＦＥＴ）やバイポ
ーラトランジスタとをハイブリッド基板に集積した構造
のものが知られている。
また、ＰＩＮ−ＰＤとＦＥＴとがＩｎＰ基板上にモノリ
シックに集積された構造のものも既に作製されている。
シックに集積された構造のものも既に作製されている。
ハイブリッド基板上に受光素子および電子素子を集積し
たものは、半田付けにより各素子が実装されているので
、モノリシックのものに比べて信頼性が低く、また、大
量生産に不向きである。
たものは、半田付けにより各素子が実装されているので
、モノリシックのものに比べて信頼性が低く、また、大
量生産に不向きである。
一方、上述した従来のモノリシックのものは、バイポー
ラトランジスタを備えていない。光フアイバ通信の受信
フロントエンドは、その初段においては入力インピーダ
ンスが高くショットノイズの小さいＦＥＴが望ましく、
次段以降は相互コンダクタンスの大きいバイポーラトラ
ンジスタが望ましい。したがって、ＰＩＮ−ＰＤとＦＥ
Ｔとバイポーラトランジスタの３種類の素子が全て同一
半導体基板上にモノリシックに集積化されたしのが求め
られているが、未だそのような集積回路は開発されてい
ない。
ラトランジスタを備えていない。光フアイバ通信の受信
フロントエンドは、その初段においては入力インピーダ
ンスが高くショットノイズの小さいＦＥＴが望ましく、
次段以降は相互コンダクタンスの大きいバイポーラトラ
ンジスタが望ましい。したがって、ＰＩＮ−ＰＤとＦＥ
Ｔとバイポーラトランジスタの３種類の素子が全て同一
半導体基板上にモノリシックに集積化されたしのが求め
られているが、未だそのような集積回路は開発されてい
ない。
上記課題を解決するために、本発明の集積回路の製造方
法は、電子素子用結晶である高電子移動度トランジスタ
用結晶と光素子用結晶であるｐｉｎホトダイオード用結
晶とがそれぞれエピタキシャル成長により形成された後
、電子素子用結晶であるヘテロ接合バイポーラトランジ
スタ用結晶がエピタキシャル成長により形成されること
を特徴とするものである。
法は、電子素子用結晶である高電子移動度トランジスタ
用結晶と光素子用結晶であるｐｉｎホトダイオード用結
晶とがそれぞれエピタキシャル成長により形成された後
、電子素子用結晶であるヘテロ接合バイポーラトランジ
スタ用結晶がエピタキシャル成長により形成されること
を特徴とするものである。
ヘテロ接合バイポーラトランジスタ用結晶のためのエピ
タキシャル成長が素子形成のための最後のエピタキシャ
ル成長となるので、ヘテロ接合バイポーラトランジスタ
用結晶が他の素子用結晶を形成するためのエピタキシャ
ル成長による加熱を受けない。したがって、ベース層の
ドーパントがエミツタ層やコレクタ層に拡散されない。
タキシャル成長が素子形成のための最後のエピタキシャ
ル成長となるので、ヘテロ接合バイポーラトランジスタ
用結晶が他の素子用結晶を形成するためのエピタキシャ
ル成長による加熱を受けない。したがって、ベース層の
ドーパントがエミツタ層やコレクタ層に拡散されない。
第１図は、本発明の一実施例を示す工程断面図である。
本実施例は、Ｐ ＩＮ−ＰＤと、ＦＥＴの一種である高
電子移動度トランジスタ（ＨＥＭＴ）と、ヘテロ接合バ
イポーラトランジスタ（ＨＢ Ｔ）の３種類の素子のた
めのエピタキシャル結晶がそれぞれインジウム・リン（
１ｎＰ）基板上にモノリシックに形成されている光電子
集積回路の製造方法である。
電子移動度トランジスタ（ＨＥＭＴ）と、ヘテロ接合バ
イポーラトランジスタ（ＨＢ Ｔ）の３種類の素子のた
めのエピタキシャル結晶がそれぞれインジウム・リン（
１ｎＰ）基板上にモノリシックに形成されている光電子
集積回路の製造方法である。
本実施例では、エピタキシャル成長方法として、優れた
選択成長性を示す１００ Ｔｏｒｒ以下の減圧での有機
金属気相成長法（ＯＭＶＰＥ）が用いられている。基板
温度は６００℃ないし７００℃程度とし、形成したい半
導体層毎に反応ガスが適宜選択される。エピタキシャル
成長により形成される半導体層としては、ＩｎＰ層、ガ
リウム・インジウム・ひ素（ＧａｌｎＡｓ）層およびア
ルミニウム・インジウム・ひ素（Ａ、ＱｌｎＡｓ）層の
３種類であり、これらの半導体層が形成すべき素子に応
じて適宜選択される。
選択成長性を示す１００ Ｔｏｒｒ以下の減圧での有機
金属気相成長法（ＯＭＶＰＥ）が用いられている。基板
温度は６００℃ないし７００℃程度とし、形成したい半
導体層毎に反応ガスが適宜選択される。エピタキシャル
成長により形成される半導体層としては、ＩｎＰ層、ガ
リウム・インジウム・ひ素（ＧａｌｎＡｓ）層およびア
ルミニウム・インジウム・ひ素（Ａ、ＱｌｎＡｓ）層の
３種類であり、これらの半導体層が形成すべき素子に応
じて適宜選択される。
ＩｎＰ層のエピタキシャル成長には、反応ガスとしてト
リメチルインジウム（ＴＭＩ）、ホスフィン（ＰＨ）お
よびアルシン（Ａ ｓ Ｈａ ）が用いラレる。Ｇａｌ
ｎＡｓ層のエピタキシャル成長には、反応ガスとしてト
リメチルガリウム（ＴＭＧ）、トリメチルインジウム（
ＴＭ Ｉ ）およびアルシン（Ａ ｓ Ｈａ ）が用い
られる。ＡｇｌｎＡｓ層のエピタキシャル成長には、反
応ガスとしてトリメチルアルミニウム（ＴＭＡ）、トリ
メチルインジウム（ＴＭＩ）およびアルシン（Ａ ｓ
Ｈａ ）が用いられる。
リメチルインジウム（ＴＭＩ）、ホスフィン（ＰＨ）お
よびアルシン（Ａ ｓ Ｈａ ）が用いラレる。Ｇａｌ
ｎＡｓ層のエピタキシャル成長には、反応ガスとしてト
リメチルガリウム（ＴＭＧ）、トリメチルインジウム（
ＴＭ Ｉ ）およびアルシン（Ａ ｓ Ｈａ ）が用い
られる。ＡｇｌｎＡｓ層のエピタキシャル成長には、反
応ガスとしてトリメチルアルミニウム（ＴＭＡ）、トリ
メチルインジウム（ＴＭＩ）およびアルシン（Ａ ｓ
Ｈａ ）が用いられる。
また、選択成長マスクとしては、窒化シリコン（ＳｉＮ
）膜、または酸化シリコン（Ｓ ｉ Ｏ，、）膜が
用いられる。
）膜、または酸化シリコン（Ｓ ｉ Ｏ，、）膜が
用いられる。
以下、第１図と共に具体的手順を説明する。
まず、用意されたＩｎＰ基板１上に、ＰＩＮ−ＰＤ形成
用のエピタキシャル成長が行われる。ここでは、ｎ’４
２ＧａｌｎＡｓ層２とｉ型Ｇａ１ｎＡｓ層３とｐ型Ｇａ
Ｉ ｎＡｓ層４が順に形成される（第１図（Ａ）参照
）。
用のエピタキシャル成長が行われる。ここでは、ｎ’４
２ＧａｌｎＡｓ層２とｉ型Ｇａ１ｎＡｓ層３とｐ型Ｇａ
Ｉ ｎＡｓ層４が順に形成される（第１図（Ａ）参照
）。
ついで、将来ＰＩＮ−ＰＤが形成される領域５にのみ、
エピタキシャル層２ないし３が残るようにメサエッチン
グが行われる。まず、窒化シリコン膜が、例えば電子サ
イクロトロン共鳴プラズマ化学的気相成長法（ＥＣＲプ
ラズマＣＶＤ）によって、基板表面全体に形成される。
エピタキシャル層２ないし３が残るようにメサエッチン
グが行われる。まず、窒化シリコン膜が、例えば電子サ
イクロトロン共鳴プラズマ化学的気相成長法（ＥＣＲプ
ラズマＣＶＤ）によって、基板表面全体に形成される。
そしてＰＩＮＰＤ領域５の表面にレジストパターンが形
成され、このレジストパターンをマスクとして窒化シリ
コン膜が弗酸（ＦＨ）で除去される。つぎに、ＰＩＮ−
ＰＤ領域５上に残された窒化シリコン膜およびその上の
レジストパターンをマスクとして、上記エピタキシャル
層２ないし４が順次エツチング除去され、その後、マス
クとして用いられたレジストパターンおよび窒化シリコ
ン膜が除去されてＰＩＮ−ＰＤ用結晶１６が形成される
（第１図（Ｂ）参照）。
成され、このレジストパターンをマスクとして窒化シリ
コン膜が弗酸（ＦＨ）で除去される。つぎに、ＰＩＮ−
ＰＤ領域５上に残された窒化シリコン膜およびその上の
レジストパターンをマスクとして、上記エピタキシャル
層２ないし４が順次エツチング除去され、その後、マス
クとして用いられたレジストパターンおよび窒化シリコ
ン膜が除去されてＰＩＮ−ＰＤ用結晶１６が形成される
（第１図（Ｂ）参照）。
ついで、ＰＩＮ−ＰＤ領域５に窒化シリコン膜または酸
化シリコン膜からなる選択成長マスク６が形成される。
化シリコン膜からなる選択成長マスク６が形成される。
この選択成長マスク６も、前述のメサエッチングの際の
窒化シリコンマスクと同様に、ＥＣＲプラズマＣＶＤに
よる成長とレジストパターンによるパターンニングによ
って形成される（第１図（Ｃ）参照）。
窒化シリコンマスクと同様に、ＥＣＲプラズマＣＶＤに
よる成長とレジストパターンによるパターンニングによ
って形成される（第１図（Ｃ）参照）。
つぎに、ＨＥＭＴ用のエピタキシャル選択成長が行われ
る。すなわち、能動層であるｉ型ＧａＩｎＡｓ層１３お
よび電子供給層であるｎ型Ａｆｉ１ ｎＡｓ層１４が、
選択成長マスク６上を除いて表面全体に順に形成される
（第１図（Ｄ）参照）。
る。すなわち、能動層であるｉ型ＧａＩｎＡｓ層１３お
よび電子供給層であるｎ型Ａｆｉ１ ｎＡｓ層１４が、
選択成長マスク６上を除いて表面全体に順に形成される
（第１図（Ｄ）参照）。
ついで、将来ＨＥＭＴが形成される領域１５にのみ、エ
ピタキシャル層１３．１４が残るようにメサエッチング
が行われ、ＨＥＭＴ用結晶１８が形成される（第１図（
Ｅ）参照）。ここでのメサエッチング方法は、上述した
ＰＩＮ−ＰＤ領域５におけるメサエッチングと同様であ
り、ＥＣＲプラズマＣＶＤによる窒化シリコンまたは酸
化シリコン膜の形成工程、そのパターンニング工程、さ
らにパターンニングされた膜をマスクとするエツチング
工程を含んでいる。ついで、ＨＥＭＴ領域１５に窒化シ
リコン膜または酸化シリコン膜からなる選択成長マスク
１９が形成される。なお、このときＰＩＮ−ＰＤ領域５
にも選択成長マスク６は残されている。選択成長マスク
１９も、前述の選択成長マスク６と同様に、ＥＣＲプラ
ズマＣｖＤによる膜形成とレジストパターンによるパタ
ーンニングによって形成される（第１図（Ｆ）参照）。
ピタキシャル層１３．１４が残るようにメサエッチング
が行われ、ＨＥＭＴ用結晶１８が形成される（第１図（
Ｅ）参照）。ここでのメサエッチング方法は、上述した
ＰＩＮ−ＰＤ領域５におけるメサエッチングと同様であ
り、ＥＣＲプラズマＣＶＤによる窒化シリコンまたは酸
化シリコン膜の形成工程、そのパターンニング工程、さ
らにパターンニングされた膜をマスクとするエツチング
工程を含んでいる。ついで、ＨＥＭＴ領域１５に窒化シ
リコン膜または酸化シリコン膜からなる選択成長マスク
１９が形成される。なお、このときＰＩＮ−ＰＤ領域５
にも選択成長マスク６は残されている。選択成長マスク
１９も、前述の選択成長マスク６と同様に、ＥＣＲプラ
ズマＣｖＤによる膜形成とレジストパターンによるパタ
ーンニングによって形成される（第１図（Ｆ）参照）。
つぎに、ＨＢＴ用のエピタキシャル選択成長が行われる
。すなわち、ｎ 型Ｇａ ＩｎＡｓ層７、口型Ｇａ１ｎ
Ａｓ層８、ｐ型Ｇａ１ｎＡｓ層９および口型１ｎＰ層１
０が、選択成長マスク６および１９上を除いて表面全体
に順に形成される（第１図（Ｇ）参照）。ついでＨＥＭ
Ｔ領域１５と同様に、ＨＢＴ領域１１にＨＥＭＴ用結晶
１７が残るようにメサエッチングが行われる（第１図（
Ｈ）参照）。
。すなわち、ｎ 型Ｇａ ＩｎＡｓ層７、口型Ｇａ１ｎ
Ａｓ層８、ｐ型Ｇａ１ｎＡｓ層９および口型１ｎＰ層１
０が、選択成長マスク６および１９上を除いて表面全体
に順に形成される（第１図（Ｇ）参照）。ついでＨＥＭ
Ｔ領域１５と同様に、ＨＢＴ領域１１にＨＥＭＴ用結晶
１７が残るようにメサエッチングが行われる（第１図（
Ｈ）参照）。
最後に、選択成長マスク６および１９を除去すれば、Ｐ
ＩＮ−ＰＤ用結晶１６、ＨＢＴ用結晶１７およびＨＥＭ
Ｔ用結晶１８がそれぞれの領域５．１１および１５に形
成される（第１図（１）参照）。
ＩＮ−ＰＤ用結晶１６、ＨＢＴ用結晶１７およびＨＥＭ
Ｔ用結晶１８がそれぞれの領域５．１１および１５に形
成される（第１図（１）参照）。
ところで、一般にＨＢＴのｐ型ベース層（上記実施例で
はｐ型ＱａｌｎＡｓ層９）は、１０１８ｃｍ−３以上に
ドーピングされるが、ｐ型ドーパントとして用いられる
不純物、例えば亜鉛（Ｚｎ）やベリリウム（Ｂｅ）は、
高温で容易に拡散する。
はｐ型ＱａｌｎＡｓ層９）は、１０１８ｃｍ−３以上に
ドーピングされるが、ｐ型ドーパントとして用いられる
不純物、例えば亜鉛（Ｚｎ）やベリリウム（Ｂｅ）は、
高温で容易に拡散する。
ＨＢＴのｐ型ドーパントが口型のエミッタ（上記実施例
では口型１ｎＰ層１０）に拡散すると、エミッタ中にお
いてｐｎ接合、すなわちエミッタ・ベース接合が形成さ
れてしまい、本来のへテロ接合による高エミツタ注入効
率という利点が失われてしまう。
では口型１ｎＰ層１０）に拡散すると、エミッタ中にお
いてｐｎ接合、すなわちエミッタ・ベース接合が形成さ
れてしまい、本来のへテロ接合による高エミツタ注入効
率という利点が失われてしまう。
また、ｐ型ドーパントがコレクタ側（上記実施例では口
型Ｇａ１ｎＡｓ層８）へ拡散した場合、ベース層が実質
的に厚くなり、ベース層中のキャリア走行時間が増大し
て高周波特性（遮断周波数ｆＴ）の低下を招いてしまう
。
型Ｇａ１ｎＡｓ層８）へ拡散した場合、ベース層が実質
的に厚くなり、ベース層中のキャリア走行時間が増大し
て高周波特性（遮断周波数ｆＴ）の低下を招いてしまう
。
しかし、本実施例の製造方法では、ＨＢＴ用結晶１７が
、ＰＩＮ−ＰＤ用結品１６およびＨＥＭＴ用結晶１８を
形成した後に形成される。換言すれば、ＨＢＴ用結晶１
７の形成後には他の素子のためのエピタキシャル成長が
行われない。したがって、ＨＢＴ用結晶１７は、高温に
置かれることがない。
、ＰＩＮ−ＰＤ用結品１６およびＨＥＭＴ用結晶１８を
形成した後に形成される。換言すれば、ＨＢＴ用結晶１
７の形成後には他の素子のためのエピタキシャル成長が
行われない。したがって、ＨＢＴ用結晶１７は、高温に
置かれることがない。
したがって、ベース層のｐ型ドーパントがエミツタ層や
コレクタ層に拡散することがなく、高周波特性が劣化し
ない。
コレクタ層に拡散することがなく、高周波特性が劣化し
ない。
なお、本実施例では、ＰＩＮ−ＰＤ用結晶１６が形成さ
れた後ＨＥＭＴ用結晶１８が形成されているが、これら
がＨＢＴ用結晶１７の形成前に行われれば、ＨＥＭＴ結
晶１８を形成した後ＰＩＮＰＤ用結晶１６を形成しても
よい。
れた後ＨＥＭＴ用結晶１８が形成されているが、これら
がＨＢＴ用結晶１７の形成前に行われれば、ＨＥＭＴ結
晶１８を形成した後ＰＩＮＰＤ用結晶１６を形成しても
よい。
また、基板の材料やエピタキシャル成長層の材料は、上
記実施例に限定されるものではなく、適宜選択すること
ができる。
記実施例に限定されるものではなく、適宜選択すること
ができる。
以上説明したように、本発明の集積回路の製造方法によ
れば、ＨＢＴ用結晶が他の素子用結晶を形成するための
エピタキシャル成長による加熱を受けず、そのためにベ
ース層のドーパントがエミツタ層やコレクタ層に拡散さ
れない。したがって、ＨＢＴの高エミツタ注入効率およ
び高周波特性を劣化させることなく、ＨＢＴを、ＰＩＮ
−ＰＤ。
れば、ＨＢＴ用結晶が他の素子用結晶を形成するための
エピタキシャル成長による加熱を受けず、そのためにベ
ース層のドーパントがエミツタ層やコレクタ層に拡散さ
れない。したがって、ＨＢＴの高エミツタ注入効率およ
び高周波特性を劣化させることなく、ＨＢＴを、ＰＩＮ
−ＰＤ。
ＨＥＭＴと共に同一基板にモノリシックに形成できる。
第１図は本発明の一実施例である集積回路の製造方法を
示す工程断面図である。 １−・・Ｉ ｎ Ｐ基板、５−Ｐ Ｉ Ｎ −Ｐ Ｄ領
域、６．１９・・・選択成長マスク、１１・・・ＨＢＴ
領域、１５・・・ＨＥＭＴ領域、１６・・・ＰＩＮ−Ｐ
Ｄ用結晶、１７・・・ＨＢＴ用結晶、１８・・・ＨＥＭ
Ｔ用結晶。 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也第 】 図（２） 図（］） 実施例（３、、／ ３ ） 第】 図（３）
示す工程断面図である。 １−・・Ｉ ｎ Ｐ基板、５−Ｐ Ｉ Ｎ −Ｐ Ｄ領
域、６．１９・・・選択成長マスク、１１・・・ＨＢＴ
領域、１５・・・ＨＥＭＴ領域、１６・・・ＰＩＮ−Ｐ
Ｄ用結晶、１７・・・ＨＢＴ用結晶、１８・・・ＨＥＭ
Ｔ用結晶。 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也第 】 図（２） 図（］） 実施例（３、、／ ３ ） 第】 図（３）
Claims (1)
- 化合物半導体基板上にエピタキシャル成長による光素子
用結晶と電子素子用結晶が形成される集積回路の製造方
法において、電子素子用結晶である高電子移動度トラン
ジスタ用結晶と光素子用結晶であるｐｉｎホトダイオー
ド用結晶とがそれぞれエピタキシャル成長により形成さ
れた後、電子素子用結晶であるヘテロ接合バイポーラト
ランジスタ用結晶がエピタキシャル成長により形成され
ることを特徴とする集積回路の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092690A JPH02271568A (ja) | 1989-04-12 | 1989-04-12 | 集積回路の製造方法 |
| EP90106894A EP0392480B1 (en) | 1989-04-12 | 1990-04-10 | Method of manufacturing a semiconductor integrated circuit device |
| DE69030129T DE69030129T2 (de) | 1989-04-12 | 1990-04-10 | Herstellungsverfahren einer integrierten Halbleiterschaltung |
| US07/507,530 US5051372A (en) | 1989-04-12 | 1990-04-11 | Method of manufacturing a semiconductor optoelectric integrated circuit device, having a pin, hemt, and hbt, by selective regrowth |
| CA002014399A CA2014399C (en) | 1989-04-12 | 1990-04-11 | Method of manufacturing a semiconductor integrated circuit device |
| KR1019900005076A KR930009595B1 (ko) | 1989-04-12 | 1990-04-12 | 반도체집적회로장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092690A JPH02271568A (ja) | 1989-04-12 | 1989-04-12 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02271568A true JPH02271568A (ja) | 1990-11-06 |
Family
ID=14061489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1092690A Pending JPH02271568A (ja) | 1989-04-12 | 1989-04-12 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02271568A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02283066A (ja) * | 1989-04-25 | 1990-11-20 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
| JPH0590286A (ja) * | 1991-03-28 | 1993-04-09 | Texas Instr Inc <Ti> | ヘテロ接合バイポーラ・トランジスタをヘテロ接合ｆｅｔおよびピン・ダイオードと統合する方法 |
| JPH09213988A (ja) * | 1995-02-02 | 1997-08-15 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール |
| JP2010518622A (ja) * | 2007-02-07 | 2010-05-27 | マイクロリンク デバイセズ， インク． | Ｈｂｔと電界効果トランジスタとの統合 |
| JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
-
1989
- 1989-04-12 JP JP1092690A patent/JPH02271568A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02283066A (ja) * | 1989-04-25 | 1990-11-20 | Sumitomo Electric Ind Ltd | 集積回路の製造方法 |
| JPH0590286A (ja) * | 1991-03-28 | 1993-04-09 | Texas Instr Inc <Ti> | ヘテロ接合バイポーラ・トランジスタをヘテロ接合ｆｅｔおよびピン・ダイオードと統合する方法 |
| JPH09213988A (ja) * | 1995-02-02 | 1997-08-15 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール |
| JP2010518622A (ja) * | 2007-02-07 | 2010-05-27 | マイクロリンク デバイセズ， インク． | Ｈｂｔと電界効果トランジスタとの統合 |
| US8450162B2 (en) | 2007-02-07 | 2013-05-28 | Microlink Devices, Inc. | HBT and field effect transistor integration |
| JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051372A (en) | Method of manufacturing a semiconductor optoelectric integrated circuit device, having a pin, hemt, and hbt, by selective regrowth | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US20050110041A1 (en) | Integrated semiconductor circuits on photo-active Germanium substrates | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH06105781B2 (ja) | 集積回路の製造方法 | |
| US5272095A (en) | Method of manufacturing heterojunction transistors with self-aligned metal contacts | |
| US6784064B2 (en) | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| JPH02271568A (ja) | 集積回路の製造方法 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| US6558973B2 (en) | Metamorphic long wavelength high-speed photodiode | |
| JPH02271569A (ja) | 集積回路の製造方法 | |
| JPH02271570A (ja) | 集積回路の製造方法 | |
| JPH06105780B2 (ja) | 集積回路の製造方法 | |
| CN114597764B (zh) | 掩埋异质结结构及其制备方法、激光器 | |
| JP2003514394A (ja) | ＳｉＧｅヘテロジャンクション・バイポーラ・トランジスタを有する半導体装置の製造方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| Yoo et al. | Fabrication of lateral planar InP/GaInAsP heterojunction bipolar transistor by selective area epitaxial growth | |
| JP2694260B2 (ja) | 半導体素子 | |
| KR100211940B1 (ko) | 동일 평면상에 pnp/npn 상보형 hbt를 제조하기 위한 에피층 형성방법 | |
| JP2592929B2 (ja) | 光電子集積回路の製造方法 | |
| JPH05235016A (ja) | ヘテロ接合半導体装置およびその製造方法 | |
| CN114725190A (zh) | 化合物半导体器件的外延结构及其制备方法 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| Yu-Dong et al. | Fabrication of monolithic integration of 1.55/spl mu/m QW laser and HBT |