CN110943046A - 一种双极性晶体管和场效应晶体管的整合结构及其制备方法 - Google Patents

一种双极性晶体管和场效应晶体管的整合结构及其制备方法 Download PDF

Info

Publication number
CN110943046A
CN110943046A CN201911220061.8A CN201911220061A CN110943046A CN 110943046 A CN110943046 A CN 110943046A CN 201911220061 A CN201911220061 A CN 201911220061A CN 110943046 A CN110943046 A CN 110943046A
Authority
CN
China
Prior art keywords
gallium nitride
layer
type gallium
nitride layer
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911220061.8A
Other languages
English (en)
Inventor
李珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201911220061.8A priority Critical patent/CN110943046A/zh
Publication of CN110943046A publication Critical patent/CN110943046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及晶体管技术领域,具体来说是一种双极性晶体管和场效应晶体管的整合结构及其制备方法,采用一磊晶层结构进行制备,而后通过蚀刻在所述的基板上分别定义出双极性晶体管区域和场效应晶体管区域。本发明同现有技术相比,其优点在于:本发明不但可以提高组件或电路的工作效率,还可以可降低组件制作上的成本,提高两种晶体管散热的效率,在相同的氮化镓磊晶层上,能同时制作出异质接面双极性晶体管与增强式高电子移导率晶体管,简化了制备工艺并降低了制备成本,且优选地,两种晶体管都具有背沟槽与背金属的设计,利用背沟槽与背金属之设计改善电流路径并提高两种晶体管的散热效率。

Description

一种双极性晶体管和场效应晶体管的整合结构及其制备方法
技术领域
本发明涉及晶体管技术领域,具体来说是一种双极性晶体管和场效应晶体管的整合结构及其制备方法。
背景技术
双极性晶体管(bipolar junction transistor, BJT),俗称三极管,是一种具有三个终端的电子器件,由三部分掺杂程度不同的半导体制成,晶体管中的电荷流动主要是由于载流子在PN结处的扩散作用和漂移运动,是一只控制电流的元器件,其能够放大信号,并且具有较好的功率控制、高速工作以及耐久能力,所以它常被用来构成放大器电路,或驱动扬声器、电动机等设备,并被广泛地应用于航空航天工程、医疗器械和机器人等应用产品中。
场效应晶体管(Field Effect Transisto,FET)简称场效应管,由多数载流子参与导电,也称为单极型晶体管。它属于电压控制型半导体器件,具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管的强大竞争者。
现有技术中尚未有将双极性晶体管和场效应管同时进行制备的工艺及其结构。
发明内容
本发明的目的在于解决现有技术的不足,提供一种双极性晶体管和场效应晶体管的整合结构及其制备方法,通过一个整合制程实现两种不同晶体管的加工。
为了实现上述目的,设计一种双极性晶体管和场效应晶体管的整合结构的制备方法,所述的方法采用一磊晶层结构进行制备,所述的磊晶层结构具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层、第二n型氮化镓层和基板,而后通过蚀刻在所述的基板上分别定义出双极性晶体管区域和场效应晶体管区域:所述的双极性晶体管区域内具有由上至下依次设置的所述第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,并在第一n型氮化镓层上沉积一个金属接触层作为集极电极,在p型氮化镓层上沉积两个金属接触层作为基极电极和射极电极;所述的场效应晶体管区域内具有由上至下依次设置的p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,并在p型氮化镓层上沉积一个金属接触层作为栅极电极,在n型氮化镓铝层上沉积两个金属接触层作为源极电极和基极电极。
优选地,在所述的双极性晶体管区域底部处的基板上形成第一背沟槽,所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,而后在所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层;在所述的场效应晶体管区域底部处的基板上形成第二背沟槽,所述的第二背沟槽不贯穿所述的基板,而后在所述的第二背沟槽内填充金属以构成第二背部散热层。
优选地,所述的第一背部散热层和第二背部散热层的底部端面高于所述的基板的底部端面。
优选地,所述的双极性晶体管区域内在第一n型氮化镓层上设有用于沉积集极电极的金属接触层沉积位置,在p型氮化镓层上去除部分第一n型氮化镓层并形成基极电极和射极电极的金属沉积位置。
优选地,所述的场效应晶体管区域内去除第一n型氮化镓层,并在p型氮化镓层上设有用于沉积栅极电极的金属接触层沉积位置,在n型氮化镓铝层上去除部分p型氮化镓层并形成源极电极和漏极电极的金属沉积位置。
优选地,所述的方法同时进行两种晶体管的整合制备:首先,去除最上层的第一n型氮化镓层并仅在所述的双极性晶体管区域内留有用于作为沉积集极电极的金属接触层沉积位置的第一n型氮化镓层;而后,去除第二层的p型氮化镓层,并在所述的双极性晶体管区域内的第一n型氮化镓层下侧留有p型氮化镓层,且双极性晶体管区域内的p型氮化镓层两侧边缘的上方裸露,以用于作为基极电极和射极电极的金属沉积位置,在场效应晶体管区域留有p型氮化镓层并用于作为沉积栅极电极的金属接触层沉积位置;再后,去除n型氮化镓铝层和第二n型氮化镓层,并留有位于在留有的p型氮化镓层下侧的n型氮化镓铝层和第二n型氮化镓层。
本发明还涉及一种双极性晶体管和场效应晶体管的整合结构,包括基板,所述的基板上具有双极性晶体管区域和场效应晶体管区域,所述的双极性晶体管区域内具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,且第一n型氮化镓层上设有集极电极,p型氮化镓层上设有基极电极和射极电极;所述的场效应晶体管区域内具有由上至下依次设置的p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,p型氮化镓层上设有栅极电极,n型氮化镓铝层上设有源极电极和基极电极。
优选地,所述的双极性晶体管区域底部的基板处设有第一背沟槽,所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,且所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层。
优选地,所述的第一背部散热层的底部端面高于所述的基板的底部端面。
优选地,所述的场效应晶体管区域底部的基板处设有第二背沟槽,所述的第二背沟槽不贯穿所述的基板,且所述的第二背沟槽内填充有金属以构成第二背部散热层。
本发明同现有技术相比,其优点在于:本发明不但可以提高组件或电路的工作效率,还可以可降低组件制作上的成本,提高两种晶体管散热的效率,在相同的氮化镓磊晶层上,能同时制作出异质接面双极性晶体管与增强式高电子移导率晶体管,简化了制备工艺并降低了制备成本,且优选地,两种晶体管都具有背沟槽与背金属的设计,利用背沟槽与背金属之设计改善电流路径并提高两种晶体管的散热效率。
附图说明
图1是本发明中一种双极性晶体管和场效应晶体管的整合结构的结构示意图;
图2是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图a;
图3是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图b;
图4是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图c;
图5是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图d;
图6是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图e;
图7是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图f;
图8是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图g;
图9是本发明中一种双极性晶体管和场效应晶体管的整合结构的制备方法的步骤成型图h;
图中:301.集极电极 302. 双极性晶体管区域内的第一n型氮化镓层 303a.栅极电极 303b.基极电极和射极电极 304a. 场效应晶体管区域内的p型氮化镓层 304b.双极性晶体管区域内的p型氮化镓层 305a. 场效应晶体管区域内的n型氮化镓铝层 305b.双极性晶体管区域内的n型氮化镓铝层 306.源极电极和漏极电极 307a. 第二背部散热层 307b. 第一背部散热层 308a.场效应晶体管区域内的第二n型氮化镓层 308b. 双极性晶体管区域内的第二n型氮化镓层 309.基板。
具体实施方式
下面结合附图对本发明作进一步说明,这种方法及装置的结构和原理对本专业的人来说是非常清楚的。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本实施方式所提出新制备工艺是将在同一个磊晶层中实现集极在上氮化镓异质接面双极性晶体管与常关型氮化镓高电子移导率晶体管的整合制备,并进而获得了该新晶体管结构。并且,优选地,两种晶体管都具有背沟槽与背金属的设计,让异质接面双极性晶体管的射极金属在背基板的位置改善电流路径,也同时让常关型氮化镓高电子移导率晶体管有背沟槽与背金属之设计,更可以提高两种晶体管散热的效率。
如图1所示,基板的右侧部分为双极性晶体管区域,其具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,且第一n型氮化镓层上设有集极电极,p型氮化镓层上设有基极电极和射极电极,在蚀刻制程后集极区在最上层,此时最上层的第一n型氮化镓层是集极区,第二层的p型氮化镓层是基极区,而最下层的第二n型氮化镓层为射极区。如此,集极电极仍位于磊晶层的最上层,形成了集极在上的氮化镓异质接面双极性晶体管。
而基板的左侧部分为场效应晶体管区域,其具有由上至下依次设置的p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,p型氮化镓层上设有栅极电极,n型氮化镓铝层上设有源极电极和基极电极,从而形成了p型GaN闸极结构增强式氮化镓高电子移导率晶体管,又称常关型氮化镓高电子移导率晶体管。此方法主要是利用闸极金属下方多一层p型GaN,通过P型GaN层与第二n型GaN层形成一个PN结,使沟道中的2-DEG(二维电子气)耗尽,从而实现增强型的AlGaN/GaN异质结场效应晶体管(AlGaN/GaN HFET)。
其制备工艺主要为:在相同的磊晶层之下制作集极在上异质接面双极性晶体管与增强式高电子移导率晶体管,藉由光罩,利用蚀刻制程定义出异质接面双极性晶体管的射极、基极和集极三个区域,也同时定义出增强式高电子移导率晶体管的p型氮化镓栅极和n型氮化铝镓的源极和漏极区域,并分别沉积n型和p型半导体的金属接触层。据此即可在相同的氮化镓磊晶层上,同时制作出异质接面双极性晶体管与增强式高电子移导率晶体管。
优选地,还能在所述的双极性晶体管区域底部处的基板上形成第一背沟槽,所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,而后在所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层;在所述的场效应晶体管区域底部处的基板上形成第二背沟槽,所述的第二背沟槽不贯穿所述的基板,而后在所述的第二背沟槽内填充金属以构成第二背部散热层,第一背部散热层和第二背部散热层内填充的金属优选地可采用传导性高而又价格便宜的材质,例如铝。优选地,所述的第一背部散热层和第二背部散热层的底部端面高于所述的基板的底部端面,其中第一散热层具有供电流流通和散热的功能,第二背部散热层具有散热功能,此项制备工艺和结构,不但可以提高组件或电路的工作效率,更可以提高两种晶体管散热的效率,且将本实施方式的晶体管设置于电路中,可以用户进行选择是基于BJT进行电流控制还是基于FET进行电压控制。
优选地,形成氮化镓磊晶层的方法包括分子束磊晶法或有机金属气相沉积磊晶法。
优选地,半绝缘性的基板的材料包括氧化铝(Al2O3)、碳化硅(SiC)、氧化锌(ZnO) 、硅基板(Si)、氮化镓(GaN)、氮化铝镓(AlxGa1-xN)、氮化铟镓(InxGa1-xN)及氮化铝铟镓(InxAlyGa1-x-yN)所组成之群组,其中x、y为含量(0≤x≤1, 0≤y≤1)。
优选地,磊晶层的材料包括碳化硅(SiC)或氧化锌(ZnO)、氮化镓(GaN)、氮化铝镓(AlxGa1-xN)、氮化铟镓(InxGa1-xN)及氮化铝铟镓(InxAlyGa1-x-yN)所组成之群组,其中x、y为含量(0≤x≤1, 0≤y≤1)。
优选地,所述的晶体管的材料包括碳化硅(SiC)或氧化锌(ZnO)、氮化镓(GaN)、氮化铝镓(AlxGa1-xN)、氮化铟镓(InxGa1-xN)及氮化铝铟镓(InxAlyGa1-x-yN)所组成之群组,其中x、y为含量(0≤x≤1, 0≤y≤1)。
优选地,作为电极的金属接触层的材料包括Au、Pt/Ti/Pt/Au、Ti/Al/Ti/Au、Ti/Au、Cr/Au、Pd/Au、Ti/Pd/Au Pd/Ti/Au、Cr、Pt/Au、Ni/Au、Ta/Ti、Ti/Pt/Au、Ti/Cr/Au或Pt/Ru。
实施例1
本实施例提供一种双极性晶体管和场效应晶体管的整合结构的制备方法的具体示例,见图2所示,首先制备或准备一具有多层的磊晶层结构,所述的磊晶层结构具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层、第二n型氮化镓层和基板,后续即通过蚀刻在所述的基板上分别定义出双极性晶体管区域和场效应晶体管区域,从而在一块该磊晶层结构上进行两种晶体管的整合制备。
而后可以在该磊晶层结构上先后或者同时进行两种晶体管的整合制备,以下优选地以同时的整合制备为例进行说明。
首先,见图3所示,去除最上层的第一n型氮化镓层并仅在所述的双极性晶体管区域内留有一部分第一n型氮化镓层上并用于作为沉积集极电极的金属接触层沉积位置,例如在双极性晶体管区域内的中部留存一部分第一n型氮化镓层。
而后,见图4所示,去除第二层的p型氮化镓层,并在所述的双极性晶体管区域内的第一n型氮化镓层下侧留有一部分p型氮化镓层,双极性晶体管区域内的p型氮化镓层两侧边缘的上方裸露,以用于作为基极电极和射极电极的金属沉积位置;以及在场效应晶体管区域留有一部分p型氮化镓层并用于作为沉积栅极电极的金属接触层沉积位置。
再后,见图5所示,去除n型氮化镓铝层和第二n型氮化镓层,并留有位于在留有的p型氮化镓层下侧的n型氮化镓铝层和第二n型氮化镓层。
最后,见图6和图7所示,然后在金属接触沉积位置进行金属接触层的沉积即可。
若还需要进行背沟槽和背金属的设置,参见图8-图9并结合图1所示,在完成上述步骤后,再进行下述步骤即可:
在所述的双极性晶体管区域底部处的基板上形成第一背沟槽,并使所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,而后在所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层。
在所述的场效应晶体管区域底部处的基板上形成第二背沟槽,并且所述的第二背沟槽不贯穿所述的基板,而后在所述的第二背沟槽内填充金属以构成第二背部散热层。

Claims (10)

1.一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于所述的方法采用一磊晶层结构进行制备,所述的磊晶层结构具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层、第二n型氮化镓层和基板,而后通过蚀刻在所述的基板上分别定义出双极性晶体管区域和场效应晶体管区域:
所述的双极性晶体管区域内具有由上至下依次设置的所述第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,并在第一n型氮化镓层上沉积一个金属接触层作为集极电极,在p型氮化镓层上沉积两个金属接触层作为基极电极和射极电极;
所述的场效应晶体管区域内具有由上至下依次设置的p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,并在p型氮化镓层上沉积一个金属接触层作为栅极电极,在n型氮化镓铝层上沉积两个金属接触层作为源极电极和基极电极。
2.如权利要求1所述的一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于还包括:
在所述的双极性晶体管区域底部处的基板上形成第一背沟槽,所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,而后在所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层;
在所述的场效应晶体管区域底部处的基板上形成第二背沟槽,所述的第二背沟槽不贯穿所述的基板,而后在所述的第二背沟槽内填充金属以构成第二背部散热层。
3.如权利要求2所述的一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于所述的第一背部散热层和第二背部散热层的底部端面高于所述的基板的底部端面。
4.如权利要求1所述的一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于所述的双极性晶体管区域内在第一n型氮化镓层上设有用于沉积集极电极的金属接触层沉积位置,在p型氮化镓层上去除部分第一n型氮化镓层并形成基极电极和射极电极的金属沉积位置。
5.如权利要求1所述的一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于所述的场效应晶体管区域内去除第一n型氮化镓层,并在p型氮化镓层上设有用于沉积栅极电极的金属接触层沉积位置,在n型氮化镓铝层上去除部分p型氮化镓层并形成源极电极和漏极电极的金属沉积位置。
6.如权利要求1所述的一种双极性晶体管和场效应晶体管的整合结构的制备方法,其特征在于同时进行两种晶体管的整合制备:首先,去除最上层的第一n型氮化镓层并仅在所述的双极性晶体管区域内留有用于作为沉积集极电极的金属接触层沉积位置的第一n型氮化镓层;
而后,去除第二层的p型氮化镓层,并在所述的双极性晶体管区域内的第一n型氮化镓层下侧留有p型氮化镓层,且双极性晶体管区域内的p型氮化镓层两侧边缘的上方裸露,以用于作为基极电极和射极电极的金属沉积位置,在场效应晶体管区域留有p型氮化镓层并用于作为沉积栅极电极的金属接触层沉积位置;
再后,去除n型氮化镓铝层和第二n型氮化镓层,并留有位于在留有的p型氮化镓层下侧的n型氮化镓铝层和第二n型氮化镓层。
7.一种双极性晶体管和场效应晶体管的整合结构,包括基板,其特征在于所述的基板上具有双极性晶体管区域和场效应晶体管区域,
所述的双极性晶体管区域内具有由上至下依次设置的第一n型氮化镓层、p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,且第一n型氮化镓层上设有集极电极,p型氮化镓层上设有基极电极和射极电极;
所述的场效应晶体管区域内具有由上至下依次设置的p型氮化镓层、n型氮化镓铝层和第二n型氮化镓层,p型氮化镓层上设有栅极电极,n型氮化镓铝层上设有源极电极和基极电极。
8.如权利要求7所述的一种双极性晶体管和场效应晶体管的整合结构,其特征在于所述的双极性晶体管区域底部的基板处设有第一背沟槽,所述的第一背沟槽贯穿基板并延伸至第二n型氮化镓层内,且所述的第一背沟槽内填充发射极金属以供电流流通并构成第一背部散热层。
9.如权利要求8所述的一种双极性晶体管和场效应晶体管的整合结构,其特征在于所述的第一背部散热层的底部端面高于所述的基板的底部端面。
10.如权利要求7或8所述的一种双极性晶体管和场效应晶体管的整合结构,其特征在于所述的场效应晶体管区域底部的基板处设有第二背沟槽,所述的第二背沟槽不贯穿所述的基板,且所述的第二背沟槽内填充有金属以构成第二背部散热层。
CN201911220061.8A 2019-12-03 2019-12-03 一种双极性晶体管和场效应晶体管的整合结构及其制备方法 Pending CN110943046A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911220061.8A CN110943046A (zh) 2019-12-03 2019-12-03 一种双极性晶体管和场效应晶体管的整合结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911220061.8A CN110943046A (zh) 2019-12-03 2019-12-03 一种双极性晶体管和场效应晶体管的整合结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110943046A true CN110943046A (zh) 2020-03-31

Family

ID=69909583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911220061.8A Pending CN110943046A (zh) 2019-12-03 2019-12-03 一种双极性晶体管和场效应晶体管的整合结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110943046A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066762A (zh) * 2021-03-18 2021-07-02 厦门市三安集成电路有限公司 一种双极型场效应晶体管及其制备方法
WO2022178870A1 (zh) * 2021-02-26 2022-09-01 华为技术有限公司 一种半导体器件、电子设备及半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821090A (en) * 1983-12-05 1989-04-11 Fujitsu Limited Compound semiconductor integrated circuit device
JPH065620A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置
US5567961A (en) * 1992-08-21 1996-10-22 Hitachi, Ltd. Semiconductor device
CN1941437A (zh) * 2005-09-26 2007-04-04 三星电机株式会社 氮化镓基半导体发光二极管及其制造方法
CN102369597A (zh) * 2009-04-07 2012-03-07 住友化学株式会社 半导体基板、半导体基板的制造方法、和电子器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821090A (en) * 1983-12-05 1989-04-11 Fujitsu Limited Compound semiconductor integrated circuit device
JPH065620A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置
US5567961A (en) * 1992-08-21 1996-10-22 Hitachi, Ltd. Semiconductor device
CN1941437A (zh) * 2005-09-26 2007-04-04 三星电机株式会社 氮化镓基半导体发光二极管及其制造方法
CN102369597A (zh) * 2009-04-07 2012-03-07 住友化学株式会社 半导体基板、半导体基板的制造方法、和电子器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
施敏等: "《半导体器件物理(第3版)》", 30 June 2008 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022178870A1 (zh) * 2021-02-26 2022-09-01 华为技术有限公司 一种半导体器件、电子设备及半导体器件的制备方法
CN113066762A (zh) * 2021-03-18 2021-07-02 厦门市三安集成电路有限公司 一种双极型场效应晶体管及其制备方法
CN113066762B (zh) * 2021-03-18 2024-05-07 厦门市三安集成电路有限公司 一种双极型场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN104733519B (zh) 半导体器件
US9466705B2 (en) Semiconductor device and method of manufacturing the same
CN103681866A (zh) 场效应半导体器件及其制造方法
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
JP2011192952A (ja) 半導体装置およびその製造方法
TW202025493A (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
CN105914232A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
CN108807524B (zh) 半导体器件及其制造方法
KR20150016868A (ko) 반도체 장치 및 그 제조 방법
CN109155282A (zh) 用于半导体器件的集成电阻器
CN102810559A (zh) 一种兼具反向导通的异质结构场效应晶体管及其制作方法
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN110690273B (zh) 横向GaN基增强型结型场效应管器件及其制备方法
CN110943046A (zh) 一种双极性晶体管和场效应晶体管的整合结构及其制备方法
CN108231880A (zh) 一种增强型GaN基HEMT器件及其制备方法
JP5100002B2 (ja) 窒化物半導体装置
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP4850423B2 (ja) 窒化物半導体装置
CN107910364A (zh) 一种逆阻型氮化镓器件
CN108598159B (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN104167440A (zh) 一种增强型AlGaN/GaN异质结场效应晶体管
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200331