CN114496724A - SiC外延晶片和SiC外延晶片的制造方法 - Google Patents

SiC外延晶片和SiC外延晶片的制造方法 Download PDF

Info

Publication number
CN114496724A
CN114496724A CN202111324659.9A CN202111324659A CN114496724A CN 114496724 A CN114496724 A CN 114496724A CN 202111324659 A CN202111324659 A CN 202111324659A CN 114496724 A CN114496724 A CN 114496724A
Authority
CN
China
Prior art keywords
layer
sic
sub
based gas
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111324659.9A
Other languages
English (en)
Inventor
石桥直人
深田启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN114496724A publication Critical patent/CN114496724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及SiC外延晶片及其制造方法。本发明的目的在于提供高浓度层的n型掺杂浓度的面内均匀性高的SiC外延晶片。本发明的SiC外延晶片具备SiC单晶基板和设在所述SiC单晶基板上的高浓度层，所述高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且掺杂浓度的面内均匀性的值为30％以下。

Description

SiC外延晶片和SiC外延晶片的制造方法
技术领域
本发明涉及SiC外延晶片及其制造方法。
本申请基于2020年11月12日在日本提出申请的特愿2020-188693号主张优先权，将其内容引用于此。
背景技术
碳化硅(SiC)与硅(Si)相比，绝缘击穿电场大1位数，带隙大3倍，且热传导率高3倍左右。因此，碳化硅(SiC)有望应用于功率器件、高频器件、高温工作器件等。
为了促进SiC器件的实用化，要求确立高品质且低成本的SiC外延晶片和外延生长技术。
SiC器件使用SiC外延晶片形成，该SiC外延晶片具备SiC基板和层叠于所述SiC基板上的外延层。SiC基板是对采用升华再结晶法等生长出的SiC的块状单晶进行加工而得到的。外延层采用化学气相生长法(Chemical Vapor Deposition：CVD)等制作，成为器件的耐压维持区域。
更具体而言，外延层以从(0001)面向<11-20>方向具有偏角的面为生长面，形成在SiC基板上。外延层在SiC基板上阶流生长(从原子台阶横向生长)，成为4H-SiC。
在SiC外延晶片中，作为在SiC器件中引起致命缺陷的器件致命缺陷之一，已知基面位错(Basal plane dislocation：BPD)。例如，在双极器件中以正向流通电流时，通过流动的载流子的再结合能，从SiC基板继承到外延层的基面位错的部分位错移动、扩展，换言之，基面位错伸长并扩展，形成高电阻的堆垛层错。并且，如果在器件内产生高电阻部，则会引起器件的可靠性降低(正向劣化)。因此，一直以来在进行着继承到外延层上的基面位错的降低。
再者，SiC基板中的大多数基面位错在形成外延层时能够转换为不产生缺陷扩展的贯通刃状位错(Threading edge dislocation：TED)(专利文献1)。
但是，近年来已弄清在以正向流通大电流的情况下，在SiC基板与外延层的界面转换为贯通刃状位错的基面位错也会在外延层中扩展为堆垛层错(Stacking Fault：SF)。因此，预计今后会扩大市场的大电流功率器件，仅靠将基面位错转换为贯通刃状位错无法充分抑制堆垛层错的形成，始终存在着器件的可靠性恶化的担忧。
专利文献2公开了通过在SiC外延晶片内，在通常的外延层以外进一步形成杂质浓度高的外延层，来提高从SiC单晶基板与外延层的界面的基面位错向贯通刃状位错的转换效率。通过提高基面位错的转换效率，能够抑制基面位错的伸长和扩展。基面位错的伸长和扩展是器件正向劣化的原因。因此，形成高杂质浓度的外延层被认为是用于抑制使用SiC外延晶片的SiC器件的正向劣化的有力解决方案。
专利文献3公开了一种使低浓度层的掺杂浓度的面内均匀性良好的制造方法。但是，其并未提到高浓度层的掺杂浓度的面内均匀性。
现有技术文献
专利文献1：日本特开2009-88223号公报
专利文献2：国际公开第2017/094764号
专利文献3：日本专利第6386706号公报
发明内容
本发明人发现，在制作具备SiC单晶基板和通常的外延层、且在它们之间还具备n型的高掺杂浓度的外延层(高浓度层)的SiC外延晶片时，存在所述n型的高掺杂浓度的外延层(高浓度层)的n型的掺杂浓度的面内均匀性(在此，本说明书中，所谓掺杂浓度的面内均匀性是指“(掺杂浓度的最大值－掺杂浓度的最小值)的绝对值/掺杂浓度的平均值”)恶化这样以往未知的课题。并且，进行专心研究的结果，想到了解决上述课题的本发明。
本发明是鉴于上述状况而完成的，其目的在于提供高浓度层的n型掺杂浓度的面内均匀性高的SiC外延晶片。
为了解决上述课题，本发明提供以下的手段。
(1)本发明第一方案的SiC外延晶片，具备SiC单晶基板和设在所述SiC单晶基板上的高浓度层，所述高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且掺杂浓度的面内均匀性的值为30％以下。
上述第一方案优选包含以下特征。以下特征可以彼此组合1个以上。
(2)根据上述方案的SiC外延晶片可以是：所述高浓度层是缓冲层，在所述缓冲层上具备漂移层，所述漂移层的掺杂浓度的平均值低于所述缓冲层的掺杂浓度的平均值。
(3)根据上述方案的SiC外延晶片可以是：所述高浓度层的所述面内均匀性的值为20％以下。
(4)根据上述方案的SiC外延晶片可以是：所述高浓度层的所述面内均匀性的值为10％以下。
(5)根据上述方案的SiC外延晶片可以是：直径为150mm以上。
(6)所述面内均匀性的值可以是通过((掺杂浓度的最大值－掺杂浓度的最小值)的绝对值/掺杂浓度的平均值)的式子而得到的。
(7)可以是：所述SiC外延晶片包含SiC外延层，所述SiC外延层包含所述高浓度层。
(8)可以是：所述SiC外延层包含所述高浓度层和设在所述高浓度层上的漂移层，所述漂移层的掺杂浓度的平均值低于所述高浓度层。
(9)所述掺杂浓度可以是N的掺杂浓度。
(10)本发明第二方案的制造方法包括：
准备化学气相生长用装置的工序；以及
在所述化学气相生长用装置中，通过外延生长在SiC单晶基板上形成膜的膜形成工序，
通过所述膜形成工序来得到SiC外延晶片，所述SiC外延晶片具备所述SiC单晶基板和设在所述SiC单晶基板上的高浓度层，所述高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且掺杂浓度的面内均匀性的值为30％以下。
上述第二方案优选包含以下特征。以下特征可以彼此组合1个以上。
(11)优选所述膜形成工序包括：使Si系原料气体和C系原料气体、以及掺杂气体在所述SiC单晶基板上流动，形成作为所述高浓度层的外延膜的工序，
所述外延膜是在所述膜的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下的条件下，并且在所述C系原料气体中的C原子相对于所述Si系原料气体中的Si原子的摩尔比即C/Si比为1.1以上且1.7以下的条件下形成的。
(12)优选所述化学气相生长用装置具有能够在所述基板的面内方向上调整气体向所述基板的供给位置的多个Si系气体供给管和多个C系气体供给管。
(13)优选在形成所述外延膜的工序之前，包括确定所述化学气相生长用装置的所述C系气体供给管的位置的工序以及确定所述Si系气体供给管的位置的工序。
(14)优选确定所述C系气体供给管的位置的工序具有第1子工序、第2子工序、第3子工序和第4子工序，其中，
所述第1子工序使用所述化学气相生长用装置，在得到的外延膜的载流子浓度小于1×1017/cm3的条件下向SiC单晶基板上供给掺杂气体，并且在C/Si比为0.6～0.9的条件下向SiC单晶基板上供给Si系气体和C系气体，从而得到外延膜，
所述第2子工序对所述第1子工序中得到的所述外延膜的膜厚分布进行确认，
所述第3子工序在所述膜厚分布是10％以下的情况下，在不使所述C系气体供给管的位置移动的情况下确定所述C系气体供给管的位置，在所述膜厚分布不是10％以下的情况下，移动所述C系气体供给管的位置，
所述第4子工序反复进行所述第1～3子工序直到所述膜厚分布达到10％以下，
所述Si系气体供给管的位置确定工序具有第1子工序、第2子工序、第3子工序和第4子工序，其中，
所述第1子工序使用在确定所述C系气体供给管的位置的工序中所述C系气体供给管的位置被确定了的所述化学气相生长用装置，在得到的外延膜的载流子浓度小于1×1017/cm3的条件下向SiC单晶基板上供给掺杂气体，并且在C/Si比为1.1～1.2的条件下向SiC单晶基板上供给Si系气体和C系气体，从而得到外延膜，
所述第2子工序对所述第1子工序中得到的所述外延膜的膜厚分布进行确认，
所述第3子工序在所述膜厚分布是10％以下的情况下，在不使所述Si系气体供给管的位置移动的情况下确定所述Si系气体供给管的位置，在所述膜厚分布不是10％以下的情况下，移动所述Si系气体供给管的位置，
所述第4子工序反复进行所述第1～3子工序直到所述膜厚分布达到10％以下。
根据本发明的SiC外延晶片及其制造方法，能够提供高浓度层的n型掺杂浓度的面内均匀性高的SiC外延晶片。
附图说明
图1是表示本发明一实施方式的SiC外延晶片的例子的截面示意图。
图2是表示本发明另一实施方式的SiC外延晶片的例子的截面示意图。
图3是表示能够独立地控制C系气体(C系的原料气体)供给和Si系气体(Si系的原料气体)供给的面内分布的装置和方法的结构的一例的截面示意图。
图4是表示表1示出的C/Si比为1.15时的3个样品的投入氮流量与得到的掺杂浓度(平均值)的关系的坐标图。
图5是示出掺杂浓度的平均值与生长速度的关系的调查结果的坐标图。
图6中的(a)是氮(N)掺杂的基本图像，(b)是C/Si比低于(a)的情况下的图像，(c)是C/Si比高于(A)的情况下的图像，(d)是与(a)相比掺杂流量大时的图像概念图。
图7是说明能够根据校准线和生长速度的降低量估计实质上不足的C系气体投入量的坐标图。
图8是表示表1示出的掺杂浓度的平均值、掺杂浓度的面内均匀性与C/Si比的关系的坐标图。
附图标记说明
10 SiC单晶基板
10a SiC单晶基板的主面
20 SiC外延层
21 高浓度层
22 漂移层
30 成膜装置
32a 供给C系气体的气体供给部
32b 供给Si系气体的气体供给部
32c 供给载气的气体供给部
32aa、32ab、32ac C系气体供给管
32ba、32bb Si系气体供给管
100 SiC外延晶片
P1 校准线上的点
R1、R3 生长速度
C1、C2、C3 C系气体投入量
具体实施方式
以下，使用附图对本发明的优选实施方式的例子进行说明。再者，在以下的各实施方式中，有时对彼此相同或对等的部分在图中赋予相同标记。另外，在以下的说明中使用的附图，为了容易理解其特征，有时方便起见而将作为特征的部分放大表示，各构成要件的尺寸比率等不一定与实际相同。另外，以下说明中例示的材料、尺寸等仅是一例，本发明不限定于此，可以在发挥本发明效果的范围适当变更地实施。也可以将一实施方式所示的结构应用于另一实施方式。例如，本发明不仅限于以下例，在不脱离本发明主旨的范围，可以对数、量、比率、组成、种类、位置、材料、大小、结构等进行附加、省略、置换和变更。
(SiC外延晶片)
图1是表示本发明一实施方式的SiC外延晶片的例子的截面示意图。图2是表示另一实施方式的SiC外延晶片的例子的截面示意图。
图1所示SiC外延晶片100具备SiC单晶基板10和形成于SiC单晶基板10的主面10a上的SiC外延层20。
SiC外延晶片100具备的SiC外延层20包括掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下、并且掺杂浓度的面内均匀性的值为30％以下的高浓度层21。再者，所谓掺杂浓度可以是指作为掺杂剂使用的掺杂元素的浓度，例如可以是氮(N)的掺杂浓度。
图2所示SiC外延晶片200中，SiC外延层20的高浓度层21是缓冲层，在缓冲层上具备漂移层22，漂移层22的掺杂浓度的平均值低于缓冲层的掺杂浓度的平均值。
<SiC单晶基板>
作为SiC单晶基板10，可以使用将由升华法等得到的SiC锭切片而成的基板。在本说明书中，SiC外延晶片是指形成外延层之后的具有外延层的晶片，SiC单晶基板是指形成外延层之前的不具有外延层的晶片。
SiC单晶基板10的尺寸没有限定，例如，优选直径为100mm以上，更优选为150mm以上。
作为SiC单晶基板10，可以使用以从(0001)向<11-20>方向具有偏移角的面为生长面的基板。
在SiC单晶基板10中，基面位错沿着(0001)面(c面)存在。在SiC单晶基板的生长面露出的基面位错的个数优选少，但没有特别限定。
当SiC单晶基板10以从(0001)向<11-20>方向具有偏移角的表面为生长表面的情况下，基面位错相对于生长面倾斜存在。
SiC单晶基板10可以在各种条件下形成，例如可以掺杂氮。SiC单晶基板10的掺杂浓度没有特别限定，可以使用作为功率半导体用的SiC基板使用的通常的基板。
<高浓度层>
高浓度层21中，n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且n型掺杂浓度的面内均匀性的值为30％以下。即，由上述式得到的值为0.3以下(30％以下)。高浓度层21的n型掺杂浓度的面内均匀性的值优选为25％以内，更优选为20％以下，进一步优选为15％以下，特别优选为10％以下。再者，n型掺杂浓度的面内均匀性的值低时作为SiC外延晶片的品质好，但从成品率的观点来看，作为下限的一例，可以将下限设为1％。所述面内均匀性的值的下限可以是2％、3％或5％。掺杂剂可以任意选择，例如可以使用氮、氨等。
关于外延层中的载流子，在外延层与SiC单晶基板的界面处，在SiC单晶基板的基面位错中，+的载流子(空穴)与－的载流子(电子)再结合，基面位错向外延层扩展。具有高浓度载流子的高浓度层21抑制外延层中的载流子到达SiC单晶基板。
高浓度层21是缓冲层，在其上具备漂移层22的情况下，高浓度缓冲层21和漂移层22可以根据掺杂浓度(掺杂浓度的平均值)的不同而明确地区别。
发明人采用一般方法，制作了在SiC单晶基板上依次具备高浓度缓冲层和漂移层的SiC外延晶片后，高浓度缓冲层的掺杂浓度的面内均匀性的值为50％以上。即面内均匀性差。
但是，经过研究的结果表明，如果采用后述的制造方法，则能够制造掺杂浓度的面内均匀性的值为30％以下的高浓度层。再者，掺杂浓度的面内均匀性的值越小表示均匀性越好，即表示掺杂浓度在面内均匀而优异。
如果掺杂浓度的面内均匀性差，则在晶片的面内存在浓度比目标浓度低的区域。其结果，引起与载流子的再结合有关的效果变小的问题，或者在晶片的面内存在比目标浓度高的区域，引起因高浓度而产生缺陷的问题。通过使面内均匀性的值达到30％以下的良好状态，能够防止这些问题。
高浓度层21为n型，作为掺杂的杂质使用氮。
高浓度层21的n型掺杂浓度的平均值，即高浓度层21的氮浓度的平均值为1×1018/cm3以上且1×1019/cm3以下。高浓度层21的n型掺杂浓度的平均值，例如可以为1.2×1018/cm3以上且9×1018/cm3以下，可以为1.5×1018/cm3以上且8×1018/cm3以下，可以为2×1018/cm3以上且7×1018/cm3以下，也可以为3×1018/cm3以上且6×1018/cm3以下等。
高浓度层21的膜厚没有特别限定，例如可以为1μm～10μm左右。例如，可以为2μm～8μm、3μm～6μm等。如果过薄，则抑制载流子到达SiC单晶基板的效果变弱，如果过厚，则成本变高。
高浓度层21的膜厚分布优选为10％以下。所述膜厚分布可以是指由(高浓度层21的膜厚的最大值-高浓度层21的膜厚的最小值)的绝对值/高浓度层21的膜厚的平均值表示的式得到的值。即，由上述式得到的值优选为0.10以下(10％以下)。
因为当高浓度层21的膜厚分布为10％以下时，C系气体的供给的基板面的面内分布和Si系气体的供给的基板面的面内分布中的至少一者也能够为10％以下，高浓度层21的表面容易变为镜面。所述气体供给的基板面上的面内分布，可以通过测定在后述的制约条件下成膜的外延晶片的膜厚而得到。
<漂移层>
可以将高浓度层21作为缓冲层(中间层)，并在其上具备漂移层22。
漂移层22是流通漂移电流并作为器件(device)发挥作用的层。所谓漂移电流，是指在对半导体施加电压时，由载流子的流动产生的电流。漂移层22的掺杂浓度，即漂移层22的氮浓度例如为1×1014/cm3以上且1×1017/cm3以下，通常为1×1016/cm3左右。
<掺杂浓度的测定方法>
高浓度层的n型掺杂浓度的测定可以通过汞探针(Hg-CV)法或二次离子质谱法(SIMS)进行。
Hg-CV法中，作为n型掺杂浓度，测定Nd-Na。在此Nd是供体浓度，Na是受体浓度。如果能够确认Na与Nd相比足够小，则可以认为Nd-Na≈Nd。
如果使用二次离子质谱法(SIMS)，则对于具备高浓度层的SiC外延晶片，通过在深度方向上切削高浓度层的同时进行测定，可以测定高浓度层的掺杂浓度。对于在高浓度层上具备漂移层的SiC外延晶片也是同样的。
测定点只要能够反映晶片面内的分布，就可以是任意点。但是，测定点至少包括晶片中心以及作为距晶片中心最远的测定点的、从晶片边缘离开5mm的位置的测定点。位于距边缘低于5mm的位置的部位不作为测定点被包含。
作为测定高浓度层的n型掺杂浓度的具体顺序，例如，在6英寸晶片的情况下，可以以晶片的中心为原点，在十字方向上、并且在中心和从中心向外周的线上的多个点的部位进行测定。例如，在21点的部位，测定n型掺杂浓度(例如：在中心以90度的角度交叉的2条线上的21个测定点)。使用在各点获得的n型掺杂浓度，算出n型掺杂浓度的平均值，将n型掺杂浓度的最大值与最小值之差的绝对值，除以所述算出的n型掺杂浓度的平均值。通过该计算，能够得到面内均匀性。
十字方向中的一个方向可以是平行于定向平面(orientation flat)的方向。
<其他层>
在实现本发明效果的范围内，本发明的SiC外延晶片也可以具备其他层。
例如，在SiC单晶基板10与高浓度层21之间，也可以具备杂质浓度(掺杂浓度)比SiC单晶基板10低的n型或p型半导体的其他缓冲层(以下称为第1缓冲层)。为了使基面位错转换为贯通刃状位错，第1缓冲层可以设在晶片上。在这一观点上，第1缓冲层是BPD转换层。
第1缓冲层的杂质浓度优选低于SiC单晶基板10的杂质浓度，并且优选为高浓度层21的杂质浓度以下。第1缓冲层的杂质浓度的值例如优选氮浓度为1×1017/cm3以上。第1缓冲层的杂质浓度值优选为1×1019/cm3以下。例如，第1缓冲层的杂质浓度的值也可以为3×1017/cm3以上且8×1018/cm3以下、5×1017/cm3以上且4×1018/cm3以下或7×1017/cm3以上且2×1018/cm3以下等。
为了缓和SiC单晶基板10与高浓度层21的晶格失配，可以将第1缓冲层的杂质浓度设定为处于两者的杂质浓度的中间。
(SiC外延晶片的制造方法)
本实施方式的SiC外延晶片100或SiC外延晶片200的制造方法例如是在主面相对于(0001)面具有0.4°～5°的偏角的SiC单晶基板10上结晶生长外延层20的方法。
首先，准备SiC单晶基板10。SiC单晶基板10的制作方法没有特别限定。例如，通过对由升华等获得的SiC锭进行切片来得到所述基板。
接着，在准备好的SiC单晶基板10上外延生长SiC外延层20(高浓度层21和漂移层22等层)，制作SiC外延晶片100。SiC外延层20可以采用化学气相生长(CVD)法在SiC单晶基板10的生长面10a上进行阶流生长(从原子台阶横向生长)而形成。
形成SiC外延层20的工序，是在SiC单晶基板上、更具体而言是在保持高温的SiC单晶基板上，流通原料气体和掺杂气体来进行的。
原料气体是指在形成SiC外延层时成为原料的气体。一般，作为所述原料气体，可以组合使用分子内含有Si的Si系原料气体(Si系气体)和分子内含有C的C系原料气体(C系气体)。
作为Si系原料气体，可以使用公知的气体，例如可举出硅烷(SiH4)。此外，作为Si系原料气体，也可以使用二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、四氯硅烷(SiCl4)等包含具有蚀刻作用的Cl的含氯系Si原料的气体(氯化物系原料)。作为C系原料气体，例如可以使用丙烷(C3H8)、乙烯(C2H4)等。
掺杂气体是含有作为供体或受体(载流子)的元素的气体。为了生长n型外延层，氮和氨等被用作掺杂气体。为了生长p型外延层，三甲基铝(TMA)和三乙基铝(TEA)等被用作掺杂气体。
除此之外，也可以同时使用用于将这些气体输送到反应炉内的气体等。例如，使用对SiC为惰性的氢等。
在制造SiC外延晶片100的情况下，形成SiC外延层20的工序是在SiC单晶基板10上形成高浓度层21的高浓度层工序。在制造SiC外延晶片200的情况下，形成SiC外延层20的工序包括在SiC单晶基板10上形成高浓度层21的高浓度层工序、以及在高浓度层21上形成漂移层的漂移层工序。
<高浓度层工序>
高浓度层工序中的生长温度可以任意选择，例如可以为1400～1800℃，更优选为1500～1700℃。如果温度过低，则容易产生4H以外的多型。如果温度过高，则表面容易粗糙。
在本实施方式中，C/Si比是指C系原料气体中的C原子相对于Si系原料气体中的Si原子的摩尔比，是指原料气体的C/Si比。如后所述，原料气体的C/Si比高时，能够提高掺杂浓度的面内均匀性。另一方面，要提高掺杂浓度时，掺杂气体增加，因此有效的C/Si比降低。即，例如，N要进入C位点，因此有助于膜形成的C的比例与有助于膜形成的Si相比变低。如上所述，C/Si比是指C系原料气体中的C原子相对于Si系原料气体中的Si原子的摩尔比。因而，投入的原料气体的C/Si比不得不进一步提高以补偿上述降低。即，例如，目标掺杂浓度的平均值为1×1018/cm3～5×1018/cm3时，C/Si比可以为1.1以上且1.5以下，更优选为1.2以上且1.4以下。另外，目标浓度更高、为5×1018/cm3～1×1019/cm3时，C/Si比也更高，可以为1.3以上且1.7以下，更优选为1.4以上且1.6以下。
即，本实施方式中，为了形成高浓度层，在所述膜的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下的条件下，并且，在所述C系原料气体中的C原子相对于所述Si系原料气体中的Si原子的摩尔比即C/Si比为1.1以上且1.7以下的条件下，形成作为所述高浓度层的外延膜。
在形成高浓度层时，为了达到高浓度，需要大量掺杂氮等杂质。此时，通常降低C/Si比。即，降低使用的材料气体中的C的比例和/或提高Si的比例。因为要保持C/Si比不变地以高浓度掺杂时，需要导入大量掺杂气体。通过降低C/Si比，使导入的掺杂气体不会变得过多。
对此，发明人进行了专心研究，结果彻底弄清了在高浓度层的成膜时降低C/Si比会导致n型掺杂浓度的面内均匀性降低。而且，得知在高浓度层的成膜时，通过使用比通常情况更高的C/Si比进行成膜，能够抑制n型掺杂浓度的面内均匀性降低。进而，得知为了实现晶片整个面的镜面化，在高浓度层的成膜前，对于基板面上的C系气体的供给和Si系气体的供给的面内分布良好是重要的。
《基板面上的C系气体供给及Si系气体供给的面内分布的确认》
如后所述，在高浓度层的成膜时，通过使用预定的比通常更高的C/Si比，在SiC单晶基板上进行成膜(形成SiC外延层)，能够形成表面整体为镜面的高浓度层。但是，在其一部分上有时会产生非镜面的区域。该非镜面区域大多在总面积的5％～50％度的大小范围。通过专心研究非镜面区域产生的现象，弄清了基板面的C系气体供给及Si系气体供给的面内分布不良好是上述情况产生的原因。为了改善该情况的产生，得知使用能够独立地控制向化学气相生长用装置等成膜装置的气体供给的C系气体和Si系气体供给的面内分布的装置或制法等结构是有效的。再者，在本实施方式中，高浓度层的表面可以整体为镜面，也可以具有非镜面的区域，但该区域的比例优选为0～5％，更优选为0～3％，进一步优选为0～2％，特别优选为0～1％。
图3表示通过C系气体的供给和Si系气体的供给，能够独立地控制面内分布的结构的一优选例。再者，本实施方式中，优选使用具有多个Si系气体供给管和多个C系气体供给管的化学气相生长用装置，这些供给管能够在所述基板的面内方向上调整气体向基板的供给位置。不过，不仅限定于此例。
图3所示立式的成膜装置30具有气体导入部。气体导入部具有气体供给部32a、32b、32c，气体供给部32a、32b、32c从装置内的上部向下部向载置的基板10分别供给气体。所述气体供给部可以具有向所述装置内导入各气体的各导入口以及从所述供给口送出各气体的各空间。具体而言，所述气体导入部包含仅供给C系气体的供给部32a和仅供给Si系气体的供给部32b。仅供给C系气体的供给部32a和仅供给Si系气体的供给部32b分别是能够在水平方向(基板面内方向)上独立地调整向基板10供给的位置的结构。例如，下述气体供给管的位置能够在水平方向上调整。再者，向气体供给部32c供给例如载气和/或掺杂气体。另外，载气也可以供给到供给部32a、32b。气体供给部32c可以是进行成膜的空间，也可以不具有气体供给管。再者，掺杂气体也可以是从C系气体供给部、和/或从Si系气体供给部、和/或从载气供给部供给的结构。图3所示例中，C系气体供给部32a具备气体供给管32aa、32ab、32ac，气体供给管32aa、32ab、32ac隔开预定的任意间隔配置，并在与面内方向垂直的方向上延伸。Si系气体供给部32b具备气体供给管32ba、32bb，气体供给管32ba、32bb以预定的任意间隔配置，并且在与面内方向垂直的方向上延伸。这些气体供给管可以分别与所述各空间连接。供给C系气体的气体供给管的数量和供给Si系气体的气体供给管的数量可以相同也可以不同。各个气体的气体供给管的数量可以任意选择，例如可以是2～40根、5～20根或8～15根等，但不仅限定于这些例子。从侧面看，这些气体供给管的端部(气体放出端部)的位置可以处于相同高度。
在此，关于C系气体的供给的基板面上的面内分布，如后所述，可以通过测定在C供给制约条件下形成的外延晶片的膜厚分布(生长速度分布)来测定。在本说明书中，所谓气体供给的基板面上的面内分布，是指“(外延晶片的膜厚的最大值－外延晶片的膜厚的最小值)的绝对值/外延晶片的膜厚的平均值”。再者，SiC外延晶片的膜厚可以采用公知方法、例如FT-IR(Fourier Transform Infrared Spectroscopy、傅里叶变换红外光谱术)测定。所谓C供给制约条件，是指与Si系气体相比，C系气体的供给不足的状态。C供给制约条件优选C/Si比在0.6～0.9的范围内。举例来说，可考虑在C/Si比＝0.8下进行上述成膜。不过，在外延晶片的载流子浓度、即外延晶片的外延膜的掺杂浓度小于1×1017/cm3的条件下成膜，以免氮等N系气体的供给量改变有效C/Si比。优选确认得到的所述外延膜的膜厚分布，反复进行C系气体的供给位置的变更和得到的膜的面内分布的确认直到实现目标面内分布(膜厚分布)为止。
另一方面，关于Si系气体的供给的基板面上的面内分布，可以通过测定在Si供给制约条件下形成的外延晶片的膜厚分布(生长速度分布)来测定。所谓Si供给制约条件，是指与C系气体相比Si系气体的供给不足的状态。Si供给制约条件优选C/Si比在1.1～1.2的范围内。举例来说，可考虑以C/Si比＝1.1进行上述成膜。不过，优选在外延晶片的载流子浓度小于1×1017/cm3的条件下成膜，以免N系气体的供给量改变有效C/Si比变化。确认得到的所述外延膜的膜厚分布，反复进行Si系气体的供给位置的变更和得到的膜的面内分布的确认直到实现目标面内分布(膜厚分布)为止。
这样，使用如上所述的结构，采用例如后述方法，测定C系气体供给的面内分布(在C供给制约条件下形成的外延晶片的膜厚分布)和Si系气体供给的面内分布(在Si供给制约条件下形成的外延晶片的膜厚分布)，当未成为C系气体供给的面内分布在10％以下、且Si系气体供给的面内分布在10％以下的情况下，调整C系气体供给部和Si系气体供给部的气体的供给位置、即所述气体供给管的位置。例如，在立式成膜装置中，当C系气体的供给在中心少而在外周多的情况下，例如在C供给制约条件下形成的膜的膜厚在中心薄等情况下，使气体导入部的C系气体的供给部的供给管位置向中心侧移动。
这样，本实施方式中，在形成所述高浓度层的工序之前，可以包括根据形成的膜的膜厚分布，分别确定供给各气体的位置的工序。具体而言，在形成所述高浓度层的工序之前，对于所述形成中使用的装置，可以包括确定C系气体供给管的位置的工序以及确定Si系气体供给管的位置的工序。这些工序优选分别在后述的C或Si制约条件下进行。再者，哪个工序都可以先进行。例如，优选先确定一方的供给管的位置后，在维持该位置的状态下，进行确定另一方的供给管的位置的工序。
在C系气体供给的基板面上的面内分布、即膜厚分布为10％以下，并且Si系气体的基板面上的面内分布为10％以下的情况下，确认到在高浓度层没有产生非镜面的区域。
(C制约和Si制约下的生长速度面内分布的测定)
在制作以下所述的样品之前，调整膜形成装置的C系气体供给部及Si系气体供给部的供给位置，测定C制约、Si制约的生长速度的面内分布。即，测定了形成的膜的膜厚分布。测定中，使用了图3中概略说明的CVD(chemical vapor deposition：化学气相生长)装置。
(i)C制约
在C/Si比＝0.8下调整氮量以使得到的掺杂浓度为8×1015/cm3，形成了膜。而且，通过仅对C系气体的供给部的供给管进行位置调整，使C系气体供给中的基板面上的面内分布为5.6％。Si系气体的供给部的供给管没有进行位置调整。
(ii)Si制约
在C/Si比＝1.1下调整氮量以使得到的掺杂浓度为1.3×1016/cm3，形成了膜。而且，通过仅对Si系气体的供给部的供给管进行位置调整，使Si系气体供给中的基板面上的面内分布为3.4％。再者，C系气体的供给部的供给管在以上述C制约设定的位置保持固定。
C系气体供给的面内分布和Si系气体供给的面内分布与以下所述的n型掺杂浓度的面内均匀性同样地，通过测定晶片的面内的21点来进行。
(样品制作和样品的n型掺杂浓度的面内均匀性的测定)
使用经过所述位置调整的膜形成装置，使用直径为150mm、且主面具有4°偏角的4H-SiC单晶基板，作为n型掺杂使用氮，改变制造条件来制作在所述基板的Si面上形成了高浓度外延层的样品。表1表示制造出的所述样品的高浓度外延层的n型掺杂浓度的面内均匀性的调查结果。作为具体的制造条件和测定，使原料气体的C/Si比为1.05、1.15、1.35中的任一种，并且，改变与导入的掺杂气体有关的条件，制造多个样品(晶片)，测定了晶片的面内21点。所述面内均匀性是以作为掺杂浓度的平均值的预定值为目标导入掺杂气体，得到的晶片的高浓度外延层的n型掺杂浓度的面内均匀性。改变C/Si比和掺杂气体(氮)的流量，除此以外在同样的条件下制作全部样品。测定点将单位设为mm，将晶片中心设为(0,0)，将定向平面设为Y方向，是(X,Y)＝(0,70)、(0,60)、(0,45)、(0,30)、(0,15)、(0,0)、(0,-15)、(0,-30)、(0,-45)、(0,-60)、(0,-67)、(-70,0)、(-60,0)、(-45,0)、(-30,0)、(-15,0)、(15,0)、(30,0)、(45,0)、(60,0)、(70,0)的21点。上述括号内的数值是距中心的距离(mm)。
再者，更高的掺杂浓度(平均值)可以通过增加投入的氮流量来实现。图4中，对于表1所示C/Si比为1.15时的3个样品，表示改变了氮流量时的投入氮流量的相对值与得到的掺杂浓度(平均值)的关系。在图4中，横轴是将得到的掺杂浓度(平均值)为1.03×1018/cm3时的投入氮流量设为1时的投入氮流量的相对值。纵轴是得到的掺杂浓度(平均值)。可知使氮流量增加时，掺杂浓度变高。作为成膜装置，使用了如图3所示的立式装置。
表1
Figure BDA0003346592160000171
如表1所示，在使用了通常使用的C/Si比为1.05的条件的情况下，即使n型掺杂浓度的平均值为2×1018cm-3左右，n型掺杂浓度的面内均匀性的值也超过30％。这样，可知提高n型掺杂浓度的平均值时，n型掺杂浓度的面内均匀性的值变大，面内均匀性进一步恶化。
另一方面，在使用比通常使用的C/Si比高的1.15的情况下，n型掺杂浓度的平均值为1×1018cm-3左右，面内均匀性的值变小，即，面内均匀性的值为12.2％，得到了优异的高n型掺杂浓度的面内均匀性。若将n型掺杂浓度的平均值提高到2.6×1018cm-3左右，则面内均匀性的值变得稍大，即，尽管n型掺杂浓度的面内均匀性稍有降低，但面内均匀性的值保持良好，为17.8％。
进而，在使用比通常使用的C/Si比高得多的C/Si比1.35的情况下，在n型掺杂浓度的平均值2.2×1018cm-3时，面内均匀性的值变小，即得到了6.1％的极其优异的高n型掺杂浓度的面内均匀性。
由以上结果可知，通过使用比通常使用的C/Si比1.05更高的C/Si比，n型掺杂浓度的面内均匀性提高，并且，C/Si比越高，n型掺杂浓度的面内均匀性越提高。另外，可知在使用任一C/Si比的情况下，如果提高n型掺杂浓度的平均值，则n型掺杂浓度的面内均匀性恶化。
图5除了改变掺杂条件以外在相同条件下进行测定，对于直径150mm的SiC外延晶片的样品，表示n型掺杂浓度的平均值与生长速度的关系的调查结果。再者，作为成膜装置，使用了如图3所示的立式装置。
在图5中，横轴是n型掺杂浓度的平均值。纵轴是以n型掺杂浓度的平均值为1×1016cm-3的方式进行外延生长时将外延膜的生长速度设为1，将生长速度标准化时的生长速度的标准值。
如图5所示，可知存在n型掺杂浓度的平均值越高的高浓度层，生长速度就越低的倾向。推测该倾向是由于氮(N)阻碍SiC生长引起的(位点补偿(site-competition)效应)。以下对这点进行说明。
图6中的(a)～(d)是氮(N)掺杂的图像。是表示氮要进入到SiC的碳晶格位点的状况的图。(b)表示C/Si比低于(a)的情况。(c)表示C/Si比高于(a)的情况。(d)表示掺杂气体的流量大于(a)的情况(以高掺杂浓度的平均值为目标的情况)。其中，图6中的(a)～(c)所示的掺杂时的状态是作为位点补偿(site-competition)效应自以往已知的，但图6中的(d)所示的掺杂时的状态是本发明人新发现的见解。再者，在图6中，为方便起见而示出的气相中的C的数x、Si的数y、N的数z在(a)中为x＝5、y＝5、z＝1，在(b)中为x＝3、y＝5、z＝1，在(c)中为x＝8、y＝5、z＝1，在(d)中为x＝5、y＝5、z＝5。
如图6中的(a)所示，Si进入Si位点，C进入C位点，N进入C位点。
与此相对，在低C/Si比的情况下，如图6中的(b)所示，N相对于C的比例增加，因此N进入C位点的概率上升。
另外，在高C/Si比的情况下，如图6中的(c)所示，N相对于C的比例下降，N进入C位点的概率下降。
另外，在N是与原料气体一样的高浓度的情况下，如图6中的(d)所示，N相对于C的比例上升。因此，C难以进入C位点，结果，有效的C/Si比降低，生长速度降低。
在此，发明人使用在上述n型掺杂浓度的面内均匀性的测定中进行了样品制作的CVD装置，调查了C系气体的投入量与生长速度的关系。结果，得到了C系气体的投入量变大时生长速度变大这样的表示正相关关系的图7所示的校准线。
根据该校准线和通过提高n型掺杂浓度而降低的生长速度降低量，能够估计实质上不足的C系气体的投入量。使用图6的概念图和图7对此进行说明。
在图7中，横轴是C系气体的投入量，纵轴是SiC外延层的生长速度。再者，如果固定Si系气体的投入量，则C系气体的投入量与C/Si比对应。
制作n型掺杂浓度平均值比校准线上的P1条件(C系气体的投入量C1、生长速率R1)下得到的SiC外延晶片的n型掺杂浓度平均值高的SiC外延晶片。基于图7的校准线，如果增加掺杂气体的流量，并且以C系气体的投入量C1进行外延生长时的生长速度不是R1而是R3，则认为有效的C系气体投入量、即有助于膜生长的C系气体的量是C3。该情况下，认为N原子相对于C原子的比例上升，因此C原子难以进入到C位点，结果，有效的C系气体的投入量变为C3。通过投入补充该不足部分的量的C系气体的投入量，能够以R1的生长速度进行外延生长。
以下，使用表1和图8对掺杂浓度的面内均匀性进行说明。
如表1所示，提高C/Si比以弥补C系气体的不足量，结果，n型掺杂浓度的面内均匀性得到大幅改善，C/Si比＝1.35时，所述面内均匀性的值为6.1％。
再者，在C/Si比＝1.35的条件下，不是形成具有高掺杂浓度，而是形成通常浓度(例如1×1016/cm3以下)的SiC外延层时，成为非镜面。但是，在表1所示的C/Si比＝1.35的条件下形成的具有高掺杂浓度的SiC外延层中，表面整体是镜面。认为这证实了氮(N)原子通过上述位点补偿效应来阻碍SiC的生长。
认为在相同的C/Si比的条件下制造的情况下，高掺杂浓度的SiC外延层与低掺杂浓度的SiC外延层相比，位点补偿效应的影响变大。而且，认为生长表面上的均匀SiC的生长容易受到阻碍，结果，掺杂浓度的面内均匀性也同样受损。因此，认为在高掺杂浓度的SiC外延层中，通过更加提高C/Si比，来减小位点补偿效应的影响，结果，抑制生长表面上均匀的SiC生长的阻碍，即，进行均匀的SiC生长，并且能够抑制掺杂浓度的面内均匀性恶化。
这样，根据预先取得的C系气体的投入量与生长速度的相关关系(例如校准线)，估计掺杂剂阻碍SiC外延生长的量，即预测不足的C量等，以补充该量所对应的C/Si比投入原料气体，由此，能够制造具有高面内均匀性的SiC外延晶片。
再者，在表1中得到的任何样品中，高浓度层都在整个面是镜面。即，当在C系气体供给的基板面上的面内分布为10％以下、且Si系气体的基板面上的面内分布为10％以下的条件下制造的情况下，确认到在高浓度层未产生非镜面的区域。这样，明确判断出通过在制造镜面的条件之外，还将C/Si比设定在优选范围，晶片的整个面成为镜面，并且能够改善n型掺杂浓度的面内均匀性。
图8是基于以上的实验结果和考察，根据表1所示结果，对于直径150mm的SiC外延晶片的样品，绘制了n型掺杂浓度的平均值、n型掺杂浓度的面内均匀性和C/Si比的关系的图。
通过基于图8所示关系，估计C/Si比和掺杂气体流量的生长条件，来例如预先概算加以预测，由此能够制造具备高浓度层的SiC外延晶片，该高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且，n型掺杂浓度的面内均匀性的值为30％以下。例如，由图8可知，越希望掺杂浓度平均值高的膜，掺杂浓度均匀性就变得越差，因此，优选对增大C/Si比进行研究。
再者，图8中，在C/Si比为1.35时绘制的线中，所述条件下的线上的数据为1点，但认为其是根据基于上述位点补偿效应的机制而得到的线。对此进行说明。
在图8中，C/Si比为1.05时的绘图和C/Si比为1.15时的绘图是由3点的数据中得到的。这些绘图具有正的斜率，并且C/Si比为1.15时的绘图的斜率比C/Si比为1.05时的绘图的斜率低，这表明其很好地符合基于位点补偿效应的机制。即，C/Si高时掺杂浓度的面内均匀性得到改善、即面内均匀性的值变低。另外，在比通常的掺杂浓度高的2×1018/cm3附近的SiC外延层中，掺杂浓度的面内均匀性的良好程度按C/Si为1.35的情况、C/Si比为1.15的情况和C/Si比为1.05的情况的顺序排列，这表明其很好地符合基于位点补偿效应的机制。
于是，可以推测在C/Si比为1.35的情况下，即使在1×1018/cm3以上且1×1019/cm3以下的掺杂浓度的范围内，基于位点补偿效应的机制也良好地成立。
当很好地符合基于位点补偿效应的机制的情况下，估计C/Si比为1.35时的绘图具有正的斜率，并且该斜率低于C/Si比为1.15时的绘图的斜率。
如上所述，C/Si比为1.35时的绘图是根据基于位点补偿效应的机制得到的。
产业上的可利用性
本发明提供高浓度层的掺杂浓度的面内均匀性高的SiC外延晶片及其制造方法。

Claims (14)

1.一种SiC外延晶片，具备SiC单晶基板和设在所述SiC单晶基板上的高浓度层，
所述高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且掺杂浓度的面内均匀性的值为30％以下。
2.根据权利要求1所述的SiC外延晶片，
所述高浓度层是缓冲层，
在所述缓冲层上具备漂移层，所述漂移层的掺杂浓度的平均值低于所述缓冲层的掺杂浓度的平均值。
3.根据权利要求1所述的SiC外延晶片，
所述高浓度层的所述面内均匀性的值为20％以下。
4.根据权利要求1所述的SiC外延晶片，
所述高浓度层的所述面内均匀性的值为10％以下。
5.根据权利要求1所述的SiC外延晶片，
所述晶片的直径为150mm以上。
6.根据权利要求1所述的SiC外延晶片，
所述面内均匀性的值是通过((掺杂浓度的最大值－掺杂浓度的最小值)的绝对值/掺杂浓度的平均值)的式子而得到的。
7.根据权利要求1所述的SiC外延晶片，
所述SiC外延晶片包含SiC外延层，
所述SiC外延层包含所述高浓度层。
8.根据权利要求7所述的SiC外延晶片，
所述SiC外延层包含所述高浓度层和设在所述高浓度层上的漂移层，
所述漂移层的掺杂浓度的平均值低于所述高浓度层。
9.根据权利要求1所述的SiC外延晶片，
所述掺杂浓度为N的掺杂浓度。
10.一种SiC外延晶片的制造方法，包括：
准备化学气相生长用装置的工序；以及
在所述化学气相生长用装置中，通过外延生长在SiC单晶基板上形成膜的膜形成工序，
通过所述膜形成工序来得到SiC外延晶片，所述SiC外延晶片具备所述SiC单晶基板和设在所述SiC单晶基板上的高浓度层，所述高浓度层的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下，并且掺杂浓度的面内均匀性的值为30％以下。
11.根据权利要求10所述的SiC外延晶片的制造方法，
所述膜形成工序包括：使Si系原料气体和C系原料气体、以及掺杂气体在所述SiC单晶基板上流动，形成作为所述高浓度层的外延膜的工序，
所述外延膜是在所述膜的n型掺杂浓度的平均值为1×1018/cm3以上且1×1019/cm3以下的条件下，并且在所述C系原料气体中的C原子相对于所述Si系原料气体中的Si原子的摩尔比即C/Si比为1.1以上且1.7以下的条件下形成的。
12.根据权利要求10所述的SiC外延晶片的制造方法，
所述化学气相生长用装置具有能够在所述基板的面内方向上调整气体向所述基板的供给位置的多个Si系气体供给管和多个C系气体供给管。
13.根据权利要求12所述的SiC外延晶片的制造方法，
在形成所述外延膜的工序之前，
包括确定所述化学气相生长用装置的所述C系气体供给管的位置的工序以及确定所述Si系气体供给管的位置的工序。
14.根据权利要求13所述的SiC外延晶片的制造方法，
确定所述C系气体供给管的位置的工序具有第1子工序、第2子工序、第3子工序和第4子工序，其中，
所述第1子工序使用所述化学气相生长用装置，在得到的外延膜的载流子浓度小于1×1017/cm3的条件下向SiC单晶基板上供给掺杂气体，并且在C/Si比为0.6～0.9的条件下向SiC单晶基板上供给Si系气体和C系气体，从而得到外延膜，
所述第2子工序对所述第1子工序中得到的所述外延膜的膜厚分布进行确认，
所述第3子工序在所述膜厚分布是10％以下的情况下，在不使所述C系气体供给管的位置移动的情况下确定所述C系气体供给管的位置，在所述膜厚分布不是10％以下的情况下，移动所述C系气体供给管的位置，
所述第4子工序反复进行所述第1～3子工序直到所述膜厚分布达到10％以下，
所述Si系气体供给管的位置确定工序具有第1子工序、第2子工序、第3子工序和第4子工序，其中，
所述第1子工序使用在确定所述C系气体供给管的位置的工序中所述C系气体供给管的位置被确定了的所述化学气相生长用装置，在得到的外延膜的载流子浓度小于1×1017/cm3的条件下向SiC单晶基板上供给掺杂气体，并且在C/Si比为1.1～1.2的条件下向SiC单晶基板上供给Si系气体和C系气体，从而得到外延膜，
所述第2子工序对所述第1子工序中得到的所述外延膜的膜厚分布进行确认，
所述第3子工序在所述膜厚分布是10％以下的情况下，在不使所述Si系气体供给管的位置移动的情况下确定所述Si系气体供给管的位置，在所述膜厚分布不是10％以下的情况下，移动所述Si系气体供给管的位置，
所述第4子工序反复进行所述第1～3子工序直到所述膜厚分布达到10％以下。
CN202111324659.9A 2020-11-12 2021-11-10 SiC外延晶片和SiC外延晶片的制造方法 Pending CN114496724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-188693 2020-11-12
JP2020188693A JP7259829B2 (ja) 2020-11-12 2020-11-12 ＳｉＣエピタキシャルウェハ

Publications (1)

Publication Number Publication Date
CN114496724A true CN114496724A (zh) 2022-05-13

Family

ID=78598915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111324659.9A Pending CN114496724A (zh) 2020-11-12 2021-11-10 SiC外延晶片和SiC外延晶片的制造方法

Country Status (4)

Country Link
US (1) US20220149160A1 (zh)
EP (1) EP4001476A1 (zh)
JP (2) JP7259829B2 (zh)
CN (1) CN114496724A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117166056A (zh) * 2022-06-02 2023-12-05 株式会社力森诺科 n型SiC单晶基板
CN117166044A (zh) * 2022-06-02 2023-12-05 株式会社力森诺科 SiC基板和SiC晶锭

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312150B2 (ja) * 1994-11-08 2002-08-05 独立行政法人産業技術総合研究所 炭化ケイ素への不純物ドーピング方法
KR101022662B1 (ko) * 2003-08-05 2011-03-22 주성엔지니어링(주) 균일한 막 증착을 위한 챔버 및 샤워 헤드
JP4763314B2 (ja) * 2005-02-25 2011-08-31 新日本無線株式会社 ｐ型シリコンカーバイド層の製造方法
JP2012020889A (ja) * 2010-07-13 2012-02-02 Ecotron:Kk ＳｉＣ半導体薄膜の作製方法および作製装置
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
JP6698482B2 (ja) * 2016-09-13 2020-05-27 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
DE112018002540T5 (de) * 2017-05-17 2020-02-20 Mitsubishi Electric Corporation SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
JP7127315B2 (ja) * 2018-03-20 2022-08-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2020188693A (ja) 2019-05-20 2020-11-26 株式会社クボタ コンバイン

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117166056A (zh) * 2022-06-02 2023-12-05 株式会社力森诺科 n型SiC单晶基板
CN117166044A (zh) * 2022-06-02 2023-12-05 株式会社力森诺科 SiC基板和SiC晶锭

Also Published As

Publication number Publication date
JP2023093554A (ja) 2023-07-04
JP7259829B2 (ja) 2023-04-18
US20220149160A1 (en) 2022-05-12
JP2022077723A (ja) 2022-05-24
EP4001476A1 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
CN114496724A (zh) SiC外延晶片和SiC外延晶片的制造方法
US20190148496A1 (en) Sic epitaxial wafer
US7371282B2 (en) Solid solution wide bandgap semiconductor materials
US11107892B2 (en) SiC epitaxial wafer and method for producing same
JP2018107398A (ja) ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6387799B2 (ja) 半導体基板およびその製造方法
JP6601738B2 (ja) 結晶積層構造体、及びその製造方法
EP4202090A1 (en) Gan crystal and gan substrate
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
JP6527667B2 (ja) 窒化物半導体基板の製造方法
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR20200056022A (ko) 탄화규소 에피 웨이퍼
KR20190026471A (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2020045172A1 (ja) エピタキシャル基板
JP6578994B2 (ja) 炭化珪素にて構成される半導体基板およびその製造方法
TW202113170A (zh) GaN基板晶圓及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Showa electrical materials Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230518

Address after: Tokyo, Japan

Applicant after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SHOWA DENKO Kabushiki Kaisha