TW202113170A - GaN基板晶圓及其製造方法 - Google Patents

GaN基板晶圓及其製造方法 Download PDF

Info

Publication number
TW202113170A
TW202113170A TW109117752A TW109117752A TW202113170A TW 202113170 A TW202113170 A TW 202113170A TW 109117752 A TW109117752 A TW 109117752A TW 109117752 A TW109117752 A TW 109117752A TW 202113170 A TW202113170 A TW 202113170A
Authority
TW
Taiwan
Prior art keywords
substrate wafer
gan substrate
gan
region
atoms
Prior art date
Application number
TW109117752A
Other languages
English (en)
Inventor
磯憲司
江夏悠貴
下山謙司
Original Assignee
日商三菱化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱化學股份有限公司 filed Critical 日商三菱化學股份有限公司
Publication of TW202113170A publication Critical patent/TW202113170A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C30B7/105—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes using ammonia as solvent, i.e. ammonothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種具有適合作為半導體元件用之基板的理想結晶性與經改善之生產性的GaN基板晶圓及其製造方法。本發明之GaN基板晶圓，係經（0001）配向的GaN基板晶圓，其具有夾住再成長界面而設於N極性側的第一區域與設於Ga極性側的第二區域，該第二區域的最小厚度在20μm以上，該第一區域中選自Li、Na、K、F、Cl、Br及I的元素之中至少一個元素的濃度為1×1015 atoms/cm3 以上，且該第二區域滿足選自以下（a）～（c）的一個以上之條件：（a）Si濃度為5×1016 atoms/cm3 以上；（b）O濃度為3×1016 atoms/cm3 以下；（c）H濃度為1×1017 atoms/cm3 以下。

Description

GaN基板晶圓及其製造方法
本發明係關於GaN（氮化鎵）所構成之基板晶圓與其製造方法。基板晶圓係指製造半導體元件時作為基板所使用的晶圓。
已有人嘗試將以氨熱法所成長的GaN結晶用作晶種，以氫化物氣相磊晶法（HVPE，Hydride Vapor Phase Epitaxy）使未刻意摻雜的塊狀GaN結晶及以各種雜質進行摻雜的塊狀GaN結晶成長（非專利文獻1）。 以提高導電性或載子濃度為目的，或是以提高電阻率為目的，經常要求以1×1018 atoms/cm3 以上的濃度對於GaN基板添加摻雜物。 [先前技術文獻] [非專利文獻]
[非專利文獻1]M. Bockowski, et al., Journal of Crystal Growth 499 (2018) 1-7
[發明所欲解決之課題]
若藉由氨熱法，成長環境接近平衡狀態，因此可成長出具有高結晶性的GaN結晶。 然而，若將從以氨熱法所成長的塊狀GaN結晶切割出來的GaN晶圓直接用於製造半導體元件作為基板晶圓，從生產效率的觀點來看並非上策。 例如，以氨熱法所成長的塊狀GaN結晶，多因不經意的摻雜之故而會有高雜質濃度，因此摻雜物濃度會按每個成長批次容易大幅度地不平均。 又，氨熱法中，因為係在密閉的容器內一邊消耗原料一邊使GaN結晶成長，成長環境中的GaN原料濃度與摻雜物原料濃度的比例，從結晶成長開始到結束並不固定，因此亦不容易成長出內部摻雜物濃度分布均勻的塊狀GaN結晶。 此等成因，在將以氨熱法所成長的塊狀GaN結晶切割而製造的GaN晶圓中，晶圓之間的電特性的變異會變大。其結果，因為電特性並未滿足既定規格而產生許多不允許用於製造目標半導體元件的產品，亦即不良品。
另一方面，在HVPE中，相較於氨熱法，可成長出雜質濃度低的GaN結晶，此外在GaN結晶的成長中，自始至終可以一定的供給速率從外部對於成長容器內持續供給各原料，因此可成長出以既定濃度且均勻性良好地添加有摻雜物的塊狀GaN結晶。 因此，若將從以氨熱法所成長之塊狀GaN結晶切割出來的GaN晶圓用作晶種，並以HVPE使其成長為塊狀GaN結晶，則從其切割出來的GaN晶圓結晶性良好而且電特性的變異亦小，被認為最適合作為半導體元件用的基板晶圓。 然而，因為此基板晶圓係經過將以HVPE成長出來的塊狀GaN結晶切割的步驟而製造，因此無法說其生產效率必定是良好。因為GaN結晶硬，為了避免產生裂縫，於切割上需要花費長時間。而且切割加工中無法避免鋸口損失（kerf loss）的發生。 [解決課題之手段]
本案發明人等注意到，一般而言，半導體元件的製造過程中所使用之基板晶圓的大部分由加工而被去除，因此GaN基板晶圓只要在表面側部分地具有由電特性變異小的結晶所形成之區域即足夠。 本發明係根據此發想而完成，其實施型態包含以下內容。
〔1〕一種GaN基板晶圓，其係經（0001）配向的GaN基板晶圓， 具有夾住再成長界面而設於N極性側的第一區域與設於Ga極性側的第二區域， 該第二區域的最小厚度在20μm以上， 該第一區域中的選自Li、Na、K、F、Cl、Br及I的元素之中至少一個元素的濃度為1×1015 atoms/cm3 以上，且， 該第二區域滿足選自以下（a）～（c）的一個以上之條件： （a）Si濃度為5×1016 atoms/cm3 以上。 （b）O濃度為3×1016 atoms/cm3 以下。 （c）H濃度為1×1017 atoms/cm3 以下。 〔2〕如前述〔1〕之GaN基板晶圓，其滿足選自以下（1）～（3）的任一條件。 （1）具有50mm以上55mm以下的直徑與250μm以上450μm以下的厚度。 （2）具有100mm以上105mm以下的直徑與350μm以上750μm以下的厚度。 （3）具有150mm以上155mm以下的直徑與450μm以上800μm以下的厚度。 〔3〕如前述〔1〕或〔2〕之GaN基板晶圓，其中該第二區域的最小厚度在300μm以下。 〔4〕如前述〔1〕至〔3〕中任一項之GaN基板晶圓，其中Ga極性側的主面為平坦面。 〔5〕如前述〔4〕之GaN基板晶圓，其中該再成長界面相對Ga極性側的主面傾斜。 〔6〕如前述〔5〕之GaN基板晶圓，其中在該第二區域中該再成長界面傾斜方向之一端與另一端與之間的厚度差不超過200μm。 〔7〕如前述〔1〕至〔6〕中任一項之GaN基板晶圓，其中該第一區域中，H濃度為1×1017 atoms/cm3 以上。 〔8〕如前述〔1〕至〔7〕中任一項之GaN基板晶圓，其中該第一區域中，O濃度為1×1017 atoms/cm3 以上。 〔9〕如前述〔1〕至〔8〕中任一項之GaN基板晶圓，其中該第一區域中，F濃度為1×1015 atoms/cm3 以上。 〔10〕如前述〔1〕至〔9〕中任一項之GaN基板晶圓，其中該第二區域的至少一部分之中，補償雜質之總濃度為1×1017 atoms/cm3 以上。 〔11〕如前述〔10〕之GaN基板晶圓，其中該第二區域具有至少包含Ga極性側之主面的主摻雜區域，且該主摻雜區域中的補償雜質之總濃度為1×1017 atoms/cm3 以上。 〔12〕如前述〔11〕之GaN基板晶圓，其中該主摻雜區域中的補償雜質之總濃度為1×1018 atoms/cm3 以上。 〔13〕如前述〔11〕或〔12〕之GaN基板晶圓，其中該主摻雜區域中，補償雜質之總濃度為施體雜質之總濃度的2倍以上。 〔14〕如前述〔11〕至〔13〕中任一項之GaN基板晶圓，其中該主摻雜區域含有選自碳及過渡金屬元素中的一種以上的元素。 〔15〕如前述〔11〕至〔14〕中任一項之GaN基板晶圓，其中該主摻雜區域中所含有之濃度最高的雜質為Fe、Mn或C。 〔16〕如前述〔11〕至〔15〕中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為20μm以上。 〔17〕如前述〔11〕至〔16〕中任一項之GaN基板晶圓，其中該主摻雜區域中，補償雜質之總濃度沿著c軸方向的變動，係在中央值±25%的範圍內。 〔18〕如前述〔11〕至〔17〕中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為該第二區域之最小厚度的50%以上。 〔19〕如前述〔10〕至〔18〕中任一項之GaN基板晶圓，其中該第二區域中的補償雜質之總濃度為5×1019 atoms/cm3 以下。 〔20〕如前述〔1〕至〔9〕中任一項之GaN基板晶圓，其中在該第二區域的至少一部分中，施體雜質之總濃度為1×1018 atoms/cm3 以上。 〔21〕如前述〔20〕之GaN基板晶圓，其中該第二區域具有至少包含Ga極性側之主面的主摻雜區域，且該主摻雜區域中的施體雜質之總濃度為1×1018 atoms/cm3 以上。 〔22〕如前述〔21〕之GaN基板晶圓，其中該主摻雜區域中的施體雜質之總濃度為2×1018 atoms/cm3 以上。 〔23〕如前述〔21〕或〔22〕之GaN基板晶圓，其中該主摻雜區域中所包含之濃度最高的雜質為Si或Ge。 〔24〕如前述〔21〕或〔22〕之GaN基板晶圓，其中該主摻雜區域中，Si以外的施體雜質之總濃度為Si濃度的10%以下。 〔25〕如前述〔24〕之GaN基板晶圓，其中該主摻雜區域中，Si及O以外的施體雜質元素的濃度獨立地小於1×1015 atoms/cm3 。 〔26〕如前述〔23〕之GaN基板晶圓，其中該主摻雜區域中，Ge濃度為1×1018 atoms/cm3 以上，且Si濃度為4×1017 atoms/cm3 以上。 〔27〕如前述〔21〕至〔26〕中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為20μm以上。 〔28〕如前述〔27〕之GaN基板晶圓，其中該主摻雜區域中，施體雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。 〔29〕如前述〔21〕至〔28〕中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為該第二區域的最小厚度的50%以上。 〔30〕如前述〔20〕至〔29〕中任一項之GaN基板晶圓，其中該第二區域中的施體雜質之總濃度為5×1019 atoms/cm3 以下。 〔31〕一種磊晶晶圓，具有如前述〔1〕至〔30〕中任一項之GaN基板晶圓、以及在該GaN基板晶圓的Ga極性側的主面上經磊晶成長的一層以上的氮化物半導體層。 〔32〕一種磊晶晶圓的製造方法，具有：準備如前述〔1〕至〔30〕中任一項之GaN基板晶圓的步驟；及在該GaN基板晶圓的Ga極性側的主面上使氮化物半導體層磊晶成長的步驟。 〔33〕一種氮化物半導體元件的製造方法，具有：準備如前述〔1〕至〔30〕中任一項之GaN基板晶圓的步驟；在該GaN基板晶圓的Ga極性側的主面上使氮化物半導體層成長而得到磊晶晶圓的步驟；及將該GaN基板晶圓之該第一區域的至少一部分去除的步驟。 〔34〕一種GaN基板晶圓的製造方法，其係製造具有將再成長界面夾住的N極性側區域與Ga極性側區域的GaN基板晶圓的方法，其特徵為具有： 第一步驟，準備經氨熱成長之GaN結晶所構成的c面GaN晶圓；及 第二步驟，在該c面GaN晶圓上以HVPE使經（0001）配向厚度20μm以上的GaN膜成長而得到積層結構晶圓。 〔35〕如前述〔34〕之GaN基板晶圓的製造方法，其中該GaN基板晶圓滿足選自以下（1）～（3）的任一條件。 （1）具有50mm以上55mm以下的直徑與250μm以上450μm以下的厚度。 （2）具有100mm以上105mm以下的直徑與350μm以上750μm以下的厚度。 （3）具有150mm以上155mm以下的直徑與450μm以上800μm以下的厚度。 〔36〕如前述〔34〕或〔35〕之GaN基板晶圓的製造方法，其中在該c面GaN晶圓中，選自Li、Na、K、F、Cl、Br及I的元素之中至少一個元素的濃度為1×1015 atoms/cm3 以上。 〔37〕如前述〔34〕至〔36〕中任一項之GaN基板晶圓的製造方法，其中c面GaN晶圓以1×1017 atoms/cm3 以上的濃度含有H。 〔38〕如前述〔34〕至〔37〕中任一項之GaN基板晶圓的製造方法，其中該c面GaN晶圓中，O的濃度為1×1017 atoms/cm3 以上。 〔39〕如前述〔34〕至〔38〕中任一項之GaN基板晶圓的製造方法，其中該c面GaN晶圓中，F的濃度為1×1015 atoms/cm3 以上。 〔40〕如前述〔34〕至〔39〕中任一項之GaN基板晶圓的製造方法，其中在該GaN膜的至少一部分中，補償雜質之總濃度為1×1017 atoms/cm3 以上。 〔41〕如前述〔40〕之GaN基板晶圓的製造方法，其中該GaN膜，具有c軸方向之區域長度在1μm以上且區域內的補償雜質之總濃度為1×1017 atoms/cm3 以上的特定摻雜區域。 〔42〕如前述〔41〕之GaN基板晶圓的製造方法，其中在該特定摻雜區域中的補償雜質之總濃度為1×1018 atoms/cm3 以上。 〔43〕如前述〔41〕或〔42〕之GaN基板晶圓的製造方法，其中在該特定摻雜區域中，補償雜質之總濃度為施體雜質之總濃度的2倍以上。 〔44〕如前述〔41〕至〔43〕中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域內補償雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。 〔45〕如前述〔41〕至〔44〕中任一項之GaN基板晶圓的製造方法，其中該區域長度為該GaN膜之厚度的50%以上。 〔46〕如前述〔41〕至〔45〕中任一項之GaN基板晶圓的製造方法，其中從該特定摻雜區域的下端到該GaN膜與該第二c面GaN晶圓之界面為止的長度為1μm以上。 〔47〕如前述〔41〕至〔46〕中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域含有選自碳及過渡金屬元素中的一種以上的元素。 〔48〕如前述〔47〕之GaN基板晶圓的製造方法，其中該特定摻雜區域所含有之濃度最高的雜質為Fe、Mn或C。 〔49〕如前述〔40〕至〔48〕中任一項之GaN基板晶圓的製造方法，其中該GaN膜中的補償雜質之總濃度為5×1019 atoms/cm3 以下。 〔50〕如前述〔34〕至〔49〕中任一項之GaN基板晶圓的製造方法，其中該GaN膜的至少一部分之中，施體雜質之總濃度為1×1018 atoms/cm3 以上。 〔51〕如前述〔50〕之GaN基板晶圓的製造方法，其中該GaN膜之中，在c軸方向上具有20μm以上之區域長度的特定摻雜區域中，施體雜質之總濃度為1×1018 atoms/cm3 以上。 〔52〕如前述〔51〕之GaN基板晶圓的製造方法，其中在該特定摻雜區域中的施體雜質之總濃度為2×1018 atoms/cm3 以上。 〔53〕如前述〔51〕或〔52〕之GaN基板晶圓的製造方法，其中該特定摻雜區域內的施體雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。 〔54〕如前述〔51〕至〔53〕中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域的c軸方向的區域長度為該GaN膜之厚度的50%以上。 〔55〕如前述〔51〕至〔54〕中任一項之GaN基板晶圓的製造方法，其中從該特定摻雜區域的下端到該GaN膜與該第二c面GaN晶圓的界面為止的長度為1μm以上。 〔56〕如前述〔51〕至〔55〕中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域中所含有之濃度最高的摻雜物為Si或Ge。 〔57〕如前述〔51〕至〔55〕中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Si以外的施體雜質之總濃度為Si濃度的10%以下。 〔58〕如前述〔57〕之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Si及O以外的施體雜質元素的濃度獨立地小於1×1015 atoms/cm3 。 〔59〕如前述〔56〕之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Ge濃度為1×1018 atoms/cm3 以上，且Si濃度為4×1017 atoms/cm3 以上。 〔60〕如前述〔50〕至〔59〕中任一項之GaN基板晶圓的製造方法，其中在該GaN膜中的施體雜質之總濃度為5×1019 atoms/cm3 以下。 〔61〕如前述〔34〕至〔60〕中任一項之GaN基板晶圓的製造方法，其中在該第二步驟之後，具有將該積層結構體薄化的薄化步驟。 〔62〕如前述〔61〕之GaN基板晶圓的製造方法，其中在該薄化步驟前後，該GaN膜的厚度差在50μm以上。 〔63〕如前述〔61〕或〔62〕之GaN基板晶圓的製造方法，其中在該薄化步驟前後，該GaN膜的厚度差在200μm以下。 〔64〕如前述〔61〕至〔63〕中任一項之GaN基板晶圓的製造方法，其中該GaN基板晶圓的偏向(offcut orientation)與該c面GaN晶圓的偏向不同。 [發明之效果]
提供一種具有作為半導體元件用之基板的理想結晶性與經改善之生產性的GaN基板晶圓及其製造方法。
以下詳細說明本發明之實施型態。以下記載的構成要件之說明為本發明的實施型態之一例（代表例），本發明只要不超出其主旨，則不特定於此等內容。 本說明書中以「X～Y」（X、Y為任意的數字）表現的情況，只要未特別記載，則包含「X以上Y以下」的意思，並且包含「較佳為大於X」及「較佳為小於Y」的意思。 又，本說明書中，將2個以上的對象合併說明時所使的「獨立地」，係以此等2個以上的對象可相同亦可不同的意思來使用。
1. GaN基板晶圓 本發明的一實施型態係關於GaN基板晶圓。 實施型態之GaN基板晶圓，係經（0001）配向的GaN基板晶圓，具有夾住再成長界面而設於N極性側的第一區域與設於Ga極性側的第二區域。第二區域的最小厚度為20μm以上。第一區域中，以1015 atoms/cm3 以上的濃度含有Li（鋰）、Na（鈉）、K（鉀）、F（氟）、Cl（氯）、Br（溴）及I（碘）之中的至少一者。關於第二區域的雜質濃度，滿足選自以下（a）～（c）的一個以上之條件： （a）Si（矽）濃度為5×1016 atoms/cm3 以上 （b）O（氧）濃度為3×1016 atoms/cm3 以下 （c）H（氫）濃度為1×1017 atoms/cm3 以下 經（0001）配向的GaN晶圓，係具有（0001）結晶面、亦即與c面平行或約略平行之主面（大面積面）的GaN晶圓，亦稱為c面GaN晶圓。 另外，本說明書中「雜質」係指GaN基板所含有之Ga元素及N元素以外的成分。
圖1及圖2中顯示實施型態之GaN基板晶圓的一例。圖1為立體圖，圖2為剖面圖。 圖1及圖2所示的GaN基板晶圓100，係僅由GaN結晶所構成的自立式基板晶圓，其2個主面中的一面為N極性面101，另一面為Ga極性面102。N極性面101與Ga極性面102互相平行。 GaN基板晶圓100為（0001）配向，Ga極性面102相對於（0001）結晶面的傾斜在10度以下，較佳為5度以下，更佳為2.5度以下。該傾斜可為0.2度以上且小於1度，1度以上且小於2.5度以下等。
GaN基板晶圓100的直徑通常可為45mm以上、95mm以上或145mm以上。典型而言為50～55mm（約2英吋）、100～105mm（約4英吋）、150～155mm（約6英吋）等。 GaN基板晶圓100的厚度的較佳範圍因應直徑而有所變化。直徑為約2英吋時，厚度較佳為250μm以上，更佳為300μm以上，又，較佳為450μm以下，更佳為400μm以下。直徑為約4英吋時，厚度較佳為350μm以上，更佳為400μm以上，又，較佳為750μm以下，更佳為650μm以下。直徑為約6英吋時，厚度較佳為450μm以上，更佳為550μm以上，又，較佳為800μm以下，更佳為700μm以下。
如上所述，GaN基板晶圓100通常為圓盤狀，在變形例中，主面的形狀可為正方形、長方形、六角形、八角形、橢圓形等，亦可為不規則形。這種變形例的情況，可將前述直徑解讀為「主面中通過重心的最短直線之長度」。
GaN基板晶圓100的N極性面101為「背面」，可進行鏡面處理，亦可進行粗面或消光處理。 GaN基板晶圓100的Ga極性面102為「表面」，使用GaN基板晶圓100製造半導體元件時，通常係在Ga極性面102上磊晶成長半導體層。 Ga極性面102可為結晶成長完成之狀態（as-grown）的表面，但通常係藉由加工使其平坦化。用來將Ga極性面102平坦化以形成平坦面的加工，可包含選自研磨及化學機械拋光（CMP，Chemical Mechanical Polishing）的一者以上。除了此等加工以外，可以去除損傷層為目的而進行蝕刻。平坦面的粗糙度並未限定，但例如以原子力顯微鏡（AFM，Atomic Force Microscope）所測量之Ga極性面102的方均根（RMS）粗糙度，在測量範圍2μm×2μm中，較佳為小於5nm，更佳為小於2nm，再佳為小於1nm，亦可為小於0.5nm。 Ga極性面102亦可為由切削所形成的面，但較佳為不經過切削僅實施研磨、CMP、蝕刻等平坦化的面。
GaN基板晶圓100，其2個主面之間具有再成長界面103，並且以夾住再成長界面103的方式在N極性側具有第一區域110、在Ga極性側具有第二區域120。「再成長界面」係指在任意的基板上使GaN結晶成長時所產生的交界界面，其存在可藉由例如掃描式電子顯微鏡陰極射線發光或螢光顯微鏡觀察GaN基板晶圓的剖面來確認。 再成長界面103較佳係與Ga極性面102平行。再成長界面103從Ga極性面102傾斜時，通常第二區域120的厚度在傾斜方向的一端會是最小，另一端會是最大。第二區域120的該一端的厚度與該另一端的厚度之差較佳為不超過200μm。 使用GaN基板晶圓100的氮化物半導體元件的製造過程中，預計最後會將第一區域110去除。亦即，使用GaN基板晶圓100所製造的氮化物半導體元件晶片中，預計不會包含源自第一區域110的部分。若為這樣的使用態樣，則成為第一區域110的GaN結晶之電特性就沒有特別的限制。
第一區域110通常係由經氨熱成長的GaN結晶所構成，以1×1015 atoms/cm3 以上的濃度含有選自Li（鋰）、Na（鈉）、K（鉀）、F（氟）、Cl（氯）、Br（溴）及I（碘）的元素之中的至少一個元素。又，第一區域通常分別獨立地以1×1017 atoms/cm3 以上的濃度含有H（氫）及O（氧）。 第一區域110會含有Li、Na及K之類的鹼金屬元素，係在形成該區域的GaN結晶進行氨熱成長的過程中，使用了含鹼金屬的例如LiNH2 、NaNH2 及KNH2 之類的化合物作為礦化劑。 另一方面，第一區域110會含有F、Cl、Br及I之類的鹵素元素，係在形成該區域的GaN結晶進行氨熱成長的過程中，使用了含鹵素元素的例如NH4 F、NH4 Cl、NH4 Br及NH4 I之類的化合物作為礦化劑。
第二區域120，係以HVPE成長於第一區域110之上。第一區域110與第二區域120與之間會存在再成長界面103，是因為第一區域110成長的步驟與第二區域120成長的步驟並不連續。本說明書中，HVPE係指氫化物氣相磊晶法（Hydride Vapor Phase Epitaxy）。 第二區域120，因為係以HVPE進行成長的GaN結晶所構成，因此關於雜質濃度係滿足選自以下（a）～（c）的一個以上之條件。 （a）Si濃度為5×1016 atoms/cm3 以上。 （b）O濃度為3×1016 atoms/cm3 以下。 （c）H濃度為1×1017 atoms/cm3 以下。 第二區域120的成長中擔任晶種之角色的第一區域110，係由經氨熱成長、結晶性良好的GaN結晶所構成，因此形成第二區域120的GaN結晶亦具有良好的結晶性。 第二區域120的最小厚度為20μm以上。其理由係為了要在使用GaN基板晶圓100的氮化物半導體元件晶片的製造過程中，從基板晶圓100去除第一區域110後，讓剩下的第二區域120能發揮作為基板的功能，支撐該半導體元件晶片結構。最小厚度係指厚度最小之處的厚度。 第二區域120的最小厚度為50μm以上、75μm以上，進一步可為100μm以上，進一步可為150μm以上等。 第二區域120的最小厚度較佳為350μm以下，更佳為300μm以下，亦可為250μm以下、200μm以下等。 Ga極性面102與再成長界面103平行且第二區域120的厚度一致時，第二區域的厚度在任一處皆視為最小厚度。
第二區域110不需要刻意摻雜。 使用一般的HVPE技法時，因為不會刻意摻雜，容易成長出施體雜質之總濃度小於1×1018 atoms/cm3 的GaN結晶。另外「刻意摻雜」係指在GaN結晶成長的過程，添加對象元素作為原料。 施體雜質的總濃度，係將所有種類的施體雜質之濃度相加而成。 在GaN結晶中作為施體而發揮功用的是Si、Ge（鍺）、Sn（錫）等14族元素與O、S（硫）、Se（硒）、Te（碲）等16族元素。其中Si及O即使在未刻意添加的情況中，在以HVPE所成長的GaN結晶中亦會含有1×1016 atoms/cm3 以上的濃度。作為對照，Si及O以外的施體雜質，例如，Si以外的14族元素與O以外的16族元素，只要未刻意添加，則獨立地不會以1×1015 atoms/cm3 以上的濃度含有於以HVPE所成長的GaN結晶之中。
一例中，亦可將第二區域110以補償雜質進行至少一部分地摻雜。 補償雜質係指在GaN結晶中具有補償n型載子之作用的雜質，廣為人知的補償雜質有C（碳）與過渡金屬元素。過渡金屬元素中以Fe（鐵）與Mn（錳）為代表，其他如Co（鈷）、Cr（鉻）、V（釩）、Ni（鎳）、Cu（銅）等已為人所知。 以HVPE所成長的GaN結晶中，只要未刻意摻雜，補償雜質之總濃度普遍小於1×1017 atoms/cm3 ，且低於施體雜質之總濃度。因此，藉由刻意摻雜，可使補償雜質之總濃度在1×1017 atoms/cm3 以上。 另一例中，亦可將第二區域110以施體雜質進行至少一部分地摻雜。
適宜例中，在第二區域120之中，將至少包含Ga極性側之主面的區域、具體為距離GaN基板晶圓100之Ga極性面102特定長度L以內的區域定為主摻雜區域120a。 以補償雜質對於第二區域120進行摻雜時，主摻雜區域120a中的補償雜質之總濃度為1×1017 atoms/cm3 以上，進一步可為2×1017 atoms/cm3 以上，亦可為5×1017 atoms/cm3 以上，較佳為1×1018 atoms/cm3 以上，更佳為2×1018 atoms/cm3 以上，亦可為5×1018 atoms/cm3 以上等。 以補償雜質對於第二區域120進行摻雜時，主摻雜區域120a中，補償雜質之總濃度較佳為施體雜質之總濃度的2倍以上，更佳為5倍以上，再佳為10倍以上，亦可為50倍以上。 以補償雜質對於第二區域120進行摻雜時，形成主摻雜區域120a的GaN結晶為半絕緣性，亦即，其室溫電阻率亦可為1×105 Ω･cm以上。又，主摻雜區域120a所含有之濃度最高的補償雜質較佳為Fe、Mn或C。
以施體雜質對於第二區域120進行摻雜時的，該第二區域的至少一部的區域，例如主摻雜區域120a中的施體雜質之總濃度為1×1018 cm-3 以上，再佳為2×1018 cm-3 以上，亦可為5×1018 cm-3 以上。 以施體雜質對於第二區域120進行摻雜時，主摻雜區域120a所含有之濃度最高的施體雜質，較佳為Si或Ge，主要係因為以下2個理由。 第一，Si與Ge，與O並列為呈現高活性化率的施體雜質。活性化率，係在經施體雜質摻雜的GaN中，載子濃度相對於施體雜質濃度的比例。 第二，相對於為了得到以1×1018 atoms/cm3 以上的濃度含有O的GaN所必須進行刻面成長，以相同濃度含有Si或Ge的GaN則可藉由c面成長而獲得。
所謂刻面成長，係讓成長表面具有大量凹孔使經（0001）配向的GaN膜成長的技法。作為對照，讓成長表面平坦使該GaN膜成長則為c面成長。 線差排具有集中在凹孔底部的性質，因此在以刻面成長形成主摻雜區域120a的情況，Ga極性面102中的線差排密度之均勻性降低。然而，半導體元件的製造者偏好線差排密度均勻性高的GaN基板晶圓。 以刻面成長形成主摻雜區域120a，從基板晶圓100的生產性的觀點來看亦不利。這是因為，經刻面成長的GaN膜，相較於經c面成長的GaN膜，為了使表面平坦化而需要更多的加工時間。
一例中，在使主摻雜區域120a中Si以外之施體雜質的總濃度為Si濃度的10%以下，進一步為5%以下，進一步為1%以下，可藉由調整Si濃度來控制此區域的載子濃度。 另一例中，亦可以1018 atoms/cm3 以上的濃度使主摻雜區域120a含有Ge。此時該區域中Si濃度較佳為4×1017 atoms/cm3 以上。
特定長度L通常為1μm以上，可在不超過第二區域120之最小厚度的範圍內任意設定。 較佳的實施型態中，使用GaN基板晶圓100的氮化物半導體元件晶片的製造過程中，除了去除第一區域110以外，亦從GaN基板晶圓100去除第二區域120的一部分，並設定特定長度L，讓即使在使主摻雜區域120a露出時，僅由剩下主摻雜區域120a所構成之GaN基板仍能支撐該半導體元件晶片之結構。 此較佳的實施型態中，特定長度L至少為1μm以上，較佳為10μm以上，更佳為20μm，再佳為25μm以上，亦可為50μm以上、75μm以上、100μm以上、150μm以上、200μm以上等。 又，從特定長度L的下端（N極性面101側之一端）至再成長界面為止的長度，較佳為1μm以上，更佳為5μm以上、10μm以上，又，從該下端至該界面為止的長度較佳為50μm以下，更佳為30μm以下。 此較佳的實施型態中，特定長度L較佳為第二區域120之最小厚度的50%以上，更佳為75%以上，再佳為90%以上。 此較佳的實施型態中，期望在主摻雜區域120a內，在GaN基板晶圓100的厚度方向、即沿著c軸之方向上，電特性的變動小。 因此，在對於該區域120a添加補償雜質時，在該區域120a內，補償雜質之總濃度沿著c軸方向的變動較佳係在中央值±25%以內，更佳為±20%以內，再佳為±15%以內，再更佳為±10%以內。 又，在對於該區域120a添加施體雜質時，在該區域120a內，施體雜質之總濃度沿著c軸方向的變動較佳為中央值±25%以內，更佳為±20%以內，再佳為±15%以內，再更佳為±10%以內。
以補償雜質對於第二區域120進行摻雜時，為了避免過剩摻雜導致結晶品質明顯降低，第二區域120，包含主摻雜區域120a中的補償雜質之總濃度可為5×1019 atoms/cm3 以下，進一步可為2×1019 atoms/cm3 以下，進一步可為1×1019 atoms/cm3 以下。 以施體雜質對於第二區域120進行摻雜時，為了避免過剩摻雜導致結晶品質明顯降低，第二區域120，包含主摻雜區域120a中的施體雜質之總濃度，可為5×1019 atoms/cm3 以下，進一步可為2×1019 atoms/cm3 以下，進一步可為1×1019 atoms/cm3 以下。 第二區域120的最下部，亦即與第一區域110相鄰的部分中，與刻意添加於主摻雜區域120a之雜質相同種類的雜質的濃度亦可隨著從第一區域110遠離而連續性或階段性增加。
第二區域120通常係以HVPE成長，因此關於其雜質濃度，係滿足選自以下（a’）～（c’）的一個以上之條件。 （a’）Si濃度為5×1016 atoms/cm3 以上 （b’）O濃度為3×1016 atoms/cm3 以下 （c’）H濃度為1×1017 atoms/cm3 以下
一例中，如圖3所示，再成長界面103亦可為粗面。例如，在使第二區域120成長之前，在以蝕刻將第一區域110的表面粗面化後，再成長界面103會成為粗面。將與再成長界面103垂直而從第一區域110朝向第二區域120的方向設為高度方向，並將該再成長界面中的最高點與最低點之間的高低差設為該再成長界面的粗糙度r時，該粗糙度r例如可為0.3μm以上且小於12μm以下。 另外，雖未顯示於圖1～圖3，但GaN基板晶圓100的邊緣亦可進行倒角。又，亦可因應需求對於GaN基板晶圓100實施用以表示結晶方位的定向平面或切口，用以使表面與背面之識別變得容易的指標、平面等各種標記。
以補償雜質對於第二區域120進行摻雜後，GaN基板晶圓100可較佳地用於製造GaN-HEMT之類的橫型元件結構的氮化物半導體元件。 氮化物半導體元件，係以氮化物半導體形成元件結構之主要部分的半導體元件。氮化物半導體，亦稱為氮化物系III-V族化合物半導體、III族氮化物系化合物半導體、GaN系半導體等，除了包含GaN以外，亦可包含以其他周期表第13族元素（B、Al、In等）取代GaN的鎵之一部份或全部的化合物。 橫型元件結構可用於雙極電晶體之類的高電子移動度電晶體（HEMT）以外的電子元件中，又亦可用於發光二極體（LED）及雷射二極體（LD）之類的發光元件中。
以施體雜質對於第二區域120進行摻雜後，GaN基板晶圓100可較佳地用於製造具有縱型元件結構的各種氮化物半導體元件。 縱型元件結構可用於雷射二極體（LD）、發光二極體（LED）等發光元件及整流器、雙極電晶體；場效電晶體、HEMT等電子元件。
使用GaN基板晶圓100製造氮化物半導體元件時，準備如圖4（a）所示之GaN基板晶圓100後，在其Ga極性面102上，如圖4（b）所示，以有機金屬氣相成長法（MOVPE）使至少包含第一氮化物半導體層210與第二氮化物半導體層220的磊晶膜200成長，藉此形成磊晶晶圓。 例如，氮化物半導體元件為HEMT時，第一氮化物半導體層210與第二氮化物半導體層220，分別可為未摻雜GaN通道層與未摻雜AlGaN載子供給層。 例如，氮化物半導體元件為p-n二極體時，第一氮化物半導體層210與第二氮化物半導體層220，分別可為n型GaN層與p型GaN層。
在執行了可包含蝕刻加工、離子注入、電極形成、保護膜形成等的半導體製程後，會將磊晶晶圓切割而成為氮化物半導體元件晶片，但為了在切割之前使磊晶晶圓薄化，通常係如圖4（c）所示，以研削、蝕刻等方法去除GaN基板晶圓100的第一區域110的至少一部分。 亦可進行此薄化加工讓磊晶晶圓的外周部留下環狀之厚壁部。亦即，可僅在磊晶晶圓之外周部以外的部分將GaN基板晶圓100的第一區域110去除。 圖4（c）中，亦從GaN基板晶圓100部分地去除第二區域120，讓主摻雜區域120a在薄化後的磊晶晶圓之N極性面側露出。 以施體雜質對於第二區域120進行摻雜時，亦可在因第一區域110之去除而露出的第二區域120表面上形成電極後，再切割磊晶晶圓。 另外，使用GaN基板晶圓100的半導體元件，並不僅限於氮化物半導體元件。
2.GaN基板晶圓的製造方法 接著說明本發明之另一實施型態的GaN基板晶圓的製造方法。以下記載的製造方法，係製造這種GaN基板晶圓的較佳形態之一。又，藉由以下記載的GaN基板晶圓的製造方法所得之GaN基板晶圓的較佳態樣，列舉前述GaN基板晶圓。 實施型態之前述GaN基板晶圓100較佳係能夠以下述說明之方法來製造。此方法適用於製造夾住再成長界面而具有N極性側之區域與Ga極性側之區域的GaN基板晶圓，其具有以下步驟。 （i）第一步驟，準備由經氨熱成長之GaN結晶所構成的c面GaN晶圓。 （ii）第二步驟，在第一步驟中所準備之c面GaN晶圓上以HVPE使經（0001）配向的厚度20μm以上的GaN膜成長而得到積層結構體。 本說明書中「晶圓上」與「晶圓的表面上」同義。
以下詳細說明上述第一步驟及第二步驟。另外，該第一步驟中所得之c面GaN晶圓及第二步驟中所得之GaN膜的結構及特性，分別可適用上述第一區域及第二區域的結構及特性。 第一步驟中，準備圖5（a）顯示剖面圖的c面GaN晶圓1。 c面GaN晶圓1係由經氨熱成長的GaN結晶所構成。 圖6中示意顯示使形成c面GaN晶圓1之GaN結晶進行氨熱成長所使用的結晶成長裝置通常具備的構成。 參照圖6，結晶成長裝置具備高壓釜，其內部設有以擋板互相劃分的溶解區域及成長區域。使GaN結晶成長時，原料與礦化劑（圖中未顯示）一起放置於溶解區域，而在成長區域中則是以線材懸吊晶種。原料較佳為多晶GaN。
將與真空泵、氨鋼瓶及氮氣鋼瓶連接的氣體管線，透過閥與高壓釜連接。在將NH3 （氨）充入高壓釜時，可以質量流量計確認從氨鋼瓶所供給之NH3 的量。 因應充入高壓釜之NH3 的量，決定加熱至指定溫度時高壓釜內的壓力。 在置入晶種、原料、礦化劑及NH3 後，將高壓釜密封，以加熱器（圖中未顯示）從外側加熱，讓內部為超臨界狀態。為了在溶解區域與成長區域之間設置溫度梯度，而以多個加熱器分別加熱高壓釜的上部與下部。 在溶解區域中原料會溶解，在成長區域中GaN會在晶種上再結晶。
就礦化劑而言，可使用鹼性礦化劑與酸性礦化劑的任一者。 較佳的鹼性礦化劑係含有鹼金屬元素的化合物，代表性而言可列舉LiNH2 、NaNH2 及KNH2 之類的鹼金屬醯胺。 較佳的酸性礦化劑係含有鹵素元素的化合物，代表性而言可列舉NH4 F、NH4 Cl、NH4 Br及NH4 I之類的鹵化銨與GaF3 、GaCl3 、GaBr3 及GaI3 之類的鹵化鎵。 可使用的最佳礦化劑，從可高速率成長雜質濃度低之GaN結晶的觀點來看，為NH4 F及GaF3 之類的含氟化合物，尤其是NH4 F。NH4 F可準備預先合成好的並將其加入高壓釜，或是亦可在高壓釜內或與高壓釜連接的反應容器內使NH3 與HF（氟化氫）反應而合成。 一例中，亦將NH4 F或GaF3 與NH4 Cl、NH4 Br或NH4 I併用。
使用含鹼金屬元素的化合物作為礦化劑時，於晶種上再結晶的GaN會含有源自礦化劑的鹼金屬元素。例如，使用KNH2 作為礦化劑時，於晶種上再結晶的GaN會含有K。 使用含鹵素元素之化合物作為礦化劑時，於晶種上再結晶的GaN會含有源自礦化劑的鹵素元素。例如，使用NH4 F作為礦化劑時，於晶種上再結晶的GaN會含有F。 無論使用何種礦化劑，於晶種上成長的GaN結晶，通常以1×1017 atoms/cm3 以上的濃度分別含有H（氫）及O（氧）。
再次參照圖5（a），c面GaN晶圓1具有互相平行的N極性面及Ga極性面作為主面。 製造實施型態的前述GaN基板晶圓100的情況，較佳係使c面GaN晶圓1中與Ga極性面的（0001）結晶面相對的傾斜角度（偏角）及傾斜方向（偏向）與GaN基板晶圓100所應具有之偏角及偏向相同，但並非必要。 GaN基板晶圓100所應具有的偏向，因應使用GaN基板晶圓100的半導體元件之製造者的要求而有各式各樣，但準備具有各種偏向的c面GaN晶圓1，會導致GaN基板晶圓100的生產效率降低。以下第二步驟中以HVPE使GaN膜2在c面GaN晶圓1上成長時的最佳條件會根據c面GaN晶圓1的偏向而有所變化，亦須注意。
c面GaN晶圓1的初始厚度t1i ，亦可比氮化物半導體元件的製造中所使用的GaN基板晶圓通常具有的厚度更薄。這是因為，c面GaN晶圓1只要至以下的第二步驟之間不破損即可，此與必須承受由多個步驟所構成之半導體製程的GaN基板晶圓有所不同。 例如，c面GaN晶圓1的直徑為約2英吋時，其初始厚度t1i 較佳為300μm以下，亦可為250μm以下，進一步可為200μm以下。
第二步驟中，如圖5（b）所示，在c面GaN晶圓1的Ga極性面上，以HVPE使經（0001）配向的厚度20μm以上的GaN膜2成長而得到積層結構體。此時，在c面GaN晶圓1與GaN膜2之間形成再成長界面。 通常，c面GaN晶圓1的Ga極性面，在使GaN膜2成長之前，適當使用研削、研磨、CMP等技法加工至平坦（平坦化步驟），但在一例中，亦可以蝕刻將經平坦化的該Ga極性面加工為粗面後（粗面化步驟），再使GaN膜2成長。 若將HCl（氯化氫）用作蝕刻氣體，則無須使用蝕刻遮罩即可將GaN的Ga極性面粗面化。只要用於GaN膜2之成長的HVPE裝置中設有蝕刻用的HCl供給線，則亦可在該HVPE裝置的反應器內，於GaN膜2的成長即將開始之前將c面GaN晶圓1的Ga極性面粗面化。
GaN膜2可不刻意摻雜即進行成長，或是亦可至少部分地摻雜補償雜質或施體雜質。 適宜例中，亦可在GaN膜2中設置特定摻雜區域2a。特定摻雜區域2a，在c軸方向上的區域長度可為例如1μm以上、10μm以上、20μm以上、25μm以上、50μm以上、75μm以上、100μm以上、150μm以上、200μm以上等。 特定摻雜區域2a的上端（〔0001〕側之一端），較佳係距離GaN膜2之頂面10μm以內，更佳為5μm以內，亦可為GaN膜2的頂面。 從特定摻雜區域2a的下端（〔000-1〕側之一端）到c面GaN晶圓1與GaN膜2之界面的長度較佳為1μm以上，更佳為5μm以上、10μm以上，又從該下端到該界面的長度較佳為50μm以下，更佳為30μm以下。 特定摻雜區域2a的c軸方向的區域長度，再者，較佳為GaN膜2之厚度的50%以上，更佳為75%以上，再佳為90%以上。
以補償雜質對於GaN膜2進行摻雜時，特定摻雜區域2a內，補償雜質之總濃度亦可為至少1×1017 atoms/cm3 、2×1017 atoms/cm3 以上、5×1017 atoms/cm3 以上、1×1018 atoms/cm3 以上、2×1018 atoms/cm3 以上、5×1018 atoms/cm3 以上等。 以補償雜質對於GaN膜2進行摻雜時，特定摻雜區域2a中，補償雜質之總濃度較佳為施體雜質之總濃度的2倍以上，更佳為5倍以上，再佳為10倍以上，亦可為50倍以上。 以補償雜質對於GaN膜2進行摻雜時，特定摻雜區域2a內，GaN結晶為半絕緣性，亦即其室溫電阻率可為1×105 Ω･cm以上。
以施體雜質對於GaN膜2進行摻雜時，特定摻雜區域2a內，施體雜質之總濃度為至少1×1018 atoms/cm3 ，較佳為2×1018 atoms/cm3 以上，更佳為5×1018 atoms/cm3 以上。 以施體雜質對於GaN膜2進行摻雜時，特定摻雜區域2a內所添加之最高濃度的施體雜質，較佳為Si或Ge。 一例中，在特定摻雜區域2a中，可將Si以外的施體雜質之總濃度設為Si濃度的10%以下，進一步可為5%以下，進一步可為1%以下。 另一例中，可讓特定摻雜區域2a中以1×1018 atoms/cm3 以上的濃度含有Ge。此時該區域中的Si濃度較佳為4×1017 atoms/cm3 以上。
期望在特定摻雜區域2a內，電特性沿著c軸方向的變動小。 因此，在對於該區域2a添加補償雜質時，該區域2a內補償雜質之總濃度沿著c軸方向的變動較佳為中央值±25%以內，更佳為±20%以內，再佳為±15%以內，再更佳為±10%以內。 又，在對於該區域2a添加施體雜質時，該區域2a內施體雜質之總濃度沿著c軸方向的變動較佳為中央值±25%以內，更佳為±20%以內，再佳為±15%以內，再更佳為±10%以內。
以補償雜質對於GaN膜2進行摻雜時，包含特定摻雜區域2a，GaN膜2中的補償雜質之總濃度，為了避免過剩摻雜導致結晶品質明顯降低，可為5×1019 atoms/cm3 以下，進一步可為2×1019 atoms/cm3 以下，進一步可為1×1019 atoms/cm3 以下。 以施體雜質對於GaN膜2進行摻雜時，包含特定摻雜區域2a，GaN膜2中的施體雜質之總濃度，為了避免過剩摻雜導致結晶品質明顯降低，可為5×1019 atoms/cm3 以下，進一步可為2×1019 atoms/cm3 以下，進一步可為1×1019 atoms/cm3 以下。
在GaN膜2的最下部，亦即與c面GaN晶圓1相鄰的部分，亦以添加與特定摻雜區域2a中所添加之補償雜質相同種類的補償雜質，讓其濃度隨著從c面GaN晶圓1離開而連續或階段性地增加。 GaN膜2的成長厚度t2g ，因應欲製造之GaN基板晶圓的Ga極性側區域的設計厚度而設定即可。具體而言，可為20μm以上、50μm以上、75μm以上、100μm以上、150μm以上等，又，亦可為500μ以下、350μm以下、300μm以下、250μm以下、200μm以下等。
製造該GaN基板晶圓100的情況，GaN膜2的成長厚度t2g 亦可與該GaN基板晶圓中的第二區域120之設計厚度相同，但較佳係大於該設計厚度，藉此可在後續薄化步驟中進行GaN膜2之表面的平坦化加工。因此，GaN膜2的成長厚度t2g ，為了確保用於平坦化的加工裕度（margin），較佳係比該第二區域120的設計最大厚度大50μm以上，更佳為大100μm以上。一般不會需要超過200μm的加工裕度。換言之，薄化步驟前後，GaN膜2的厚度差較佳在200μm以下。 例如，GaN膜2的成長厚度t2g 比第二區域120的設計最大厚度大50μm以上時，後續薄化步驟中，GaN膜2的厚度減少50μm以上。換言之，薄化步驟前後的GaN膜2之厚度差在50μm以上。
製造該GaN基板晶圓100的情況，即使為直徑大的晶圓，例如直徑6英吋的晶圓，亦可將GaN膜2的成長厚度t2g 抑制在500μm以下。 因成長厚度t2g 小即可，因此可以較短時間形成GaN膜2，故無需擔心作為副產物的NH4 Cl（氯化銨）堵塞HVPE裝置的排氣系統，而可一次在多片c面GaN晶圓1上使GaN膜2成長。由此，第二步驟中的產量會變得極高。 再者，形成GaN膜2所需的時間短，亦有助於降低與HVPE反應器的洗淨與維護相關的成本。一般而言，就HVPE反應器而言，1次成長步驟所需時間較短，則劣化的進行會變慢，使用壽命會變長。
因成長厚度t2g 小即可，特別是在將GaN膜2進行高濃度摻雜的情況中，防止發生異常成長而導致良率低落的方面極佳。這是因為在HVPE中，若使以1×1018 atoms/cm3 以上的高濃度含有摻雜物的GaN結晶成長超過1mm的厚度，則會高頻率地發生異常成長。
第二步驟之後，因應需求，如圖5（c）所示，設置使第二步驟中所得之積層結構體薄化的薄化步驟。 圖5（c）中，在c面GaN晶圓1的厚度從初始厚度t1i 減少至最終厚度t1f 的同時，GaN膜2的厚度從初始厚度t2i 減少至最終厚度t2f ，但在薄化步驟中可僅對於c面GaN晶圓1與GaN膜2的任一者進行加工。 製造實施型態的該GaN基板晶圓100的情況，薄化步驟中，c面GaN晶圓1與GaN膜2的厚度減少到分別與該GaN基板晶圓中的第一區域110及第二區域120的設計厚度一致為止。 在應該要製造的GaN基板晶圓100之偏向與c面GaN晶圓1的偏差(offcut)相同時，可使用c面GaN晶圓1的背面（積層結構體的N極性面）作為薄化加工時的面方位基準。 在應該要製造的GaN基板晶圓100的偏向與c面GaN晶圓1的偏差不同時，亦即偏角與偏向的至少任一者不同時，在薄化加工之前，以X光繞射裝置確認積層結構體的結晶方位。 薄化步驟中所使用的加工技法，可適當選自研削、研磨（lapping）、CMP、乾式蝕刻、濕式蝕刻等。
就上述製造方法所包含之第二步驟中可使用的HVPE裝置，以下一邊參照圖7一邊進行說明。 圖7所示的HVPE裝置10，具備熱壁式的反應器11、配置於該反應器內的鎵儲槽12及基座13、配置於該反應器外部的第一加熱器14及第二加熱器15。第一加熱器14及第二加熱器15分別環狀地圍住反應器11。 反應器11為石英管腔室。反應器11內具有主要由第一加熱器14加熱的第一區域Z1 與主要由第二加熱器15加熱的第二區域Z2 。排氣管PE 與第二區域Z2 側的反應器端連接。 配置於第一區域Z1 的鎵儲槽12，係具有氣體入口與氣體出口的石英容器。 配置於第二區域Z2 的基座13係由例如石墨所形成。可任意設置使基座13旋轉的機構。
為了以HVPE裝置10使GaN成長，在基座13上放置晶種後，以第一加熱器14及第二加熱器15將反應器11內加熱，並且通過氨導入管P1 將經載流氣體稀釋的NH3 （氨）供給至第二區域Z2 ，又，通過氯化氫導入管P2 將經載流氣體稀釋的HCl（氯化氫）供給至鎵儲槽12。此HCl與鎵儲槽12之中的金屬鎵反應，產生之GaCl（氯化鎵）通過氯化鎵導入管P3 被運送至第二區域Z2 。 在第二區域Z2 中，NH3 與GaCl反應，產生之GaN在放置於基座13上的晶種上結晶化。 在對於成長之GaN進行刻意摻雜時，通過摻雜物導入管P4 將經載流氣體稀釋的摻雜氣體引導至反應器11內的第二區域Z2 。 氨導入管P1 、氯化氫導入管P2 、氯化鎵導入管P3 及摻雜物導入管P4 ，配置於反應器11內的部分係由石英所形成。 分別將NH3 、HCl及摻雜氣體稀釋的載流氣體，較佳係使用H2 （氫氣）、N2 （氮氣體）或H2 與N2 的混合氣體。
使用HVPE裝置10，使GaN成長時的較佳條件如下。 鎵儲槽的溫度為例如500～1000℃，較佳為700℃以上，又，較佳為900℃以下。 基座溫度為例如900～1100℃，較佳為930℃以上，更佳為950℃以上，又，較佳為1050℃以下，更佳為1020℃以下。 反應器內的NH3 分壓與GaCl分壓的比、即V/III比為例如1～20，較佳為2以上，更佳為3以上，又，較佳為10以下。 V/III比太大或太小，皆會成為GaN之成長表面的形貌變差的原因。成長表面的形貌變差可能會成為結晶品質低落的原因。
在某種摻雜物中， 摻入GaN結晶的效率會與成長表面的結晶方位高度相依。在成長表面形貌不佳的條件下所成長的GaN結晶的內部中，此摻雜物的濃度均勻性降低。這是由於在形貌不佳的成長表面，存在各種方位的刻面。 摻入GaN結晶的效率會因為成長表面之結晶方位而明顯不同的摻雜物，典型例為O（氧），但本案發明人發現Ge（鍺）亦具有相同的傾向。如後所述，摻雜Ge時較佳為不要過度降低載流氣體中的H2 之莫耳比，即與此有關。 O及Ge皆為施體雜質，因此其濃度均勻性降低會導致比電阻及載子濃度的均勻性降低。
其他方面，使用過低的V/III比，會使成長之GaN結晶的氮空孔濃度增加。目前尚未清楚氮空孔是否會影響GaN結晶或使用其之GaN基板、或是形成於該GaN基板上的氮化物半導體元件，但因為是點缺陷，因此認為應盡可能降低其濃度。 GaN的成長速率較佳為40～200μm/h，其可將反應器內的NH3 分壓與GaCl分壓的乘積作為參數而進行控制。過高的成長速率會使所成長之GaN的表面形貌變差。 在該第二步驟中對GaN膜2進行摻雜時，為了防止成長表面的形貌變差，較佳係從供給開始花數分鐘至數十分鐘緩慢將摻雜氣體的供給速率增加至既定值。 從相同理由來看，供給摻雜氣體較佳係從GaN膜2成長了至少數μm的時間點開始。
使GaN膜2含有補償雜質的方法並未限定，但通常係採用將摻雜氣體導入HVPE裝置內的方法。 用以摻雜C的摻雜氣體，例如可使用CH4 （甲烷）之類的烴氣體。 用以摻雜Fe的摻雜氣體，例如可使用經過氣化的氯化鐵。氯化鐵蒸氣，除了可藉由在載流氣體流通下使HCl與經加熱之金屬鐵接觸的方法來產生，亦可藉由在載流氣體流通下使經加熱而氣化的二茂鐵（雙（環戊二烯基）鐵）在摻雜物導入管內與HCl反應的方法來產生。此處二茂鐵亦可由含鐵的其他有機化合物所取代。 用以摻雜Mn的摻雜氣體，例如，可藉由將金屬Mn設置於導入管內，將此加熱同時並藉由載流氣體等流體來使用。 在對於GaN添加其他過渡金屬元素時，亦可使用該過渡金屬元素的蒸氣或該過渡金屬元素的氯化物之蒸氣作為摻雜氣體。
用以摻雜Si的摻雜氣體，較佳可使用SiH4 （矽烷）、SiH3 Cl（單氯矽烷）、SiH2 Cl2 （二氯矽烷）、SiHCl3 （三氯矽烷）或SiCl4 （四氯矽烷）。 用以摻雜Ge的摻雜氣體，較佳可使用GeH4 （鍺烷）、GeH3 Cl（單氯鍺烷）、GeH2 Cls（二氯鍺烷）、GeHCl3 （三氯鍺烷）或GeCl4 （四氯鍺烷）。
載流氣體中的H2 的莫耳比可能會影響成長之GaN的雜質濃度。此處所指的載流氣體中的H2 之莫耳比，係根據作為載流氣體從反應器外供給至反應器內的各種氣體之流量所算出。 在從以HVPE在藍寶石基板上所成長的GaN結晶切割出來的c面GaN晶圓的Ga極性面上，使用相同的V/III比，以約略相同成長速率，藉由HVPE所成長的摻雜有Si或Ge的GaN之雜質濃度，會因為載流氣體中的H2 的莫耳比而有什麼樣的變化，其調查結果顯示於下表1。
[表1]
雜質 摻雜Si之GaN中的濃度 [atoms/cm3 ] 摻雜Si之GaN中的濃度 [atoms/cm3 ] DL（檢測下限） [atoms/cm3 ]
H2 莫耳比=0 H2 莫耳比=0.7 H2 莫耳比=0 H2 莫耳比=0.7
Si 8×1017 2×1018 7×1016 4×1017 7×1014
Ge ＜DL ＜DL 1×1019 6×1017 1×1015
O 6×1016 8×1015 2×1017 1×1016 5×1015
H 4×1016 ＜DL 7×1016 ＜DL 3×1016
C ＜DL ＜DL ＜DL ＜DL 3×1015
Cl ＜DL ＜DL ＜DL ＜DL 2×1014
從表1可知，摻雜Si之GaN的O濃度，在載流氣體僅為N2 時，為Si濃度的10%以下。Si以外的施體實質上僅有O，此相當於Si以外之施體的總濃度為Si濃度的10%以下。當提高載流氣體中的H2 的莫耳比，則摻雜Si之GaN的O濃度變得更低，該莫耳比為0.7時，會小於Si濃度的1%。
另一方面，摻雜Ge之GaN中，載流氣體中的H2 的莫耳比為0（零）時，相較於該莫耳比為0.7時，Ge濃度高出10倍以上，又，Ge濃度相對於Si濃度的比亦更高。因此，乍看之下，載流氣體中的H2 的莫耳比低者似較佳。 然而，如同由載流氣體中的H2 的莫耳比為0時與為0.7時，前者O濃度亦高出1個位數可知，本案發明人確認了使用前者的條件時，GaN的成長表面形貌較為不佳，Ge濃度高也是其所造成。載流氣體中的H2 的莫耳比過低的條件下，會成長出Ge濃度之均勻性低的GaN結晶。
因此，在使摻雜Ge之GaN成長時，較佳係將載流氣體中的H2 之莫耳比設為0.3～0.7左右，如此所成長的摻雜Ge之GaN中，Ge濃度為1×1018 atoms/cm3 以上時，Si濃度為4×1017 atoms/cm3 以上。 在以Si與Ge的任一者進行了摻雜時，當提高載流氣體中的H2 的莫耳比，則以HVPE所成長的GaN的O濃度會有降低的傾向，其可為2×1016 atoms/cm3 以下，進一步可為1×1016 atoms/cm3 以下。這是因為成長中的表面形貌會被改善。
使用HVPE裝置10所成長的GaN，即使在未刻意摻雜時，仍能以SIMS（二次離子質譜儀）所能檢測到的濃度含有O及Si。Si源為反應器或反應器內的配管中所使用的石英（SiO2 ），O源為該石英與殘留於反應器內或侵入反應器內的水分的任一者或兩者。 包含圖7中省略圖示的零件，配置於反應器11內的零件，除了石英與碳以外，亦可使用以SiC（碳化矽）、SiNx （氮化矽）、BN（氮化硼）、氧化鋁、W（鎢）、Mo（鉬）等所形成者。藉此，使用HVPE裝置10所成長的GaN中，Si、O及H以外的各雜質的濃度，只要未刻意摻雜，則可在5×1015 atoms/cm3 以下。
以上雖就具體的實施型態說明本發明，但各實施型態係提出作為例子，並未限定本發明的範圍。本說明書記載的各實施型態，在不脫離發明主旨的範圍內，可進行各種變形，且在可實施的範圍內，可與其他實施型態說明之特徵組合。
1:c面GaN晶圓 2:GaN膜 2a:特定摻雜區域 10:HVPE裝置 11:反應器 12:鎵儲槽 13:基座 14:第一加熱器 15:第二加熱器 100:GaN基板晶圓 101:N極性面 102:Ga極性面 103:再成長界面 110:第一區域 120:第二區域 120a:主摻雜區域 200:磊晶膜 210:第一氮化物半導體層 220:第二氮化物半導體層 L:特定長度 r:粗糙度 t1i :初始厚度 t2g :成長厚度 t1f :最終厚度 t2f :最終厚度 P1 :氨導入管 P2 :氯化氫導入管 P3 :氯化鎵導入管 P4 :摻雜物導入管 PE :排氣管 Z1 :第一區域 Z2 :第二區域
圖1係顯示實施型態之GaN基板晶圓的立體圖。 圖2係顯示實施型態之GaN基板晶圓的剖面圖。 圖3係顯示實施型態之GaN基板晶圓的剖面圖。 圖4係用以說明使用了實施型態之GaN基板晶圓的氮化物半導體元件的製造步驟的步驟剖面圖。 圖5係用以說明實施型態之GaN基板晶圓製造方法的步驟剖面圖。 圖6係顯示氨熱法中所使用之結晶成長裝置的基本構成的示意圖。 圖7係顯示HVPE裝置之基本構成的示意圖。
100:GaN基板晶圓
101:N極性面
102:Ga極性面
103:再成長界面
110:第一區域
120:第二區域
120a:主摻雜區域
L:特定長度

Claims (64)

  1. 一種GaN基板晶圓，其係經（0001）配向的GaN基板晶圓，其具有夾住再成長界面而設於N極性側的第一區域與設於Ga極性側的第二區域， 該第二區域的最小厚度在20μm以上， 該第一區域中的選自Li、Na、K、F、Cl、Br及I的元素之中至少一個元素的濃度為1×1015 atoms/cm3 以上，且， 該第二區域滿足選自以下（a）～（c）的一個以上之條件： （a）Si濃度為5×1016 atoms/cm3 以上； （b）O濃度為3×1016 atoms/cm3 以下； （c）H濃度為1×1017 atoms/cm3 以下。
  2. 如請求項1之GaN基板晶圓，其滿足選自以下（1）～（3）的任一條件： （1）具有50mm以上且55mm以下的直徑與250μm以上450μm以下的厚度； （2）具有100mm以上且105mm以下的直徑與350μm以上750μm以下的厚度； （3）具有150mm以上且155mm以下的直徑與450μm以上800μm以下的厚度。
  3. 如請求項1或2之GaN基板晶圓，其中該第二區域的最小厚度在300μm以下。
  4. 如請求項1至3中任一項之GaN基板晶圓，其中Ga極性側的主面為平坦面。
  5. 如請求項4之GaN基板晶圓，其中該再成長界面相對於Ga極性側的主面傾斜。
  6. 如請求項5之GaN基板晶圓，其中在該第二區域中的該再成長界面傾斜之方向的一端與另一端之間的厚度差不超過200μm。
  7. 如請求項1至6中任一項之GaN基板晶圓，其中該第一區域中，H濃度為1×1017 atoms/cm3 以上。
  8. 如請求項1至7中任一項之GaN基板晶圓，其中該第一區域中，O濃度為1×1017 atoms/cm3 以上。
  9. 如請求項1至8中任一項之GaN基板晶圓，其中該第一區域中，F濃度為1×1015 atoms/cm3 以上。
  10. 如請求項1至9中任一項之GaN基板晶圓，其中該第二區域的至少一部分之中，補償雜質之總濃度為1×1017 atoms/cm3 以上。
  11. 如請求項10之GaN基板晶圓，其中該第二區域具有至少含有Ga極性側之主面的主摻雜區域，且該主摻雜區域中的補償雜質之總濃度為1×1017 atoms/cm3 以上。
  12. 如請求項11之GaN基板晶圓，其中該主摻雜區域中的補償雜質之總濃度為1×1018 atoms/cm3 以上。
  13. 如請求項11或12之GaN基板晶圓，其中該主摻雜區域中，補償雜質之總濃度為施體雜質之總濃度的2倍以上。
  14. 如請求項11至13中任一項之GaN基板晶圓，其中該主摻雜區域含有選自碳及過渡金屬元素中的一種以上的元素。
  15. 如請求項11至14中任一項之GaN基板晶圓，其中該主摻雜區域所含有之濃度最高的雜質為Fe、Mn或C。
  16. 如請求項11至15中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為20μm以上。
  17. 如請求項11至16中任一項之GaN基板晶圓，其中該主摻雜區域中，補償雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。
  18. 如請求項11至17中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為該第二區域的最小厚度的50%以上。
  19. 如請求項10至18中任一項之GaN基板晶圓，其中該第二區域中的補償雜質之總濃度為5×1019 atoms/cm3 以下。
  20. 如請求項1至9中任一項之GaN基板晶圓，其中該第二區域的至少一部分之中，施體雜質之總濃度為1×1018 atoms/cm3 以上。
  21. 如請求項20之GaN基板晶圓，其中該第二區域具有至少包含Ga極性側之主面的主摻雜區域，且該主摻雜區域中的施體雜質之總濃度為1×1018 atoms/cm3 以上。
  22. 如請求項21之GaN基板晶圓，其中該主摻雜區域中的施體雜質之總濃度為2×1018 atoms/cm3 以上。
  23. 如請求項21或22之GaN基板晶圓，其中該主摻雜區域所含有之濃度最高的雜質為Si或Ge。
  24. 如請求項21或22之GaN基板晶圓，其中該主摻雜區域中，Si以外的施體雜質之總濃度為Si濃度的10%以下。
  25. 如請求項24之GaN基板晶圓，其中該主摻雜區域中，Si及O以外的施體雜質元素的濃度獨立地小於1×1015 atoms/cm3 。
  26. 如請求項23之GaN基板晶圓，其中該主摻雜區域中，Ge濃度為1×1018 atoms/cm3 以上，且Si濃度為4×1017 atoms/cm3 以上。
  27. 如請求項21至26中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為20μm以上。
  28. 如請求項27之GaN基板晶圓，其中該主摻雜區域中，施體雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。
  29. 如請求項21至28中任一項之GaN基板晶圓，其中該主摻雜區域係距離GaN極性側之主面特定長度以內的區域，該特定長度為該第二區域的最小厚度的50%以上。
  30. 如請求項20至29中任一項之GaN基板晶圓，其中該第二區域中的施體雜質之總濃度為5×1019 atoms/cm3 以下。
  31. 一種磊晶晶圓，具有如請求項1至30中任一項之GaN基板晶圓與在該GaN基板晶圓的Ga極性側的主面上經磊晶成長的氮化物半導體層。
  32. 一種磊晶晶圓的製造方法，具有：準備如請求項1至30中任一項之GaN基板晶圓的步驟；及使氮化物半導體層在該GaN基板晶圓的Ga極性側的主面上磊晶成長的步驟。
  33. 一種氮化物半導體元件的製造方法，具有：準備如請求項1至30中任一項之GaN基板晶圓的步驟；使氮化物半導體層在該GaN基板晶圓的Ga極性側的主面上成長而得到磊晶晶圓的步驟；及將該GaN基板晶圓之該第一區域的至少一部分去除的步驟。
  34. 一種GaN基板晶圓的製造方法，其係製造具有將再成長界面夾住的N極性側之區域與Ga極性側之區域的GaN基板晶圓的方法，其特徵為具有： 第一步驟，準備經氨熱成長的GaN結晶所構成之c面GaN晶圓；及 第二步驟，在該c面GaN晶圓上以HVPE使經（0001）配向厚度20μm以上的GaN膜成長而得到積層結構晶圓。
  35. 如請求項34之GaN基板晶圓的製造方法，其中該GaN基板晶圓滿足選自以下（1）～（3）的任一條件； （1）具有50mm以上且55mm以下的直徑與250μm以上450μm以下的厚度； （2）具有100mm以上且105mm以下的直徑與350μm以上750μm以下的厚度； （3）具有150mm以上且155mm以下的直徑與450μm以上800μm以下的厚度。
  36. 如請求項34或35之GaN基板晶圓的製造方法，其中在該c面GaN晶圓中，選自Li、Na、K、F、Cl、Br及I的元素之中至少一個元素的濃度為1×1015 atoms/cm3 以上。
  37. 如請求項34至36中任一項之GaN基板晶圓的製造方法，其中c面GaN晶圓，以1×1017 atoms/cm3 以上的濃度含有H。
  38. 如請求項34至37中任一項之GaN基板晶圓的製造方法，其中該c面GaN晶圓中，O的濃度為1×1017 atoms/cm3 以上。
  39. 如請求項34至38中任一項之GaN基板晶圓的製造方法，其中該c面GaN晶圓中，F的濃度為1×1015 atoms/cm3 以上。
  40. 如請求項34至39中任一項之GaN基板晶圓的製造方法，其中該GaN膜的至少一部分之中，補償雜質之總濃度為1×1017 atoms/cm3 以上。
  41. 如請求項40之GaN基板晶圓的製造方法，其中該GaN膜具有c軸方向的區域長度在1μm以上且區域內的補償雜質之總濃度為1×1017 atoms/cm3 以上的特定摻雜區域。
  42. 如請求項41之GaN基板晶圓的製造方法，其中在該特定摻雜區域中的補償雜質之總濃度為1×1018 atoms/cm3 以上。
  43. 如請求項41或42之GaN基板晶圓的製造方法，其中在該特定摻雜區域中，補償雜質之總濃度為施體雜質之總濃度的2倍以上。
  44. 如請求項41至43中任一項之GaN基板晶圓的製造方法，其中沿著c軸方向的該特定摻雜區域內補償雜質之總濃度的變動在中央值±25%的範圍內。
  45. 如請求項41至44中任一項之GaN基板晶圓的製造方法，其中該區域長度為該GaN膜的厚度的50%以上。
  46. 如請求項41至45中任一項之GaN基板晶圓的製造方法，其中從該特定摻雜區域的下端至該GaN膜與該第二c面GaN晶圓的界面為止的長度為1μm以上。
  47. 如請求項41至46中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域含有選自碳及過渡金屬元素中的一種以上的元素。
  48. 如請求項47之GaN基板晶圓的製造方法，其中該特定摻雜區域所含有之濃度最高的雜質為Fe、Mn或C。
  49. 如請求項40至48中任一項之GaN基板晶圓的製造方法，其中該GaN膜中的補償雜質之總濃度為5×1019 atoms/cm3 以下。
  50. 如請求項34至49中任一項之GaN基板晶圓的製造方法，其中該GaN膜的至少一部分之中，施體雜質之總濃度為1×1018 atoms/cm3 以上。
  51. 如請求項50之GaN基板晶圓的製造方法，其中該GaN膜之中，在c軸方向具有20μm以上之區域長度的特定摻雜區域中，施體雜質之總濃度為1×1018 atoms/cm3 以上。
  52. 如請求項51之GaN基板晶圓的製造方法，其中在該特定摻雜區域中的施體雜質之總濃度為2×1018 atoms/cm3 以上。
  53. 如請求項51或52之GaN基板晶圓的製造方法，其中該特定摻雜區域內的施體雜質之總濃度沿著c軸方向的變動在中央值±25%的範圍內。
  54. 如請求項51至53中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域的c軸方向的區域長度為該GaN膜的厚度的50%以上。
  55. 如請求項51至54中任一項之GaN基板晶圓的製造方法，其中從該特定摻雜區域的下端至該GaN膜與該第二c面GaN晶圓的界面為止的長度為1μm以上。
  56. 如請求項51至55中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域中所含有之濃度最高的摻雜物為Si或Ge。
  57. 如請求項51至55中任一項之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Si以外的施體雜質之總濃度為Si濃度的10%以下。
  58. 如請求項57之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Si及O以外的施體雜質元素的濃度獨立地小於1×1015 atoms/cm3 。
  59. 如請求項56之GaN基板晶圓的製造方法，其中該特定摻雜區域中，Ge濃度為1×1018 atoms/cm3 以上，且Si濃度為4×1017 atoms/cm3 以上。
  60. 如請求項50至59中任一項之GaN基板晶圓的製造方法，其中在該GaN膜中的施體雜質之總濃度為5×1019 atoms/cm3 以下。
  61. 如請求項34至60中任一項之GaN基板晶圓的製造方法，其中該第二步驟之後具有使該積層結構體薄化的薄化步驟。
  62. 如請求項61之GaN基板晶圓的製造方法，其中該薄化步驟前後，該GaN膜的厚度差在50μm以上。
  63. 如請求項61或62之GaN基板晶圓的製造方法，其中該薄化步驟前後，該GaN膜的厚度差在200μm以下。
  64. 如請求項61至63中任一項之GaN基板晶圓的製造方法，其中該GaN基板晶圓的偏向(offcut orientation)與該c面GaN晶圓的偏向不同。
TW109117752A 2019-05-30 2020-05-28 GaN基板晶圓及其製造方法 TW202113170A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-101183 2019-05-30
JP2019101183 2019-05-30
JP2019-113569 2019-06-19
JP2019113569 2019-06-19

Publications (1)

Publication Number Publication Date
TW202113170A true TW202113170A (zh) 2021-04-01

Family

ID=73552581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117752A TW202113170A (zh) 2019-05-30 2020-05-28 GaN基板晶圓及其製造方法

Country Status (7)

Country Link
US (1) US20220084819A1 (zh)
EP (1) EP3978656A4 (zh)
JP (1) JPWO2020241760A1 (zh)
KR (1) KR20220012864A (zh)
CN (1) CN113906169A (zh)
TW (1) TW202113170A (zh)
WO (1) WO2020241760A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP4395609B2 (ja) * 2006-03-13 2010-01-13 国立大学法人東北大学 窒化ガリウム系材料からなる基板
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
JP2014062023A (ja) * 2011-10-28 2014-04-10 Mitsubishi Chemicals Corp 窒化物結晶の製造方法
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
WO2015006712A2 (en) * 2013-07-11 2015-01-15 Sixpoint Materials, Inc. An electronic device using group iii nitride semiconductor and its fabrication method and an epitaxial multi-layer wafer for making it
WO2016098518A1 (ja) * 2014-12-16 2016-06-23 三菱化学株式会社 ＧａＮ基板
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
CN109563641B (zh) * 2016-08-08 2021-08-27 三菱化学株式会社 GaN结晶生长方法和C面GaN基板
JP6776711B2 (ja) * 2016-08-08 2020-10-28 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
US10648102B2 (en) * 2017-01-09 2020-05-12 Slt Technologies, Inc. Oxygen-doped group III metal nitride and method of manufacture
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP6428900B1 (ja) * 2017-11-29 2018-11-28 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
US11721549B2 (en) * 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use

Also Published As

Publication number Publication date
KR20220012864A (ko) 2022-02-04
JPWO2020241760A1 (zh) 2020-12-03
CN113906169A (zh) 2022-01-07
WO2020241760A1 (ja) 2020-12-03
EP3978656A1 (en) 2022-04-06
US20220084819A1 (en) 2022-03-17
EP3978656A4 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
US10734485B2 (en) Gallium nitride substrate and manufacturing method of nitride semiconductor crystal
JP5821164B2 (ja) ＧａＮ基板および発光デバイス
JP2009126723A (ja) Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
WO2012042961A1 (ja) ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP2009126722A (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
US20210384336A1 (en) Gan crystal and substrate
TW202020940A (zh) n型GaN結晶、GaN晶圓、及GaN結晶、GaN晶圓和氮化物半導體裝置的製造方法
US8253162B2 (en) GaN substrate and light-emitting device
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
WO2022039198A1 (ja) ＧａＮ結晶およびＧａＮ基板
TW202113170A (zh) GaN基板晶圓及其製造方法
US20110244761A1 (en) Method of making conductive Group lll Nitride single crystal substrate
WO2020241761A1 (ja) ＧａＮ基板ウエハおよびその製造方法
WO2024135744A1 (ja) ＧａＮ基板
TW202434766A (zh) 氮化鎵(GaN)基板
TW202343539A (zh) n型氮化鎵(GaN)基板及n型氮化鎵(GaN)結晶
JP6457442B2 (ja) ＧａＮ結晶基板
JP2012012292A (ja) Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板