KR20220012864A - GaN 기판 웨이퍼 및 그 제조 방법 - Google Patents

GaN 기판 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20220012864A
KR20220012864A KR1020217039706A KR20217039706A KR20220012864A KR 20220012864 A KR20220012864 A KR 20220012864A KR 1020217039706 A KR1020217039706 A KR 1020217039706A KR 20217039706 A KR20217039706 A KR 20217039706A KR 20220012864 A KR20220012864 A KR 20220012864A
Authority
KR
South Korea
Prior art keywords
substrate wafer
region
gan
gan substrate
atoms
Prior art date
Application number
KR1020217039706A
Other languages
English (en)
Inventor
겐지 이소
유우키 에나츠
겐지 시모야마
Original Assignee
미쯔비시 케미컬 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 케미컬 주식회사 filed Critical 미쯔비시 케미컬 주식회사
Publication of KR20220012864A publication Critical patent/KR20220012864A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C30B7/105—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes using ammonia as solvent, i.e. ammonothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

반도체 디바이스용의 기판으로서 바람직한 결정성과 개선된 생산성을 갖는 GaN 기판 웨이퍼 및 그 제조 방법을 제공하는 것. (0001) 배향된 GaN 기판 웨이퍼로서, 재성장 계면을 사이에 두고 N 극성측에 형성된 제 1 영역과, Ga 극성측에 형성된 제 2 영역을 갖고, 그 제 2 영역의 최소 두께가 20 ㎛ 이상이고, 그 제 1 영역에 있어서의 Li, Na, K, F, Cl, Br 및 I 에서 선택되는 원소 중 적어도 하나의 원소의 농도가 1 × 1015 atoms/㎤ 이상이고, 또한 그 제 2 영역이, 다음의 (a) ∼ (c) 에서 선택되는 1 이상의 조건을 만족하고 있는, GaN 기판 웨이퍼 : (a) Si 농도가 5 × 1016 atoms/㎤ 이상이다. (b) O 농도가 3 × 1016 atoms/㎤ 이하이다. (c) H 농도가 1 × 1017 atoms/㎤ 이하이다.

Description

GaN 기판 웨이퍼 및 그 제조 방법
본 발명은, GaN (질화갈륨) 으로 이루어지는 기판 웨이퍼와 그 제조 방법에 관한 것이다. 기판 웨이퍼란, 반도체 디바이스를 제조할 때에 기판으로서 사용되는 웨이퍼를 의미한다.
암모노서멀법으로 성장된 GaN 결정을 시드에 사용하여, 의도적으로 도핑하지 않는 벌크 GaN 결정이나 각종 불순물로 도프한 벌크 GaN 결정을 HVPE (Hydride Vapor Phase Epitaxy) 로 성장시키는 것이 시도되고 있다 (비특허문헌 1).
GaN 기판에는, 도전성 혹은 캐리어 농도를 높일 목적을 위해, 혹은, 저항률을 높게 할 목적을 위해, 도펀트를 1 × 1018 atoms/㎤ 이상의 농도로 첨가할 것이 종종 요구된다.
M. Bockowski, et al., Journal of Crystal Growth 499 (2018) 1-7
암모노서멀법에 의하면, 성장 환경이 평형 상태에 가까우므로, 높은 결정성을 갖는 GaN 결정을 성장시키는 것이 가능하다.
그러나, 암모노서멀법으로 성장시킨 벌크 GaN 결정으로부터 슬라이스한 GaN 웨이퍼를, 그대로 기판 웨이퍼로서 반도체 디바이스의 제조에 사용하는 것은, 생산 효율의 관점에서 보면 득책은 아니다.
예를 들어, 암모노서멀법으로 성장되는 벌크 GaN 결정은, 의도치 않은 도핑의 탓으로 높은 불순물 농도를 갖는 경우가 많고, 그러므로, 도펀트 농도가 성장 로트마다 크게 편차가 생기기 쉽다.
또, 암모노서멀법에서는, 밀폐된 용기 내에서 원료를 소비하면서 GaN 결정이 성장하므로, 성장 환경 중의 GaN 원료 농도와 도펀트 원료 농도의 비율이 결정 성장의 개시부터 종료까지 일정하다고 하는 경우가 없고, 그러므로, 내부의 도펀트 농도 분포가 균일한 벌크 GaN 결정을 성장시키는 것도 용이하지는 않다.
이것들이 원인이 되어, 암모노서멀법으로 성장시킨 벌크 GaN 결정을 슬라이스하여 제조되는 GaN 웨이퍼에서는, 웨이퍼 간에서의 전기 특성의 편차가 커진다. 그 결과, 전기 특성이 소정의 사양을 만족하지 않기 때문에, 목적으로 하는 반도체 디바이스의 제조에 사용하는 것이 허용되지 않는 제품, 즉 부적합품이 많이 발생한다.
한편, HVPE 에서는, 암모노서멀법과 비교하여 불순물 농도가 낮은 GaN 결정을 성장시키는 것이 가능한 것 외에, GaN 결정의 성장 중, 시종 각 원료를 일정한 공급 레이트로 외부로부터 성장 용기 내에 계속해서 공급할 수 있으므로, 도펀트가 소정 농도로 양호한 균일성으로 첨가된 벌크 GaN 결정을 성장시키는 것이 가능하다.
따라서, 암모노서멀법으로 성장시킨 벌크 GaN 결정으로부터 슬라이스한 GaN 웨이퍼를 시드에 사용하고, HVPE 로 벌크 GaN 결정을 성장시키면, 거기로부터 슬라이스되는 GaN 웨이퍼는 결정성이 양호하고, 게다가 전기 특성의 편차도 작아, 반도체 디바이스용의 기판 웨이퍼로서 최적으로 생각된다.
그러나, 이 기판 웨이퍼는, HVPE 로 성장시킨 벌크 GaN 결정을 슬라이스하는 공정을 거쳐 제조되므로, 생산 효율이 반드시 양호하다고는 할 수 없다. GaN 결정은 단단하므로, 크랙을 발생시키지 않도록 슬라이스에는 장시간을 들일 필요가 있다. 그리고, 슬라이스 가공에서는 커프 로스의 발생이 불가피하다.
일반적으로, 반도체 디바이스의 제조 과정에서는 사용되는 기판 웨이퍼의 대부분이 가공에 의해 제거되므로, GaN 기판 웨이퍼는 전기 특성의 편차가 작은 결정으로 형성된 영역을 표면측에만 부분적으로 갖고 있으면 충분한 것을 본 발명자들은 깨달았다.
본 발명은 이러한 착상에 기초하여 이루어진 것으로서, 그 실시형태에는 이하가 포함된다.
[1] (0001) 배향된 GaN 기판 웨이퍼로서,
재성장 계면을 사이에 두고 N 극성측에 형성된 제 1 영역과, Ga 극성측에 형성된 제 2 영역을 갖고,
그 제 2 영역의 최소 두께가 20 ㎛ 이상이고,
그 제 1 영역에 있어서의 Li, Na, K, F, Cl, Br 및 I 에서 선택되는 원소 중 적어도 하나의 원소의 농도가 1 × 1015 atoms/㎤ 이상이고, 또한
그 제 2 영역이, 다음의 (a) ∼ (c) 에서 선택되는 1 이상의 조건을 만족하고 있는, GaN 기판 웨이퍼 :
(a) Si 농도가 5 × 1016 atoms/㎤ 이상이다.
(b) O 농도가 3 × 1016 atoms/㎤ 이하이다.
(c) H 농도가 1 × 1017 atoms/㎤ 이하이다.
[2] 이하의 (1) ∼ (3) 에서 선택되는 어느 조건을 만족하는, 상기 [1] 에 기재된 GaN 기판 웨이퍼.
(1) 50 ㎜ 이상 55 ㎜ 이하의 직경과 250 ㎛ 이상 450 ㎛ 이하의 두께를 갖는다.
(2) 100 ㎜ 이상 105 ㎜ 이하의 직경과 350 ㎛ 이상 750 ㎛ 이하의 두께를 갖는다.
(3) 150 ㎜ 이상 155 ㎜ 이하의 직경과 450 ㎛ 이상 800 ㎛ 이하의 두께를 갖는다.
[3] 상기 제 2 영역의 최소 두께가 300 ㎛ 이하인, 상기 [1] 또는 [2] 에 기재된 GaN 기판 웨이퍼.
[4] Ga 극성측의 주면이 평탄면인, 상기 [1] ∼ [3] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[5] Ga 극성측의 주면에 대하여 상기 재성장 계면이 경사져 있는, 상기 [4] 에 기재된 GaN 기판 웨이퍼.
[6] 상기 제 2 영역에 있어서의 상기 재성장 계면이 경사져 있는 방향의 일방단과 타방단 사이의 두께차가 200 ㎛ 를 초과하지 않는, 상기 [5] 에 기재된 GaN 기판 웨이퍼.
[7] 상기 제 1 영역에 있어서, H 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [1] ∼ [6] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[8] 상기 제 1 영역에 있어서, O 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [1] ∼ [7] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[9] 상기 제 1 영역에 있어서, F 농도가 1 × 1015 atoms/㎤ 이상인, 상기 [1] ∼ [8] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[10] 상기 제 2 영역의 적어도 일부에 있어서, 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [1] ∼ [9] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[11] 상기 제 2 영역이 Ga 극성측의 주면을 적어도 포함하는 주도프 영역을 갖고, 또한 그 주도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [10] 에 기재된 GaN 기판 웨이퍼.
[12] 상기 주도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [11] 에 기재된 GaN 기판 웨이퍼.
[13] 상기 주도프 영역에 있어서, 보상 불순물의 총 농도가 도너 불순물의 총 농도의 2 배 이상인, 상기 [11] 또는 [12] 에 기재된 GaN 기판 웨이퍼.
[14] 상기 주도프 영역이, 탄소 및 천이 금속 원소에서 선택되는 1 종 이상의 원소를 함유하는, 상기 [11] ∼ [13] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[15] 상기 주도프 영역에 가장 높은 농도로 함유되는 불순물이 Fe, Mn 또는 C 인, 상기 [11] ∼ [14] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[16] 상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 20 ㎛ 이상인, 상기 [11] ∼ [15] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[17] 상기 주도프 영역에 있어서, c 축 방향을 따른 보상 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, 상기 [11] ∼ [16] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[18] 상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 상기 제 2 영역의 최소 두께의 50 ％ 이상인, 상기 [11] ∼ [17] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[19] 상기 제 2 영역에 있어서의 보상 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, 상기 [10] ∼ [18] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[20] 상기 제 2 영역의 적어도 일부에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [1] ∼ [9] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[21] 상기 제 2 영역이 Ga 극성측의 주면을 적어도 포함하는 주도프 영역을 갖고, 또한 그 주도프 영역에 있어서의 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [20] 에 기재된 GaN 기판 웨이퍼.
[22] 상기 주도프 영역에 있어서의 도너 불순물의 총 농도가 2 × 1018 atoms/㎤ 이상인, 상기 [21] 에 기재된 GaN 기판 웨이퍼.
[23] 상기 주도프 영역에 가장 높은 농도로 함유되는 불순물이 Si 또는 Ge 인, 상기 [21] 또는 [22] 에 기재된 GaN 기판 웨이퍼.
[24] 상기 주도프 영역에 있어서, Si 를 제외한 도너 불순물의 총 농도가 Si 농도의 10 ％ 이하인, 상기 [21] 또는 [22] 에 기재된 GaN 기판 웨이퍼.
[25] 상기 주도프 영역에 있어서, Si 및 O 를 제외한 도너 불순물 원소의 농도가, 독립적으로 1 × 1015 atoms/㎤ 미만인, 상기 [24] 에 기재된 GaN 기판 웨이퍼.
[26] 상기 주도프 영역에 있어서, Ge 농도가 1 × 1018 atoms/㎤ 이상이고, 또한 Si 농도가 4 × 1017 atoms/㎤ 이상인, 상기 [23] 에 기재된 GaN 기판 웨이퍼.
[27] 상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 20 ㎛ 이상인, 상기 [21] ∼ [26] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[28] 상기 주도프 영역에 있어서, c 축 방향을 따른 도너 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, 상기 [27] 에 기재된 GaN 기판 웨이퍼.
[29] 상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 상기 제 2 영역의 최소 두께의 50 ％ 이상인, 상기 [21] ∼ [28] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[30] 상기 제 2 영역에 있어서의 도너 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, 상기 [20] ∼ [29] 중 어느 하나에 기재된 GaN 기판 웨이퍼.
[31] 상기 [1] ∼ [30] 중 어느 하나에 기재된 GaN 기판 웨이퍼와, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 에피택셜 성장한 1 이상의 질화물 반도체층을 갖는 에피택셜 웨이퍼.
[32] 상기 [1] ∼ [30] 중 어느 하나에 기재된 GaN 기판 웨이퍼를 준비하는 공정과, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는 에피택셜 웨이퍼의 제조 방법.
[33] 상기 [1] ∼ [30] 중 어느 하나에 기재된 GaN 기판 웨이퍼를 준비하는 공정과, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 질화물 반도체층을 성장시켜 에피택셜 웨이퍼를 얻는 공정과, 상기 GaN 기판 웨이퍼의 상기 제 1 영역의 적어도 일부를 제거하는 공정을 갖는 질화물 반도체 디바이스의 제조 방법.
[34] 재성장 계면을 사이에 두고 N 극성측의 영역과 Ga 극성측의 영역을 갖는 GaN 기판 웨이퍼를 제조하는 방법으로서,
암모노서멀 성장된 GaN 결정으로 이루어지는 c 면 GaN 웨이퍼를 준비하는 제 1 공정과,
그 c 면 GaN 웨이퍼 상에 (0001) 배향된 두께 20 ㎛ 이상의 GaN 막을 HVPE 로 성장시켜 적층 구조 웨이퍼를 얻는 제 2 공정을 갖는 것을 특징으로 하는, GaN 기판 웨이퍼의 제조 방법.
[35] 상기 GaN 기판 웨이퍼가, 이하의 (1) ∼ (3) 에서 선택되는 어느 조건을 만족하는, [34] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
(1) 50 ㎜ 이상 55 ㎜ 이하의 직경과 250 ㎛ 이상 450 ㎛ 이하의 두께를 갖는다.
(2) 100 ㎜ 이상 105 ㎜ 이하의 직경과 350 ㎛ 이상 750 ㎛ 이하의 두께를 갖는다.
(3) 150 ㎜ 이상 155 ㎜ 이하의 직경과 450 ㎛ 이상 800 ㎛ 이하의 두께를 갖는다.
[36] 상기 c 면 GaN 웨이퍼에 있어서, Li, Na, K, F, Cl, Br 및 I 에서 선택되는 원소 중 적어도 하나의 원소의 농도가 1 × 1015 atoms/㎤ 이상인, 상기 [34] 또는 [35] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[37] c 면 GaN 웨이퍼가, H 를 1 × 1017 atoms/㎤ 이상의 농도로 함유하는, [34] ∼ [36] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[38] 상기 c 면 GaN 웨이퍼에 있어서, O 의 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [34] ∼ [37] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[39] 상기 c 면 GaN 웨이퍼에 있어서, F 의 농도가 1 × 1015 atoms/㎤ 이상인, 상기 [34] ∼ [38] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[40] 상기 GaN 막의 적어도 일부에 있어서, 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, 상기 [34] ∼ [39] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[41] 상기 GaN 막이, c 축 방향의 영역 길이가 1 ㎛ 이상이고, 또한 영역 내의 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, 특정 도프 영역을 갖는, 상기 [40] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[42] 상기 특정 도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [41] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[43] 상기 특정 도프 영역에 있어서, 보상 불순물의 총 농도가 도너 불순물의 총 농도의 2 배 이상인, 상기 [41] 또는 [42] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[44] c 축 방향을 따른 상기 특정 도프 영역 내의 보상 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, 상기 [41] ∼ [43] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[45] 상기 영역 길이가, 상기 GaN 막의 두께의 50 ％ 이상인, 상기 [41] ∼ [44] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[46] 상기 특정 도프 영역의 하단으로부터, 상기 GaN 막과 상기 제 2 c 면 GaN 웨이퍼의 계면까지의 길이가, 1 ㎛ 이상인, 상기 [41] ∼ [45] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[47] 상기 특정 도프 영역이, 탄소 및 천이 금속 원소에서 선택되는 1 종 이상의 원소를 함유하는, 상기 [41] ∼ [46] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[48] 상기 특정 도프 영역에 가장 높은 농도로 함유되는 불순물이 Fe, Mn 또는 C 인, 상기 [47] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[49] 상기 GaN 막에 있어서의 보상 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, 상기 [40] ∼ [48] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[50] 상기 GaN 막의 적어도 일부에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [34] ∼ [49] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[51] 상기 GaN 막 중, c 축 방향으로 20 ㎛ 이상의 영역 길이를 갖는 특정 도프 영역에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [50] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[52] 상기 특정 도프 영역에 있어서의 도너 불순물의 총 농도가 2 × 1018 atoms/㎤ 이상인, 상기 [51] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[53] c 축 방향을 따른 상기 특정 도프 영역 내의 도너 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, 상기 [51] 또는 [52] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[54] 상기 특정 도프 영역의 c 축 방향의 영역 길이가, 상기 GaN 막의 두께의 50 ％ 이상인, 상기 [51] ∼ [53] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[55] 상기 특정 도프 영역의 하단으로부터, 상기 GaN 막과 상기 제 2 c 면 GaN 웨이퍼의 계면까지의 길이가, 1 ㎛ 이상인, 상기 [51] ∼ [54] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[56] 상기 특정 도프 영역에 있어서, 가장 높은 농도로 함유되는 도펀트가 Si 또는 Ge 인, 상기 [51] ∼ [55] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[57] 상기 특정 도프 영역에 있어서, Si 를 제외한 도너 불순물의 총 농도가 Si 농도의 10 ％ 이하인, 상기 [51] ∼ [55] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[58] 상기 특정 도프 영역에 있어서, Si 및 O 를 제외한 도너 불순물 원소의 농도가, 독립적으로 1 × 1015 atoms/㎤ 미만인, 상기 [57] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[59] 상기 특정 도프 영역에 있어서, Ge 농도가 1 × 1018 atoms/㎤ 이상이고, 또한 Si 농도가 4 × 1017 atoms/㎤ 이상인, 상기 [56] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[60] 상기 GaN 막에 있어서의 도너 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, 상기 [50] ∼ [59] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[61] 상기 제 2 공정 후, 상기 적층 구조체를 박화하는 박화 공정을 갖는, 상기 [34] ∼ [60] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
[62] 상기 박화 공정의 전후에 있어서의 상기 GaN 막의 두께차가 50 ㎛ 이상인, 상기 [61] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[63] 상기 박화 공정의 전후에 있어서의 상기 GaN 막의 두께차가 200 ㎛ 이하인, 상기 [61] 또는 [62] 에 기재된 GaN 기판 웨이퍼의 제조 방법.
[64] 상기 GaN 기판 웨이퍼의 오프컷 방위가, 상기 c 면 GaN 웨이퍼의 오프컷 방위와 상이한, 상기 [61] ∼ [63] 중 어느 하나에 기재된 GaN 기판 웨이퍼의 제조 방법.
반도체 디바이스용의 기판으로서 바람직한 결정성과 개선된 생산성을 갖는 GaN 기판 웨이퍼 및 그 제조 방법이 제공된다.
도 1 은, 실시형태에 관련된 GaN 기판 웨이퍼를 나타내는 사시도이다.
도 2 는, 실시형태에 관련된 GaN 기판 웨이퍼를 나타내는 단면도이다.
도 3 은, 실시형태에 관련된 GaN 기판 웨이퍼를 나타내는 단면도이다.
도 4 는, 실시형태에 관련된 GaN 기판 웨이퍼를 사용한 질화물 반도체 디바이스의 제조 공정을 설명하기 위한 공정 단면도이다.
도 5 는, 실시형태에 관련된 GaN 기판 웨이퍼 제조 방법을 설명하기 위한 공정 단면도이다.
도 6 은, 암모노서멀법에서 사용되는 결정 성장 장치의 기본 구성을 나타내는 모식도이다.
도 7 은, HVPE 장치의 기본 구성을 나타내는 모식도이다.
이하에 본 발명의 실시형태를 상세하게 설명한다. 이하에 기재하는 구성 요건의 설명은 본 발명의 실시형태의 일례 (대표예) 이며, 본 발명은 그 요지를 넘지 않는 한, 이들 내용에 특정은 되지 않는다.
본 명세서에 있어서「X ∼ Y」 (X, Y 는 임의의 숫자) 로 표현한 경우, 특별히 기재하지 않는 한「X 이상 Y 이하」의 의미와 함께,「바람직하게는 X 보다 크다」및「바람직하게는 Y 보다 작다」의 의미를 포함한다.
또, 본 명세서에 있어서, 2 개 이상의 대상을 아울러 설명할 때에 사용하는「독립적으로」란, 그들 2 개 이상의 대상이 동일해도 되고 상이해도 된다는 의미로 사용된다.
1. GaN 기판 웨이퍼
본 발명의 일 실시형태는, GaN 기판 웨이퍼에 관한 것이다.
실시형태에 관련된 GaN 기판 웨이퍼는, (0001) 배향된 GaN 기판 웨이퍼로서, 재성장 계면을 사이에 두고 N 극성측에 형성된 제 1 영역과, Ga 극성측에 형성된 제 2 영역을 갖는다. 제 2 영역의 최소 두께는 20 ㎛ 이상이다. 제 1 영역은, Li (리튬), Na (나트륨), K (칼륨), F (불소), Cl (염소), Br (브롬) 및 I (요오드) 중 적어도 하나를, 1015 atoms/㎤ 이상의 농도로 함유한다. 제 2 영역의 불순물 농도에 관해서는, 다음의 (a) ∼ (c) 에서 선택되는 1 이상의 조건이 만족된다 :
(a) Si (규소) 농도가 5 × 1016 atoms/㎤ 이상
(b) O (산소) 농도가 3 × 1016 atoms/㎤ 이하
(c) H (수소) 농도가 1 × 1017 atoms/㎤ 이하
(0001) 배향된 GaN 웨이퍼란, (0001) 결정면 즉 c 면과 평행 또는 대략 평행한 주면 (대면적면) 을 갖는 GaN 웨이퍼로서, c 면 GaN 웨이퍼라고도 한다.
또한, 본 명세서에 있어서「불순물」이란, GaN 기판에 함유되는 Ga 원소 및 N 원소 이외의 성분을 의미한다.
도 1 및 도 2 에 실시형태에 관련된 GaN 기판 웨이퍼의 일례를 나타낸다. 도 1 은 사시도이고, 도 2 는 단면도이다.
도 1 및 도 2 에 나타내는 GaN 기판 웨이퍼 (100) 는, GaN 결정만으로 이루어지는, 자립된 기판 웨이퍼이고, 그 2 개의 주면 중 일방은 N 극성면 (101), 타방은 Ga 극성면 (102) 이다. N 극성면 (101) 과 Ga 극성면 (102) 은 서로 평행이다.
GaN 기판 웨이퍼 (100) 는 (0001) 배향되어 있고, (0001) 결정면에 대한 Ga 극성면 (102) 의 경사는 10 도 이하, 바람직하게는 5 도 이하, 보다 바람직하게는 2.5 도 이하이다. 그 경사는 0.2 도 이상 1 도 미만, 1 도 이상 2.5 도 이하 등일 수 있다.
GaN 기판 웨이퍼 (100) 의 직경은, 통상적으로 45 ㎜ 이상이고, 95 ㎜ 이상, 혹은 145 ㎜ 이상이어도 된다. 전형적으로는 50 ∼ 55 ㎜ (약 2 인치), 100 ∼ 105 ㎜ (약 4 인치), 150 ∼ 155 ㎜ (약 6 인치) 등이다.
GaN 기판 웨이퍼 (100) 의 두께의 바람직한 범위는, 직경에 따라 바뀐다. 직경이 약 2 인치일 때, 두께는 바람직하게는 250 ㎛ 이상, 보다 바람직하게는 300 ㎛ 이상이고, 또, 바람직하게는 450 ㎛ 이하, 보다 바람직하게는 400 ㎛ 이하이다. 직경이 약 4 인치일 때, 두께는 바람직하게는 350 ㎛ 이상, 보다 바람직하게는 400 ㎛ 이상이고, 또, 바람직하게는 750 ㎛ 이하, 보다 바람직하게는 650 ㎛ 이하이다. 직경이 약 6 인치일 때, 두께는 바람직하게는 450 ㎛ 이상, 보다 바람직하게는 550 ㎛ 이상이고, 또, 바람직하게는 800 ㎛ 이하, 보다 바람직하게는 700 ㎛ 이하이다.
상기와 같이, GaN 기판 웨이퍼 (100) 는 통상적으로 원반형이지만, 변형예에서는, 주면의 형상이 정방형, 장방형, 육각형, 팔각형, 타원형 등이어도 되고, 부정형이어도 된다. 이와 같은 변형예의 경우에는, 상기 직경을「주면에 있어서 무게 중심을 통과하는 직선으로서 가장 짧은 길이」로 대체할 수 있다.
GaN 기판 웨이퍼 (100) 의 N 극성면 (101) 은「이면」이며, 경면 마무리되어 있어도 되고, 조면 (粗面) 혹은 광택 제거 마무리되어 있어도 된다.
GaN 기판 웨이퍼 (100) 의 Ga 극성면 (102) 은「표면」이며, GaN 기판 웨이퍼 (100) 를 사용하여 반도체 디바이스를 제조할 때에는, 통상적으로 Ga 극성면 (102) 상에 반도체층이 에피택셜 성장된다.
Ga 극성면 (102) 은 결정 성장시킨 채의 상태 (as-grown) 의 표면일 수 있지만, 통상적으로는, 가공에 의해 평탄화되어 있다. Ga 극성면 (102) 을 평탄화하여, 평탄면으로 하기 위해 이루어지는 가공에는, 연마 및 CMP (Chemical Mechanical Polishing) 에서 선택되는 1 개 이상이 포함될 수 있다. 이들 가공에 추가하여, 데미지층의 제거를 목적으로 하여 에칭이 실시될 수 있다. 평탄면의 조도는 한정되는 것은 아니지만, 예를 들어, 원자간력 현미경 (AFM) 으로 측정되는 Ga 극성면 (102) 의 근제곱 평균 (RMS) 조도로서, 측정 범위 2 ㎛ × 2 ㎛ 에 있어서 바람직하게는 5 ㎚ 미만, 보다 바람직하게는 2 ㎚ 미만, 더욱 바람직하게는 1 ㎚ 미만이고, 0.5 ㎚ 미만이어도 된다.
Ga 극성면 (102) 은 절삭에 의해 형성된 면이어도 되지만, 절삭하지 않고 연마, CMP, 에칭 등의 평탄화만이 실시된 면인 것이 바람직하다.
GaN 기판 웨이퍼 (100) 는, 그 2 개의 주면 사이에 재성장 계면 (103) 을 갖고 있고, 재성장 계면 (103) 을 사이에 두고 N 극성측에 제 1 영역 (110), Ga 극성측에 제 2 영역 (120) 을 갖고 있다. 「재성장 계면」이란, 임의의 기판 상에 GaN 결정이 성장하였을 때에 발생하는 경계면을 의미하고, 그 존재는, 예를 들어 GaN 기판 웨이퍼의 단면을 주사 전자 현미경 캐소드 루미네선스 관찰 또는 형광 현미경 관찰함으로써 확인할 수 있다.
재성장 계면 (103) 은, Ga 극성면 (102) 과 평행인 것이 바람직하다. 재성장 계면 (103) 이 Ga 극성면 (102) 으로부터 경사져 있을 때, 통상적으로 제 2 영역 (120) 의 두께는 경사 방향의 일방단에서 최소가 되고, 타방단에서 최대가 된다. 제 2 영역 (120) 의 그 일방단에 있어서의 두께와 그 타방단에 있어서의 두께의 차가 200 ㎛ 를 초과하지 않는 것이 바람직하다.
GaN 기판 웨이퍼 (100) 를 사용한 질화물 반도체 디바이스의 제조 과정에서는, 최종적으로 제 1 영역 (110) 이 제거되는 것이 상정된다. 요컨대, GaN 기판 웨이퍼 (100) 를 사용하여 제조되는 질화물 반도체 디바이스 칩은, 제 1 영역 (110) 에서 유래하는 부분을 포함하지 않는 것이 상정된다. 이와 같은 사용 양태이면, 제 1 영역 (110) 을 이루는 GaN 결정의 전기 특성에 특별한 제약은 없다.
제 1 영역 (110) 은 통상적으로 암모노서멀 성장된 GaN 결정으로 이루어지므로, Li (리튬), Na (나트륨), K (칼륨), F (불소), Cl (염소), Br (브롬) 및 I (요오드) 에서 선택되는 원소 중 적어도 하나의 원소를, 1 × 1015 atoms/㎤ 이상의 농도로 함유한다. 또, 제 1 영역은, 통상적으로 H (수소) 및 O (산소) 를 각각 독립적으로, 1 × 1017 atoms/㎤ 이상의 농도로 함유한다.
제 1 영역 (110) 이 Li, Na 및 K 와 같은 알칼리 금속 원소를 함유하는 것은, 그 영역을 이루는 GaN 결정을 암모노서멀 성장시키는 데에, 알칼리 금속을 함유하는 예를 들어 LiNH2, NaNH2 및 KNH2 와 같은 화합물이 광화제로서 사용되었을 때이다.
한편, 제 1 영역 (110) 이 F, Cl, Br 및 I 와 같은 할로겐 원소를 함유하는 것은, 그 영역을 이루는 GaN 결정을 암모노서멀 성장시키는 데에, 할로겐 원소를 함유하는 예를 들어 NH4F, NH4Cl, NH4Br 및 NH4I 와 같은 화합물이 광화제로서 사용되었을 때이다.
제 2 영역 (120) 은, 제 1 영역 (110) 상에 HVPE 로 성장된다. 제 1 영역 (110) 과 제 2 영역 (120) 사이에 재성장 계면 (103) 이 존재하는 것은, 제 1 영역 (110) 을 성장시키는 공정과 제 2 영역 (120) 을 성장시키는 공정이 연속하고 있지 않기 때문이다. 본 명세서에 있어서 HVPE 란, 하이드라이드 기상 성장법 (Hydride Vapor Phase Epitaxy) 을 의미한다.
제 2 영역 (120) 은, HVPE 로 성장된 GaN 결정으로 이루어지므로, 불순물 농도에 관하여 다음의 (a) ∼ (c) 에서 선택되는 1 이상의 조건을 만족한다.
(a) Si 농도가 5 × 1016 atoms/㎤ 이상이다.
(b) O 농도가 3 × 1016 atoms/㎤ 이하이다.
(c) H 농도가 1 × 1017 atoms/㎤ 이하이다.
제 2 영역 (120) 의 성장에 있어서 시드의 역할을 담당하는 제 1 영역 (110) 이, 암모노서멀 성장된 결정성이 양호한 GaN 결정으로 이루어지는 점에서, 제 2 영역 (120) 을 이루는 GaN 결정도 양호한 결정성을 갖는다.
제 2 영역 (120) 의 최소 두께는 20 ㎛ 이상이다. 그 이유는, GaN 기판 웨이퍼 (100) 를 사용한 질화물 반도체 디바이스 칩의 제조 과정에서, 기판 웨이퍼 (100) 로부터 제 1 영역 (110) 이 제거된 후, 남은 제 2 영역 (120) 이 그 반도체 디바이스 칩의 구조를 지지하는 기판으로서의 역할을 담당할 수 있도록 하기 위함이다. 최소 두께란, 두께가 최소인 지점의 두께를 의미한다.
제 2 영역 (120) 의 최소 두께는, 50 ㎛ 이상, 75 ㎛ 이상, 나아가서는 100 ㎛ 이상, 나아가서는 150 ㎛ 이상 등이어도 된다.
제 2 영역 (120) 의 최소 두께는, 바람직하게는 350 ㎛ 이하, 보다 바람직하게는 300 ㎛ 이하이고, 250 ㎛ 이하, 200 ㎛ 이하 등이어도 된다.
Ga 극성면 (102) 과 재성장 계면 (103) 이 평행이고, 제 2 영역 (120) 의 두께가 일정할 때에는, 제 2 영역의 두께는 모든 지점에서 최소 두께인 것으로 간주된다.
제 2 영역 (110) 의 의도적인 도핑은 필수는 아니다.
통상적인 HVPE 기법을 사용하였을 때, 의도적인 도핑을 하지 않음으로써, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 미만인 GaN 결정을 성장시키는 것은 용이하다. 또한「의도적인 도프」란, GaN 결정을 성장시키는 과정에서, 대상으로 하는 원소를 원료로서 첨가하는 것을 의미한다.
도너 불순물의 총 농도란, 모든 종류의 도너 불순물의 농도를 모두 더한 것이다.
GaN 결정 중에서 도너로서 작용하는 것은, Si, Ge (게르마늄), Sn (주석) 등의 14 족 원소와, O, S (황), Se (셀렌), Te (텔루르) 등의 16 족 원소이다. 이 중 Si 및 O 는, 의도적으로 첨가하지 않은 경우에도, HVPE 로 성장된 GaN 결정 중에는 1 × 1016 atoms/㎤ 이상의 농도로 함유될 수 있다. 대조적으로, Si 및 O 를 제외한 도너 불순물, 예를 들어, Si 이외의 14 족 원소와 O 이외의 16 족 원소는, 의도적으로 첨가하지 않는 한, 독립적으로 HVPE 로 성장된 GaN 결정 중에 1 × 1015 atoms/㎤ 이상의 농도로 함유되지는 않는다.
일례에서는, 제 2 영역 (110) 을 적어도 부분적으로 보상 불순물로 도핑해도 된다.
보상 불순물이란, GaN 결정 중에 있어서 n 형 캐리어를 보상하는 작용을 갖는 불순물이며, 잘 알려져 있는 것은 C (탄소) 와 천이 금속 원소이다. 천이 금속 원소에서는 Fe (철) 와 Mn (망간) 이 대표적이고, 그 외에는 Co (코발트), Cr (크롬), V (바나듐), Ni (니켈), Cu (구리) 등이 알려져 있다.
HVPE 로 성장되는 GaN 결정에 있어서는, 의도적으로 도핑하지 않는 한, 보상 불순물의 총 농도는 1 × 1017 atoms/㎤ 미만이고, 도너 불순물의 총 농도를 하회하는 것이 보통이다. 따라서, 의도적으로 도핑함으로써, 보상 불순물의 총 농도를 1 × 1017 atoms/㎤ 이상으로 할 수 있다.
다른 일례에서는, 제 2 영역 (110) 을 적어도 부분적으로 도너 불순물로 도핑해도 된다.
바람직한 예에서는, 제 2 영역 (120) 중, Ga 극성측의 주면을 적어도 포함하는 영역, 구체적으로는 GaN 기판 웨이퍼 (100) 의 Ga 극성면 (102) 으로부터 특정 길이 (L) 이내에 있는 영역이 주도프 영역 (120a) 으로 정해진다.
제 2 영역 (120) 이 보상 불순물로 도프될 때의 주도프 영역 (120a) 에 있어서의 보상 불순물의 총 농도는, 1 × 1017 atoms/㎤ 이상, 나아가서는 2 × 1017 atoms/㎤ 이상, 나아가서는 5 × 1017 atoms/㎤ 이상이어도 되고, 바람직하게는 1 × 1018 atoms/㎤ 이상, 보다 바람직하게는 2 × 1018 atoms/㎤ 이상이고, 5 × 1018 atoms/㎤ 이상 등이어도 된다.
제 2 영역 (120) 이 보상 불순물로 도프될 때, 주도프 영역 (120) 에 있어서는, 보상 불순물의 총 농도가 도너 불순물의 총 농도의 바람직하게는 2 배 이상, 보다 바람직하게는 5 배 이상, 더욱 바람직하게는 10 배 이상이고, 50 배 이상이어도 된다.
제 2 영역 (120) 이 보상 불순물로 도프될 때, 주도프 영역 (120) 을 이루는 GaN 결정은 반절연성, 즉, 그 실온 저항률이 1 × 105 Ω·㎝ 이상으로 되어도 된다. 또, 주도프 영역 (120) 에 가장 높은 농도로 함유되는 보상 불순물이 Fe, Mn 또는 C 인 것이 바람직하다.
제 2 영역 (120) 이 도너 불순물로 도프될 때의 그 제 2 영역의 적어도 일부의 영역, 예를 들어 주도프 영역 (120a) 에 있어서의 도너 불순물의 총 농도는, 1 × 1018 ㎝-3 이상, 나아가서는 2 × 1018 ㎝-3 이상인 것이 바람직하고, 5 × 1018 ㎝-3 이상이어도 된다.
제 2 영역 (120) 이 도너 불순물로 도프될 때, 주도프 영역 (120a) 이 가장 높은 농도로 함유하는 도너 불순물은, 바람직하게는 Si 또는 Ge 이고, 그것은 주로 다음의 2 개의 이유에 의한 것이다.
첫 번째로, Si 와 Ge 는, O 와 나란히 높은 활성화율을 나타내는 도너 불순물이다. 활성화율이란, 도너 불순물로 도핑된 GaN 에 있어서의 도너 불순물 농도에 대한 캐리어 농도의 비율이다.
두 번째로, O 를 1 × 1018 atoms/㎤ 이상의 농도로 함유하는 GaN 을 얻기 위해서는 패싯 성장이 필요한 반면, Si 또는 Ge 를 동일한 농도로 함유하는 GaN 은 c 면 성장에 의해 얻을 수 있다.
패싯 성장이란, (0001) 배향된 GaN 막을, 성장 표면이 피트투성이가 되도록 성장시키는 기법이다. 대조적으로, 이러한 GaN 막을 성장 표면이 평평해지도록 성장시키는 것이, c 면 성장이다.
관통 전위는 피트의 바닥에 모이는 성질을 갖기 때문에, 주도프 영역 (120a) 을 패싯 성장으로 형성한 경우, Ga 극성면 (102) 에 있어서의 관통 전위 밀도의 균일성이 저하된다. 그러나, 반도체 디바이스의 제조자가 선호하는 것은, 관통 전위 밀도의 균일성이 높은 GaN 기판 웨이퍼이다.
주도프 영역 (120a) 을 패싯 성장으로 형성하는 것은, 기판 웨이퍼 (100) 의 생산성의 점에서도 불리하다. 왜냐하면, 패싯 성장시킨 GaN 막은, c 면 성장시킨 GaN 막에 비해, 표면을 평탄화하기 위해 보다 많은 가공 시간을 필요로 하기 때문이다.
일례에서는, 주도프 영역 (120a) 에 있어서의 Si 를 제외한 도너 불순물의 총 농도를 Si 농도의 10 ％ 이하, 나아가서는 5 ％ 이하, 나아가서는 1 ％ 이하로 함으로써, 이 영역의 캐리어 농도를 Si 농도의 조절에 의해 제어하는 것이 가능해진다.
다른 일례에서는, 주도프 영역 (120a) 에 Ge 를 1018 atoms/㎤ 이상의 농도로 함유시켜도 된다. 이 때의 그 영역에 있어서의 Si 농도는, 바람직하게는 4 × 1017 atoms/㎤ 이상이다.
특정 길이 (L) 는, 통상적으로 1 ㎛ 이상이고, 제 2 영역 (120) 의 최소 두께를 초과하지 않는 범위에서 임의로 정할 수 있다.
바람직한 실시형태에 있어서는, GaN 기판 웨이퍼 (100) 를 사용한 질화물 반도체 디바이스 칩의 제조 과정에서, GaN 기판 웨이퍼 (100) 로부터 제 1 영역 (110) 에 추가하여 제 2 영역 (120) 도 일부 제거하여, 주도프 영역 (120a) 을 노출시켰을 때에도, 남은 주도프 영역 (120a) 만으로 이루어지는 GaN 기판이 그 반도체 디바이스 칩의 구조를 지지할 수 있도록 특정 길이 (L) 가 정해진다.
이 바람직한 실시형태에 있어서, 특정 길이 (L) 는 적어도 1 ㎛ 이상, 바람직하게는 10 ㎛ 이상, 보다 바람직하게는 20 ㎛, 더욱 바람직하게는 25 ㎛ 이상이고, 50 ㎛ 이상, 75 ㎛ 이상, 100 ㎛ 이상, 150 ㎛ 이상, 200 ㎛ 이상 등이어도 된다.
또, 특정 길이 (L) 의 하단 (N 극성면 (101) 측의 단) 으로부터 재성장 계면까지의 길이는, 바람직하게는 1 ㎛ 이상이고, 보다 바람직하게는 5 ㎛ 이상이고, 10 ㎛ 이상이고, 또, 그 하단으로부터 그 계면까지의 길이는, 바람직하게는 50 ㎛ 이하, 보다 바람직하게는 30 ㎛ 이하이다.
이 바람직한 실시형태에 있어서, 특정 길이 (L) 는, 제 2 영역 (120) 의 최소 두께의 바람직하게는 50 ％ 이상, 보다 바람직하게는 75 ％ 이상, 더욱 바람직하게는 90 ％ 이상이다.
이 바람직한 실시형태에서는, 주도프 영역 (120a) 내에 있어서, GaN 기판 웨이퍼 (100) 의 두께 방향인 c 축 방향을 따른 전기 특성의 변동이 작은 것이 바람직하다.
따라서, 그 영역 (120a) 에 보상 불순물이 첨가될 때에는, 그 영역 (120a) 내에 있어서의 c 축 방향을 따른 보상 불순물의 총 농도의 변동은, 중앙값으로부터 바람직하게는 ± 25 ％ 이내, 보다 바람직하게는 ± 20 ％ 이내, 더욱 바람직하게는 ± 15 ％ 이내, 보다 더 바람직하게는 ± 10 ％ 이내이다.
또, 그 영역 (120a) 에 도너 불순물이 첨가될 때에는, 그 영역 (120a) 내에 있어서의 c 축 방향을 따른 도너 불순물의 총 농도의 변동은, 중앙값으로부터 바람직하게는 ± 25 ％ 이내, 보다 바람직하게는 ± 20 ％ 이내, 더욱 바람직하게는 ± 15 ％ 이내, 보다 더 바람직하게는 ± 10 ％ 이내이다.
제 2 영역 (120) 이 보상 불순물로 도프될 때, 주도프 영역 (120a) 을 포함하여, 제 2 영역 (120) 에 있어서의 보상 불순물의 총 농도는, 과잉의 도핑에 의한 결정 품질의 현저한 저하를 피하기 위해, 5 × 1019 atoms/㎤ 이하, 나아가서는 2 × 1019 atoms/㎤ 이하, 나아가서는 1 × 1019 atoms/㎤ 이하로 될 수 있다.
제 2 영역 (120) 이 도너 불순물로 도프될 때, 주도프 영역 (120a) 을 포함하여, 제 2 영역 (120) 에 있어서의 도너 불순물의 총 농도는, 과잉의 도핑에 의한 결정 품질의 현저한 저하를 피하기 위해, 5 × 1019 atoms/㎤ 이하, 나아가서는 2 × 1019 atoms/㎤ 이하, 나아가서는 1 × 1019 atoms/㎤ 이하로 될 수 있다.
제 2 영역 (120) 의 최하부, 즉 제 1 영역 (110) 과 이웃하는 부분에서는, 주도프 영역 (120a) 에 의도적으로 첨가된 불순물과 동종의 불순물의 농도가 제 1 영역 (110) 으로부터 멀어짐에 따라 연속적 또는 단계적으로 증가하고 있어도 된다.
제 2 영역 (120) 은 통상적으로 HVPE 로 성장되므로, 그 불순물 농도에 관하여, 다음의 (a') ∼ (c') 에서 선택되는 1 이상의 조건을 만족한다.
(a') Si 농도가 5 × 1016 atoms/㎤ 이상
(b') O 농도가 3 × 1016 atoms/㎤ 이하
(c') H 농도가 1 × 1017 atoms/㎤ 이하
일례에서는, 도 3 에 나타내는 바와 같이, 재성장 계면 (103) 이 조면이어도 된다. 예를 들어, 제 2 영역 (120) 을 성장시키기 전에, 제 1 영역 (110) 의 표면을 에칭에 의해 조면화하였을 때, 재성장 계면 (103) 은 조면이 될 수 있다. 재성장 계면 (103) 에 수직으로 제 1 영역 (110) 에서 제 2 영역 (120) 을 향하는 방향을 높이 방향으로 하고, 그 재성장 계면에 있어서의 가장 높은 점과 가장 낮은 점 사이의 고저차를 그 재성장 계면의 조도 (r) 로 하였을 때, 그 조도 (r) 는 예를 들어 0.3 ㎛ 이상 12 ㎛ 이하일 수 있다.
그 밖에, 도 1 ∼ 도 3 에는 도시되어 있지 않지만, GaN 기판 웨이퍼 (100) 의 에지는 모따기되어 있어도 된다. 또, GaN 기판 웨이퍼 (100) 에는, 결정의 방위를 표시하는 오리엔테이션·플랫 또는 노치, 표면과 이면의 식별을 용이하게 하기 위한 인덱스·플랫 등, 필요에 따라 다양한 마킹을 실시할 수 있다.
제 2 영역 (120) 을 보상 불순물로 도핑하였을 때, GaN 기판 웨이퍼 (100) 는, GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스의 제조에 바람직하게 사용될 수 있다.
질화물 반도체 디바이스란, 디바이스 구조의 주요부를 질화물 반도체로 형성한 반도체 디바이스이다. 질화물 반도체는, 질화물계 Ⅲ-Ⅴ 족 화합물 반도체, Ⅲ 족 질화물계 화합물 반도체, GaN 계 반도체 등이라고도 불리며, GaN 을 포함하는 것 외에, GaN 의 갈륨의 일부 또는 전부를 다른 주기표 제 13 족 원소 (B, Al, In 등) 로 치환한 화합물을 포함한다.
횡형 디바이스 구조는, 바이폴러 트랜지스터와 같은 고전자 이동도 트랜지스터 (HEMT) 이외의 전자 디바이스에 있어서도, 또, 발광 다이오드 (LED) 나 레이저 다이오드 (LD) 와 같은 발광 디바이스에 있어서도 채용될 수 있다.
제 2 영역 (120) 을 도너 불순물로 도핑하였을 때, GaN 기판 웨이퍼 (100) 는, 종형 디바이스 구조를 갖는 각종 질화물 반도체 디바이스의 제조에 바람직하게 사용될 수 있다.
종형 디바이스 구조는, 레이저 다이오드 (LD), 발광 다이오드 (LED) 등의 발광 디바이스나, 정류기, 바이폴러 트랜지스터, 전계 효과 트랜지스터, HEMT 등의 전자 디바이스에 있어서 채용될 수 있다.
GaN 기판 웨이퍼 (100) 를 사용하여 질화물 반도체 디바이스를 제조할 때에는, 도 4(a) 에 나타내는 바와 같이 GaN 기판 웨이퍼 (100) 가 준비된 후, 그 Ga 극성면 (102) 상에, 도 4(b) 에 나타내는 바와 같이, 제 1 질화물 반도체층 (210) 과 제 2 질화물 반도체층 (220) 을 적어도 포함하는 에피택셜막 (200) 이 유기 금속 기상 성장법 (MOVPE) 으로 성장됨으로써, 에피택셜 웨이퍼가 형성된다.
예를 들어, 질화물 반도체 디바이스가 HEMT 일 때, 제 1 질화물 반도체층 (210) 과 제 2 질화물 반도체층 (220) 은, 각각 언도프 GaN 채널층과 언도프 AlGaN 캐리어 공급층일 수 있다.
예를 들어, 질화물 반도체 디바이스가 p-n 다이오드일 때, 제 1 질화물 반도체층 (210) 과 제 2 질화물 반도체층 (220) 은, 각각 n 형 GaN 층과 p 형 GaN 층일 수 있다.
에칭 가공, 이온 주입, 전극 형성, 보호막 형성 등을 포함할 수 있는 반도체 프로세스가 실행된 후, 에피택셜 웨이퍼는 분단되어 질화물 반도체 디바이스 칩이 되는데, 분단 전에 에피택셜 웨이퍼를 박화하기 위해, 통상적으로 도 4(c) 에 나타내는 바와 같이, GaN 기판 웨이퍼 (100) 의 제 1 영역 (110) 의 적어도 일부가 연삭, 에칭 등의 방법으로 제거된다.
이 박화 가공은, 에피택셜 웨이퍼의 외주부에 링상의 후육부가 남도록 실시될 수 있다. 요컨대, 에피택셜 웨이퍼의 외주부를 제외한 부분에 있어서만, GaN 기판 웨이퍼 (100) 의 제 1 영역 (110) 이 제거될 수 있다.
도 4(c) 에서는, 박화 후의 에피택셜 웨이퍼의 N 극성면측에 주도프 영역 (120a) 이 노출되도록, GaN 기판 웨이퍼 (100) 로부터 제 2 영역 (120) 도 부분적으로 제거되어 있다.
제 2 영역 (120) 이 도너 불순물로 도프되어 있을 때에는, 제 1 영역 (110) 의 제거에 의해 노출된 제 2 영역 (120) 의 표면에 전극이 형성된 후, 에피택셜 웨이퍼가 분단되어도 된다.
또한, GaN 기판 웨이퍼 (100) 를 사용한 반도체 디바이스는, 질화물 반도체 디바이스에만 한정되는 것은 아니다.
2. GaN 기판 웨이퍼의 제조 방법
다음으로, 본 발명의 다른 실시형태인 GaN 기판 웨이퍼의 제조 방법에 대해 설명한다. 이하에 기재하는 제조 방법은, 상기한 GaN 기판 웨이퍼를 제조하는 바람직한 일 형태이다. 또, 이하에 기재하는 GaN 기판 웨이퍼의 제조 방법에 의해 얻어지는 GaN 기판 웨이퍼의 바람직한 양태는, 상기한 GaN 기판 웨이퍼를 들 수 있다.
실시형태에 관련된 전술한 GaN 기판 웨이퍼 (100) 는, 바람직하게는, 이하에 설명하는 방법에 의해 제조될 수 있다. 이 방법은, 재성장 계면을 사이에 두고 N 극성측의 영역과 Ga 극성측의 영역을 갖는 GaN 기판 웨이퍼의 제조에 적용되는 것으로서, 다음의 공정을 갖는다.
(ⅰ) 암모노서멀 성장된 GaN 결정으로 이루어지는 c 면 GaN 웨이퍼를 준비하는 제 1 공정.
(ⅱ) 제 1 공정에서 준비한 c 면 GaN 웨이퍼 상에 (0001) 배향된 두께 20 ㎛ 이상의 GaN 막을 HVPE 로 성장시켜 적층 구조체를 얻는 제 2 공정.
본 명세서에 있어서「웨이퍼 상에」는「웨이퍼의 표면에」와 동일한 의미이다.
상기 제 1 공정 및 제 2 공정을 상세하게 설명하면 이하와 같다. 또한, 그 제 1 공정에서 얻어지는 c 면 GaN 웨이퍼 및 제 2 공정에서 얻어지는 GaN 막의 구조나 특성으로서, 각각 상기 서술한 제 1 영역 및 제 2 영역의 구조나 특성을 적용할 수 있다.
제 1 공정에서는, 도 5(a) 에 단면도를 나타내는 c 면 GaN 웨이퍼 (1) 가 준비된다.
c 면 GaN 웨이퍼 (1) 는, 암모노서멀 성장된 GaN 결정으로 이루어진다.
c 면 GaN 웨이퍼 (1) 를 이루는 GaN 결정을 암모노서멀 성장시키는 데에 사용되는 결정 성장 장치가 통상적으로 구비하는 구성을, 도 6 에 모식적으로 나타낸다.
도 6 을 참조하면, 결정 성장 장치는 오토클레이브를 구비하고 있고, 그 내부에는 배플로 서로 구획된 용해존 및 성장존이 형성되어 있다. GaN 결정을 성장시킬 때, 용해존에는 피드스톡이 광화제 (도시 생략) 와 함께 놓이고, 성장존에는 시드가 와이어로 매달아진다. 피드스톡은 바람직하게는 다결정 GaN 이다.
진공 펌프, 암모니아 봄베 및 질소 봄베가 접속된 가스 라인이, 밸브를 개재하여 오토클레이브와 접속되어 있다. 오토클레이브에 NH3 (암모니아) 을 넣을 때에는, 암모니아 봄베로부터 공급되는 NH3 의 양을 매스 플로미터로 확인하는 것이 가능하게 되어 있다.
오토클레이브에 넣어지는 NH3 의 양에 따라, 소정 온도로 가열되었을 때의 오토클레이브 내의 압력이 결정된다.
시드, 피드스톡, 광화제 및 NH3 이 넣어진 후, 오토클레이브는 밀봉되고, 내부가 초임계 상태가 되도록 외측으로부터 히터 (도시 생략) 로 가열된다. 용해존과 성장존 사이에 온도 구배를 형성하기 위해, 복수의 히터에 의해 오토클레이브의 상부와 하부는 따로 따로 가열된다.
용해존에서는 피드스톡이 용해되고, 성장존에서는 GaN 이 시드 상에 재결정된다.
광화제에는 염기성 광화제와 산성 광화제 모두 사용할 수 있다.
바람직한 염기성 광화제는 알칼리 금속 원소를 함유하는 화합물이며, 대표적인 것으로서 LiNH2, NaNH2 및 KNH2 와 같은 알칼리 금속 아미드를 들 수 있다.
바람직한 산성 광화제는 할로겐 원소를 함유하는 화합물이며, 대표적인 것으로서, NH4F, NH4Cl, NH4Br 및 NH4I 와 같은 할로겐화암모늄과, GaF3, GaCl3, GaBr3 및 GaI3 과 같은 할로겐화갈륨을 들 수 있다.
가장 바람직하게 사용할 수 있는 광화제는, 불순물 농도가 낮은 GaN 결정을 높은 레이트로 성장시킬 수 있는 점에서, NH4F 및 GaF3 과 같은 불소를 함유하는 화합물이고, 특히 NH4F 이다. NH4F 는 미리 합성된 것을 준비하여 오토클레이브에 주입해도 되고, 혹은, 오토클레이브 내 또는 오토클레이브에 접속된 반응 용기 내에서, NH3 과 HF (불화수소) 를 반응시켜 합성해도 된다.
일례에서는, NH4F 또는 GaF3 을, NH4Cl, NH4Br 또는 NH4I 와 병용해도 된다.
알칼리 금속 원소를 함유하는 화합물이 광화제로서 사용될 때, 시드 상에 재결정되는 GaN 은, 광화제에서 유래하는 알칼리 금속 원소를 함유한다. 예를 들어, 광화제에 KNH2 가 사용될 때, 시드 상에 재결정되는 GaN 은 K 를 함유한다.
할로겐 원소를 함유하는 화합물이 광화제로서 사용될 때, 시드 상에 재결정되는 GaN 은, 광화제에서 유래하는 할로겐 원소를 함유한다. 예를 들어, 광화제에 NH4F 가 사용될 때, 시드 상에 재결정되는 GaN 은 F 를 함유한다.
어떠한 광화제를 사용해도, 시드 상에 성장하는 GaN 결정은, 통상적으로 H (수소) 및 O (산소) 를 각각 1 × 1017 atoms/㎤ 이상의 농도로 함유한다.
다시 도 5(a) 를 참조하면, c 면 GaN 웨이퍼 (1) 는, 서로 평행한 N 극성면 및 Ga 극성면을 주면으로서 갖는다.
실시형태에 관련된 전술한 GaN 기판 웨이퍼 (100) 를 제조하는 경우에는, c 면 GaN 웨이퍼 (1) 에 있어서의 Ga 극성면의 (0001) 결정면에 대한 경사 각도 (오프컷 각) 및 경사 방향 (오프컷 방향) 을, GaN 기판 웨이퍼 (100) 가 가져야 할 오프컷 각 및 오프컷 방향과 동일하게 하는 것이 바람직하지만, 필수는 아니다.
GaN 기판 웨이퍼 (100) 가 가져야 할 오프컷 방위는, GaN 기판 웨이퍼 (100) 를 사용하는 반도체 디바이스의 제조자의 요구에 따라 다양한데, 다양한 오프컷 방위를 갖는 c 면 GaN 웨이퍼 (1) 를 준비하는 것은, GaN 기판 웨이퍼 (100) 의 생산 효율의 저하로 이어질 수 있다. c 면 GaN 웨이퍼 (1) 의 오프컷 방위에 따라, 다음의 제 2 공정에서 c 면 GaN 웨이퍼 (1) 상에 HVPE 로 GaN 막 (2) 을 성장시킬 때의 최적 조건이 바뀔 수 있는 것에도, 주의가 필요하다.
c 면 GaN 웨이퍼 (1) 의 초기 두께 (t1i) 는, 질화물 반도체 디바이스의 제조에 사용되는 GaN 기판 웨이퍼가 통상적으로 갖는 두께보다 얇아도 된다. 왜냐하면, 다수의 공정으로 이루어지는 반도체 프로세스에 견딜 필요가 있는 GaN 기판 웨이퍼와 달리, c 면 GaN 웨이퍼 (1) 는 다음의 제 2 공정까지의 동안에 파손되지 않기만 하면 되기 때문이다.
예를 들어, c 면 GaN 웨이퍼 (1) 의 직경이 약 2 인치일 때, 그 초기 두께 (t1i) 는 바람직하게는 300 ㎛ 이하이고, 250 ㎛ 이하, 나아가서는 200 ㎛ 이하여도 된다.
제 2 공정에서는, 도 5(b) 에 나타내는 바와 같이, c 면 GaN 웨이퍼 (1) 의 Ga 극성면 상에, (0001) 배향된 두께 20 ㎛ 이상의 GaN 막 (2) 을 HVPE 로 성장시켜, 적층 구조체를 얻는다. 이 때, c 면 GaN 웨이퍼 (1) 와 GaN 막 (2) 사이에는 재성장 계면이 형성된다.
통상적으로 c 면 GaN 웨이퍼 (1) 의 Ga 극성면은, GaN 막 (2) 을 성장시키기 전에 연삭, 연마, CMP 등의 기법을 적절히 사용하여 평탄하게 가공되지만 (평탄화 공정), 일례에서는, 평탄화된 그 Ga 극성면을 에칭으로 조면으로 가공한 후에 (조면화 공정), GaN 막 (2) 을 성장시켜도 된다.
HCl (염화수소) 을 에칭 가스에 사용하면, GaN 의 Ga 극성면은 에칭 마스크를 사용하지 않고 조면화하는 것이 가능하다. GaN 막 (2) 의 성장에 사용하는 HVPE 장치에 에칭용의 HCl 공급 라인을 형성하면, 그 HVPE 장치의 리액터 내에서, GaN 막 (2) 의 성장 직전에, c 면 GaN 웨이퍼 (1) 의 Ga 극성면을 조면화할 수도 있다.
GaN 막 (2) 은, 의도적으로 도핑하지 않고 성장시켜도 되고, 혹은, 적어도 부분적으로 보상 불순물 또는 도너 불순물로 도프해도 된다.
바람직한 예에서는, GaN 막 (2) 에 특정 도프 영역 (2a) 을 형성해도 된다. 특정 도프 영역 (2a) 은, c 축 방향의 영역 길이가, 예를 들어 1 ㎛ 이상이고, 10 ㎛ 이상, 20 ㎛ 이상, 25 ㎛ 이상, 50 ㎛ 이상, 75 ㎛ 이상, 100 ㎛ 이상, 150 ㎛ 이상, 200 ㎛ 이상 등일 수도 있다.
특정 도프 영역 (2a) 의 상단 ([0001] 측의 단) 은, GaN 막 (2) 의 상면으로부터 바람직하게는 10 ㎛ 이내, 보다 바람직하게는 5 ㎛ 이내이고, GaN 막 (2) 의 상면이어도 된다.
특정 도프 영역 (2a) 의 하단 ([000-1] 측의 단) 으로부터, c 면 GaN 웨이퍼 (1) 와 GaN 막 (2) 의 계면까지의 길이는, 바람직하게는 1 ㎛ 이상이고, 보다 바람직하게는 5 ㎛ 이상이고, 10 ㎛ 이상이고, 또, 그 하단으로부터 그 계면까지의 길이는, 바람직하게는 50 ㎛ 이하, 보다 바람직하게는 30 ㎛ 이하이다.
특정 도프 영역 (2a) 의 c 축 방향의 영역 길이는, 또한, GaN 막 (2) 의 두께의 50 ％ 이상인 것이 바람직하고, 75 ％ 이상인 것이 보다 바람직하고, 90 ％ 이상인 것이 더욱 바람직하다.
GaN 막 (2) 을 보상 불순물로 도프할 때, 특정 도프 영역 (2a) 내에서는, 보상 불순물의 총 농도가 적어도 1 × 1017 atoms/㎤ 이고, 2 × 1017 atoms/㎤ 이상, 5 × 1017 atoms/㎤ 이상, 1 × 1018 atoms/㎤ 이상, 2 × 1018 atoms/㎤ 이상, 5 × 1018 atoms/㎤ 이상 등이어도 된다.
GaN 막 (2) 을 보상 불순물로 도프할 때, 특정 도프 영역 (2a) 에 있어서, 보상 불순물의 총 농도는 도너 불순물의 총 농도의 바람직하게는 2 배 이상, 보다 바람직하게는 5 배 이상, 더욱 바람직하게는 10 배 이상이고, 50 배 이상이어도 된다.
GaN 막 (2) 을 보상 불순물로 도프할 때, 특정 도프 영역 (2a) 내에서는 GaN 결정이 반절연성, 즉, 그 실온 저항률이 1 × 105 Ω·㎝ 이상이어도 된다.
GaN 막 (2) 을 도너 불순물로 도프할 때, 특정 도프 영역 (2a) 내에서는, 도너 불순물의 총 농도가 적어도 1 × 1018 atoms/㎤ 이고, 바람직하게는 2 × 1018 atoms/㎤ 이상, 보다 바람직하게는 5 × 1018 atoms/㎤ 이상이다.
GaN 막 (2) 을 도너 불순물로 도프할 때, 특정 도프 영역 (2a) 에 가장 고농도로 첨가하는 도너 불순물은, 바람직하게는 Si 또는 Ge 이다.
일례에서는 특정 도프 영역 (2a) 에 있어서의 Si 를 제외한 도너 불순물의 총 농도를 Si 농도의 10 ％ 이하, 나아가서는 5 ％ 이하, 나아가서는 1 ％ 이하로 해도 된다.
다른 일례에서는, 특정 도프 영역 (2a) 에 Ge 를 1 × 1018 atoms/㎤ 이상의 농도로 함유시켜도 된다. 이 때의 그 영역에 있어서의 Si 농도는, 바람직하게는 4 × 1017 atoms/㎤ 이상이다.
특정 도프 영역 (2a) 내에 있어서는, c 축 방향을 따른 전기 특성의 변동이 작은 것이 바람직하다.
따라서, 그 영역 (2a) 에 보상 불순물이 첨가될 때에는, 그 영역 (2a) 내에 있어서의 c 축 방향을 따른 보상 불순물의 총 농도의 변동은, 중앙값으로부터 바람직하게는 ± 25 ％ 이내, 보다 바람직하게는 ± 20 ％ 이내, 더욱 바람직하게는 ± 15 ％ 이내, 보다 더 바람직하게는 ± 10 ％ 이내이다.
또, 그 영역 (2a) 에 도너 불순물이 첨가될 때에는, 그 영역 (2a) 내에 있어서의 c 축 방향을 따른 도너 불순물의 총 농도의 변동은, 중앙값으로부터 바람직하게는 ± 25 ％ 이내, 보다 바람직하게는 ± 20 ％ 이내, 더욱 바람직하게는 ± 15 ％ 이내, 보다 더 바람직하게는 ± 10 ％ 이내이다.
GaN 막 (2) 이 보상 불순물로 도프될 때, 특정 도프 영역 (2a) 을 포함하여, GaN 막 (2) 에 있어서의 보상 불순물의 총 농도는, 과잉의 도핑에 의한 결정 품질의 현저한 저하를 피하기 위해, 5 × 1019 atoms/㎤ 이하, 나아가서는 2 × 1019 atoms/㎤ 이하, 나아가서는 1 × 1019 atoms/㎤ 이하로 될 수 있다.
GaN 막 (2) 이 도너 불순물로 도프될 때, 특정 도프 영역 (2a) 을 포함하여, GaN 막 (2) 에 있어서의 도너 불순물의 총 농도는, 과잉의 도핑에 의한 결정 품질의 현저한 저하를 피하기 위해, 5 × 1019 atoms/㎤ 이하, 나아가서는 2 × 1019 atoms/㎤ 이하, 나아가서는 1 × 1019 atoms/㎤ 이하로 될 수 있다.
GaN 막 (2) 의 최하부, 즉 c 면 GaN 웨이퍼 (1) 와 이웃하는 부분에는, 특정 도프 영역 (2a) 에 첨가되는 보상 불순물과 동종의 보상 불순물을, 그 농도가 c 면 GaN 웨이퍼 (1) 로부터 멀어짐에 따라 연속적 또는 단계적으로 증가하도록 첨가해도 된다.
GaN 막 (2) 의 성장 두께 (t2g) 는, 제조해야 할 GaN 기판 웨이퍼의 Ga 극성측 영역의 설계 두께에 따라 설정하면 된다. 구체적으로는, 20 ㎛ 이상, 50 ㎛ 이상, 75 ㎛ 이상, 100 ㎛ 이상, 150 ㎛ 이상 등이어도 되고, 또, 500 ㎛ 이하, 350 ㎛ 이하, 300 ㎛ 이하, 250 ㎛ 이하, 200 ㎛ 이하 등이어도 된다.
전술한 GaN 기판 웨이퍼 (100) 를 제조하는 경우, GaN 막 (2) 의 성장 두께 (t2g) 는, 그 GaN 기판 웨이퍼에 있어서의 제 2 영역 (120) 의 설계 두께와 동일해도 되지만, 바람직하게는 그 설계 두께보다 크게 함으로써, 이후의 박화 공정에 있어서 GaN 막 (2) 의 표면의 평탄화 가공이 가능해진다. 따라서, GaN 막 (2) 의 성장 두께 (t2g) 는, 평탄화를 위한 가공 마진을 확보하기 위해, 그 제 2 영역 (120) 의 설계 최대 두께보다 50 ㎛ 이상 큰 것이 바람직하고, 100 ㎛ 이상 큰 것이 보다 바람직하다. 200 ㎛ 를 초과하는 가공 마진은 필요하게 되지 않는 것이 보통이다. 바꿔 말하면, 박화 공정의 전후에 있어서의 GaN 막 (2) 의 두께차가 200 ㎛ 이하인 것이 바람직하다.
예를 들어, GaN 막 (2) 의 성장 두께 (t2g) 가 제 2 영역 (120) 의 설계 최대 두께보다 50 ㎛ 이상 클 때, 이후의 박화 공정에서는 GaN 막 (2) 의 두께가 50 ㎛ 이상 감소된다. 바꿔 말하면, 박화 공정의 전후에 있어서의 GaN 막 (2) 의 두께차가 50 ㎛ 이상이 된다.
전술한 GaN 기판 웨이퍼 (100) 를 제조하는 경우, 직경이 큰 웨이퍼, 예를 들어 직경 6 인치의 웨이퍼였다고 하더라도, GaN 막 (2) 의 성장 두께 (t2g) 는 500 ㎛ 이하로 억제하는 것이 가능하다.
성장 두께 (t2g) 가 작아도 되는 점에서, GaN 막 (2) 은 비교적 단시간에 형성할 수 있고, 그러므로, 부생물인 NH4Cl (염화암모늄) 이 HVPE 장치의 배기 시스템을 폐색시키는 것을 걱정하지 않고, 한 번에 다수의 c 면 GaN 웨이퍼 (1) 상에 GaN 막 (2) 을 성장시키는 것이 가능하다. 이러한 점에서, 제 2 공정에 있어서의 스루풋은 매우 높은 것이 될 수 있다.
또한, GaN 막 (2) 의 형성에 필요로 하는 시간이 짧은 것은, HVPE 리액터의 세정과 메인터넌스에 관련된 비용의 삭감에도 기여할 수 있다. 일반적으로, HVPE 리액터는, 1 회의 성장 공정의 소요 시간이 짧을 때의 쪽이 열화의 진행이 느려, 사용 수명이 길어진다.
성장 두께 (t2g) 가 작아도 되는 것은, 특히 GaN 막 (2) 을 고농도로 도핑하는 경우, 이상 성장의 발생에 의한 수율 저하를 방지하는 데에 있어서 매우 적합하다. HVPE 에서는, 도펀트를 1 × 1018 atoms/㎤ 이상의 고농도로 함유하는 GaN 결정을 1 ㎜ 를 초과하는 두께로 성장시키려고 하면, 높은 빈도로 이상 성장이 발생하기 때문이다.
제 2 공정 후, 필요에 따라, 도 5(c) 에 나타내는 바와 같이, 제 2 공정에서 얻은 적층 구조체를 박화하는 박화 공정이 마련된다.
도 5(c) 에서는, c 면 GaN 웨이퍼 (1) 의 두께가 초기 두께 (t1i) 로부터 최종 두께 (t1f) 로 감소됨과 함께, GaN 막 (2) 의 두께가 초기 두께 (t2i) 로부터 최종 두께 (t2f) 로 감소되어 있지만, 박화 공정에서는 c 면 GaN 웨이퍼 (1) 와 GaN 막 (2) 중 어느 일방만이 가공되어도 된다.
실시형태에 관련된 전술한 GaN 기판 웨이퍼 (100) 를 제조하는 경우, 박화 공정에 있어서, c 면 GaN 웨이퍼 (1) 와 GaN 막 (2) 의 두께가, 그 GaN 기판 웨이퍼에 있어서의 제 1 영역 (110) 및 제 2 영역 (120) 의 설계 두께와 각각 일치할 때까지 감소된다.
제조해야 할 GaN 기판 웨이퍼 (100) 의 오프컷 방위와 c 면 GaN 웨이퍼 (1) 의 오프컷이 동일할 때에는, 박화 가공시의 면 방위의 기준으로서, c 면 GaN 웨이퍼 (1) 의 이면 (적층 구조체의 N 극성면) 이 사용될 수 있다.
제조해야 할 GaN 기판 웨이퍼 (100) 의 오프컷 방위가 c 면 GaN 웨이퍼 (1) 의 오프컷과 상이할 때, 즉 오프컷 각과 오프컷 방향 중 적어도 어느 것이 상이할 때에는, 박화 가공 전에 적층 구조체의 결정 방위가 X 선 회절 장치로 확인된다.
박화 공정에 있어서 사용하는 가공 기법은, 연삭, 래핑, CMP, 드라이 에칭, 웨트 에칭 등에서 적절히 선택할 수 있다.
상기 서술한 제조 방법에 포함되는 제 2 공정에서 사용할 수 있는 HVPE 장치에 대해, 도 7 을 참조하면서 이하에 설명한다.
도 7 에 나타내는 HVPE 장치 (10) 는, 핫 월형의 리액터 (11) 와, 그 리액터 내에 배치된 갈륨 저류부 (12) 및 서셉터 (13) 와, 그 리액터의 외부에 배치된 제 1 히터 (14) 및 제 2 히터 (15) 를 구비하고 있다. 제 1 히터 (14) 및 제 2 히터 (15) 는, 각각 리액터 (11) 를 환상으로 둘러싸고 있다.
리액터 (11) 는 석영관 챔버이다. 리액터 (11) 내에는, 주로 제 1 히터 (14) 로 가열되는 제 1 존 (Z1) 과, 주로 제 2 히터 (15) 로 가열되는 제 2 존 (Z2) 이 있다. 배기관 (PE) 은 제 2 존 (Z2) 측의 리액터 단에 접속된다.
제 1 존 (Z1) 에 배치되는 갈륨 저류부 (12) 는, 가스 입구와 가스 출구를 갖는 석영 용기이다.
제 2 존 (Z2) 에 배치되는 서셉터 (13) 는, 예를 들어 그래파이트로 형성된다. 서셉터 (13) 를 회전시키는 기구는 임의로 형성할 수 있다.
HVPE 장치 (10) 로 GaN 을 성장시키려면, 서셉터 (13) 상에 시드를 놓은 후에 제 1 히터 (14) 및 제 2 히터 (15) 로 리액터 (11) 내를 가열함과 함께, 캐리어 가스로 희석된 NH3 (암모니아) 을 암모니아 도입관 (P1) 을 통하여 제 2 존 (Z2) 에 공급하고, 또, 캐리어 가스로 희석된 HCl (염화수소) 을 염화수소 도입관 (P2) 을 통하여 갈륨 저류부 (12) 에 공급한다. 이 HCl 은 갈륨 저류부 (12) 중의 금속 갈륨과 반응하고, 생성된 GaCl (염화갈륨) 이 염화갈륨 도입관 (P3) 을 통하여 제 2 존 (Z2) 으로 옮겨진다.
제 2 존 (Z2) 에서 NH3 과 GaCl 이 반응하고, 생성되는 GaN 이 서셉터 (13) 상에 놓여진 시드 상에서 결정화된다.
성장하는 GaN 을 의도적으로 도프할 때에는, 캐리어 가스로 희석된 도핑 가스를 도펀트 도입관 (P4) 을 통하여 리액터 (11) 내의 제 2 존 (Z2) 으로 유도한다.
암모니아 도입관 (P1), 염화수소 도입관 (P2), 염화갈륨 도입관 (P3) 및 도펀트 도입관 (P4) 은, 리액터 (11) 내에 배치되는 부분이 석영으로 형성된다.
NH3, HCl 및 도핑 가스의 각각을 희석시키는 캐리어 가스에는, H2 (수소 가스), N2 (질소 가스) 또는 H2 와 N2 의 혼합 가스가 바람직하게 사용된다.
HVPE 장치 (10) 를 사용하여 GaN 을 성장시킬 때의 바람직한 조건은, 다음과 같다.
갈륨 저류부의 온도는, 예를 들어 500 ∼ 1000 ℃ 이고, 바람직하게는 700 ℃ 이상, 또, 바람직하게는 900 ℃ 이하이다.
서셉터 온도는, 예를 들어 900 ∼ 1100 ℃ 이고, 바람직하게는 930 ℃ 이상, 보다 바람직하게는 950 ℃ 이상이며, 또, 바람직하게는 1050 ℃ 이하, 보다 바람직하게는 1020 ℃ 이하이다.
리액터 내의 NH3 분압과 GaCl 분압의 비인 Ⅴ/Ⅲ 비는, 예를 들어 1 ∼ 20 이고, 바람직하게는 2 이상, 보다 바람직하게는 3 이상이며, 또, 바람직하게는 10 이하이다.
Ⅴ/Ⅲ 비는 지나치게 커도 지나치게 작아도, GaN 의 성장 표면의 모르폴로지가 악화되는 원인이 된다. 성장 표면의 모르폴로지 악화는, 결정 품질의 저하의 원인이 될 수 있다.
어느 종류의 도펀트에서는, GaN 결정에 대한 도입 효율이, 성장 표면의 결정 방위에 강하게 의존한다. 성장 표면의 모르폴로지가 양호하지 않은 조건에서 성장시킨 GaN 결정의 내부에서는, 이러한 도펀트의 농도의 균일성이 저하된다. 이것은, 모르폴로지가 나쁜 성장 표면에는, 다양한 방위의 패싯이 존재하는 것에 의한 것이다.
GaN 결정에 대한 도입 효율이 성장 표면의 결정 방위에 따라 분명하게 상이한 도펀트의 전형예는 O (산소) 이지만, Ge (게르마늄) 에도 동일한 경향이 있는 것을 본 발명자들은 알아냈다. 후술하는 바와 같이, Ge 도핑시에 캐리어 가스 중의 H2 의 몰비를 지나치게 낮추지 않는 쪽이 좋은 것은, 이 것에 관계되어 있다.
O 도 Ge 도 도너 불순물인 점에서, 그 농도의 균일성의 저하는, 비저항이나 캐리어 농도의 균일성의 저하로 이어진다.
그 밖으로서, 지나치게 낮은 Ⅴ/Ⅲ 비의 사용은, 성장하는 GaN 결정의 질소 공공 농도를 증가시킨다. 질소 공공이 GaN 결정이나 그것을 사용한 GaN 기판, 혹은 그 GaN 기판 상에 형성되는 질화물 반도체 디바이스에 주는 영향은 지금으로서는 분명하지 않지만, 점 결함인 점에서, 농도는 가능한 한 낮게 해야할 것으로 생각된다.
GaN 의 성장 레이트는, 바람직하게는 40 ∼ 200 ㎛/h 이고, 리액터 내의 NH3 분압과 GaCl 분압의 곱을 파라미터로 하여 제어할 수 있다. 지나치게 높은 성장 레이트는 성장하는 GaN 의 표면 모르폴로지를 악화시킨다.
전술한 제 2 공정에서 GaN 막 (2) 을 도핑할 때에는, 성장 표면의 모르폴로지 악화를 방지하기 위해, 도핑 가스의 공급 레이트를, 공급 개시부터 수 분 내지 수십 분에 걸쳐서 서서히 소정값까지 증가시키는 것이 바람직하다.
동일한 이유에서, 도핑 가스의 공급은, GaN 막 (2) 을 적어도 수 ㎛ 성장시킨 시점에서 개시하는 것이 바람직하다.
GaN 막 (2) 에 보상 불순물을 함유시키는 방법은 한정되는 것은 아니지만, 통상적으로 도핑 가스를 HVPE 장치 내에 도입하는 방법이 채용된다.
C 도핑을 위한 도핑 가스에는, 예를 들어 CH4 (메탄) 와 같은 탄화수소 가스를 사용할 수 있다.
Fe 도핑을 위한 도핑 가스에는, 예를 들어, 기화시킨 염화철을 사용할 수 있다. 염화철 증기는, 캐리어 가스 유통하에서 가열한 금속 철에 HCl 을 접촉시키는 방법으로 발생시킬 수 있는 것 외에, 캐리어 가스 유통하에서 가열하여 기화시킨 페로센 (비스(시클로펜타디에닐)철) 을, 도펀트 도입관 내에서 HCl 과 반응시키는 방법으로 발생시킬 수 있다. 여기서 페로센은, 철을 함유하는 다른 유기 화합물로 치환해도 된다.
Mn 도핑을 위한 도핑 가스에는, 예를 들어, 도입관 내에 금속 Mn 을 설치하고, 이것을 가열함과 함께 캐리어 가스 등의 플로에 의해 사용할 수 있다.
다른 천이 금속 원소를 GaN 에 첨가할 때에도, 당해 천이 금속 원소의 증기, 혹은 당해 천이 금속 원소의 염화물의 증기를 도핑 가스로서 사용할 수 있다.
Si 도핑을 위한 도핑 가스에는 SiH4 (실란), SiH3Cl (모노클로로실란), SiH2Cl2 (디클로로실란), SiHCl3 (트리클로로실란) 또는 SiCl4 (테트라클로로실란) 를 바람직하게 사용할 수 있다.
Ge 도핑을 위한 도핑 가스에는 GeH4 (게르만), GeH3Cl (모노클로로게르만), GeH2Cls (디클로로게르만), GeHCl3 (트리클로로게르만) 또는 GeCl4 (테트라클로로게르만) 를 바람직하게 사용할 수 있다.
캐리어 가스 중의 H2 의 몰비는, 성장하는 GaN 의 불순물 농도에 영향을 줄 수 있다. 여기서 말하는 캐리어 가스 중의 H2 의 몰비는, 리액터 밖으로부터 리액터 내에 캐리어 가스로서 공급되는 각 가스종의 유량에 기초하여 산출된다.
사파이어 기판 상에 HVPE 로 성장시킨 GaN 결정으로부터 잘라낸 c 면 GaN 웨이퍼의 Ga 극성면 상에, 동일한 Ⅴ/Ⅲ 비를 사용하여 대략 동일한 성장 레이트로 HVPE 에 의해 성장시킨 Si 또는 Ge 도프 GaN 의 불순물 농도가, 캐리어 가스 중의 H2 의 몰비에 따라 어떻게 변화하는지를 조사한 결과를 하기 표 1 에 나타낸다.
Figure pct00001
표 1 로부터 알 수 있는 바와 같이, Si 도프 GaN 의 O 농도는, 캐리어 가스가 N2 만일 때 Si 농도의 10 ％ 이하이다. Si 이외의 도너는 실질적으로 O 뿐이므로, 이것은 Si 를 제외한 도너의 총 농도가 Si 농도의 10 ％ 이하인 것과 동등하다. 캐리어 가스 중의 H2 의 몰비를 높이면, Si 도프 GaN 의 O 농도는 더욱 낮아져, 그 몰비가 0.7 일 때에 Si 농도의 1 ％ 미만이 된다.
한편, Ge 도프 GaN 에서는, 캐리어 가스 중의 H2 의 몰비가 0 (제로) 일 때, 그 몰비가 0.7 일 때에 비해, Ge 농도가 10 배 이상 높고, 또, Si 농도에 대한 Ge 농도의 비도 보다 높다. 따라서, 언뜻 보면, 캐리어 가스 중의 H2 의 몰비는 낮은 쪽이 바람직한 것 같다.
그러나, 캐리어 가스 중의 H2 의 몰비가 0 일 때와 0.7 일 때에는, 전자의 쪽이 O 농도도 1 자릿수 높은 것으로부터 알 수 있는 바와 같이, 전자의 조건을 사용하였을 때의 쪽이 GaN 의 성장 표면 모르폴로지는 나쁘고, Ge 농도가 높은 것도 그 탓인 것을 본 발명자들은 확인하였다. 캐리어 가스 중의 H2 의 몰비가 지나치게 낮은 조건에서는, Ge 농도의 균일성이 낮은 GaN 결정이 성장한다.
따라서, Ge 도프 GaN 을 성장시킬 때에는, 캐리어 가스 중의 H2 의 몰비를 0.3 ∼ 0.7 정도로 하는 것이 바람직하고, 그렇게 하여 성장시킨 Ge 도프 GaN 에서는, Ge 농도가 1 × 1018 atoms/㎤ 이상일 때, Si 농도가 4 × 1017 atoms/㎤ 이상이다.
Si 와 Ge 중 어느 것으로 도프하였을 때도, HVPE 로 성장되는 GaN 의 O 농도는, 캐리어 가스 중의 H2 의 몰비를 높이면 저하되는 경향이 있어, 2 × 1016 atoms/㎤ 이하, 나아가서는 1 × 1016 atoms/㎤ 이하가 될 수 있다. 이것은, 성장 중의 표면 모르폴로지가 개선되기 때문이다.
HVPE 장치 (10) 를 사용하여 성장되는 GaN 은, 의도적으로 도핑하지 않을 때에도, O 및 Si 를 SIMS (2 차 이온 질량 분석) 로 검출 가능한 농도로 함유할 수 있다. Si 원은, 리액터나 리액터 내의 배관에 사용되는 석영 (SiO2) 이고, O 원은, 이러한 석영과 리액터 내에 잔류 또는 침입한 수분 중 어느 것 또는 양방이다.
도 7 에서는 도시가 생략되어 있는 부품을 포함하여, 리액터 (11) 내에 배치되는 부품에는, 석영과 카본 외에, SiC (탄화규소), SiNx (질화규소), BN (질화붕소), 알루미나, W (텅스텐), Mo (몰리브덴) 등으로 형성된 것을 사용할 수 있다. 그렇게 함으로써, HVPE 장치 (10) 를 사용하여 성장되는 GaN 에 있어서의, Si, O 및 H 를 제외한 각 불순물의 농도는, 의도적인 도핑을 하지 않는 한, 5 × 1015 atoms/㎤ 이하로 할 수 있다.
이상, 본 발명을 구체적인 실시형태에 입각하여 설명하였지만, 각 실시형태는 예로서 제시된 것으로서, 본 발명의 범위를 한정하는 것은 아니다. 본 명세서에 기재된 각 실시형태는, 발명의 취지를 일탈하지 않는 범위 내에서, 다양하게 변형할 수 있고, 또한 실시 가능한 범위 내에서, 다른 실시형태에 의해 설명된 특징과 조합할 수 있다.
1 : c 면 GaN 웨이퍼
2 : GaN 막
2a : 특정 도프 영역
10 : HVPE 장치
11 : 리액터
12 : 갈륨 저류부
13 : 서셉터
14 : 제 1 히터
15 : 제 2 히터
100 : GaN 기판 웨이퍼
101 : N 극성면
102 : Ga 극성면
103 : 재성장 계면
110 : 제 1 영역
120 : 제 2 영역
120a : 주도프 영역
200 : 에피택셜막
210 : 제 1 질화물 반도체층
220 : 제 2 질화물 반도체층

Claims (64)

  1. (0001) 배향된 GaN 기판 웨이퍼로서,
    재성장 계면을 사이에 두고 N 극성측에 형성된 제 1 영역과, Ga 극성측에 형성된 제 2 영역을 갖고,
    그 제 2 영역의 최소 두께가 20 ㎛ 이상이고,
    그 제 1 영역에 있어서의 Li, Na, K, F, Cl, Br 및 I 에서 선택되는 원소 중 적어도 하나의 원소의 농도가 1 × 1015 atoms/㎤ 이상이고, 또한
    그 제 2 영역이, 다음의 (a) ∼ (c) 에서 선택되는 1 이상의 조건을 만족하고 있는, GaN 기판 웨이퍼 :
    (a) Si 농도가 5 × 1016 atoms/㎤ 이상이다.
    (b) O 농도가 3 × 1016 atoms/㎤ 이하이다.
    (c) H 농도가 1 × 1017 atoms/㎤ 이하이다.
  2. 제 1 항에 있어서,
    이하의 (1) ∼ (3) 에서 선택되는 어느 조건을 만족하는, GaN 기판 웨이퍼.
    (1) 50 ㎜ 이상 55 ㎜ 이하의 직경과 250 ㎛ 이상 450 ㎛ 이하의 두께를 갖는다.
    (2) 100 ㎜ 이상 105 ㎜ 이하의 직경과 350 ㎛ 이상 750 ㎛ 이하의 두께를 갖는다.
    (3) 150 ㎜ 이상 155 ㎜ 이하의 직경과 450 ㎛ 이상 800 ㎛ 이하의 두께를 갖는다.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 영역의 최소 두께가 300 ㎛ 이하인, GaN 기판 웨이퍼.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    Ga 극성측의 주면이 평탄면인, GaN 기판 웨이퍼.
  5. 제 4 항에 있어서,
    Ga 극성측의 주면에 대하여 상기 재성장 계면이 경사져 있는, GaN 기판 웨이퍼.
  6. 제 5 항에 있어서,
    상기 제 2 영역에 있어서의 상기 재성장 계면이 경사져 있는 방향의 일방단과 타방단 사이의 두께차가 200 ㎛ 를 초과하지 않는, GaN 기판 웨이퍼.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 영역에 있어서, H 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역에 있어서, O 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 영역에 있어서, F 농도가 1 × 1015 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 영역의 적어도 일부에 있어서, 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  11. 제 10 항에 있어서,
    상기 제 2 영역이 Ga 극성측의 주면을 적어도 포함하는 주도프 영역을 갖고, 또한 그 주도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  12. 제 11 항에 있어서,
    상기 주도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 주도프 영역에 있어서, 보상 불순물의 총 농도가 도너 불순물의 총 농도의 2 배 이상인, GaN 기판 웨이퍼.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 주도프 영역이, 탄소 및 천이 금속 원소에서 선택되는 1 종 이상의 원소를 함유하는, GaN 기판 웨이퍼.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 주도프 영역에 가장 높은 농도로 함유되는 불순물이 Fe, Mn 또는 C 인, GaN 기판 웨이퍼.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 20 ㎛ 이상인, GaN 기판 웨이퍼.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 주도프 영역에 있어서, c 축 방향을 따른 보상 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, GaN 기판 웨이퍼.
  18. 제 11 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 상기 제 2 영역의 최소 두께의 50 ％ 이상인, GaN 기판 웨이퍼.
  19. 제 10 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 2 영역에 있어서의 보상 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, GaN 기판 웨이퍼.
  20. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 영역의 적어도 일부에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  21. 제 20 항에 있어서,
    상기 제 2 영역이 Ga 극성측의 주면을 적어도 포함하는 주도프 영역을 갖고, 또한 그 주도프 영역에 있어서의 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  22. 제 21 항에 있어서,
    상기 주도프 영역에 있어서의 도너 불순물의 총 농도가 2 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 주도프 영역에 가장 높은 농도로 함유되는 불순물이 Si 또는 Ge 인, GaN 기판 웨이퍼.
  24. 제 21 항 또는 제 22 항에 있어서,
    상기 주도프 영역에 있어서, Si 를 제외한 도너 불순물의 총 농도가 Si 농도의 10 ％ 이하인, GaN 기판 웨이퍼.
  25. 제 24 항에 있어서,
    상기 주도프 영역에 있어서, Si 및 O 를 제외한 도너 불순물 원소의 농도가, 독립적으로 1 × 1015 atoms/㎤ 미만인, GaN 기판 웨이퍼.
  26. 제 23 항에 있어서,
    상기 주도프 영역에 있어서, Ge 농도가 1 × 1018 atoms/㎤ 이상이고, 또한 Si 농도가 4 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼.
  27. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 20 ㎛ 이상인, GaN 기판 웨이퍼.
  28. 제 27 항에 있어서,
    상기 주도프 영역에 있어서, c 축 방향을 따른 도너 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, GaN 기판 웨이퍼.
  29. 제 21 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 주도프 영역이 GaN 극성측의 주면으로부터 특정 길이 이내의 영역이고, 그 특정 길이가 상기 제 2 영역의 최소 두께의 50 ％ 이상인, GaN 기판 웨이퍼.
  30. 제 20 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 제 2 영역에 있어서의 도너 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, GaN 기판 웨이퍼.
  31. 제 1 항 내지 제 30 항 중 어느 한 항에 기재된 GaN 기판 웨이퍼와, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 에피택셜 성장한 질화물 반도체층을 갖는 에피택셜 웨이퍼.
  32. 제 1 항 내지 제 30 항 중 어느 한 항에 기재된 GaN 기판 웨이퍼를 준비하는 공정과, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는 에피택셜 웨이퍼의 제조 방법.
  33. 제 1 항 내지 제 30 항 중 어느 한 항에 기재된 GaN 기판 웨이퍼를 준비하는 공정과, 그 GaN 기판 웨이퍼의 Ga 극성측의 주면 상에 질화물 반도체층을 성장시켜 에피택셜 웨이퍼를 얻는 공정과, 상기 GaN 기판 웨이퍼의 상기 제 1 영역의 적어도 일부를 제거하는 공정을 갖는 질화물 반도체 디바이스의 제조 방법.
  34. 재성장 계면을 사이에 두고 N 극성측의 영역과 Ga 극성측의 영역을 갖는 GaN 기판 웨이퍼를 제조하는 방법으로서,
    암모노서멀 성장된 GaN 결정으로 이루어지는 c 면 GaN 웨이퍼를 준비하는 제 1 공정과,
    그 c 면 GaN 웨이퍼 상에 (0001) 배향된 두께 20 ㎛ 이상의 GaN 막을 HVPE 로 성장시켜 적층 구조 웨이퍼를 얻는 제 2 공정을 갖는 것을 특징으로 하는, GaN 기판 웨이퍼의 제조 방법.
  35. 제 34 항에 있어서,
    상기 GaN 기판 웨이퍼가, 이하의 (1) ∼ (3) 에서 선택되는 어느 조건을 만족하는, GaN 기판 웨이퍼의 제조 방법.
    (1) 50 ㎜ 이상 55 ㎜ 이하의 직경과 250 ㎛ 이상 450 ㎛ 이하의 두께를 갖는다.
    (2) 100 ㎜ 이상 105 ㎜ 이하의 직경과 350 ㎛ 이상 750 ㎛ 이하의 두께를 갖는다.
    (3) 150 ㎜ 이상 155 ㎜ 이하의 직경과 450 ㎛ 이상 800 ㎛ 이하의 두께를 갖는다.
  36. 제 34 항 또는 제 35 항에 있어서,
    상기 c 면 GaN 웨이퍼에 있어서, Li, Na, K, F, Cl, Br 및 I 에서 선택되는 원소 중 적어도 하나의 원소의 농도가 1 × 1015 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  37. 제 34 항 내지 제 36 항 중 어느 한 항에 있어서,
    c 면 GaN 웨이퍼가, H 를 1 × 1017 atoms/㎤ 이상의 농도로 함유하는, GaN 기판 웨이퍼의 제조 방법.
  38. 제 34 항 내지 제 37 항 중 어느 한 항에 있어서,
    상기 c 면 GaN 웨이퍼에 있어서, O 의 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  39. 제 34 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 c 면 GaN 웨이퍼에 있어서, F 의 농도가 1 × 1015 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  40. 제 34 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 GaN 막의 적어도 일부에 있어서, 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  41. 제 40 항에 있어서,
    상기 GaN 막이, c 축 방향의 영역 길이가 1 ㎛ 이상이고, 또한 영역 내의 보상 불순물의 총 농도가 1 × 1017 atoms/㎤ 이상인, 특정 도프 영역을 갖는, GaN 기판 웨이퍼의 제조 방법.
  42. 제 41 항에 있어서,
    상기 특정 도프 영역에 있어서의 보상 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  43. 제 41 항 또는 제 42 항에 있어서,
    상기 특정 도프 영역에 있어서, 보상 불순물의 총 농도가 도너 불순물의 총 농도의 2 배 이상인, GaN 기판 웨이퍼의 제조 방법.
  44. 제 41 항 내지 제 43 항 중 어느 한 항에 있어서,
    c 축 방향을 따른 상기 특정 도프 영역 내의 보상 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, GaN 기판 웨이퍼의 제조 방법.
  45. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서,
    상기 영역 길이가, 상기 GaN 막의 두께의 50 ％ 이상인, GaN 기판 웨이퍼의 제조 방법.
  46. 제 41 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역의 하단으로부터, 상기 GaN 막과 상기 제 2 c 면 GaN 웨이퍼의 계면까지의 길이가, 1 ㎛ 이상인, GaN 기판 웨이퍼의 제조 방법.
  47. 제 41 항 내지 제 46 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역이, 탄소 및 천이 금속 원소에서 선택되는 1 종 이상의 원소를 함유하는, GaN 기판 웨이퍼의 제조 방법.
  48. 제 47 항에 있어서,
    상기 특정 도프 영역에 가장 높은 농도로 함유되는 불순물이 Fe, Mn 또는 C 인, GaN 기판 웨이퍼의 제조 방법.
  49. 제 40 항 내지 제 48 항 중 어느 한 항에 있어서,
    상기 GaN 막에 있어서의 보상 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, GaN 기판 웨이퍼의 제조 방법.
  50. 제 34 항 내지 제 49 항 중 어느 한 항에 있어서,
    상기 GaN 막의 적어도 일부에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  51. 제 50 항에 있어서,
    상기 GaN 막 중, c 축 방향으로 20 ㎛ 이상의 영역 길이를 갖는 특정 도프 영역에 있어서, 도너 불순물의 총 농도가 1 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  52. 제 51 항에 있어서,
    상기 특정 도프 영역에 있어서의 도너 불순물의 총 농도가 2 × 1018 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  53. 제 51 항 또는 제 52 항에 있어서,
    c 축 방향을 따른 상기 특정 도프 영역 내의 도너 불순물의 총 농도의 변동이, 중앙값으로부터 ± 25 ％ 의 범위 내인, GaN 기판 웨이퍼의 제조 방법.
  54. 제 51 항 내지 제 53 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역의 c 축 방향의 영역 길이가, 상기 GaN 막의 두께의 50 ％ 이상인, GaN 기판 웨이퍼의 제조 방법.
  55. 제 51 항 내지 제 54 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역의 하단으로부터, 상기 GaN 막과 상기 제 2 c 면 GaN 웨이퍼의 계면까지의 길이가, 1 ㎛ 이상인, GaN 기판 웨이퍼의 제조 방법.
  56. 제 51 항 내지 제 55 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역에 있어서, 가장 높은 농도로 함유되는 도펀트가 Si 또는 Ge 인, GaN 기판 웨이퍼의 제조 방법.
  57. 제 51 항 내지 제 55 항 중 어느 한 항에 있어서,
    상기 특정 도프 영역에 있어서, Si 를 제외한 도너 불순물의 총 농도가 Si 농도의 10 ％ 이하인, GaN 기판 웨이퍼의 제조 방법.
  58. 제 57 항에 있어서,
    상기 특정 도프 영역에 있어서, Si 및 O 를 제외한 도너 불순물 원소의 농도가, 독립적으로 1 × 1015 atoms/㎤ 미만인, GaN 기판 웨이퍼의 제조 방법.
  59. 제 56 항에 있어서,
    상기 특정 도프 영역에 있어서, Ge 농도가 1 × 1018 atoms/㎤ 이상이고, 또한 Si 농도가 4 × 1017 atoms/㎤ 이상인, GaN 기판 웨이퍼의 제조 방법.
  60. 제 50 항 내지 제 59 항 중 어느 한 항에 있어서,
    상기 GaN 막에 있어서의 도너 불순물의 총 농도가 5 × 1019 atoms/㎤ 이하인, GaN 기판 웨이퍼의 제조 방법.
  61. 제 34 항 내지 제 60 항 중 어느 한 항에 있어서,
    상기 제 2 공정 후, 상기 적층 구조체를 박화하는 박화 공정을 갖는, GaN 기판 웨이퍼의 제조 방법.
  62. 제 61 항에 있어서,
    상기 박화 공정의 전후에 있어서의 상기 GaN 막의 두께차가 50 ㎛ 이상인, GaN 기판 웨이퍼의 제조 방법.
  63. 제 61 항 또는 제 62 항에 있어서,
    상기 박화 공정의 전후에 있어서의 상기 GaN 막의 두께차가 200 ㎛ 이하인, GaN 기판 웨이퍼의 제조 방법.
  64. 제 61 항 내지 제 63 항 중 어느 한 항에 있어서,
    상기 GaN 기판 웨이퍼의 오프컷 방위가, 상기 c 면 GaN 웨이퍼의 오프컷 방위와 상이한, GaN 기판 웨이퍼의 제조 방법.
KR1020217039706A 2019-05-30 2020-05-28 GaN 기판 웨이퍼 및 그 제조 방법 KR20220012864A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019101183 2019-05-30
JPJP-P-2019-101183 2019-05-30
JPJP-P-2019-113569 2019-06-19
JP2019113569 2019-06-19
PCT/JP2020/021132 WO2020241760A1 (ja) 2019-05-30 2020-05-28 ＧａＮ基板ウエハおよびその製造方法

Publications (1)

Publication Number Publication Date
KR20220012864A true KR20220012864A (ko) 2022-02-04

Family

ID=73552581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039706A KR20220012864A (ko) 2019-05-30 2020-05-28 GaN 기판 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20220084819A1 (ko)
EP (1) EP3978656A4 (ko)
JP (1) JPWO2020241760A1 (ko)
KR (1) KR20220012864A (ko)
CN (1) CN113906169A (ko)
TW (1) TW202113170A (ko)
WO (1) WO2020241760A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP4395609B2 (ja) * 2006-03-13 2010-01-13 国立大学法人東北大学 窒化ガリウム系材料からなる基板
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
JP2014062023A (ja) * 2011-10-28 2014-04-10 Mitsubishi Chemicals Corp 窒化物結晶の製造方法
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
JP6516738B2 (ja) * 2013-07-11 2019-05-22 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物半導体を用いた電子デバイスおよびその製造方法、および該電子デバイスを製作するためのエピタキシャル多層ウエハ
JP5950070B1 (ja) * 2014-12-16 2016-07-13 三菱化学株式会社 ＧａＮ基板
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
WO2018030312A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
JP6776711B2 (ja) * 2016-08-08 2020-10-28 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
US10648102B2 (en) * 2017-01-09 2020-05-12 Slt Technologies, Inc. Oxygen-doped group III metal nitride and method of manufacture
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Bockowski, et al., Journal of Crystal Growth 499 (2018) 1-7

Also Published As

Publication number Publication date
EP3978656A1 (en) 2022-04-06
CN113906169A (zh) 2022-01-07
EP3978656A4 (en) 2022-08-10
JPWO2020241760A1 (ko) 2020-12-03
US20220084819A1 (en) 2022-03-17
TW202113170A (zh) 2021-04-01
WO2020241760A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP4645622B2 (ja) ＧａＮ結晶の成長方法
US20120112320A1 (en) Nitride semiconductor crystal and production process thereof
KR20090052292A (ko) Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판
WO2011135744A1 (ja) ＧａＮ基板および発光デバイス
JP4714192B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
US20130264606A1 (en) Group iii nitride semiconductor substrate and method for producing the same, and semiconductor light-emitting device and method for producing the same
US20210384336A1 (en) Gan crystal and substrate
JP4915282B2 (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
US8253162B2 (en) GaN substrate and light-emitting device
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
KR20220012864A (ko) GaN 기판 웨이퍼 및 그 제조 방법
WO2020241761A1 (ja) ＧａＮ基板ウエハおよびその製造方法
US20110244761A1 (en) Method of making conductive Group lll Nitride single crystal substrate
WO2023210696A1 (ja) ｎ型ＧａＮ基板及びｎ型ＧａＮ結晶
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
JP2021075456A (ja) ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法
CN112602171A (zh) 外延基板
JP2012012292A (ja) Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板