CN112602171A - 外延基板 - Google Patents

外延基板 Download PDF

Info

Publication number
CN112602171A
CN112602171A CN201980056163.2A CN201980056163A CN112602171A CN 112602171 A CN112602171 A CN 112602171A CN 201980056163 A CN201980056163 A CN 201980056163A CN 112602171 A CN112602171 A CN 112602171A
Authority
CN
China
Prior art keywords
concentration
angle
substrate
main surface
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980056163.2A
Other languages
English (en)
Inventor
堀切文正
成田好伸
盐岛谦次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN112602171A publication Critical patent/CN112602171A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electrochemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

外延基板具备主面为c面的GaN基板、以及在主面上外延生长的GaN层，主面具有偏离角为0.4°以上的区域，在该区域上生长的前述GaN层中的E3陷阱浓度为3.0×1013cm‑3以下。

Description

外延基板
技术领域
本发明涉及外延基板。
背景技术
氮化镓(GaN)作为用于制造发光元件、晶体管等半导体装置的材料而使用。通过使用在GaN基板上外延生长的高品质GaN层，能够获得高性能的半导体装置。
GaN层所含的陷阱会使半导体装置的特性降低。作为GaN层所含的主要陷阱，已知电子陷阱E3(以下也称为E3陷阱)，优选GaN层中的E3陷阱浓度低。此外，优选GaN层中的E3陷阱浓度的偏差小。非专利文献1中说明了E3陷阱浓度因GaN层中的碳浓度减少而增加。
现有技术文献
非专利文献
非专利文献1：T.Tanaka,K.Shiojima,T.Mishima and Y.Tokuda，“Deep-leveltransient spectroscopy of low-free-carrier-concentration n-GaN layers grownon freestanding GaN substrates:Dependence on carbon compensation ratio”,Japanese Journal of Applied Physics 55,061101(2016)
发明内容
发明要解决的问题
本发明的一个目的是提供具备在GaN基板上外延生长的GaN层，且GaN层中的E3陷阱浓度的大小受到抑制的外延基板。
本发明的其它目的是提供具备在GaN基板上外延生长的GaN层，且GaN层中的E3陷阱浓度的偏差受到抑制的外延基板。
用于解决问题的方案
根据本发明的一个方式，提供一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述主面具有偏离角为0.4°以上的区域，在该区域上生长的前述GaN层中的E3陷阱浓度为3.0×1013cm-3以下。
根据本发明的其它方式，提供一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述主面具有偏离角为0.4°以上的区域，在该区域上生长的前述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.5倍以下。
根据本发明的其它方式，提供一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述GaN层中的E3陷阱浓度显示出随着前述主面中的偏离角变大而减少的倾向。
发明的效果
提供具备在GaN基板上外延生长的GaN层，且GaN层中的E3陷阱浓度的大小或偏差受到抑制的外延基板。
附图说明
图1的(a)是表示本发明的一个实施方式的外延基板的概略截面图，图1的(b)是表示实验例中的测定试样的概略立体图。
图2是概念性地表示用于制造本发明的一个实施方式的外延基板的MOVPE装置的概略图。
图3的(a)和图3的(b)是表示实验例中使用的基板的概略俯视图。
图4的(a)表示实验例中的测定试样a1～a3的DLTS谱图，图4的(b)表示实验例中的测定试样m1～m3的DLTS谱图。
图5是表示实验例的测定试样a1～m3的E3陷阱浓度对于偏离角大小的依赖性以及载流子浓度ND对于偏离角大小的依赖性的图。
具体实施方式
<本发明的一个实施方式>
针对本发明的一个实施方式的外延基板100(以下也称为外延基板100)进行说明。图1的(a)为外延基板100的概略截面图。外延基板100具备氮化镓(GaN)基板110(以下也称为基板110)和在基板110上外延生长的GaN层120(以下也称为外延层120)。
基板110由GaN单晶构成，具有作为c面的主面111。主面111为c面是指：相对于主面111最近的低指数晶面是构成基板110的GaN单晶的c面。主面111的法线方向与构成基板110的GaN单晶的c轴方向所成的角为偏离角。主面111优选具有偏离角为0.4°以上的区域，更优选具有偏离角为0.6°以上的区域。主面111中的偏离角的大小的上限例如为1.2°。
为了提高外延层120的结晶性，优选基板110的结晶性高。具体而言，基板110的平均位错密度例如优选小于1×107cm-2，为了提高面内均匀性，更优选基板110不含具有1×107cm-2以上的位错密度的位错集中区域。作为用于获得这种基板110的晶体生长方法，优选使用例如空孔形成剥离(VAS)法。
在使GaN晶体生长时，起因于初始核彼此相互吸引等，构成基板110的GaN晶体的c面形成为弯曲形状。由此，主面111内的偏离角根据位置而变化，具有偏离角分布(参照图3的(a)和图3的(b))。主面111的中心的偏离角为中心偏离角。中心偏离角可通过例如调整利用VAS法使GaN晶体生长时的基底基板(例如蓝宝石基板)的偏离角来控制，有时以沿着规定方向(例如a轴方向或例如m轴方向)倾斜的方式进行设定(参照图3的(a)和图3的(b))。
例如，通过使用VAS法，能够以不产生上述位错集中区域的方式进行晶体生长，因此，能够获得具有畸变少的c面(能够使用与a轴方向相关的一定曲率以及与m轴方向相关的一定曲率来精密规定的c面)的GaN晶体。由此，能够良好地控制根据c面的弯曲形状而产生的主面111内的偏离角分布。越是增大c面的曲率半径(换言之，c面越是近似平面的形状)，则越能够缩窄偏离角分布的幅度。
外延层120由在基板110的主面111上外延生长的GaN单晶构成。在主面111内的规定位置上外延生长的外延层120中的偏离角可以用主面111内的该规定位置的偏离角表示。详见后述，本申请发明人获得如下见解：本实施方式的外延层120所含的点缺陷即电子陷阱E3(以下也称为E3陷阱)的浓度显示出随着偏离角变大而减少的倾向(参照图5)。此外，本申请发明人获得如下见解：在该倾向中，随着偏离角变大，E3陷阱浓度减少的程度变小(参照图5)。
关于E3陷阱，为了降低由GaN构成的半导体装置的特性，优选外延层120中的E3陷阱浓度低。此外，为了减少由半导体装置的特性的E3陷阱引起的偏差，优选外延层120的面内的E3陷阱浓度的偏差小。
本实施方式中，具体而言，通过使主面111内的偏离角为0.4°以上，换言之，在偏离角为0.4°以上的区域上生长的外延层120中，能够使E3陷阱浓度优选为3.0×1013cm-3以下、更优选为2.5×1013cm-3以下。进一步优选的是：通过使主面111内的偏离角为0.6°以上，换言之，在偏离角的大小为0.6°以上的区域上生长的外延层120中，能够使E3陷阱浓度为2.3×1013cm-3以下。像这样，根据本实施方式，通过使偏离角为例如0.4°以上，能够获得E3陷阱浓度低的外延层120。
在上述倾向中，随着偏离角变大，E3陷阱浓度减少的程度变小，因此，偏离角越大，则越能够减小E3陷阱浓度的变动幅度、换言之偏差。具体而言，通过使主面111内的偏离角为0.4°以上，换言之，在偏离角为0.4°以上的区域上生长的外延层120中，能够使最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率优选为1.5倍以下、更优选为1.3倍以下。进一步优选的是：通过使主面111内的偏离角为0.6°以上，换言之，在偏离角为0.6°以上的区域上生长的外延层120中，能够使最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.2倍以下。像这样，根据本实施方式，通过使偏离角为例如0.4°以上，能够获得E3陷阱浓度在面内的偏差小、换言之E3陷阱浓度的面内均匀性高的外延层120。
外延层120利用例如有机金属气相生长(MOVPE)形成，包含源自III族原料、例如三甲基镓(TMG)的碳(C)作为杂质。根据偏离角与混入至GaN层中的C的浓度的关系的相关现有见解，随着偏离角变大，C浓度减少。此外，根据混入至GaN层中的C的浓度与电子陷阱E3的浓度的关系的相关现有见解(参照非专利文献1)，E3陷阱浓度因C浓度减少而增加。若鉴于这些现有见解，则可推测随着偏离角变大，C浓度减少，因此E3陷阱浓度会增加。
然而，如上所述，根据本申请发明人获得的见解，本实施方式的外延基板100所具备的外延层120具有E3陷阱浓度随着偏离角变大而减少的特性。本实施方式中，获得与基于现有见解的推测不同特性的机理尚不明确，详见后述，可认为可能是因为：通过使用了促进V族原料(例如氨(NH3))分解的催化剂(例如钨(W))的MOVPE来使外延层120生长，即便偏离角变大、C浓度减少，也有助于将E3陷阱浓度抑制得较低。
本实施方式的基板110和外延层120包含n型杂质。作为n型杂质，可列举出例如硅(Si)、锗(Ge)等。在基板110中，以例如1×1018cm-3以上且1×1019cm-3以下的浓度添加有n型杂质。在外延层120中，以例如3×1015cm-3以上且5×1016cm-3以下的浓度添加有n型杂质。基板110的厚度没有特别限定，例如为400μm。外延层120的厚度例如为10μm以上且30μm以下。
外延层120在使用外延基板100制造肖特基二极管、pn结二极管等半导体装置时对应于漂移层。从抑制导通电阻的观点出发，优选外延层120的n型杂质浓度(更准确为载流子浓度ND)不会过低，例如，优选为3×1015cm-3以上、更优选为6×1015cm-3以上。此外，从提高耐压的观点出发，优选外延层120的n型杂质浓度(更准确为载流子浓度ND)不会过高，例如，优选为5×1016cm-3以下、更优选为1×1016cm-3以下。从提高耐压的观点出发，优选外延层120的厚度不会过薄，例如，优选为10μm以上。此外，从抑制导通电阻的观点出发，优选外延层120的厚度不会过厚，优选为30μm以下。需要说明的是，在与漂移层对应的外延层120与基板110之间，可以夹杂有n型杂质浓度比外延层120高的其它外延层125(参照图1的(b))。
接着，针对本实施方式的外延基板100的制造方法进行说明。图2是示意性地示出用于制造外延基板100的MOVPE装置200的概略图。在MOVPE装置200的反应炉210内设置有用于载置基板110的基座220。在基座220的载置面的下方设置有用于将基板110加热至规定温度的加热器230。在反应炉210内导入有朝向基板110供给III族原料(例如TMG)的气体供给管241和朝向基板110供给V族原料(例如NH3)的供给管242。
在供给V族原料的气体供给管242与基座220之间配置有用于促进V族原料分解的催化剂250。作为V族原料，优选使用例如NH3，作为促进NH3分解的催化剂250，优选使用例如W。在催化剂250的下方设置有用于将催化剂250加热至规定温度的加热器260。通过使用催化剂250，能够提高GaN晶体生长中的V族原料的利用效率。
本实施方式中，通过使用这种MOVPE装置200，利用催化剂250来促进V族原料的分解，具体而言利用W来促进NH3的分解，并且向基板110上供给V族原料和III族原料而使外延层120生长，从而制造外延基板100。
作为外延层120的生长条件，可例示出以下。基板温度例如为1100～1260℃，V族原料气体相对于III族原料气体的流量比V/III比例如为160～5000。催化剂250的加热温度例如为300～700℃。
需要说明的是，图2概念性地示出用于进行使用了促进V族原料分解的催化剂250的生长的MOVPE装置200，在实际用于生长的MOVPE装置中，可根据需要来施加各种变更。例如，为了向外延层120中添加n型杂质，MOVPE装置可以具备用于供给n型杂质原料的气体供给管。作为n型杂质原料，可使用例如硅烷(SiH4)。
<实验例>
接着，针对实验例进行说明。图1的(b)是示出本实验例中的测定试样的概略立体图。准备在基板110上隔着外延层125使外延层120生长的外延基板100。通过在外延基板100的外延层120的上表面形成肖特基电极130，并在外延基板100的基板100的下表面形成欧姆电极140，从而制作测定试样。肖特基电极130由厚度100nm且直径200μm的镍(Ni)层形成。欧姆电极140由铟镓(InGa)层形成。
图3的(a)和图3的(b)是表示本实验例中使用的基板110的概略俯视图。本实验例中，使用通过VAS法制作的基板110。具体而言，准备图3的(a)所示那样的、从基板中心的偏离角的方向与a轴方向平行的GaN基板(a轴方向偏离基板)切出的3张基板110(基板a1、a2和a3)、以及图3的(b)所示那样的、从基板中心的偏离角的方向与m轴方向平行的GaN基板(m轴方向偏离基板)切出的3张基板110(基板m1、m2和m3)。基板a1、a2和a3的偏离角的方向均与a轴方向大致平行，偏离角的大小为a1：0.303°、a2：0.409°、a3：0.602°。基板m1、m2和m3的偏离角的方向均与m轴方向大致平行，偏离角的大小为m1：0.380°、m2：0.639°、m3：0.957°。基板a1、a2、a3、m1、m2和m3的位错密度均为3×106cm-2。
对于基板a1、a2、a3、m1、m2和m3，分别利用MOVPE使外延层125和外延层120生长，其后，形成肖特基电极130和欧姆电极140。作为外延层125，使厚度为2μm且Si浓度为2×1018cm-3的GaN层生长，作为外延层120，使厚度为13μm且Si浓度为9×1015cm-3的GaN层生长。如上操作，制作6种测定试样。以下，用对应的基板的名称(a1～m3)来称呼各测定试样。在测定试样a1、a2、a3、m1、m2和m3之间，为了不产生因生长条件的差异而导致的外延层125彼此的特性偏差和外延层120彼此的特性偏差，将生长条件设为相同。
对于测定试样a1～m3，进行深能级瞬态谱(DLTS)测定。DLTS测定在30～320K的温度范围内进行测定。图4的(a)表示测定试样a1～a3的DLTS谱图，图4的(b)表示测定试样m1～m3的DLTS谱图。在图4的(a)和图4的(b)中，横轴用K单位表示温度，纵轴用fF单位表示DLTS信号。分别用圆形的标绘、正方形的标绘和菱形的标绘来表示测定试样a1～a3的DLTS谱图。分别用圆形的标绘、正方形的标绘和菱形的标绘来表示测定试样m1～m3的DLTS谱图。
测定试样a1～m3均在270K附近观察到明显的峰。根据阿利纽斯作图法，鉴定该峰是能级Ec为-0.6eV左右的E3陷阱。测定试样a1～m3中的E3陷阱浓度为a1：3.72×1013cm-3、a2：2.38×1013cm-3、a3：2.22×1013cm-3、m1：2.51×1013cm-3、m2：2.11×1013cm-3、m3：2.07×1013cm-3。需要说明的是，测定试样a1～m3均未明显观察到与能级Ec为-0.25eV左右的E1陷阱对应的峰以及与能级Ec为-0.3eV左右的E2陷阱对应的峰。
通过对测定试样a1～m3进一步进行容量-电压(C-V)测定，从而测定(n型的)载流子浓度ND。测定试样a1～m3中的载流子浓度ND为a1：5.3×1015cm-3、a2：6.5×1015cm-3、a3：8.1×1015cm-3、m1：7.7×1015cm-3、m2：7.9×1015cm-3、m3：9.7×1015cm-3。
图5是表示测定试样a1～m3中的E3陷阱浓度对偏离角大小的依赖性(以下也简称为E3陷阱浓度的依赖性)以及载流子浓度ND对偏离角大小的依赖性(以下也简称为载流子浓度的依赖性)的图。这些测定结果表示各测定试样a1～m3中的外延层120的特性。横轴用度单位表示偏离角的大小，纵轴的左侧用cm-3单位表示E3陷阱浓度，纵轴的右侧用cm-3单位表示载流子浓度ND。用圆形的标绘表示测定试样a1～a3的E3陷阱浓度，用菱形的标绘表示测定试样m1～m3的E3陷阱浓度。用正方形的标绘表示测定试样a1～a3的载流子浓度ND，用三角形的标绘表示测定试样m1～m3的载流子浓度ND。
E3陷阱浓度的依赖性显示出随着偏离角变大而减少的倾向。此外，在该倾向中，随着偏离角变大，E3陷阱浓度减少的程度变小(图近似于水平)。可以说E3陷阱浓度与偏离角的方向平行于a轴方向还是平行于m轴方向几乎无关。
E3陷阱浓度在偏离角从0.3°增加至0.4°的期间骤减，与此相比，在偏离角为0.4°以上时缓缓减少。因此，为了将E3陷阱浓度抑制得较低，优选使偏离角为0.4以上。通过使偏离角为0.4°以上，能够使E3陷阱浓度优选为3.0×1013cm-3以下、更优选为2.5×1013cm-3以下。进一步优选的是：通过使偏离角为0.6°以上，能够使E3陷阱浓度为例如2.3×1013cm-3以下。
E3陷阱浓度在偏离角为0.4°以上时缓缓减少，因此，通过使偏离角为0.4°以上，能够使E3陷阱浓度的变动幅度、换言之偏差减小。使偏离角的大小的上限为例如1.2°。偏离角为1.2°时的E3陷阱浓度估计为2.0×1013cm-3左右。与此相对，偏离角为0.4°时，E3陷阱浓度例如为3.0×1013cm-3以下，此外，例如为2.5×1013cm-3以下。因此，通过使偏离角为0.4°以上，能够使最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率优选为1.5倍(“3.0×1013cm-3/2.0×1013cm-3”倍)以下、更优选为1.3倍(“2.5×1013cm-3/2.0×1013cm-3”倍)以下。
此外，偏离角为0.6°时，E3陷阱浓度例如为2.3×1013cm-3以下。由此，进一步优选的是：通过使偏离角为0.6°以上，能够使最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.2倍(“2.3×1013cm-3/2.0×1013cm-3”倍)以下。
载流子浓度的依赖性显示出随着偏离角变大而增加的倾向、即随着偏离角变小而减少的倾向。需要说明的是，根据二次离子质谱分析(SIMS)测定的见解，Si浓度与偏离角的大小几乎无关而成为恒定，存在偏离角越小则C浓度越增加的倾向。可以认为载流子浓度ND随着偏离角变小而减少的倾向起因于由C浓度增加带来的载流子补偿。
偏离角为1°左右时，能够获得与设计值的Si浓度9×1015cm-3接近的1×1016cm-3左右的载流子浓度ND。与此相对，偏离角为0.3°左右时，载流子浓度ND减少至5×1015cm-3左右。由此，向测定试样a1～m3的外延层120中混入的C的浓度(因此，偏离角为0.4°以上的区域中的C浓度)预估至多为5×1015cm-3左右。
偏离角为1°左右时，能够获得与设计值的Si浓度9×1015cm-3接近的1×1016cm-3左右的载流子浓度ND。由此可以认为：即便偏离角变大至该程度以上，载流子浓度ND也几乎不会增加。例如，通过使偏离角为0.4°以上，能够获得6×1015cm-3以上且1×1016cm-3以下的载流子浓度ND。
像这样，根据本实验例，通过使偏离角增大至例如0.4°以上，能够获得兼顾低的E3陷阱浓度和高的载流子浓度ND的外延层120。
外延层120中的C浓度具有偏离角越小则越增加的倾向、即偏离角越大则越减少的倾向。如上所述，根据现有的见解，据称E3陷阱浓度因C浓度减少而增加，因此也可以认为：随着偏离角变大，E3陷阱浓度增加。但是，本实验例中，能够获得随着偏离角变大而E3陷阱浓度减少的倾向。E3陷阱的产生机理至今尚未明确，在本实验例中获得这种倾向的机理尚未明确，关于在偏离角大的情况下尽管C浓度低但仍然能够将E3陷阱浓度抑制得较低的理由，可以考虑例如以下那样的假说。
在构成外延层120的GaN晶体的生长中，偏离角越大则阶跃密度(step density)越高，因此，厚度方向的生长速度容易变大。由此可推测：可能是因厚度方向的生长速度变大而难以生成E3陷阱。进而可推测：可能是在使外延层120生长的MOVPE中，通过利用催化剂250来促进V族原料的分解，从而V族原料的利用效率提高，厚度方向的生长速度变得更大，因而更难以生成E3陷阱。由此可推测：可能即便偏离角变大、C浓度降低，也能够获得E3陷阱浓度被抑制在例如3.0×1013cm-3以下那样的低的E3陷阱浓度。需要说明的是，还存在可以使用除了利用催化剂250来促进V族原料分解的方法之外的可能性。
本实验例中，通过使外延层120在图3的(a)所示的从1张GaN基板切出的3张基板a1～a3上分别生长，从而制作测定试样a1～a3。此外，通过使外延层120在图3的(b)所示的从1张GaN基板切出的3张基板m1～m3上分别生长，从而制作测定试样m1～m3。根据本实验例的结果，可认为：即便在不切出基板a1～a3而是将图3的(a)所示的GaN基板整体作为1个基板110，并使外延层120在该基板110上生长的情况下，此外，即便在不切出基板m1～m3而是将图3的(b)所示的GaN基板整体作为1个基板110，并使外延层120在该基板110的主面111上生长的情况下，针对该外延层120上的各位置，也能够获得图5所示那样的、偏离角的大小与E3陷阱浓度的对应关系以及偏离角的大小与载流子浓度ND的对应关系。
<其它实施方式>
以上，针对本发明，按照实施方式和实验例进行了例示说明。然而，本发明不限定于上述实施方式和实验例中说明的方式，可以在不超出其主旨的范围内进行各种变更。
例如，基板110的偏离角的大小可以在主面111的整个区域优选设为0.4°以上、进一步优选设为0.6°以上。由此，可以在外延层120的整个区域中将E3陷阱浓度抑制在优选为3.0×1013cm-3以下、更优选为2.5×1013cm-3以下、进一步优选为2.3×1013cm-3以下。此外，针对外延层120的整个区域，可以将最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率抑制在优选为1.5倍以下、更优选为1.3倍以下、进一步优选为1.2倍以下。需要说明的是，可以将基板110的偏离角的大小在主面111的整个区域中设为0.5°以上。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述主面具有偏离角为0.4°以上的区域，在该区域上生长的前述GaN层中的E3陷阱浓度优选为3.0×1013cm-3以下、更优选为2.5×1013cm-3以下。
(附记2)
根据附记1所述的外延基板，其中，前述主面具有偏离角为0.6°以上的区域，在该区域上生长的前述GaN层中的E3陷阱浓度为2.3×1013cm-3以下。
(附记3)
根据附记1或2所述的外延基板，其中，在前述(偏离角为0.4°以上的)区域上生长的前述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率优选为1.5倍以下，更优选为1.3倍以下。
(附记4)
一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述主面具有偏离角为0.4°以上的区域，在该区域上生长的前述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率优选为1.5倍以下，更优选为1.3倍以下。
(附记5)
根据附记3或4所述的外延基板，其中，前述主面具有偏离角为0.6°以上的区域，在该区域上生长的前述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.2倍以下。
(附记6)
根据附记1～5中任一项所述的外延基板，其中，在前述主面的整个区域中，偏离角优选为0.4°以上、更优选为0.5°以上、进一步优选为0.6°以上。
(附记7)
根据附记1～6中任一项所述的外延基板，其中，前述主面中的偏离角为1.2°以下。
(附记8)
根据附记1～7中任一项所述的外延基板，其中，前述GaN层是通过有机金属气相生长而生长的GaN层。
(附记9)
根据附记1～8中任一项所述的外延基板，其中，在前述(偏离角为0.4°以上的)区域上生长的前述GaN层中的碳浓度为5×1015cm-3以下。
(附记10)
根据附记1～9中任一项所述的外延基板，其中，在前述(偏离角为0.4°以上的)区域上生长的前述GaN层中的载流子浓度为6×1015cm-3以上。
(附记11)
根据附记1～10中任一项所述的外延基板，其中，在前述(偏离角为0.4°以上的)区域上生长的前述GaN层中的载流子浓度为1×1016cm-3以下。
(附记12)
根据附记1～11中任一项所述的外延基板，其中，前述GaN基板具有小于1×107cm-2的位错密度。
(附记13)
根据附记1～12中任一项所述的外延基板，其中，前述GaN基板不含具有1×107cm-2以上的位错密度的位错集中区域。
(附记14)
一种外延基板，其具备：
主面为c面的GaN基板；以及
在前述主面上外延生长的GaN层，
前述GaN层中的E3陷阱浓度显示出随着前述主面中的偏离角变大而减少的倾向。
(附记15)
根据附记14所述的外延基板，其中，在前述倾向中，随着偏离角变大，E3陷阱浓度减少的程度变小。
(附记16)
根据附记14或15所述的外延基板，其中，前述GaN层中的载流子浓度显示出随着前述主面中的偏离角变大而增加的倾向。
附图标记说明
100…外延基板(外延基板)、110…GaN基板(基板)、111…主面、120、125…GaN层(外延层)、130…肖特基电极、140…欧姆电极、200…MOVPE装置、210…反应炉、220…基座、230、260…加热器、241、242…气体供给管、250…催化剂

Claims (8)

1.一种外延基板，其具备：
主面为c面的GaN基板；以及
在所述主面上外延生长的GaN层，
所述主面具有偏离角为0.4°以上的区域，在该区域上生长的所述GaN层中的E3陷阱浓度为3.0×1013cm-3以下。
2.根据权利要求1所述的外延基板，其中，在所述区域上生长的所述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.5倍以下。
3.一种外延基板，其具备：
主面为c面的GaN基板；以及
在所述主面上外延生长的GaN层，
所述主面具有偏离角为0.4°以上的区域，在该区域上生长的所述GaN层中，最大的E3陷阱浓度相对于最小的E3陷阱浓度的比率为1.5倍以下。
4.根据权利要求1～3中任一项所述的外延基板，其中，在所述区域上生长的所述GaN层中的碳浓度为5×1015cm-3以下。
5.根据权利要求1～4中任一项所述的外延基板，其中，在所述区域上生长的所述GaN层中的载流子浓度为6×1015cm-3以上。
6.根据权利要求1～5中任一项所述的外延基板，其中，在所述区域上生长的所述GaN层中的载流子浓度为1×1016cm-3以下。
7.一种外延基板，其具备：
主面为c面的GaN基板；以及
在所述主面上外延生长的GaN层，
所述GaN层中的E3陷阱浓度显示出随着所述主面中的偏离角变大而减少的倾向。
8.根据权利要求7所述的外延基板，其中，在所述倾向中，随着偏离角变大，E3陷阱浓度减少的程度变小。
CN201980056163.2A 2018-08-31 2019-08-20 外延基板 Withdrawn CN112602171A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018163640A JP2020035980A (ja) 2018-08-31 2018-08-31 エピタキシャル基板
JP2018-163640 2018-08-31
PCT/JP2019/032502 WO2020045172A1 (ja) 2018-08-31 2019-08-20 エピタキシャル基板

Publications (1)

Publication Number Publication Date
CN112602171A true CN112602171A (zh) 2021-04-02

Family

ID=69644326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056163.2A Withdrawn CN112602171A (zh) 2018-08-31 2019-08-20 外延基板

Country Status (4)

Country Link
US (1) US20220045177A1 (zh)
JP (1) JP2020035980A (zh)
CN (1) CN112602171A (zh)
WO (1) WO2020045172A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135708B2 (ja) * 2006-04-27 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
JP2010141037A (ja) * 2008-12-10 2010-06-24 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
JP5316359B2 (ja) * 2009-02-20 2013-10-16 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
US20200091016A1 (en) * 2016-12-27 2020-03-19 Sumitomo Chemical Company, Limited Manufacturing method and inspection method of group-iii nitride laminate, and group-iii nitride laminate

Also Published As

Publication number Publication date
JP2020035980A (ja) 2020-03-05
US20220045177A1 (en) 2022-02-10
WO2020045172A1 (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR20090052288A (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP2006193348A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
US20090108297A1 (en) Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
US20210384336A1 (en) Gan crystal and substrate
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP6387799B2 (ja) 半導体基板およびその製造方法
JP2022077723A (ja) ＳｉＣエピタキシャルウェハ
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
WO2022039198A1 (ja) ＧａＮ結晶およびＧａＮ基板
CN112602171A (zh) 外延基板
US11990335B2 (en) N-CO-doped semiconductor substrate
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
US20220084820A1 (en) Gan substrate wafer and production method for same
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
WO2020241760A1 (ja) ＧａＮ基板ウエハおよびその製造方法
JP2002137994A (ja) 単結晶薄膜の形成方法
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates
CN113488374A (zh) 一种氮化镓的制备方法及氮化镓基器件
JP2009117864A (ja) Ｉｉｉ族窒化物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221116

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210402