KR20090052292A - Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판 - Google Patents

Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판 Download PDF

Info

Publication number
KR20090052292A
KR20090052292A KR1020080115335A KR20080115335A KR20090052292A KR 20090052292 A KR20090052292 A KR 20090052292A KR 1020080115335 A KR1020080115335 A KR 1020080115335A KR 20080115335 A KR20080115335 A KR 20080115335A KR 20090052292 A KR20090052292 A KR 20090052292A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor crystal
less
Prior art date
Application number
KR1020080115335A
Other languages
English (en)
Inventor
다쿠지 오카히사
도모히로 가와세
도모키 우에무라
무네유키 니시오카
사토시 아라카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20090052292A publication Critical patent/KR20090052292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 따른 III족 질화물 반도체 결정의 성장 방법은 이하의 공정을 실시한다. 우선, 하지(下地) 기판이 준비된다(단계 S1). 그리고, 기상 성장법에 의해 하지 기판 상에 사염화규소(SiCl4) 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제1의 III족 질화물 반도체 결정이 성장된다(단계 S2). 이 제1의 III족 질화물 반도체 결정의 성장 속도가 200(㎛/h) 이상 2000(㎛/h) 이하이다.

Description

ⅠⅠⅠ족 질화물 반도체 결정의 성장 방법, ⅠⅠⅠ족 질화물 반도체 결정 기판의 제조 방법 및 ⅠⅠⅠ족 질화물 반도체 결정 기판{GROUP III NITRIDE SEMICONDUCTOR CRYSTAL GROWING METHOD, GROUP III NITRIDE SEMICONDUCTOR CRYSTAL SUBSTRATE FABRICATION METHOD, AND GROUP III NITRIDE SEMICONDUCTOR CRYSTAL SUBSTRATE}
본 발명은 III족 질화물 반도체 결정의 성장 방법, III족 질화물 반도체 결정 기판의 제조 방법 및 III족 질화물 반도체 결정 기판에 관한 것이다.
3.4 eV의 에너지 밴드갭 및 열전도율이 높은 GaN(질화갈륨) 결정 등의 III족 질화물 반도체 결정은, 단파장의 광 디바이스나 파워 전자 디바이스 등의 반도체 디바이스용 재료로서 주목받고 있다.
이러한 III족 질화물 반도체 결정의 제조 방법으로서, 예컨대, 일본 특허 공개 제2006-193348호 공보(특허 문헌 1)에는 불순물 원소로서의 실리콘(Si)의 도핑 원료로서 디클로로실란(SiH2Cl2), 테트라클로로실란(SiCl4: 사염화규소)을 이용하여 III족 질화물 반도체를 에피택셜 성장시키는 것이 기재되어 있다.
또한, 일본 특허 공개 제2000-91234호 공보(특허 문헌 2)에는 HVPE(Hydrade Vapor Phase Epitaxy: 하이드라이드 기상 성장)법에 의해 실리콘의 도핑 원료로서 SiHxCl4-x(x=1∼3)를 이용하여 질화물계 III-V족 화합물 반도체를 성장시키는 것이 기재되어 있다.
또한, 일본 특허 공개 제2003-17420호 공보(특허 문헌 3)에는 실란(SiH4), 디실란(Si2H6), 트리클로로실란(SiHCl3), 디클로로실란, 모노클로로실란(SiH3Cl) 및 테트라클로로실란을 Si 도핑 원료로서 이용하여 기상 성장법에 의해 질화갈륨계 화합물 반도체층을 성장시키는 것이 기재되어 있다. 또한, 질화갈륨계 화합물 반도체의 성장 조건으로서, 도핑 가스가 사(4)염화규소이며, 성장 속도가 50 ㎛/h인 것이 기재되어 있다.
III족 질화물 반도체 결정을 HVPE법이나 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 화학 기상 퇴적)법 등의 기상 성장법으로 성장시킬 때에, III족 질화물 반도체 결정의 n형 도전성을 제어하기 위해서는 III족 질화물 반도체 결정 중의 n형 불순물(도펀트)의 농도를 제어해야 한다. n형 불순물로서의 실리콘을 도핑하기 위해서 상기 특허 문헌 1∼3에서 도핑 가스로서 이용되고 있는 실란(SiH4), 디실란(Si2H6), 클로로실란(SiHCl3), 디클로로실란 및 모노클로로실란(SiH3Cl)은 III족 질화물 반도체 결정의 성장 온도에서는, 하지 기판에 도달하기 전에 분해되어 반응관에 흡착되는 경우가 있다.
또한, 상기 특허 문헌 1∼3에서 이용되고 있는 도핑 가스는 질소 가스나 암모니아 가스와 반응하여 SixNy(질화실리콘)계 화합물(x 및 y는 임의의 정수)을 생성하게 되는 경우가 있다.
실리콘을 공급하기 위한 도핑 가스가 하지 기판에 도달하기 전에 상기한 바와 같이 분해 또는 반응하면, 도핑 가스 중의 실리콘 농도를 제어하는 것이 곤란하였다. 그 결과, III족 질화물 반도체 결정에 혼입되는 실리콘의 농도가 변동해 버려 III족 질화물 반도체 결정에 혼입되는 실리콘의 농도를 조정할 수 없었다. 따라서, 실리콘을 도펀트로 한 III족 질화물 반도체 결정의 저항률을 제어하는 것이 곤란하다고 하는 문제가 있었다. 특히, HVPE법의 경우에는, 반응관 전체가 가열되기 때문에, 도핑 가스의 분해나 다른 가스와의 반응이 현저히 일어나기 때문에, 이러한 문제는 더욱 현저하였다.
또한, 도핑 가스의 열분해나 원료 가스 등과의 반응을 방지하기 위해서, 도핑 가스를 고속으로 공급하는 것을 생각할 수 있다. 그러나, 고속으로 도핑 가스를 공급하면, 하지 기판에 공급되는 도핑 가스의 농도 분포가 나빠져서 저항률의 면내 분포가 현저히 나빠진다고 하는 문제가 있었다.
발명의 개요
따라서, 본 발명은, 저항률의 제어를 용이하게 함으로써 저항률을 낮게 할 수 있고, 또한 저항률의 면내 분포의 악화를 방지할 수 있는 III족 질화물 반도체 결정의 성장 방법, III족 질화물 반도체 결정 기판의 제조 방법 및 III족 질화물 반도체 결정 기판을 제공하는 것이다.
본 발명의 III족 질화물 반도체 결정의 성장 방법은 이하의 공정을 갖고 있다. 우선, 하지 기판이 준비된다. 그리고, 기상 성장법에 의해 하지 기판 상에 사염화규소(SiCl4) 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제1의 III족 질화물 반도체 결정이 성장된다. 이 제1의 III족 질화물 반도체 결정의 성장 속도가 200[㎛/h(시간)] 이상 2000[㎛/h(시간)] 이하이다.
본 발명의 III족 질화물 반도체 결정의 성장 방법에 따르면, 실리콘을 도핑한 제1의 III족 질화물 반도체 결정을 성장시킬 때에, 사염화규소 가스가 도핑 가 스로서 이용된다. 사염화규소 가스는 실리콘을 도핑하기 위한 다른 가스와 비교하여 그 가스 자체가 분해되기 어렵다. 사염화규소 가스가 하지 기판(11)에 도달하기 전에 분해되어 실리콘이 하지 기판(11) 이외의 개소에 흡착되는 것을 방지할 수 있다.
또한, 사염화규소 가스가 III족 질화물 반도체 결정의 원료 가스 및 캐리어 가스 등의 다른 가스와 반응하여, SixNy(x 및 y는 임의의 정수)층이 생성된 경우라도, III족 질화물 반도체 결정의 성장 속도를 200 ㎛/h 이상으로 하고 있다. 이에 따라, III족 질화물 반도체 결정의 성장 표면에 미세한 SixNy층이 형성되더라도, SixNy층의 성장 속도보다도 질화물 반도체 결정의 성장 속도가 충분히 크기 때문에, III족 질화물 반도체 결정이 SixNy층을 메우도록 가로 방향으로도 성장한다. 이 때문에, SixNy층이 형성되는 영향을 억제할 수 있기 때문에, 사염화규소 가스의 농도를 제어함으로써, 도펀트인 실리콘 농도를 제어하기 용이해진다. 그 결과, 혼입되는 실리콘의 농도를 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정의 저항률의 제어가 용이하기 때문에, 저항률을 저감할 수 있다.
이와 같이, 사염화규소 가스 중의 실리콘 농도를 제어하기 용이하기 때문에, 사염화규소 가스를 하지 기판에 고속으로 공급할 필요가 없다. 그 때문에, 도핑 가스를 적절한 속도로 공급하여 제1의 III족 질화물 반도체 결정을 성장시킬 수 있으므로, 도핑 가스를 하지 기판에 균일하게 공급할 수 있다. 따라서, 성장시키는 제1 의 III족 질화물 반도체 결정의 저항률의 면내 분포가 악화되는 것을 방지할 수 있다.
또한, 성장 속도의 상한은 양호한 결정성의 III족 질화물 반도체 결정을 성장시키는 관점에서 2000 ㎛/hr 이하이다.
상기 III족 질화물 반도체 결정의 성장 방법에 있어서 바람직하게는, 성장시키는 공정에서는, 하이드라이드 기상 성장(HVPE)법에 의해 제1의 III족 질화물 반도체 결정을 성장시킨다.
HVPE법은 반응관 전체가 가열된 상태에서 III족 질화물 반도체 결정을 성장시키기 때문에, 도핑 가스가 분해되기 쉬운 고온의 환경이다. 이러한 환경 하에서도 사염화규소 가스는, 분해되는 것을 억제할 수 있고, 또한 다른 가스와의 반응을 억제할 수 있는 성질을 갖고 있다. 그 때문에, 특히, HVPE법에 적합하게 이용된다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 성장시키는 공정에서는, 1050℃ 이상 1300℃ 이하의 온도에서 제1의 III족 질화물 반도체 결정을 성장시킨다.
1050℃ 이상으로 함으로써, 성장시키는 제1의 III족 질화물 반도체 결정의 결함의 발생을 방지할 수 있고, 또한 다른 면방위가 발생되는 것을 억제할 수 있다. 1300℃ 이하로 함으로써, 성장시키는 제1의 III족 질화물 반도체 결정의 분해를 억제할 수 있기 때문에, 결정성의 열화를 억제할 수 있다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 성장시키는 공정에서는, 제1의 III족 질화물 반도체 결정 중의 실리콘 농도가 5×1016 cm-3 이상 5×1020 cm-3 이하, 보다 바람직하게는 3×1018 cm-3 이상 5×1019 cm-3 이하가 되도록 도핑 가스를 하지 기판에 공급한다.
실리콘의 농도가 5×1016 cm-3 이상인 경우, 제1의 III족 질화물 반도체 결정에 혼입되는 실리콘의 농도를 제어하기 쉽다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, 혼입되는 실리콘의 농도를 보다 용이하게 제어할 수 있다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, III족 질화물 반도체 결정의 성장시에, 불순물로서 실리콘이 혼입됨으로써 약해지는 것을 억제할 수 있기 때문에, 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있는 제1의 III족 질화물 반도체 결정을 성장시킬 수 있다. 실리콘의 농도가 5×1019 cm-3 이하인 경우, 결정성이 보다 양호한 제1의 III족 질화물 반도체 결정을 성장시킬 수 있다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 성장시키는 공정에서는, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하가 되도록 제1의 III족 질화물 반도체 결정을 성장시킨다.
저항률이 1×10-4 Ω cm 이상인 경우, 실리콘을 고농도로 도핑할 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있다. 저항률이 0.1 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스에 이용되는 n형 기판으로서 적합하게 이용된다.
상기 III족 질화물 반도체 결정의 성장 방법에 있어서 바람직하게는, 준비하는 공정에서는, 실리콘(Si), 사파이어(Al2O3), 갈륨비소(GaAs), 탄화실리콘(SiC), 질화갈륨(GaN) 및 질화알루미늄(AlN)으로 이루어진 군으로부터 선택된 1종 이상을 갖는 재질로 이루어진 하지 기판을 준비한다. 또한, 상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 하지 기판으로서 스피넬형(spinel type) 결정 기판을 준비한다. 이에 따라, 하지 기판 상에 결정성이 양호한 III족 질화물 반도체 결정을 성장시킬 수 있다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 제1의 III족 질화물 반도체 결정이 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정이다. 상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 제1의 III족 질화물 반도체 결정이 질화갈륨 결정이다. 이에 따라, 매우 유용한 제1의 III족 질화물 반도체 결정을 성장시킬 수 있다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 성장시키는 공정에서는, 제1의 III족 질화물 반도체 결정 중의 산소의 농도가 5×1016 cm-3 이하가 되도록 도핑 가스를 하지 기판에 공급한다.
산소의 농도가 5×1016 cm-3 이하인 경우, 성장시키는 제1의 III족 질화물 반도체 결정의 저항률을 보다 안정되게 제어할 수 있다.
상기 III족 질화물 반도체 결정의 성장 방법에서 바람직하게는, 제1의 III족 질화물 반도체 결정 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제2의 III족 질화물 반도체 결정을 성장시키는 공정을 더 포함하고 있다.
이에 따라, 제1의 III족 질화물 반도체 결정을 하지 기판과의 격자 정수 등을 정합시키기 위한 버퍼층으로서 이용할 수 있기 때문에, 보다 양호한 결정성의 제2의 III족 질화물 반도체 결정을 성장시킬 수 있다.
본 발명의 III족 질화물 반도체 결정 기판의 제조 방법에서 이하의 공정이 실시된다. 우선, 상기 어딘가에 기재한 III족 질화물 반도체 결정의 성장 방법에 의해 하지 기판 상에 III족 질화물 반도체 결정이 성장된다. 그리고, 적어도 하지 기판이 제거되고, 두께가 100 ㎛ 이상인 III족 질화물 반도체 결정으로 이루어진 III족 질화물 반도체 결정 기판이 형성된다.
본 발명의 III족 질화물 반도체 결정 기판의 제조 방법에 따르면, 저항률이 제어되고, 면내 분포의 악화가 방지된 III족 질화물 반도체 결정으로 이루어진 III족 질화물 반도체 결정 기판이 제조된다. 그 때문에, 저항률이 낮고, 또한 면내 분포의 악화가 방지된 III족 질화물 반도체 결정 기판을 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판의 제조 방법에서 바람직하게는, III족 질화물 반도체 결정을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정으로 이루어진 III족 질화물 반도체 결정 기판을 형성하는 공정을 더 포함하고 있다.
두께가 100 ㎛ 이상인 경우, 얻어지는 III족 질화물 반도체 결정 기판을 핸 들링할 때에 균열이 발생하는 것을 방지할 수 있다. 두께가 1000 ㎛ 이하인 경우, 디바이스에 적합하게 이용하기 위해 필요한 두께를 만족시키고 있고, III족 질화물 반도체 결정 기판 1장당의 제조 비용을 저감할 수 있다.
본 발명의 III족 질화물 반도체 결정 기판은 상기 어딘가에 기재한 III족 질화물 반도체 결정의 제조 방법에 의해 제조되며, 또한 25 ㎜ 이상 160 ㎜ 이하의 직경을 갖는 III족 질화물 반도체 결정 기판이다. III족 질화물 반도체 결정 기판의 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이다. III족 질화물 반도체 결정 기판의 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이다. III족 질화물 반도체 결정 기판의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
본 발명의 III족 질화물 반도체 결정 기판에 따르면, 상기 III족 질화물 반도체 결정 기판의 제조 방법에 의해 제조되고 있기 때문에, 저항률이 상기 범위로 제어되고, 면내 분포의 악화가 상기 범위로까지 방지된 III족 질화물 반도체 결정 기판을 얻을 수 있다. 저항률이 1×10-4 Ω cm 이상인 경우, 고농도의 실리콘이 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제되고 있다. 저항률이 0.1 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스에 이용되는 n형 기판으로서 적합하게 이용된다.
직경 방향의 저항률의 분포가 -30% 이상 30% 이하이고, 또한 III족 질화물 반도체 결정 기판의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 경우, 이 III족 질화물 반도체 결정 기판을 이용하여 디바이스를 제작하면, 성능의 편차를 억제할 수 있고, 수율을 향상시킬 수 있다.
또한, 직경이 25 ㎜ 이상인 경우, 성장된 면에서 다른 면방위의 발생이 방지되기 때문에, 양호한 결정성의 III족 질화물 반도체 결정 기판을 얻을 수 있다. 160 ㎜ 이하의 직경을 갖는 하지 기판의 입수가 용이하기 때문에, 160 ㎜ 이하의 직경을 갖는 질화물 반도체 결정 기판을 용이하게 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 2 ㎜ 이상 160 ㎜ 이하의 두께를 갖는다.
두께가 2 ㎜ 이상인 경우, III족 질화물 반도체 결정 기판을 필요한 두께로 슬라이스함으로써, 원하는 두께를 갖는 복수의 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께가 160 ㎜ 이하인 경우, 설비상의 이유로부터 III족 질화물 반도체 결정이 용이하게 성장되기 때문에, 비용을 저감할 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 100 ㎛ 이상 1000 ㎛ 이하의 두께를 갖는다.
두께가 100 ㎛ 이상인 경우, 핸들링할 때에 균열이 발생하는 것이 방지된 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께가 1000 ㎛ 이하인 경우, 디바이스에 적합하게 이용할 수 있어 III족 질화물 반도체 결정 기판 1장당의 제조 비용을 저감할 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 저항률이 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하이다.
저항률이 1×10-3 Ω cm 이상인 경우, 실리콘이 고농도로 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에 피트나 결함의 발생이 보다 억제되고, 또한 균열의 발생이 보다 억제되고 있다. 저항률이 8×10-3 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스에 이용되는 n형 기판으로서 보다 적합하게 이용된다.
상기 III족 질화물 반도체 결정 기판에 바람직하게는, 실리콘의 농도가 5×1016 cm-3 이상 5×1020 cm-3 이하이며, 보다 바람직하게는 3×1018 cm-3 이상 5×1019 cm-3 이하이다.
실리콘의 농도가 5×1016 cm-3 이상인 경우, 혼입되는 실리콘의 농도가 제어되기 쉽다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, 혼입되는 실리콘의 농도를 보다 용이하게 제어할 수 있다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, III족 질화물 반도체 결정의 성장시에 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제될 수 있다. 실리콘의 농도가 5×1019 cm-3 이하인 경우, 결정성이 보다 양호한 III족 질화물 반도체 결정 기판을 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 전위 밀도가 1×107 cm-2 이하이다.
이에 따라, III족 질화물 반도체 결정 기판을 전자 디바이스나 발광 디바이스 등의 반도체 디바이스에 이용하면, 전기 특성 및 광 특성 등의 특성을 안정시킬 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 주면이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는다.
이에 따라, 이 주면 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 그 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, X선 회절에서의 로킹 커브의 반치폭(FWHM: Full Width at Half Maximum)이 10 arcsec 이상500 arcsec 이하이다.
이에 따라, III족 질화물 반도체 결정 기판 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 그 때문에, 보다 양호한 특성의 반도체디바이스를 얻을 수 있다.
또한, 본 명세서에 있어서, 「III족」이란, 구 IUPAC(The International Union of Pure and Applied Chemistry) 방식의 IIIB족을 의미한다. 즉, III족 질화물 반도체 결정이란, B(붕소), Al(알루미늄), Ga(갈륨), In(인듐) 및 TI(탈륨) 중 적어도 하나의 원소와, 질소를 함유하는 반도체 결정을 의미한다. 또한, 「도핑 가스」란, 불순물(도펀트)을 도핑하기 위한 가스를 의미한다.
본 발명의 III족 질화물 반도체 결정의 성장 방법에 따르면, 저항률의 제어를 용이하게 함으로써 저항률을 낮게 할 수 있고, 또한 저항률의 면내 분포의 악화를 방지할 수 있는 III족 질화물 반도체 결정을 성장시킬 수 있다.
이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다.
(제1 실시 형태)
도 1 및 도 2를 참조하여, 본 발명의 일 실시 형태에서의 III족 질화물 반도체 결정 기판을 설명한다. 도 1 및 도 2에 도시된 바와 같이, III족 질화물 반도체 결정 기판(10)은 실리콘이 불순물로서 도핑된 III족 질화물 반도체 결정(12)(도 4 참조)으로 이루어지며, 주면(10a)을 갖고 있다.
도 1 및 도 2에 도시된 바와 같이, 본 실시 형태에서의 III족 질화물 반도체 결정 기판(10)은 25 ㎜ 이상 160 ㎜ 이하, 바람직하게는 45 ㎜ 이상 130 ㎜ 이하의 직경(R)을 갖고 있다. 직경(R)이 25 ㎜ 이상인 경우, 주면(10a)에 있어서 다른 면방위의 발생이 방지되고 있기 때문에, III족 질화물 반도체 결정 기판(10)의 결정성이 양호해진다. 직경(R)이 45 ㎜ 이상인 경우, III족 질화물 반도체 결정 기 판(10)의 결정성이 보다 양호해진다. 한편, 직경(R)이 160 ㎜인 경우, 하지 기판의 입수가 용이하기 때문에, 비용을 저감할 수 있다. 직경(R)이 130 ㎜ 이하인 경우, 비용을 보다 저감할 수 있다.
III족 질화물 반도체 결정 기판(10)은 2 ㎜ 이상 160 ㎜ 이하, 바람직하게는 6 ㎜ 이상 50 ㎜ 이하의 두께(D10)를 갖고 있다. 두께(D10)가 2 ㎜ 이상인 경우, III족 질화물 반도체 결정 기판(10)을 원하는 두께로 슬라이스 가공함으로써, 원하는 두께를 갖는 복수의 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께(D10)가 6 ㎜ 이상인 경우, 1장의 III족 질화물 반도체 결정 기판(10)으로부터 원하는 두께를 갖는 보다 많은 장수의 III족 질화물 반도체 결정 기판을 얻을 수 있기 때문에, 비용을 저감할 수 있다. 한편, 두께(D10)가 160 ㎜ 이하인 경우, 설비상의 이유로 III족 질화물 반도체 결정이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 두께(D10)가 50 ㎜ 이상인 경우, 비용을 보다 저감할 수 있다.
III족 질화물 반도체 결정 기판(10)의 저항률은, 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 바람직하게는 1×10-3 Ω cm 이상 1×10-2 Ω cm 이하이며, 보다 바람직하게는 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하이다. 저항률이 1×10-4 Ω cm 이상인 경우, 실리콘이 고농도로 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정이 성장될 때에 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제되고 있다. 1×10-3 Ω cm 이상인 경우, 피트, 결함 및 균열의 발생이 보다 억제되고 있 다. 한편, 저항률이 0.1 Ω cm 이하인 경우, 발광 디바이스, 전자 디바이스에 적합하게 이용된다. 1×10-2 Ω cm 이하인 경우, 발광 디바이스나 발광 디바이스, 특히, 파워 디바이스에 이용되는 n형 기판으로서 보다 적합하게 이용된다. 8×10-3 Ω cm 이하인 경우, 발광 디바이스나 전자 디바이스, 특히, 파워 디바이스에 이용되는 n형 기판으로서 보다 더 적합하게 이용된다.
상기 「저항률」이란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시된 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 9점의 저항률의 평균치를 산출한다. 주면(10a)에 대해서 저항률을 측정하는 방법을 설명하였지만, 다른 면에 대해서 저항률을 측정하여도 좋다. 예컨대 주면(10a) 및 주면(10a)과 반대측 면(10b)의 대략 중앙을 두께 방향으로 슬라이스 가공함으로써, 주면(10a)에 평행한 하나의 면을 형성한다. 이 하나의 면내에서, 마찬가지로 9점의 저항률을 측정함으로써, 저항률의 평균치를 산출하여도 좋다. 또한, 주면(10a)과 교차하는 방향으로 면에 있어서, 마찬가지로 9점의 저항률을 측정함으로써, 그 평균치를 산출하여도 좋다.
III족 질화물 반도체 결정 기판(10)에서의 직경 방향의 저항률의 분포는 -30% 이상 30% 이하이며, 바람직하게는 -22% 이상 22% 이하이다. -30% 이상 30% 이하인 경우, 이 III족 질화물 반도체 결정 기판(10)을 이용하여 디바이스를 제작하면, 직경 방향의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다. -22% 이상 22% 이하인 경우, 디바이스를 제작했을 때의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다.
상기 「직경 방향의 저항률의 분포」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시된 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 9점의 저항률의 평균치를 산출한다. 9점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 한다. 또한, 본 실시 형태에서는 주면(10a)에 대해서 직경 방향의 저항률의 분포를 측정하는 방법을 설명하였지만, 다른 면에 대해서 직경 방향의 저항률의 분포를 측정하여도 좋다.
III족 질화물 반도체 결정 기판(10)에서의 두께 방향의 저항률의 분포는 -16% 이상 16% 이하이며, 바람직하게는 -12% 이상 12% 이하이다. -16% 이상 16% 이하인 경우, 이 III족 질화물 반도체 결정 기판을 이용하여 디바이스를 제작하면, 두께 방향의 성능의 편차를 억제할 수 있고, 수율을 향상시킬 수 있다. -12% 이상 12% 이하인 경우, 디바이스를 제작했을 때의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다.
상기 「두께 방향의 저항률의 분포」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 1에 도시된 5점의 도트와 같이, 임의의 두께에서 주면(10a) 근방(1점) 및 주면(10a)과 반대측 면(10b) 근방(1점), 주면(10a)과 반대측 면(10b) 사이의 3점과의 합계 5점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 5점의 저항률의 평균치를 산출한다. 5점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률의 분포의 하한치로 한다.
III족 질화물 반도체 결정(12) 중의 실리콘 농도는 바람직하게는 5×1016 cm-3 이상 5×1020 cm-3 이하이며, 보다 바람직하게는 3×1018 cm-3 이상 5×1019 cm-3 이하이다. 실리콘의 농도가 5×1016 cm-3 이상인 경우, 실효적으로 실리콘이 혼입되기 때문에, 혼입되는 실리콘의 농도가 제어되기 쉬워 높은 농도의 실리콘을 함유하는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, 혼입되는 실리콘의 농도가 보다 용이하게 제어된다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, III족 질화물 반도체 결정의 성장시에 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제될 수 있다. 5×1019 cm-3 이하인 경우, 결정성이 보다 양호하다.
상기 「실리콘의 농도」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시하는 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에 있어서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 SIMS(Secondary Ion-microprobe Mass Spectrometer: 2차 이온 질량 분석법)에 의해 각각 실리콘의 농도를 측정한다. 이 9점의 실리콘 농도의 평균치를 산출한다. 또한, 주면(10a)에 대해서 실리콘의 농도를 측정하는 방법을 설명하였지만, 다른 면의 9점에 대해서 측정하여도 좋고, 또한 2이상의 면을 조합한 임의의 9점에 대해서 실리콘 농도를 측정하여도 좋다.
III족 질화물 반도체 결정 기판(10)의 전위 밀도는, 바람직하게는 1×107 cm-2 이하이며, 보다 바람직하게는 1×106 cm-2 이하이다. 전위 밀도가 1×107 cm-2 이하인 경우, III족 질화물 반도체 결정 기판(10)을 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 1×106 cm-2 이하인 경우, 반도체 디바이스에 이용할 때에 성능을 보다 향상시킬 수 있다. 전위 밀도는 낮을수록 바람직하지만, 하한치는 예컨대 1×103 cm-2 이상이다. 1×103 cm-2 이상인 경우, 저비용으로 III족 질화물 반도체 결정 기판(10)을 제작할 수 있다.
상기 「전위 밀도」란, 섭씨 350도의 KOH-NaOH(수산화칼륨-수산화나트륨) 혼합 융액 중에 질화물 반도체 결정을 침지하고, 에칭된 표면에 대해서 노말스키 현미경(nomarski microscope) 또는 주사 전자 현미경(SEM)을 이용하여 카운트된 에치 피트수로부터 구할 수 있는 에치 피트 밀도(Etch Pit Density)이다.
III족 질화물 반도체 결정 기판(10) 중의 산소의 농도는 5×1016 cm-3 이하, 바람직하게는 2×1016 cm-3 이하이다. 본 실시 형태에서는 산소를 함유하는 가스가 도핑 가스로서 이용되고 있지 않지만, 이 경우에 있어서도, 반응관 내에 함유되는 산소에 의해 성장된 III족 질화물 반도체 결정에 도펀트로서 산소가 혼입된다. 산소는 실리콘과 동일한 n형 도펀트이지만, c면으로 혼입되는 효율이 나쁘고, 특히, 면방위에 따라 혼입되는 효율이 상이한 등, n형의 도펀트로서의 제어성이 나쁘다. 그 때문에, 5×1016 cm-3 이하의 농도까지 산소가 혼입되는 것을 방지할 수 있으면, n형 캐리어 농도로서 실리콘이 지배적이게 된다. 그 결과, 실리콘의 농도가 제어됨으로써 III족 질화물 반도체 결정(12)의 캐리어 농도를 제어할 수 있다. 산소의 농도는 보다 바람직하게는 2×1016 cm-3 이하로 함으로써 더욱 결정성을 양호하게 할 수 있다. 또한, 산소 농도는 낮을수록 바람직하지만, 하한치는 예컨대 SIMS 분석의 검출 하한에 의해 측정 가능한 5×1015 cm-3 이상이다.
III족 질화물 반도체 결정 기판(10)의 주면(10a)은 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것이 바람직하다. 이러한 주면(10a) 상에는 결정성이 양호한 III족 질화물 반도체 결정을 추가로 형성할 수 있다. 그 때문에, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
또한, 개별면을 괄호로 나타내고 있다. 또한, 음의 지수에 대해서는, 결정학 상, "-"(바)를 숫자 위에 붙이도록 되어 있지만, 본 명세서 안에서는 숫자 앞에 음의 부호를 붙이고 있다.
III족 질화물 반도체 결정 기판(10)의 X선 회절에서의 로킹 커브의 반치폭은 바람직하게는 10 arcsec 이상 500 arcsec 이하이며, 보다 바람직하게는 20 arcsec 이상 100 arcsec 이하이다. 500 arcsec 이하인 경우, III족 질화물 반도체 결정 기판(10)의 주면(10a) 상에 결정성이 양호한 III족 질화물 반도체 결정을 성장시킬 수 있기 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 100 arcsec 이하인 경우, 주면(10a) 상에 결정성이 보다 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 10 arcsec 이상인 경우, III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 20 arcsec 이상인 경우, 비용을 보다 저감할 수 있다.
상기 「로킹 커브의 반치폭」이란, XRD(X-ray diffraction: X선 회절법)에 의해 (0004)면의 로킹 커브 반치폭을 측정한 값을 의미하고, 면내 배향성을 나타내는 지표가 된다. 로킹 커브의 반치폭이 작을수록 결정성이 양호하다는 것을 나타낸다.
III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정인 것이 바람직하고, 질화갈륨 결정인 것이 보다 바람직하다.
계속해서, 도 3 및 도 4를 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다. 우선, III족 질화물 반도체 결정 기판을 구성하는 III족 질화물 반도체 결정의 성장 방법에 대해서 설명한다.
처음에, 도 3 및 도 4에 도시된 바와 같이, 하지 기판(11)을 준비한다(단계 S1). 하지 기판(11)은, 그 위에 III족 질화물 반도체 결정(12)을 성장시키기 위한 기판이다.
준비하는 공정(단계 S1)에서는, 실리콘, 사파이어, 갈륨비소, 탄화실리콘, 질화갈륨 및 질화알루미늄으로 이루어진 군으로부터 선택된 1종 이상을 갖는 재질로 이루어진 하지 기판(11)을 준비하는 것이 바람직하다. 또는, 하지 기판(11)으로서 Mg2Al2O4 등의 스피넬형 결정 기판을 준비하는 것이 바람직하다. 격자 정수의 차를 작게 하기 위해서, 하지 기판(11)은 성장시키는 III족 질화물 반도체 결정(12)과 동일한 조성인 것이 보다 바람직하다.
준비하는 하지 기판(11)은 25 ㎜ 이상 160 ㎜ 이하, 바람직하게는 45 ㎜ 이상 130 ㎜ 이하의 직경을 갖고 있다. 하지 기판(11)의 직경이 25 ㎜ 이상인 경우, 다른 면방위의 면상에 III족 질화물 반도체 결정(12)을 성장시키는 것을 방지할 수 있기 때문에, 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 하지 기판(11)의 직경이 45 ㎜ 이상인 경우, 보다 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 한편, 하지 기판(11)의 직경이 160 ㎜ 이하인 경우, 입수가 용이하기 때문에 비용을 저감할 수 있다. 하지 기판(11)의 직경이 130 ㎜ 이하인 경우, 비용을 보다 저감할 수 있다.
다음에, 기상 성장법에 의해 하지 기판(11) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킨다(단계 S2). 본 실시 형태에서는, 도핑 가스는 사염화규소 가스만을 이용하고 있다.
성장시키는 방법은 기상 성장법이라면 특별히 한정되지 않고, 예컨대 HVPE법, MOCVD법 또는 MBE(Molecular Beam Epitaxy: 분자선 에피택시)법 등에 의해 III족 질화물 반도체 결정(12)을 성장시킨다. 본 실시 형태에서는, HVPE법에 의해 III족 질화물 반도체 결정(12)을 성장시키고 있다. HVPE법은 결정 성장 속도가 빠르기 때문에, 성장 시간을 제어함으로써, 큰 두께(D12)를 갖는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
여기서, 도 5를 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 HVPE 장치(100a)에 대해서 설명한다. 도 5에 도시된 바와 같 이, HVPE 장치(100a)는, 제1 원료 가스 봄베(101)와, 도핑 가스 봄베(102)와, 제2 원료 가스 봄베(103)와, 제1 가스 도입관(104)과, 도핑 가스 도입관(105)과, 제2 가스 도입관(106)과, 소스 보트(107)와, 서셉터(108)와, 히터(109)와, 반응관(110)과, 배기관(111)과, 배출 가스 처치 장치를 구비하고 있다. HVPE 장치(100a)는, 예컨대 횡형 반응관으로 하고 있다. 또한, HVPE 장치(100a)는 종형 반응관이어도 좋다.
반응관(110)은 내부에 하지 기판(11)을 유지하고, 그 하지 기판(11) 상에 III족 질화물 반도체 결정을 성장시키기 위한 용기이다. 반응관(110)은 예컨대 석영 반응관 등을 이용할 수 있다. 제1 원료 가스 봄베(101), 제2 원료 가스 봄베(103) 및 소스 보트(107)에는, 성장시키는 III족 질화물 반도체 결정을 구성하는 원소를 함유하는 원료가 각각 공급된다. 도핑 가스 봄베(102)에는 도펀트인 실리콘을 함유하는 가스로서의 사염화규소 가스가 충전되어 있다. 제1 가스 도입관(104), 도핑 가스 도입관(105) 및 제2 가스 도입관(106)은, 제1 원료 가스(G1), 도핑 가스(G2) 및 제2 원료 가스(G3)의 각각을 반응관(110)의 외부에서 내부로 도입하기 위해서 반응관(110)에 설치되어 있다. 소스 보트(107)는 III족 질화물 반도체 결정의 금속 원료를 수용 유지하고, 제2 가스 도입관(106) 내에 배치되어 있다.
서셉터(108)는 하지 기판(11)을 유지하고 있다. 반응관(110) 내에서 서셉터(108)에 의해 하지 기판(11)이 유지되어 있는 면이 제1 가스 도입관(104), 도핑 가스 도입관(105) 및 제2 가스 도입관(106)의 아래쪽에 위치하도록 서셉터(108)가 배치되어 있다. 서셉터(108)는 반응관(110)의 내부에서 가로로 배치되어 있다. 또 한, 서셉터(108)는 하지 기판(11)을 세로 방향으로 배치하도록 구성되어 있어도 좋다. 또한, HVPE 장치(100a)는 하지 기판(11)의 저항 가열 히터 등 가열용 국소 가열 기구를 더 구비하고 있어도 좋다.
히터(109)는 반응관(110)의 외부에 배치되며, 반응관(110)의 내부를 전체적으로 예컨대 700℃ 이상 1500℃ 이하로 가열하는 능력을 갖고 있다. 배기관(111)은 반응 후의 가스를 반응관(110)의 외부로 배출하기 위해서 반응관(110)에 설치되어 있다. 배출 가스 처치 장치는 환경에 대한 부하를 줄이도록 배기관(111)으로부터 배출되는 반응 후의 가스를 제해(除害)하도록 구성되어 있다.
도 6에 도시한 바와 같이, HVPE 장치(100b)는 전술한 HVPE 장치(100a)와 기본적으로는 동일한 구성을 갖추고 있지만, 도핑 가스 도입관(105)의 직경이 작은 점 및 도핑 가스 도입관(105)과 제2 가스 도입관(106)을 출구측에서 연결시키고 있는 점에서만 다르다.
이 HVPE 장치(100b)에서는, 도핑 가스 도입관(105)의 직경이 작기 때문에, 도핑 가스(G2)의 유속이 빨라진다. 양호한 저항률의 면내 분포를 유지할 수 있는 정도의 도핑 가스(G2)의 유속을 실현하도록 도핑 가스 도입관(105)의 직경이 설정되어 있다.
또한, 도핑 가스 도입관(105)과 제2 가스 도입관(106)을 연결시킴으로써, 도핑 가스(G2)를 제1 원료 가스(G1)에 접촉시키는 타이밍이 지연된다. 이 HVPE 장치(100b)에서는, 영역(A)에서 도핑 가스(G2)를 제1 원료 가스(G1)에 노출시키는 시간을 단축하고 있다. 제2 원료 가스(G3)가 도핑 가스와의 반응성이 낮고, 또한 제1 원료 가스(G1)가 도핑 가스(G2)와의 반응성이 높은 가스인 경우에는, 도핑 가스(G2)가 제1 원료 가스(G1)와 반응하는 것을 억제할 수 있다. 그 때문에, 공급하는 실리콘 농도의 제어성을 높일 수 있다. 이 때문에, 도 6에 도시된 HVPE 장치(100b)를 본 실시 형태의 III족 질화물 반도체 결정(12)을 성장시키는 것이 바람직하다.
성장시키는 공정(단계 S2)에서는, 구체적으로는, 도 5 또는 도 6에 도시된 바와 같이, 우선, 준비한 하지 기판(11)을 서셉터(108)에 유지시킨다. 이 때 복수 장의 하지 기판(11)을 서셉터(108)에 유지시켜도 좋다.
다음에, 제1 원료 가스(G1) 및 제2 원료 가스(G3)를 각각 충전한 제1 원료 가스 봄베(101) 및 제2 원료 가스 봄베(103)를 준비한다. 또한, 소스 보트(107)에 금속 원료를 공급한다. 제1 원료 가스(G1), 제2 원료 가스(G3) 및 금속 원료는 성장시키는 III족 질화물 반도체 결정(12)의 원료이다. 성장시키는 III족 질화물 반도체 결정(12)이 질화갈륨인 경우에는, 제1 원료 가스(G1)로서 예컨대 암모니아(NH3) 가스, 제2 원료 가스로서 예컨대 염화수소(HCl) 가스, 소스 보트(107)에 공급되는 금속 원료로서 예컨대 갈륨(Ga)을 이용할 수 있다. 또한, 사염화규소 가스를 내부에 충전한 도핑 가스 봄베(102)를 준비한다.
그 후, 소스 보트(107)를 가열한다. 그리고, 제2 가스 도입관(106)으로부터 공급되는 제2 원료 가스(G3)와, 소스 보트(107)의 원료를 반응시켜 반응 가스(G7)를 생성한다. 제1 가스 도입관(104)으로부터 공급되는 제1 원료 가스(G1)와, 도핑 가스(G2)와, 반응 가스(G7)를 하지 기판(11)의 표면에 닿도록 흐르게 하여(공급하여) 반응시킨다. 이 때, 이들 가스를 하지 기판(11)으로 운반하기 위한 캐리어 가스를 이용하여도 좋다. 캐리어 가스는 예컨대 질소(N2) 가스, 수소(H2) 가스 및 아르곤(Ar) 가스 등의 불활성 가스를 이용할 수 있다.
III족 질화물 반도체 결정(12)의 성장 속도는 200 ㎛/h 이상 2000 ㎛/h 이하이며, 바람직하게는 300 ㎛/h 이상 600 ㎛/h 이하이다. III족 질화물 반도체 결정(12)의 성장 속도가 200 ㎛/h 이상인 경우, III족 질화물 반도체 결정(12)의 성장 표면에 미세한 SixNy층이 형성되어도 SixNy층의 성장 속도보다도 III족 질화물 반도체 결정(12)의 성장 속도가 충분히 크기 때문에 III족 질화물 반도체 결정(12)이 그 SixNy층을 메우도록 형성된다. 이 때문에, SixNy층이 형성되는 영향을 억제할 수 있기 때문에, 사염화규소 가스의 농도를 제어함으로써, 도펀트인 실리콘 농도의 제어가 용이해진다. 그 결과, 혼입되는 실리콘의 농도를 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정(12)의 저항률의 제어가 용이하다. III족 질화물 반도체 결정(12)의 성장 속도가 300 ㎛/h 이상인 경우, III족 질화물 반도체 결정(12)의 저항률의 제어가 보다 용이하다. 한편, III족 질화물 반도체 결정(12)의 성장 속도가 2000 ㎛/h 이하인 경우, 성장시키는 III족 질화물 반도체 결정(12)의 결정성의 악화가 억제된다. III족 질화물 반도체 결정(12)의 성장 속도가 600 ㎛/h 이하인 경우, 성장시키는 III족 질화물 반도체 결정(12)의 결정성의 악화가 보다 억제된다.
HVPE법에서는, 히터(109)를 이용하여 반응관(110)의 내부를 III족 질화물 반도체 결정(12)이 적절한 속도에 의해 성장하는 온도로 가열한다. III족 질화물 반도체 결정(12)을 성장시키는 온도는 바람직하게는 900℃ 이상 1300℃ 이하이고, 보다 바람직하게는 1050℃ 이상 1300℃ 이하이며, 보다 더 바람직하게는 1050℃ 이상 1200℃ 이하이다. 900℃ 이상에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, III족 질화물 반도체 결정(12)의 결함의 발생을 방지할 수 있고, 또한 성장시키는 면방위와 다른 면방위(예컨대 c면의 경우에는 피트 등)가 발생하는 것을 억제할 수 있다. 즉, 성장시키는 면방위에 대하여, 안정되게 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1050℃ 이상에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, 성장시키는 면방위에 대하여, 안정되게 보다 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 한편, 1300℃ 이하에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, 성장시키는 III족 질화물 반도체 결정(12)이 분해되는 것을 억제할 수 있기 때문에, 그 결정성의 악화를 억제할 수 있다. 1200℃ 이하에서 III족 질화물 반도체 결정(12)을 성장시키는 경우에는, 결정성의 악화를 보다 억제할 수 있다.
III족 질화물 반도체 결정(12)의 성장시에서의 사염화규소 가스의 분압은 1×10-6 atm 이상 2×10-4 atm 이하인 것이 바람직하다. 사염화규소 가스의 분압이 1×10-6 atm 이상인 경우, n형 도펀트로서의 실리콘이 충분히 III족 질화물 반도체 결정(12)에 혼입된다. 한편, 사염화규소 가스의 분압이 2×10-4 atm 이하인 경우, SixNy(질화실리콘)계 화합물의 생성을 보다 억제할 수 있기 때문에, 실리콘을 도핑하는 제어성을 보다 양호하게 할 수 있다. 또한, III족 질화물 반도체 결정(12)에 도핑되는 실리콘의 농도를 고려하면, 사염화규소 가스의 분압은 1.0×10-5 atm 이하이다. 또한, 원료 가스, 캐리어 가스 및 도핑 가스 등의 반응관(110) 내에 함유되는 가스의 각각의 분압의 합계(전체)가 1 atm이다. 사염화규소 가스의 농도는 분압에 비례한다.
도핑 가스(G2)의 공급 속도는 100 cm/분 이상 1000 cm/분 이하가 바람직하고, 200 cm/분 이상 500 cm/분 이하인 것이 보다 바람직하다. 이 범위 내로 하면, 공급하는 도핑 가스(G2)의 농도 분포의 편차를 억제할 수 있다. 특히, 250 cm/분 이상인 경우, 도 6에 도시된 HVPE 장치(100b)에서 영역(A)을 800℃ 이상의 고온 영역으로 했을 때에, 영역(A)에서의 도핑 가스(G2)의 열분해를 억제할 수 있다.
제1 원료 가스(G1)의 유량, 제2 원료 가스(G3)의 유량 또는 소스 보트(107) 내의 원료의 양 등을 조정함으로써, 성장시키는 III족 질화물 반도체 결정의 두께를 적절하게 변경할 수 있다. III족 질화물 반도체 결정(12)의 두께(D12)는 예컨대 100 ㎛ 이상 1100 ㎛ 이하가 되도록 성장시키는 것이 바람직하다. HVPE법은 결정 성장 속도가 크기 때문에, 성장시키는 시간을 제어함으로써, 큰 두께를 갖는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 두께(D12)를 100 ㎛ 이상으로 하면, 각종 반도체 디바이스의 기판으로서 단독으로 이용할 수 있는 III족 질화물 반도체 결정 기판(10)을 제조하기 위한 III족 질화물 반도체 결정(12)을 용이하게 성장시 킬 수 있다. 또한, 두께(D12)를 1100 ㎛ 이하로 하면, 후술하는 적어도 하지 기판(11)을 제거함으로써(단계 S3), 전술한 두께(D10)를 갖는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 실리콘의 농도가 바람직하게는 5×1016 cm-3 이상 5×1020 cm-3 이하, 보다 바람직하게는 3×1018cm-3 이상 5×1019 cm-3 이하가 되도록 도핑 가스를 하지 기판(11)에 공급한다. 실리콘의 농도가 5×1016 cm-3 이상인 경우, 도핑 가스(G2)의 농도를 제어함으로써 III족 질화물 반도체 결정(12)에 혼입되는 실리콘의 농도를 제어하기 쉽다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, III족 질화물 반도체 결정(12)에 혼입되는 실리콘의 농도를 보다 용이하게 제어할 수 있다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, 성장시의 III족 질화물 반도체 결정(12)에서 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있다. 실리콘의 농도가 5×1019 cm-3 이하인 경우, III족 질화물 반도체 결정(12)의 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있다.
성장시키는 공정(단계 S2)에서는, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하, 바람직하게는 1×10-3 Ω cm 이상 1×10-2 Ω cm 이하, 보다 바람직하게는 1× 10-3 Ω cm 이상 8×10-3 Ω cm 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 저항률이 1×10-4 Ω cm 이상인 경우, 고농도의 실리콘을 도핑할 필요가 없기 때문에, 불순물이 혼입됨으로써 III족 질화물 반도체 결정(12)이 약해지는 것을 억제할 수 있다. 그 결과, 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제된 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×10-3 Ω cm 이상인 경우, 피트, 결함 및 균열의 발생이 보다 억제된 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 한편, 저항률이 0.1 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스에 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×10-2 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스, 특히, 파워 디바이스에 보다 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 8×10-3 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스, 특히, 파워 디바이스에 보다 더 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 직경 방향의 저항률의 분포는 -30% 이상 30% 이하이며, 바람직하게는 -22% 이상 22% 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. -30% 이상 30% 이하인 경우, 디바이스를 제작할 때에, 직경 방향의 성능의 편차를 억제할 수 있고, 수율을 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. -22% 이상 22% 이하인 경우, 디바이스를 제작했을 때의 성능의 편차가 억 제되고, 수율을 향상시킬 수 있다.
또한, 두께 방향의 저항률의 분포는 -16% 이상 16% 이하이며, 바람직하게는 -12% 이상 12% 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. -16% 이상 16% 이하인 경우, 디바이스를 제작할 때에 이용하면, 두께 방향의 성능 편차를 억제할 수 있고, 수율을 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. -12% 이상 12% 이하인 경우, 디바이스를 제작했을 때의 성능 편차가 억제되고, 수율을 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12)이 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정인 것이 바람직하고, 질화갈륨 결정인 것이 보다 바람직하다. 이에 따라 매우 유용한 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 산소의 농도가 5×1016 cm-3 이하가 되도록 도핑 가스를 하지 기판(11)에 공급하는 것이 바람직하다. 본 실시 형태에서는 산소를 함유하는 가스를 도핑 가스로서 이용하고 있지 않다. 그러나, 이 경우에도, 반응관(110) 내에 함유되는 산소에 의해, 성장시키는 III족 질화물 반도체 결정(12)에 산소가 혼입된다. 산소는 실리콘과 동일한 n형 도펀트이지만, c면으로의 혼입 효율이 나쁘고, 특히, 면방위에 따라 혼입 효율이 상이한 등, n형의 도펀트로서의 제어성이 나쁘다. 그 때문에, 산소의 농도 가 바람직하게는 5×1016 cm-3 이하, 보다 바람직하게는 2×1016 cm-3 이하로까지 산소의 혼입을 방지할 수 있으면, 성장시키는 III족 질화물 반도체 결정(12)의 저항률의 제어를 안정되게 행할 수 있다. 또한, 산소의 농도는 낮을수록 바람직하지만, 하한치는 예컨대 SIMS 분석의 검출 하한에 의해 측정 가능한 5×1015 cm-3 이상이다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 전위 밀도가 바람직하게는 1×107 cm-2 이하이며, 보다 바람직하게는 1×106 cm-2 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 전위 밀도가 1×107 cm-2 이하인 경우, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×106 cm-2 이하인 경우, 반도체 디바이스에 이용할 때에 성능을 보다 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 또한, 전위 밀도는 낮을수록 바람직하지만, 하한치는 예컨대 1×103 cm-2 이상이다. 1×103 cm-2 이상인 경우, 저비용으로 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12)의 주면이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖도록 III족 질화물 반도체 결정(12)을 성장시키는 것이 바람직하다. 이러한 주면 상에는 결정성이 양호한 III족 질화물 반도체 결정을 더 형성할 수 있다. 그 때문에, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, X선 회절에서의 로킹 커브의 반치폭이 바람직하게는 10 arcsec 이상 500 arcsec 이하, 보다 바람직하게는 20 arcsec 이상 100 arcsec 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 500 arcsec 이하인 경우, III족 질화물 반도체 결정(12) 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있기 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 100 arcsec 이하인 경우, 이 위에 결정성이 보다 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 10 arcsec 이상인 경우, III족 질화물 반도체 결정(12)이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 20 arcsec 이상인 경우, 비용을 보다 저감할 수 있다.
다음에, 히터(109)에 의한 가열을 중지하고, 소스 보트(107), III족 질화물 반도체 결정(12) 및 하지 기판(11)의 온도를 실온 정도까지 강하시킨다. 그 후, 하지 기판(11) 및 III족 질화물 반도체 결정(12)을 반응관(110)으로부터 빼낸다.
이상으로부터, 도 4에 도시된 하지 기판(11) 상에 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
계속해서, 도 7을 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정 기판(10)의 제조 방법에 대해서 설명한다.
다음에, 도 7에 도시된 바와 같이, 적어도 하지 기판(11)을 제거하고, 두께(D10)가 100 ㎛ 이상인 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(10)을 형성한다(단계 S3).
III족 질화물 반도체 결정(12)과 하지 기판(11)의 계면 부근은 결정성이 양호하지 않은 경우가 많다. 그 때문에, III족 질화물 반도체 결정(12)에서 결정성이 양호하지 않은 부분을 더 제거함으로써, III족 질화물 반도체 결정 기판(10)을 제조하는 것이 바람직하다. 이에 따라, 도 7에 도시된 바와 같이, 주면(10a) 및 주면(10a)과 반대측 면(10b)을 갖는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
제거하는 방법으로서는, 예컨대 절단 또는 연삭 등의 방법을 이용할 수 있다. 또한, 절단이란, 전착 다이아몬드 휠의 외주날을 갖는 슬라이서나 와이어톱 등으로 III족 질화물 반도체 결정(12)으로부터 적어도 하지 기판(11)을 기계적으로 분할(슬라이스)하는 것을 말한다. 연삭이란, 다이아몬드 지석을 갖는 연삭 설비 등으로 적어도 하지 기판(11)을 기계적으로 깎아내는 것을 말한다.
III족 질화물 반도체 결정(12)으로부터 제거되는 면은 하지 기판(11)의 표면에 평행한 면에 한정되지 않고, 예컨대 그 표면에 대하여 임의의 기울기를 갖는 면이 슬라이스되어도 좋다. 단, 주면(10a)은 전술한 바와 같이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것이 바람직하다.
또한, III족 질화물 반도체 결정 기판(10)의 주면(10a) 및 주면(10a)과 반대 측 면(10b)에 대해서 연마나 표면 처리 등을 더 실시하여도 좋다. 연마하는 방법 및 표면 처리 방법에 대해서는 특별히 한정되지 않고, 임의의 방법을 채용할 수 있다.
이상의 공정(단계 S1∼S3)을 실시함으로써, 도 1 및 도 2에 도시된 III족 질화물 반도체 결정 기판(10)을 제조할 수 있다. 즉, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
(제1 변형예)
다음에, 도 8 및 도 9를 참조하여 본 실시 형태의 제1 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다.
도 8에 도시된 바와 같이, 본 변형예에서의 III족 질화물 반도체 결정의 성장 방법은 기본적으로는 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법과 동일하지만, 성장시키는 공정(단계 S2)에서 2층의 III족 질화물 반도체 결정을 성장시키는 점에서만 상이하다.
구체적으로는, 도 8에 도시된 바와 같이, 전술한 제1 실시 형태에 따라, 기상 성장법에 의해 하지 기판(11) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 제1의 III족 질화물 반도체 결정(12a)으로 한다. 그 후, 마찬가지로, 제1의 III족 질화물 반도체 결정(12a) 상 에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제2의 III족 질화물 반도체 결정(12b)을 성장시킨다. 이에 따라, 도 8에 도시된 하지 기판(11)과, 하지 기판(11) 상에 형성된 제1의 III족 질화물 반도체 결정(12a)과, 제1의 III족 질화물 반도체 결정(12a) 상에 형성된 제2의 III족 질화물 반도체 결정(12b)을 얻을 수 있다.
여기서, 제1의 III족 질화물 반도체 결정(12a)은 1×1017 cm-3 이하의 상대적으로 낮은 실리콘 농도를 가지며, 제2의 III족 질화물 반도체 결정(12b)은 1×1017 cm-3을 초과하는 상대적으로 높은 실리콘 농도를 갖고 있는 것이 바람직하다. 이 경우, SixNy막이 형성됨으로써 성장이 저해되는 것이 방지되는 제2의 III족 질화물 반도체 결정(12b)을 얻을 수 있다.
다음에, 도 9에 도시된 바와 같이, 적어도 하지 기판(11)을 제거하고, 두께(D10)가 100 ㎛ 이상인 제1 및 제2의 III족 질화물 반도체 결정(12a, 12b) 중 적어도 어느 한쪽으로 이루어진 III족 질화물 반도체 결정 기판을 제조한다. 본 변형예에서는, 제1의 III족 질화물 반도체 결정(12a) 및 제2의 III족 질화물 반도체 결정(12b)의 일부를 제거함으로써, 제2의 III족 질화물 반도체 결정(12b)으로 이루어진 III족 질화물 반도체 결정 기판을 제조하고 있다. 이 경우, 제1의 III족 질화물 반도체 결정(12a)을 하지 기판(11)과 격자 정수를 합하는 버퍼층으로 하고, 그 위에 보다 결정성을 양호하게 한 제2의 III족 질화물 반도체 결정(12b)을 성장시킴으 로써, 보다 결정성이 양호한 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
(제2 변형예)
도 10을 참조하여 본 실시 형태의 제2 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다.
도 10에 도시된 바와 같이, 본 변형예에서의 III족 질화물 반도체 결정의 성장 방법은 제1 변형예에서의 III족 질화물 반도체 결정의 성장 방법과 동일하다. 본 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법은 기본적으로는 제1 변형예에서의 III족 질화물 반도체 결정의 제조 방법과 동일하지만, 적어도 하지 기판을 제거하는 공정(단계 S3)에서 제1의 III족 질화물 반도체 결정(12a)의 일부를 제거함으로써, 제1 및 제2의 III족 질화물 반도체 결정(12a, 12b)을 함유하는 III족 질화물 반도체 결정 기판(10)을 제조하고 있는 점에서만 상이하다.
본 변형예의 III족 질화물 반도체 결정 기판(10)에서, 2층의 III족 질화물 반도체 결정(12a, 12b)은 동일한 조성이어도 좋고, 상이한 조성이어도 좋다. 또한, 본 발명의 III족 질화물 반도체 결정의 성장 방법은 1층 또는 2층의 III족 질화물 반도체 결정을 성장시키는 방법에 특별히 한정되지 않고, 3층 이상의 III족 질화물 반도체 결정을 성장시켜도 좋다.
이상 설명한 바와 같이, 본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정(12)의 성장 방법은 기상 성장법에 의해 하지 기판(11) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정을 성장시키고, III족 질화물 반도체 결정(12)의 성장 속도가 200(㎛/h) 이상 2000(㎛ /h) 이하이다(단계 S2).
본 실시 형태 및 그 변형예의 III족 질화물 반도체 결정의 성장 방법에 따르면, 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킬 때에 사염화규소 가스가 도핑 가스로서 이용되고 있다. 사염화규소 가스는 실리콘을 도핑하기 위한 실란, 디실란, 트리클로로실란, 디클로로실란, 모노클로로실란 등의 다른 가스에 비하여 그 가스 자체가 분해되기 어렵다. 그 때문에, 사염화규소 가스가 하지 기판(11)에 도달하기 전에 분해되어 실리콘이 하지 기판(11) 이외의 지점에 흡착되는 것을 방지할 수 있다.
또한, 사염화규소 가스가 III족 질화물 반도체 결정(12)의 제1 원료 가스(G1) 및 캐리어 가스 등의 다른 가스와 반응하여 SixNy층이 생성된 경우라도, III족 질화물 반도체 결정(12)의 성장 속도를 200 ㎛/h 이상으로 하고 있다. 이에 따라, III족 질화물 반도체 결정(12)의 성장 표면에 미세한 SixNy층이 형성되더라도, SixNy층의 성장 속도보다도 III족 질화물 반도체 결정(12)의 성장 속도가 충분히 크기 때문에, III족 질화물 반도체 결정이 SixNy층을 메우도록 가로 방향으로도 성장한다. 이 때문에, SixNy층이 형성되는 영향을 억제할 수 있기 때문에, 사염화규소 가스의 농도를 제어함으로써, 도펀트인 실리콘의 농도를 제어하기 용이해진다. 그 결과, 혼입되는 실리콘의 농도를 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정의 저항률의 제어가 용이하기 때문에, 저항률을 저감할 수 있다.
이와 같이, 사염화규소 가스 중의 실리콘 농도의 제어가 용이하기 때문에, 사염화규소 가스를 하지 기판(11)에 고속으로 공급할 필요가 없다. 그 때문에, 적절한 유속으로 사염화규소 가스를 공급함으로써 제1의 III족 질화물 반도체 결정을 성장시킬 수 있기 때문에, 도핑 가스로서의 염화규소 가스를 하지 기판에 균일하게 공급할 수 있다. 따라서, 성장시키는 III족 질화물 반도체 결정(12)의 저항률의 면내 분포가 악화되는 것을 방지할 수 있다.
또한, 성장 속도를 2000 ㎛/hr 이하로 함으로써, 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(10)의 제조 방법은 적어도 하지 기판(11)을 제거하고, 두께(D10)가 100 ㎛ 이상인 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(10)을 형성하는 공정(단계 S3)을 포함하고 있다.
본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(10)은 상기 III족 질화물 반도체 결정 기판(10)의 제조 방법에 의해 얻어지기 때문에, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
이와 같이, 사염화규소 가스를 도핑 가스로서, 성장 속도를 200(㎛/h) 이상으로 하여 성장된 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(10)은 저항률이 제어될 수 있기 때문에, 상기 범위의 낮은 저항률을 갖는다. 또한, 성장시키기 위해서 적절한 유속으로 도핑 가스를 공급함으로써 III족 질화물 반도체 결정(12)이 성장될 수 있기 때문에, 직경 방향 및 두께 방향의 저항률의 분포를 상기 범위와 같이 낮게 할 수 있기 때문에, 직경 방향 및 두께 방향의 각각에 대해서 편차가 억제되고 있다.
(제2 실시 형태)
도 11을 참조하여, 본 실시 형태에서의 III족 질화물 반도체 결정 기판을 설명한다.
도 11에 도시된 바와 같이, 본 실시 형태에서의 III족 질화물 반도체 결정 기판(20a)은 기본적으로는 도 1에 도시된 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)과 동일하지만, 100 ㎛ 이상 1000 ㎛ 이하의 두께(D20a)를 갖고 있는 점에서만 상이하다.
III족 질화물 반도체 결정 기판(20a)의 두께(D20a)는 100 ㎛ 이상 1000 ㎛ 이하이며, 바람직하게는 60 ㎛ 이상 300 ㎛ 이하의 두께(D20a)를 갖고 있다. 두께(D20a)가 100 ㎛ 이상인 경우, 핸들링할 때에 균열이 발생하는 것이 방지되는 III족 질화물 반도체 결정 기판(20a)을 얻을 수 있다. 두께(D20a)가 60 ㎛ 이상인 경우, 균열의 발생이 보다 방지되는 III족 질화물 반도체 결정 기판(20a)을 얻을 수 있다. 한편, 두께(D20a)가 1000 ㎛ 이하인 경우, 디바이스에 적합하게 이용할 수 있고, III족 질화물 반도체 결정 기판(20a)의 1장당의 제조 비용을 저감할 수 있다. 두께(D20a)가 300 ㎛ 이하인 경우, III족 질화물 반도체 결정 기판(20a)의 1장당의 제조 비용을 보다 저감할 수 있다.
또한, 본 실시 형태의 「두께 방향의 저항률의 분포」는 이하의 방법에 의해 측정된 값이다. 구체적으로는, 임의의 두께에 있어서 주면(10a) 근방(1점) 및 주면(10a)과 반대측 면(10b) 근방(1점)과의 합계 2점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 2점의 저항률의 평균치를 산출한다. 2점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 한다.
계속해서, 도 12를 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정의 제조 방법에 대해서 설명한다.
도 12에 도시된 바와 같이, 우선, 전술한 제1 실시 형태에서의 III족 질화물 반도체 결정(12)의 성장 방법(단계 S1, S2)에 따라 III족 질화물 반도체 결정(12)을 성장시킨다. 다음에, 제1 실시 형태와 마찬가지로, 적어도 하지 기판(11)을 제거한다(단계 S3). 이에 따라, 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)을 제조한다.
다음에, III족 질화물 반도체 결정(12)을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(20a∼20m)을 형성한다(단계 S4).
도 13에 도시된 바와 같이, III족 질화물 반도체 결정 기판(10)을 원하는 두께의 원하는 복수 장의 III족 질화물 반도체 결정 기판(20a∼20m)으로 가공한다. 슬라이스 가공하는 방법은 특별히 한정되지 않고, 예컨대 전착 다이아몬드 휠의 외주날을 갖는 슬라이서나 와이어톱 등을 이용하여 행한다.
(변형예)
도 14에 도시된 바와 같이, 본 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법은, 기본적으로는 제2 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법과 동일하지만, 공정의 순서가 다른 점에서만 상이하다.
구체적으로는, 제1 실시 형태와 마찬가지로 III족 질화물 반도체 결정 기판의 성장 방법을 실시함으로써, 하지 기판(11) 상에 III족 질화물 반도체 결정(12)을 성장시킨다. 다음에, III족 질화물 반도체 결정(12)을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(20a∼20m)을 형성한다(단계 S4). 이 결과, III족 질화물 반도체 결정(12)으로부터 적어도 하지 기판(11)이 제거된다(단계 S3). 즉, 하지 기판(11)을 제거하기 전에 III족 질화물 반도체 결정 기판(20a∼20m)을 슬라이스 가공하고 있다.
이상 설명한 바와 같이, 본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(20a)의 제조 방법은 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)이 두께 방향으로 슬라이스 가공하는 공정(단계 S4)을 포함하고 있다.
본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(20a)은 상기 III족 질화물 반도체 결정 기판(20a)의 제조 방법에 의해 얻어지기 때문에, 저 항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
이와 같이, 본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(20a)의 제조 방법에 따르면, 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘이 도핑된 III족 질화물 반도체 결정(12)으로 형성되어 있기 때문에, III족 질화물 반도체 결정 기판(20a)은 저항률의 제어가 용이하기 때문에, 상기 범위의 낮은 저항률을 갖는다. 또한, 성장시키기 위해 적절한 속도로 III족 질화물 반도체 결정(12)이 성장되어 이루어지기 때문에, 직경 방향 및 두께 방향의 저항률의 분포를 상기 범위와 같이 낮게 할 수 있기 때문에, 직경 방향 및 두께 방향의 각각에 대해서 편차가 억제되고 있다.
전술한 제1, 제2 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정의 성장 방법에 의해 얻어지는 III족 질화물 반도체 결정(12) 및 III족 질화물 반도체 결정 기판의 제조 방법에 의해 얻어지는 III족 질화물 반도체 결정 기판(10, 20a∼20m)은 저항률을 용이하게 제어할 수 있고, 저항률의 면내 분포의 악화를 방지할 수 있다. 그 때문에, 이 III족 질화물 반도체 결정(12) 및 III족 질화물 반도체 결정 기판(10, 20a∼20m)은 예컨대 발광 다이오드, 레이저 다이오드 등의 광 디바이스, 정류기, 바이폴라 트랜지스터, 전계 효과 트랜지스터, HEMT 등의 전자 디바이스, 온도 센서, 압력 센서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW 디바이스, 진동자, 공진자, 발진기, MEMS 부품, 압전 액추에이터 등의 기판 등 에 적합하게 이용할 수 있다. 즉, 이 III족 질화물 반도체 결정(12) 및 III족 질화물 반도체 결정 기판(10, 20a∼20m) 상에 반도체층 및 금속층 등을 적층함으로써, 상기 디바이스를 제조할 수 있다.
또한, 제1 실시 형태, 그 제1 변형예, 제2 변형예, 제2 실시 형태 및 그 변형예에서는, 성장시키는 III족 질화물 반도체 결정(12)의 두께(D10, D20a) 및 직경(R)을 상기 범위로 하였지만, 본 발명은 성장 속도가 200(㎛/h) 이상 2000(㎛/h) 이하인 속도로, 사염화규소 가스에 의해 실리콘이 도핑되면 그 밖의 조건에 대해서는 특별히 한정되지 않는다. 또한, 두께 방향의 저항률의 분포의 측정하는 시료의 수는 III족 질화물 반도체 결정(12) 또는 III족 질화물 반도체 결정 기판(10)의 두께가 2 ㎜ 이상인 경우는 5점이고, III족 질화물 반도체 결정(12)의 두께가 2 ㎜ 미만인 경우는 2점이다.
[실시예]
본 실시예에서는, 기상 성장법에 의해 하지 기판 상에 사염화규소 가스를 이용하여 성장 속도를 200(㎛/h) 이상 2000(㎛/h) 이하로 하여 실리콘을 도핑한 III족 질화물 반도체 결정을 성장시키는 것의 효과에 대해서 조사하였다. 구체적으로는, 제2 실시 형태에 따라 시료 1∼l3의 III족 질화물 반도체 결정 기판을 제조하여 그 저항률, 직경 방향 및 두께 방향의 저항률의 분포, 실리콘의 농도를 측정하고, 표면 상태를 관찰하였다.
(시료 1∼7)
우선, 105 ㎜의 직경 및 400 ㎛의 두께를 갖는 질화갈륨으로 이루어진 하지 기판(11)을 준비하였다(단계 S1). 하지 기판(11)의 주면은 (0001)면으로 하였다.
다음에, 기상 성장법으로서 HVPE법에 의해 하지 기판(11) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정으로서 질화갈륨 결정을 성장시켰다(단계 S2).
단계 S2에서는, 도 5에 도시된 HVPE 장치를 이용하여 질화갈륨 결정을 성장시켰다. 제1 원료 가스(G1)로서 암모니아 가스를 준비하고, 제2 원료 가스(G3)로서 염화수소 가스를 준비하며, 도핑 가스(G2)로서 사염화규소 가스를 준비하고, 캐리어 가스로서 순도가 99.999% 이상인 수소를 준비하였다. 제1 가스 도입관(104), 제2 가스 도입관(106) 및 도핑 가스 도입관(105)의 각각으로부터, 캐리어 가스를 반응관(110)의 내부로 도입하고, 히터(109)의 온도를 1100℃로 상승시켰다. 그 후, 소스 보트(107)에 갈륨을 공급하여 소스 보트(107)를 가열하였다.
제2 가스 도입관(106)으로부터 공급되는 염화수소 가스와 소스 보트(107)의 갈륨을 Ga+HCl→GaCl+1/2H2와 같이 반응시킴으로써, 반응 가스(G7)로서 GaCl(염화갈륨) 가스를 생성하였다.
계속해서, 제1 가스 도입관(104)으로부터 공급되는 제1 원료 가스(G1)로서 암모니아 가스와, 염화갈륨 가스를 하지 기판(11)의 질화갈륨 결정을 성장시키는 표면에 닿도록 캐리어 가스와 함께 흐르게 하여 그 표면 상에서 GaCl+NH3→GaN+HCl+H2와 같이 반응시켰다.
질화갈륨 결정을 성장시키는 조건으로서, 질화갈륨의 성장 속도, 도핑 가스 의 공급 분압 및 도핑 가스의 유속은 하기의 표 1에 기재한 바와 같이 하였다. 이에 따라, 105 ㎜의 직경 및 10 ㎜의 두께를 갖는 질화갈륨 결정으로 이루어진 III족 질화물 반도체 결정(12)을 성장시켰다.
다음에, 이 III족 질화물 반도체 결정(12)으로서의 질화갈륨 결정으로부터 하지 기판을 제거하고(단계 S3), 두께 방향으로 더 슬라이스 가공하였다(단계 S4). 그 후, 연삭, 연마 및 드라이 에칭 등의 가공 공정을 실시하여 변질층을 제거하였다. 이에 따라, 100 ㎜의 직경 및 400 ㎛의 두께를 갖는 질화갈륨 결정으로 이루어진 13장의 III족 질화물 반도체 결정 기판을 얻을 수 있었다. 이 13장의 III족 질화물 반도체 결정 기판 중, 두께 방향에서 중앙에 위치하는 III족 질화물 반도체 결정 기판[도 13 있어서 III족 질화물 반도체 결정 기판(20g)]을 시료 1∼7의 III족 질화물 반도체 결정 기판으로 하였다.
(시료 8∼13)
시료 8∼11은, 기본적으로는 시료 1∼7과 마찬가지로 질화갈륨 결정을 성장시켰지만, 성장시키는 공정(단계 S2)에서 표 1에 기재한 도핑 가스를 준비한 점, 표 1에 기재한 분압 및 유속으로 도핑 가스를 이용한 점에서만 상이하다.
시료 12 및 13은, 기본적에는 시료 1∼7과 마찬가지로 질화갈륨 결정을 성장시켰지만, 성장시키는 공정(단계 S2)에서 표 1에 기재한 성장 속도 및 분압으로 도핑 가스를 공급한 점에서만 상이하다.
(측정 방법)
시료 1∼13의 질화갈륨 결정 기판에 대해서 저항률, 직경 방향의 저항률의 분포, 두께 방향의 저항률의 분포 및 실리콘 농도를 각각 이하의 방법에 의해 측정하였다. 그 결과를 표 1에 나타낸다.
시료 1∼13의 III족 질화물 반도체 결정 기판의 주면에 대해서, 표면을 경면 연마한 후에, 드라이 에칭 처리에 의해 연마에 의한 손상층을 제거하였다. 그리고, 어떤 직경에서의 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이의 중앙 근방(2점)과, 이 직경에 직교하는 직경에서 양단 근방(2점) 및 양단과 중앙과의 사이의 중앙 근방(2점)과의 합계 9점을, 실온에서 각각 4탐침법에 의해 저항률을 측정하였다. 9점의 평균치를 저항률로 하였다. 또한, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 하였다. 표 1에 있어서, 예컨대 「<±22」란 -22% 이상 22% 이하의 범위를 나타낸다.
또한, 두께 방향의 저항률의 분포는 이하의 방법에 의해 측정된 값이다. 전술한 방법과 마찬가지로, III족 질화물 반도체 결정 기판의 표면 및 이면에 대해서 표면 연마 및 드라이 에칭을 행하였다. 그리고, 주면 근방(1점) 및 주면과 반대측 면 근방(1점)의 합계 2점(즉, 표면 및 이면의 2점)에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정하였다. 그리고, 이 2점의 저항률의 평균치를 산출하였다. 또한, 2점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률 분포의 하한치로 하였다. 표 1에서, 예컨대 「<±13」이란 -13% 이상 13% 이하의 범위를 나타낸다.
또한, 실리콘의 농도는 저항률의 측정에 이용한 9점의 측정용 시료에 대해서, 사방 5 ㎜로 절단하고, 이 절단한 측정용 시료를 SIMS에 의해 실리콘의 농도를 측정하며, 그 평균치를 실리콘 농도의 평균치로 하였다.
또한, 시료 1∼13에서의 질화갈륨 결정 기판 주면의 표면 상태를 노말스키 현미경에 의해 관찰하였다.
Figure 112008079875424-PAT00001
(측정 결과)
표 1에 나타낸 바와 같이, 사염화규소 가스를 도핑 가스로서 이용하고, 또한 성장 속도를 200(㎛/h) 이상 2000(㎛/h) 이하로 질화갈륨 결정을 성장시킨 시료 1∼7의 질화갈륨 결정 기판은 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하로 낮고, 직경 방향의 저항률의 분포가 -27% 이상 27% 이하로 편차가 낮으며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하로 편차가 낮고, 실리콘의 농도는 5×1016 cm-3 이상 5×1020 cm-3 이하로 높은 값이었다.
또한, 시료 1∼7의 질화갈륨 결정 기판을 제조하기 위한 질화갈륨 결정은 성장 표면에 큰 요철이 거의 형성되지 않고 평탄하며, 피트의 발생도 없고, 또한 단결정이었다.
한편, 디클로로실란을 도핑 가스로서 이용한 시료 8∼10은 저항률이 0.1 Ω cm를 초과하는 높은 값이 되었다. 또한, 시료 9의 질화갈륨의 성장 속도와 시료 5의 질화갈륨의 성장 속도는 동일하며, 또한 시료 9의 도핑 가스의 분압과 시료 5의 도핑 가스의 분압은 동일하였기 때문에, 성장시키는 질화갈륨 결정 중의 저항률 및 실리콘 농도는 이론적으로는 동일하다. 그러나, 디클로로실란을 도핑 가스로서 이용한 시료 9의 질화갈륨 결정 기판의 저항률은 시료 5보다도 3자릿수 이상 높고, 또한 실리콘 농도는 시료 5보다도 낮았다. 이 결과로부터, 디클로로실란을 도핑 가스로서 이용하면, 디클로로실란이 분해됨으로써, 또는 암모니아 가스와의 반응성이 높음으로써, 성장시키는 질화갈륨 결정에 도펀트로서의 실리콘이 충분히 혼입되지 않은 것을 알 수 있었다.
또한, 디클로로실란을 도핑 가스로서 이용하고, 저항률을 저감시키기 위해서 도핑 가스의 유속을 1500 cm/분으로 증가시킨 시료 11은 저항률은 0.013 Ω·cm로 저감되었지만, 공급된 도핑 가스의 농도 분포가 악화하였기 때문에, 직경 방향 및 두께 방향의 저항률의 분포가 크고, 면내의 저항률의 편차가 컸다.
또한, 사염화규소를 도핑 가스로서 이용하고, 성장 속도를 100 ㎛/h로 한 시료 12는 SixNy의 성장 속도가 질화갈륨의 성장보다도 지배적이게 되었기 때문에, SixNy가 성장해 버려 성장 표면에 요철이 발생하고, 피트도 생기며, 다결정이 되어 이상 성장하였다. 그 때문에, 저항률, 실리콘 농도 및 저항률 분포의 측정은 불가능하였다.
또한, 사염화규소를 도핑 가스로서 이용하고, 성장 속도를 3000 ㎛/h로 한 시료 13은 질화갈륨의 성장 속도가 너무 빨랐기 때문에, 표면에 요철이 발생하고, 피트도 생기며, 다결정도 나타나 이상 성장하였다. 그 때문에, 저항률, 실리콘 농도 및 저항률 분포의 측정은 불가능하였다.
이상으로부터, 본 실시예에 따르면, 사염화규소 가스를 도핑으로서 이용하고, 또한 성장 속도를 200(㎛/h) 이상 2000(㎛/h) 이하로 함으로써, 저항률을 용이하게 제어할 수 있으며, 저항률의 면내 분포의 악화를 방지할 수 있는 III족 질화물 반도체 결정을 성장시킬 수 있는 것을 확인할 수 있었다.
여기서, 본 실시예에서는, III족 질화물 반도체 결정으로서 질화갈륨 결정을 성장시켰지만, 이 이외의 III족 질화물 반도체 결정[B(붕소), Al(알루미늄), Ga(갈륨), In(인듐) 및 TI(탈륨)의 III족 원소 중 적어도 1종의 원소를 함유하는 III족 질화물 반도체 결정]을 성장시킨 경우에도, 동일한 결과를 갖는 것을 확인하였다.
이번에 개시된 실시 형태 및 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시 형태가 아니라 특허청구범위에 의해 나타낼 수 있으며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것을 의도한다.
본 발명의 III족 질화물 반도체 결정의 성장 방법에 의해 얻어지는 질화물 반도체 결정 및 III족 질화물 반도체 결정 기판의 제조 방법에 의해 얻어지는 III족 질화물 반도체 결정 기판은, 저항률을 용이하게 제어할 수 있고, 저항률의 면내 분포의 악화를 방지할 수 있다. 그 때문에, III족 질화물 반도체 결정 및 III족 질화물 반도체 결정 기판은 예컨대 발광 다이오드, 레이저 다이오드 등의 광 디바이스, 정류기, 바이폴라 트랜지스터, 전계 효과 트랜지스터, HEMT 등의 전자 디바이스, 온도 센서, 압력 센서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW 디바이스, 진동자, 공진자, 발진기, MEMS 부품, 압전 액추에이터 등의 기판 등에 적합하게 이용할 수 있다.
도 1은 본 발명의 제1 실시 형태에서의 질화갈륨 결정 기판을 도시한 개략 사시도이다.
도 2는 본 발명의 제1 실시 형태에서의 질화갈륨 결정 기판을 도시한 개략 평면도이다.
도 3은 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법을 도시한 흐름도이다.
도 4는 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정을 성장시킨 상태를 도시한 모식도이다.
도 5는 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 HVPE 장치를 도시한 개략도이다.
도 6은 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 다른 HVPE 장치를 도시한 개략도이다.
도 7은 본 발명의 제1 실시 형태에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 8은 본 발명의 제1 실시 형태의 제1 변형예에서의 III족 질화물 반도체 결정을 성장시킨 상태를 도시한 모식도이다.
도 9는 본 발명의 제1 실시 형태의 제1 변형예에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 10은 본 발명의 제1 실시 형태의 제2 변형예에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 11은 본 발명의 제2 실시 형태에서의 III족 질화물 반도체 결정 기판을 도시한 개략 사시도이다.
도 12는 본 발명의 제2 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법을 도시한 흐름도이다.
도 13은 본 발명의 제2 실시 형태에서의 슬라이스 가공하는 상태를 도시한 모식도이다.
도 14는 본 발명의 제2 실시 형태의 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법을 도시한 모식도이다.

Claims (23)

  1. 하지 기판(11)을 준비하는 공정(S1)과,
    기상 성장법에 의해 상기 하지 기판(11) 상에 사(4)염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제1의 III족 질화물 반도체 결정(12, 12a)을 성장시키는 공정(S2)
    을 포함하고,
    상기 제1의 III족 질화물 반도체 결정(12, 12a)의 성장 속도는 200(㎛/h) 이상 2000(㎛/h) 이하인 것인 III족 질화물 반도체 결정의 성장 방법.
  2. 제1항에 있어서, 상기 성장시키는 공정(S2)에서는, 하이드라이드 기상 성장법에 의해 상기 제1의 III족 질화물 반도체 결정(12, 12a)을 성장시키는 것인 III족 질화물 반도체 결정의 성장 방법.
  3. 제2항에 있어서, 상기 성장시키는 공정(S2)에서는, 1050℃ 이상 1300℃ 이하의 온도에서 상기 제1의 III족 질화물 반도체 결정(12, 12a)을 성장시키는 것인 III족 질화물 반도체 결정의 성장 방법.
  4. 제1항에 있어서, 상기 성장시키는 공정(S2)에서는, 상기 제1의 III족 질화물 반도체 결정(12, 12a) 중의 상기 실리콘의 농도가 5×1016 cm-3 이상 5×1020 cm-3 이하가 되도록 상기 도핑 가스를 상기 하지 기판(11)에 공급하는 것인 III족 질화물 반도체 결정의 성장 방법.
  5. 제4항에 있어서, 상기 성장시키는 공정(S2)에서는, 상기 제1의 III족 질화물 반도체 결정(12, 12a) 중의 상기 실리콘의 농도가 3×1018 cm-3 이상 5×1019 cm-3 이하가 되도록 상기 도핑 가스를 상기 하지 기판(11)에 공급하는 것인 III족 질화물 반도체 결정의 성장 방법.
  6. 제1항에 있어서, 상기 성장시키는 공정(S2)에서는, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하가 되도록 상기 제1의 III족 질화물 반도체 결정(12, 12a)을 성장시키는 것인 III족 질화물 반도체 결정의 성장 방법.
  7. 제1항에 있어서, 상기 준비하는 공정(S1)에서는, 실리콘, 사파이어, 갈륨비소, 탄화실리콘, 질화갈륨 및 질화알루미늄으로 이루어진 군으로부터 선택된 1종 이상을 갖는 재질로 이루어진 상기 하지 기판(11)을 준비하는 것인 III족 질화물 반도체 결정의 성장 방법.
  8. 제1항에 있어서, 상기 준비하는 공정(S1)에서는, 상기 하지 기판(11)으로서 스피넬형(spinel type) 결정 기판을 준비하는 것인 III족 질화물 반도체 결정의 성장 방법.
  9. 제1항에 있어서, 상기 제1의 III족 질화물 반도체 결정(12, 12a)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정인 III족 질화물 반도체 결정의 성장 방법.
  10. 제1항에 있어서, 상기 제1의 III족 질화물 반도체 결정(12, 12a)은 질화갈륨 결정인 것인 III족 질화물 반도체 결정의 성장 방법.
  11. 제1항에 있어서, 상기 성장시키는 공정(S2)에서는, 상기 제1의 III족 질화물 반도체 결정(12, 12a) 중의 산소의 농도가 5×1016 cm-3 이하가 되도록 상기 도핑 가스를 상기 하지 기판(11)에 공급하는 것인 III족 질화물 반도체 결정의 성장 방법.
  12. 제1항에 있어서, 상기 제1의 III족 질화물 반도체 결정(12a) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제2의 III족 질화물 반도체 결정(12b)을 성장시키는 공정을 더 포함한 III족 질화물 반도체 결정의 성장 방법.
  13. 제1항에 기재한 III족 질화물 반도체 결정의 성장 방법에 의해 상기 하지 기판(11) 상에 III족 질화물 반도체 결정(12, 12a, 12b)을 성장시키는 공정(S1, S2)과,
    적어도 상기 하지 기판(11)을 제거하고, 두께가 100 ㎛ 이상인 상기 III족 질화물 반도체 결정(12, 12a, 12b)으로 이루어진 III족 질화물 반도체 결정 기판(10, 20a∼20m)을 형성하는 공정(S3)
    을 포함한 III족 질화물 반도체 결정 기판의 제조 방법.
  14. 제13항에 있어서, 상기 III족 질화물 반도체 결정(12, 12a, 12b)을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정(l2, 12a, 12b)으로 이루어진 III족 질화물 반도체 결정 기판(10, 20a∼20m)을 형성하는 공정(S4)을 더 포함한 III족 질화물 반도체 결정 기판의 제조 방법.
  15. 제13항에 기재한 III족 질화물 반도체 결정 기판의 제조 방법에 의해 제조되고, 직경이 25 ㎜ 이상 160 ㎜ 이하인 III족 질화물 반도체 결정 기판(10, 20a∼20m)으로서,
    저항률은 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고,
    직경 방향의 저항률의 분포는 -30% 이상 30% 이하이며,
    두께 방향의 저항률의 분포는 -l6% 이상 16% 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  16. 제15항에 있어서, 2 ㎜ 이상 160 ㎜ 이하의 두께를 갖는 것인 III족 질화물 반도체 결정 기판(10).
  17. 제15항에 있어서, 100 ㎛ 이상 1000 ㎛ 이하의 두께를 갖는 것인 III족 질화물 반도체 결정 기판(20a∼20m).
  18. 제15항에 있어서, 저항률은 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  19. 제15항에 있어서, 실리콘의 농도는 5×1016 cm-3 이상 5×1020 cm-3 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  20. 제15항에 있어서, 실리콘의 농도는 3×1018 cm-3 이상 5×1019 cm-3 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  21. 제15항에 있어서, 전위 밀도는 1×107 cm-2 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  22. 제15항에 있어서, 주면(10a)은 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  23. 제15항에 있어서, X선 회절에서의 로킹 커브의 반치폭은 10 arcsec 이상 500 arcsec 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
KR1020080115335A 2007-11-20 2008-11-19 Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판 KR20090052292A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-300461 2007-11-20
JP2007300461A JP2009126723A (ja) 2007-11-20 2007-11-20 Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板

Publications (1)

Publication Number Publication Date
KR20090052292A true KR20090052292A (ko) 2009-05-25

Family

ID=40325823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115335A KR20090052292A (ko) 2007-11-20 2008-11-19 Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판

Country Status (7)

Country Link
US (1) US20090127664A1 (ko)
EP (1) EP2063458A2 (ko)
JP (1) JP2009126723A (ko)
KR (1) KR20090052292A (ko)
CN (1) CN101440520A (ko)
RU (1) RU2008145801A (ko)
TW (1) TW200943390A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
US8598685B2 (en) * 2009-09-04 2013-12-03 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof
JP5631889B2 (ja) * 2009-11-10 2014-11-26 株式会社トクヤマ 積層体の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
US20110263111A1 (en) * 2010-04-21 2011-10-27 Yuriy Melnik Group iii-nitride n-type doping
JP2012012292A (ja) * 2010-05-31 2012-01-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
JP6036155B2 (ja) * 2011-10-21 2016-11-30 三菱化学株式会社 ＧａＮ結晶
WO2013058350A1 (ja) 2011-10-21 2013-04-25 三菱化学株式会社 周期表第１３族金属窒化物半導体結晶の製造方法、及び該製造方法により製造される周期表第１３族金属窒化物半導体結晶
JP6437736B2 (ja) * 2014-05-09 2018-12-12 古河機械金属株式会社 自立基板の製造方法および自立基板
JP6743709B2 (ja) 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP6376600B2 (ja) 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP6356315B1 (ja) 2017-05-29 2018-07-11 株式会社サイオクス 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
US10822722B2 (en) * 2017-07-04 2020-11-03 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal body and gallium arsenide crystal substrate
CN116288724A (zh) 2018-08-17 2023-06-23 三菱化学株式会社 n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
RU2705516C1 (ru) * 2019-03-12 2019-11-07 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры
JP7101736B2 (ja) * 2020-10-21 2022-07-15 株式会社サイオクス ＧａＮ単結晶基板および半導体積層物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP4734786B2 (ja) * 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP5656401B2 (ja) * 2006-05-08 2015-01-21 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板の製造方法、並びにｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
US7655931B2 (en) * 2007-03-29 2010-02-02 Varian Semiconductor Equipment Associates, Inc. Techniques for improving the performance and extending the lifetime of an ion source with gas mixing

Also Published As

Publication number Publication date
CN101440520A (zh) 2009-05-27
JP2009126723A (ja) 2009-06-11
TW200943390A (en) 2009-10-16
EP2063458A2 (en) 2009-05-27
US20090127664A1 (en) 2009-05-21
RU2008145801A (ru) 2010-05-27

Similar Documents

Publication Publication Date Title
KR20090052292A (ko) Ⅰⅰⅰ족 질화물 반도체 결정의 성장 방법, ⅰⅰⅰ족 질화물 반도체 결정 기판의 제조 방법 및 ⅰⅰⅰ족 질화물 반도체 결정 기판
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
CN1148810C (zh) 氮化镓单晶衬底及其制造方法
JP4645622B2 (ja) ＧａＮ結晶の成長方法
US8574364B2 (en) GaN-crystal free-standing substrate and method for producing the same
JP5821164B2 (ja) ＧａＮ基板および発光デバイス
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
JP4714192B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
US8253162B2 (en) GaN substrate and light-emitting device
EP3951025A1 (en) Gan substrate wafer and method for manufacturing gan substrate wafer
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
EP3978656A1 (en) Gan substrate wafer and method for manufacturing same
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
JP2012012292A (ja) Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid