CN101440520A - 半导体晶体生长方法、半导体晶体基板及其制造方法 - Google Patents

半导体晶体生长方法、半导体晶体基板及其制造方法 Download PDF

Info

Publication number
CN101440520A
CN101440520A CNA2008101777731A CN200810177773A CN101440520A CN 101440520 A CN101440520 A CN 101440520A CN A2008101777731 A CNA2008101777731 A CN A2008101777731A CN 200810177773 A CN200810177773 A CN 200810177773A CN 101440520 A CN101440520 A CN 101440520A
Authority
CN
China
Prior art keywords
semiconductor crystal
nitride semiconductor
iii
iii nitride
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101777731A
Other languages
English (en)
Inventor
冈久拓司
川濑智博
上村智喜
西冈志行
荒川聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101440520A publication Critical patent/CN101440520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体晶体生长方法、半导体晶体基板及其制造方法。本发明公开了一种III族氮化物半导体晶体的生长方法，其包括步骤：准备下层基板，以及通过气相生长在该下层基板上通过利用四氯化硅(SiCl4)气体作为掺杂气体生长用硅掺杂的第一III族氮化物半导体晶体。第一III族氮化物半导体晶体的生长速率为至少200μm/h且不大于2000μm/h。

Description

半导体晶体生长方法、半导体晶体基板及其制造方法
技术领域
本发明涉及III族氮化物半导体晶体生长方法、III族氮化物半导体晶体基板制造方法和III族氮化物半导体晶体基板。
背景技术
III族氮化物半导体晶体，比如具有3.4eV的能带隙和高导热率的GaN(氮化镓)晶体，作为用于半导体器件比如短波长的功率电子器件和光学器件的材料而备受瞩目。
作为这种III族氮化物半导体晶体的制造方法，日本专利特开2006-193348(专利文件1)公开了外延生长III族氮化物半导体，其采用二氯硅烷(SiH2Cl2)和四氯化硅(SiCl4：四氯化硅)用作作为杂质元素的硅(Si)的掺杂原料。
此外，日本专利特开2000-91234(专利文件2)公开了基于HVPE(氢化物气相外延)生长氮化物型III-V族化合物半导体，其利用SiHxCl4-x(x＝1～3)作为用于掺杂硅的原料。
日本专利特开2003-17420(专利文件3)公开了通过气相生长来生长氮化镓型化合物半导体层，其采用硅烷(SiH4)、乙硅烷(Si2H6)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)、单氯硅烷(SiH3Cl)和四氯硅烷(SiCl4)作为掺杂Si的原料。还公开了氮化镓型化合物半导体的生长条件包括四氯化硅作为掺杂气体，和50μm/h作为生长速率。
当通过气相生长比如HVPE或MOCVD(金属有机化学气相沉积)生长III族氮化物半导体晶体时，必须控制III族氮化物半导体晶体中n型杂质(掺杂物)的浓度，以调节III族氮化物半导体晶体的n型导电性能。上述专利文件1～3中，为了掺杂作为n型杂质的硅而被用作掺杂气体的硅烷(SiH4)、乙硅烷(Si2H6)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)和单氯硅烷(SiH3Cl)，在III族氮化物半导体晶体的生长温度下在到达下层基板之前会分解，并附着到反应管。
前述专利文献1～3中采用的掺杂气体会与氮气或氨气反应，从而产生SixNy(氮化硅)型化合物(x和y是任意的整数)。
如果用于供应硅的掺杂气体在达到下层基板之前如上所述分解或反应，则难以控制掺杂气体中的硅的浓度。结果，带入III族氮化物半导体晶体中的硅的浓度将变化，使得不能调节带入III族氮化物半导体晶体中的硅的浓度。因此，难以控制用硅作为掺杂物的III族氮化物半导体晶体的电阻率。特别是当采用HVPE时，由于反应管整体加热，因为掺杂气体的分解和/或与其它气体的反应显著，所以这个问题更加明显。
一个可能的思路是以高速率供应掺杂气体，以防止掺杂气体的热分解或与原料气体的反应。然而，如果以高速率供应掺杂气体，则提供到下层基板的掺杂气体的浓度分布将恶化，这样导致III族氮化物半导体晶体中电阻率的面内分布显著恶化。
发明内容
考虑到上述内容，本发明的目的是提供一种III族氮化物半导体晶体生长方法、一种III族氮化物半导体晶体基板制造方法以及一种III族氮化物半导体晶体基板，通过容易地控制电阻率，允许电阻率降低并防止电阻率面内分布的恶化。
本发明的III族氮化物半导体晶体的生长方法包括下述步骤。首先，准备下层基板。然后，通过气相生长在下层基板上通过利用四氯化硅(SiCl4)生长用硅掺杂的第一III族氮化物半导体晶体。该第一III族氮化物半导体晶体基板的生长速率为至少200μm/h(小时)且不大于2000μm/h。
通过本发明的III族氮化物半导体晶体的生长方法，在用硅掺杂的第一III族氮化物半导体晶体的生长过程中，四氯化硅气体用作掺杂气体。四氯化硅气体的特征在于，与其它用作掺杂硅的掺杂气体相比，该气体本身不容易分解。因此，能够抑制四氯化硅气体在到达下层基板之前分解而附着到除下层基板之外的区域的事件。
即使在四氯化硅气体与另一气体比如III族氮化物半导体晶体的原料气体和/或载气反应而产生SixNy层(x和y是任意的整数)的情况下，III族氮化物半导体晶体的生长速率设置为至少200μm/h。因此，当在III族氮化物半导体晶体的生长面形成时，由于III族氮化物半导体晶体的生长速率比SixNy层的生长速率高得多，因而III族氮化物半导体晶体将侧向生长为填充微量的SixNy层。由于能够抑制SixNy层形成的影响，因此通过调节四氯化硅气体的浓度，有助于控制作为掺杂物的硅的浓度。结果，能够以恒定水平来调节带入的硅的浓度。由此，因为能够容易地控制III族氮化物半导体晶体的电阻率，所以能够降低电阻率。
由于能够容易地控制四氯化硅气体中硅的浓度，所以不需要以高速率向下层基板供应四氯化硅气体。因此，通过以合适的速率供应四氯化硅气体，能够生长第一III族氮化物半导体晶体，且能够将四氯化硅气体作为掺杂气体均匀地供应到下层基板。因此，能够防止将要生长的III族氮化物半导体晶体电阻率面内分布的恶化。
基于生长结晶度良好的III族氮化物半导体晶体的观点，该生长速率的上限为不大于2000μm/h。
优选地，在上述III族氮化物半导体晶体的生长方法中，生长步骤包括通过氢化物气相外延(HVPE)生长第一III族氮化物半导体晶体的步骤。
由于HVPE基于在将整个反应管加热的状态下生长III族氮化物半导体晶体，将实现有助于掺杂气体分解的高温环境。四氯化硅气体特征在于，即使在这样的环境下，分解以及与另一气体的反应也被抑制。因此，在HVPE中方便地采用四氯化硅气体。
优选地，在上述III族氮化物半导体晶体的生长方法中，该生长步骤包括在至少1050℃且不大于1300℃的温度下生长第一III族氮化物半导体晶体的步骤。
至少1050℃的温度允许防止在第一III族氮化物半导体晶体生长中缺陷的产生，并抑制另一平面取向上缺陷的产生。不大于1300℃的温度允许抑制生长的第一III族氮化物半导体晶体的分解。因此，能够抑制结晶度的恶化。
优选地，在上述III族氮化物半导体晶体的生长方法中，该生长步骤包括向下层基板供应掺杂气体的步骤，使得第一III族氮化物半导体晶体中硅的浓度为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。
在硅浓度至少为5×1016cm-3的情况下，能够容易地控制带入第一III族氮化物半导体晶体的硅的浓度。在硅浓度至少为3×1018cm-3的情况下，能够更容易地控制带入的硅的浓度。在硅浓度不大于5×1020cm-3的情况下，能够抑制由于在III族氮化物半导体晶体的生长期间作为杂质带入的硅引起的脆性。由此，能够生长凹陷或缺陷以及裂缝的产生得到抑制的第一III族氮化物半导体晶体。在硅的浓度不大于5×1019cm-3的情况下，能够生长结晶度更加良好的第一III族氮化物半导体晶体。
优选地，在上述III族氮化物半导体晶体的生长方法中，生长步骤包括生长第一III族氮化物半导体晶体的步骤，使得电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm。
在电阻率为至少1×10-4Ω·cm的情况下，不需要以高浓度掺杂硅。因此，能够抑制在III族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在电阻不大于0.1Ω·cm的情况下，III族氮化物半导体晶体方便地选作在电子器件或发光器件中采用的n型基板。
优选地，在上述III族氮化物半导体晶体的生长方法中，准备步骤包括准备下层基板的步骤，所述下层基板由包含选自以下至少一种类型的材料形成：硅(Si)、蓝宝石(Al2O3)、砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)和氮化铝(AlN)。优选地，在上述III族氮化物半导体晶体的生长方法中，准备尖晶石型晶体基板作为下层基板。因此，能够在下层基板上生长结晶度良好的III族氮化物半导体晶体。
优选地，在上述III族氮化物半导体晶体的生长方法中，第一III族氮化物半导体晶体是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体。优选地，在上述III族氮化物半导体晶体的生长方法中，第一III族氮化物半导体晶体是氮化镓晶体。因此，能够生长非常有效的第一III族氮化物半导体晶体。
优选地，在上述III族氮化物半导体晶体的生长方法中，该生长步骤包括向下层基板供应掺杂气体的步骤，使得第一III族氮化物半导体晶体中氧的浓度不大于5×1016cm-3。
在氧的浓度不大于5×1016cm-3的情况下，能够更稳定地控制生长的第一III族氮化物半导体晶体的电阻率。
优选地，在上述III族氮化物半导体晶体的生长方法中，进一步提供了在第一III族氮化物半导体晶体上，通过利用四氯化硅气体作为掺杂气体生长用硅掺杂的第二III族氮化物半导体晶体的步骤。
因此，第一III族氮化物半导体晶体能够用作在晶格常数方面与下层基板相匹配的缓冲层。因此，能够生长结晶度更加良好的第二III族氮化物半导体晶体。
本发明的III族氮化物半导体晶体基板的制造方法包括下述步骤。首先，通过上述III族氮化物半导体晶体的生长方法，在下层基板上生长III族氮化物半导体晶体。然后，去除至少下层基板，以形成由厚度为至少100μm的III族氮化物半导体晶体构成的III族氮化物半导体晶体基板。
通过本发明的III族氮化物半导体晶体基板的制造方法制造了III族氮化物半导体晶体基板，其由具有控制的电阻率且面内分布的恶化被防止的III族氮化物半导体晶体形成。由此，能够得到低电阻率且面内分布的恶化被防止的III族半导体晶体基板。
优选地，III族氮化物半导体晶体基板的制造方法还包括沿厚度方向切割III族氮化物半导体晶体，以形成由厚度至少为100μm且不大于1000μm的III族氮化物半导体晶体构成的多个III族氮化物半导体晶体基板的步骤。
在厚度为至少100μm的情况下，能够防止操作期间在得到的III族氮化物半导体晶体基板中产生裂缝。不大于1000μm的厚度满足被方便地选择用于器件的所需厚度，且能够降低每个III族氮化物半导体晶体基板的制造成本。
本发明的III族氮化物半导体晶体基板由上述III族氮化物半导体晶体基板的制造方法来制造，并且是直径为至少25mm且不大于160mm的III族氮化物半导体晶体基板。该III族氮化物半导体晶体基板的电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm。该III族氮化物半导体晶体基板沿直径方向的电阻率分布为至少-30％且不大于30％。该III族氮化物半导体晶体基板沿厚度方向的电阻率分布为至少-16％且不大于16％。
由于本发明的III族氮化物半导体晶体基板通过上述III族氮化物半导体晶体基板的制造方法来制造，因此能够得到具有被调节至上述范围的电阻率，并具有面内分布的恶化被防止至上述范围的III族氮化物半导体晶体基板。由于在电阻率为至少1×10-4Ω·cm的情况下，硅不需要以高浓度掺杂，因而能够抑制在III族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在电阻不大于0.1Ω·cm的情况下，基板方便地被选作电子器件或发光器件中采用的n型基板。
III族氮化物半导体晶体基板沿直径方向的电阻率分布为-30％～30％的范围，并且沿厚度方向的电阻率分布为-16％～16％的范围，其优点在于，当使用该III族氮化物半导体晶体基板来制造器件时，性能变化可被抑制且提高了产率。
在直径为至少25mm的情况下，能够抑制在生长面内不同平面取向的发生。因此，能够得到结晶度良好的III族氮化物半导体晶体基板。由于直径不大于160mm的下层基板容易得到，因此能够容易获得直径不大于160mm的氮化物半导体晶体基板。
上述III族氮化物半导体晶体基板优选具有至少2mm且不大于160mm的厚度。
在厚度为至少2mm的情况下，通过将III族氮化物半导体晶体基板切割成所需的厚度，能够得到多个具有期望厚度的III族氮化物半导体晶体基板。在厚度不大于160mm的情况下，根据设备能够容易地生长III族氮化物半导体晶体。因此，能够降低成本。
上述III族氮化物半导体晶体基板优选具有至少100μm且不大于1000μm的厚度。
在厚度为至少100μm的情况下，能够得到在操作期间裂缝的产生被抑制的III族氮化物半导体晶体基板。在厚度为不大于1000μm的情况下，基板方便地用于半导体器件。因此，能够降低每个III族氮化物半导体晶体基板的制造成本。
该III族氮化物半导体晶体基板优选具有至少1×10-3Ω·cm且不大于8×10-3Ω·cm的电阻率。
在电阻率为至少1×10-3Ω·cm的情况下，不需要以高浓度掺杂硅。因此，能够抑制在III族氮化物半导体晶体的生长期间凹陷或缺陷以及裂缝的产生。在电阻率不大于8×10-3Ω·cm的情况下，基板能够方便地被选作半导体器件比如电子器件或发光器件中使用的n型基板。
在上述III族氮化物半导体晶体基板中，硅的浓度为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。
在硅的浓度为至少5×1016cm-3的情况下，能够容易地控制带入的硅的浓度。在硅的浓度为至少3×1018cm-3的情况下，能够更容易地控制带入的硅的浓度。在硅的浓度不大于5×1020cm-3的情况下，能够抑制在III族氮化物半导体晶体的生长期间凹陷或缺陷以及裂缝的产生。在硅的浓度为不大于5×1019cm-3的情况下，能够得到结晶度良好的III族氮化物半导体晶体基板。
上述III族氮化物半导体晶体基板优选具有不大于1×107cm-2的位错密度。
通过在半导体器件比如电子器件或发光器件中采用该III族氮化物半导体晶体基板，性能比如电性能和光学性能能够得以稳定。
优选地，在上述III族氮化物半导体晶体基板中，主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
因此，能够进一步在主面上生长结晶度良好的III族氮化物半导体晶体基板。因此，能够得到性能更加良好的半导体器件。
在上述III族氮化物半导体晶体基板中，X射线衍射摇摆曲线的半峰全宽(FWHM)为至少10弧秒且不大于500弧秒。
因此，能够在III族氮化物半导体晶体基板上再生长结晶度良好的III族氮化物半导体晶体。因此，能够得到性能更加良好的半导体器件。
在本发明中，“III族”意味着以前的IUPAC(国际纯粹和应用化学联合会)体系中的IIIB族。即，III族氮化物半导体晶体意味着半导体晶体包括氮，以及硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)中的至少一种元素。另外，“掺杂气体”意味着用于掺杂杂质(掺杂物)的气体。
根据本发明的III族氮化物半导体晶体的生长方法，能够生长III族氮化物半导体晶体，通过容易地控制电阻率，允许降低电阻率并防止电阻率面内分布的恶化。
从下面结合附图的对本发明的详细描述中，本发明的以上和其它目的、特征、方面和优点将变得更清楚。
附图说明
图1是根据本发明的第一实施方式的氮化镓晶体基板的示意性透视图。
图2是第一实施方式的氮化镓晶体基板的示意性俯视图。
图3是第一实施方式的III族氮化物半导体晶体基板的制造方法流程图。
图4是表示第一实施方式中III族氮化物半导体晶体生长状态的示意图。
图5是第一实施方式的III族氮化物半导体晶体生长方法中采用的HVPE设备的示意图。
图6是根据第一实施方式的III族氮化物半导体晶体生长方法中采用的另一HVPE设备的示意图。
图7是表示第一实施方式中至少下层基板被去除的状态的III族氮化物半导体晶体的示意图。
图8是根据第一实施方式的第一变形例的III族氮化物半导体晶体生长状态的示意图。
图9是表示第一实施方式的第一变形例中至少下层基板被去除的状态的III族氮化物半导体晶体的示意图。
图10是表示第一实施方式的第二变形例中至少下层基板被去除的状态的III族氮化物半导体晶体的示意图。
图11是根据本发明第二实施方式的III族氮化物半导体晶体基板的示意性透视图。
图12是第二实施方式的III族氮化物半导体晶体基板制造方法的流程图。
图13是表示第二实施方式切割状态的III族氮化物半导体晶体基板的示意图。
图14是根据第二实施方式的变形例的III族氮化物半导体晶体基板制造方法的示意图。
具体实施方式
下文中，将参照附图描述本发明的实施方式。在附图中，相同或对应的元件具有分配的相同参考符号，并将不再重复对其的描述。
第一实施方式
下文中，将参照图1和图2来描述根据本发明的实施方式的III族氮化物半导体晶体基板。如图1和图2所示，III族氮化物半导体晶体基板10由具有硅作为杂质掺杂的III族氮化物半导体晶体12(参照图4)形成。III族氮化物半导体晶体基板10包括主面10a。
如图1和图2所示，本实施方式的III族氮化物半导体晶体基板10具有至少25mm且不大于160mm的直径R，优选至少45mm且不大于130mm的直径R。至少25mm的直径R的优点在于，由于防止了在主面10a出现不同的平面取向，因此对III族氮化物半导体晶体基板10的良好结晶度是有利的。在直径R为至少45mm的情况下，对III族氮化物半导体晶体基板10的结晶度更加良好。160mm的直径R的优点在于，由于下层基板容易得到，因此能够降低成本。在直径R不大于130mm的情况下，能够进一步降低成本。
III族氮化物半导体晶体基板10具有至少2mm且不大于160mm，优选至少6mm且不大于50mm的厚度D10。在D10为至少2mm的情况下，通过将III族氮化物半导体晶体基板切割成期望的厚度，能够得到多个具有期望厚度的III族氮化物半导体晶体基板。至少6mm的厚度D10的优点在于，从一个III族氮化物半导体晶体基板10能够得到多个期望厚度的III族氮化物半导体晶体基板，使得成本降低。在厚度D10不大于160mm的情况下，根据设备能够容易地生长III族氮化物半导体晶体。因此，能够降低成本。在厚度D10为至少50mm的情况下，能够进一步降低成本。
III族氮化物半导体晶体基板10的电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，优选为至少1×10-3Ω·cm且不大于1×10-2Ω·cm，更优选地为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。至少1×10-4Ω·cm的电阻率的优点在于，不必以高浓度掺杂硅。因此，能够抑制在III族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在电阻率为至少1×10-3Ω·cm的情况下，能够进一步抑制凹陷、缺陷和裂缝的产生。在电阻率不大于0.1Ω·cm的情况下，基板方便地用在发光器件和电子器件中。在电阻率不大于1×10-2Ω·cm的情况下，基板方便地被选作发光器件和光学器件特别是功率器件中采用的n型基板。在电阻率不大于8×10-3Ω·cm的情况下，基板更加方便地被选作发光器件和光学器件特别是功率器件中采用的n型基板。
如这里所使用，“电阻率”是通过下述方法测量的值。首先，III族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处电阻率的平均值。虽然已经描述了对于主面10a电阻率的测量方法，但也可以测量另一面的电阻率。例如，通过在主面10a和面10b之间沿厚度方向大体上切割中间的平面，得到与主面10a平行的面，面10b是与主面10a相对的表面。随后，以类似的方法测量所得面9个点处的电阻率，并由此可以计算出电阻率平均值。作为选择，可以测量与主面10a正交的面的9个点处的电阻率，并由此可以计算出电阻率平均值。
III族氮化物半导体晶体基板10沿直径方向的电阻率分布为至少-30％且不大于30％，优选为至少-22％且不大于22％。-30％～30％的范围的优点在于，当利用III族氮化物半导体晶体基板10生产半导体器件时，沿直径方向的性能变化被抑制且提高了产率。-22％～22％的范围的优点在于，当使用该基板生产半导体器件时，性能的变化能够被抑制且提高了产率。
如在此所使用的，“沿直径方向的电阻率分布”表示通过下述方法测量的值。首先，III族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处电阻率的平均值。关于9个点处的电阻率的值，由(最大值-平均值)/平均值定义的值当作沿直径方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向电阻率分布的下限。虽然已经描述了关于主面10a的电阻率的测量方法，但也可以测量另一面的电阻率。
III族氮化物半导体晶体基板10沿厚度方向的电阻率分布为至少-16％且不大于16％，优选至少-12％且不大于12％。-16％～16％的范围的优点在于，当利用该III族氮化物半导体晶体基板制备半导体器件时，沿厚度方向的性能变化能够被抑制且提高了产率。-12％～12％的范围的优点在于，当使用该基板制备半导体器件时，性能的变化被抑制且提高了产率。
如在此所使用的，“沿厚度方向的电阻率分布”表示通过下述方法测量的值。首先，III族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在各任意厚度的总共5个点的每一处测量电阻率，比如图1所示的5个点，即，接近主面10a的一个点、接近与主面10a相对的面10b的一个点以及主面10a和相对面10b之间的3个点。计算这5个电阻率值的平均值。关于这5个点处电阻率的值，由(最大值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的下限。
III族氮化物半导体晶体12中硅的浓度优选为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。在硅浓度为至少5×1016cm-3的情况下，由于有效地引入硅，因此能够容易地控制带入的硅的浓度。因此，能够得到包含高浓度的硅的III族氮化物半导体晶体基板10。在硅浓度为至少3×1018cm-3的情况下，能够更容易地控制带入的硅的浓度。在硅浓度不大于5×1020cm-3的情况下，能够抑制III族氮化物半导体晶体生长过程中凹陷或缺陷以及裂缝的产生。在硅浓度不大于5×1019cm-3的情况下，赋予了更加良好的结晶度。
如这里所使用，“硅浓度”表示通过下述方法测量的值。首先，III族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过SIMS(二次离子-微探针质谱)，在总共9个点的每一处测量硅浓度，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处硅浓度的平均值。虽然已经描述了关于主面10a硅浓度的测量方法，但也可以在另一面的9个点处测量硅浓度，或者基于两个或多个面的组合在任意的9个点处测量硅浓度。
III族氮化物半导体晶体基板10的位错密度优选不大于1×107cm-2，更优选不大于1×106cm-2。不大于1×107cm-2的位错密度的优点在于，当在电子器件中采用III族氮化物半导体晶体基板10时，能够改进电子性能，并且当在光学器件中采用III族氮化物半导体晶体基板10时，能够改进光学性能。能够得到更加良好的性能的半导体器件。在位错密度不大于1×106cm-2的情况下，能够进一步改进在半导体器件中使用的性能。虽然位错密度优选尽可能低，但是下限是例如至少1×103cm-2。在位错密度为至少1×103cm-2的情况下，能够以低成本来制备III族氮化物半导体晶体基板10。
如这里所使用的，“位错密度”是利用Nomarski显微镜或扫描电子显微镜(SEM)，由氮化物半导体晶体的蚀刻表面上计算出的蚀刻凹陷数目得到的蚀刻凹陷密度，所述氮化物半导体晶体曾被浸没在350℃的KOH-NaOH(氢氧化钾-氢氧化钠)混合熔体中。
III族氮化物半导体晶体基板10中的氧浓度不大于5×1016cm-3，优选不大于2×1016cm-3。虽然在本实施方式中没有采用含氧气体作为掺杂气体，但是反应管中的氧将作为掺杂物带入III族氮化物半导体晶体中。虽然氧与硅相同，是n型掺杂物，但带入c面的效率低。具体来说，引入效率根据平面取向而不同。氧作为n型掺杂物已知具有低的可控性。通过使氧的引入下降到不大于5×1016cm-3的浓度，根据n型载流子的浓度，硅将变得占主要地位。因此，对硅浓度的控制允许控制III族氮化物半导体晶体12的载流子浓度。通过将氧浓度设置为优选不大于2×1016cm-3，能够赋予更加良好的结晶度。虽然氧浓度优选尽可能地低，但是考虑到SIMS分析检测的最低可测水平，下限5×1015cm-3以上。
III族氮化物半导体晶体基板10的主面10a相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个优选处于至少-5度且不大于5度的角度。结晶度良好的III族氮化物半导体晶体能够再生长在这样的主面10a上。因此，其在电子器件和发光器件中的使用允许分别提高电性能和光性能。能够得到更加良好性能的半导体器件。
每个单独的面用()表示。此外，虽然在结晶学上定义在数字之上附着“-”(短横号)表示负指数，但是在本说明书中数字之前附着负号。
III族氮化物半导体晶体基板10的X射线衍射摇摆曲线的半峰全宽优选为至少10弧秒(arcsec)且不大于500弧秒，更优选为至少20弧秒且不大于100弧秒。不大于500弧秒的值的优点在于，由于结晶度良好的III族氮化物半导体晶体能够进一步生长在III族氮化物半导体晶体基板10的主面10a上，因此得到性能更加良好的半导体器件。在值不大于100弧秒的情况下，结晶度更加良好的III族氮化物半导体晶体管能够再生长在主面10a上。在值为至少10弧秒的情况下，由于构成III族氮化物半导体晶体基板10的III族氮化物半导体晶体能够容易地生长，因此能降低成本。在值为至少20弧秒的情况下，能够进一步降低成本。
如这里所使用的，“摇摆曲线的半峰全宽”意味着通过XRD(X射线衍射)在(0004)面的摇摆曲线的半峰全宽的测量值，并变成代表面内方位的指数。摇摆曲线的半峰全宽的值越小，良好的结晶度越高。
构成III族氮化物半导体晶体基板10的III族氮化物半导体晶体优选是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体，更优选为氮化镓晶体。
将参照图3和图4来描述本实施方式的III族氮化物半导体晶体基板的制造方法。首先，将描述构成III族氮化物半导体晶体基板的III族氮化物半导体晶体的生长方法。
如图3和图4所示，准备下层基板11(步骤S1)。下层基板11是用于在其上面生长III族氮化物半导体晶体12的基板。
在准备步骤(步骤S1)中，准备下层基板11，该下层基板11优选由包括至少一种下列类型的材料形成，这些类型选自硅、蓝宝石、砷化镓、碳化硅、氮化镓和氮化铝。作为选择，优选准备尖晶石型晶体基板比如MgAl2O4作为下层基板11。另外，为了减少晶格常数的差别，下层基板11优选地由与将要生长的III族氮化物半导体晶体12相同的组分形成。
准备的下层基板11具有至少25mm且不大于160mm，优选至少45mm且不大于130mm的直径。具有至少25mm直径的下层基板的优点在于，由于能够防止在不同平面取向的面上生长III族氮化物半导体晶体12，因此能够生长结晶度良好的III族氮化物半导体晶体12。在下层基板11的直径为至少45mm的情况下，能够生长结晶度更加良好的III族氮化物半导体晶体12。在下层基板11的直径不大于160mm的情况下，由于容易得到，因此能够降低成本。在下层基板11的直径不大于130mm的情况下，能够进一步降低成本。
随后，通过气相生长在下层基板11上利用四氯化硅气体作为掺杂气体生长用硅掺杂的III族氮化物半导体晶体12。在本实施方式中，只单独采用四氯化硅气体作为掺杂气体。
只要符合气相生长，生长方法没有特别限制。例如，能采用HVPE、MOCVD、MBE(分子束外延)等来生长III族氮化物半导体晶体12。在本实施方式中，通过HVPE来生长III族氮化物半导体晶体12。由于高的晶体生长速率，HVPE的优点在于能够通过控制生长时间来生长厚度D12大的III族氮化物半导体晶体12。
将参照图5来描述在本实施方式中III族氮化物半导体晶体生长方法所采用的HVPE设备100a。如图5所示，HVPE设备100a包括第一原料气气缸101、掺杂气气缸102、第二原料气气缸103、第一气体引入导管104、掺杂气体引入导管105、第二气体引入导管106、源舟(source boat)107、基座(susceptor)108、加热器109、反应管110、排气管111和废气处理器件。HVPE设备100a例如基于水平型反应管。作为选择，HVPE设备100a可以是垂直型反应管。
反应管110是用于将下层基板11容纳其中并在下层基板11上生长III族氮化物半导体晶体的容器。例如石英反应管可以用作反应管110。原料被供应到第一原料气气缸101、第二原料气气缸103和源舟107的每个，所述原料含有构成将要生长的III族氮化物半导体晶体的元素。掺杂气气缸102用四氯化硅气体填充，所述四氯化硅气体作为用作掺杂物的含硅气体。在反应管110提供第一气体引入导管104、掺杂气体引入导管105和第二气体引入导管106，以从反应管110的外部分别引入第一原料气G1、掺杂气体G2和第二原料气G3。源舟107存储并容纳III族氮化物半导体晶体的金属原料，并位于第二气体引入导管106中。
基座108容纳下层基板11。在反应管110中，设置基座108使得支持下层基板11的面位于第一气体引入导管104、掺杂气体引入导管105和第二气体引入导管106下方。基座108与反应管110水平设置。作为选择，基座108可以构建有垂直设置的下层基板11。HVPE设备100a还可包括局部加热机械比如用于下层基板11的电阻加热器。
加热器109设置在反应管110的外部，并能够将反应管110的整个内部加热至例如至少700℃且不大于1500℃。在反应管110提供排气管111，以将反应后的气体输出到反应管110的外部。构造废气处理器件以允许处理自排气管111的反应后气体，使得环境负担减轻。
如图6中所示，HVPE设备100b具有与上述HVPE设备100a基本类似的构造，假设掺杂气体引入导管105具有较小的直径，且掺杂气体引入导管105与第二气体引入导管106在出口侧彼此互连。
HVPE设备100b的特征在于，由于掺杂气体引入导管105的直径较小，所以掺杂气体G2的流速增大。设置掺杂气体引入导管105的直径以实现能维持良好的电阻率面内分布的掺杂气体G2的流速。
通过掺杂气体引入导管105与第二气体引入导管106之间相连，延迟了掺杂气体G2与第一原料气体G1之间接触的时间。HVPE设备100b的特征在于，缩短了掺杂气体G2与第一原料气G1在区域A接触的持续时间。在第二原料气体G3与掺杂气体G2具有低反应性且第一原料气体G1与掺杂气体G2具有高反应性的情况下，能够抑制掺杂气体G2与第一原料气体G1的反应。因此，能提高供应的硅的浓度的可控性。因此，优选地使用图6的HVPE设备100b来生长本实施方式的III族氮化物半导体晶体12。
在生长步骤(步骤S2)中，如图5或6所示，准备的下层基板11支持在基座108上。在该阶段，基座108上可以支持多个下层基板11。
准备分别填充有第一原料气G1和第二原料气G3的第一原料气气缸101和第二原料气气缸103。此外，向源舟107供应金属原料。第一原料气G1、第二原料气G3和金属原料是用于将要生长的III族氮化物半导体晶体12的原料。当将要生长的III族氮化物半导体晶体是氮化镓时，氨(NH3)气、氯化氢(HCl)气体和镓(Ga)可以分别用作第一原料气、第二原料气和提供到源舟107的金属原料。此外，准备填充有四氯化硅气体的掺杂气气缸102。
然后，将源舟107加热。通过来自第二气体引入导管106的第二原料气G3与原料舟107的原料反应来产生反应气体G7。来自第一气体引入导管104的第一原料气G1、掺杂气体G2和反应气体G7被输送(供应)，以到达下层基板11的表面来反应。在该阶段，可以采用载体将这些气体运载到下层基板11。惰性气体比如氮(N2)气、氢(H2)气和氩(Ar)气可以用作载气。
III族氮化物半导体晶体12的生长速率被设置为至少200μm/h且不大于2000μm/h，优选为300μm/h且不大于600μm/h。由于III族氮化物半导体晶体12的生长速率比SixNy层的生长速率高得多，因此在III族氮化物半导体晶体12的生长速率为至少200μm/h的情况下，当在III族氮化物半导体晶体12的生长面形成时，III族氮化物半导体晶体12生长为填充微量的SixNy层。因此，能够抑制形成的SixNy层的影响。因此，通过调节四氯化硅气体的浓度，有助于控制作为掺杂物的硅的浓度。结果，能够以恒定水平调节带入的硅的浓度。因此，能够容易地控制III族氮化物半导体晶体12的电阻率。在III族氮化物半导体晶体12的生长速率为至少300μm/h的情况下，能够更容易地控制III族氮化物半导体晶体12的电阻率。在III族氮化物半导体晶体12的生长速率不大于2000μm/h的情况下，抑制了将要生长的III族氮化物半导体晶体12结晶度的恶化。在III族氮化物半导体晶体12的生长速率不大于600μm/h的情况下，能够进一步抑制III族氮化物半导体晶体12结晶度的恶化。
根据HVPE，依靠加热器109将反应管110的内部加热至允许III族氮化物半导体晶体12以合适速率生长的温度。生长III族氮化物半导体晶体12的温度优选为至少900℃且不大于1300℃，更优选为至少1050℃且不大于1300℃，进一步优选为至少1050℃且不大于1200℃。在III族氮化物半导体晶体12在900℃以上的温度生长的情况下，能够防止III族氮化物半导体晶体12产生缺陷。此外，能够抑制与生长的平面取向不同的平面取向的发展(例如，在c面情况下的凹陷等)。即，结晶度良好的III族氮化物半导体晶体12能相对于生长的平面取向稳定地生长。在1050℃以上的温度生长III族氮化物半导体晶体12的情况下，能够赋予更加良好的结晶度。在1300℃以下的温度生长III族氮化物半导体晶体12的情况下，由于能够抑制生长的III族氮化物半导体晶体12的分解，因此能够抑制结晶度的恶化。在1200℃以下的温度生长III族氮化物半导体晶体12的情况下，能够进一步抑制结晶度的恶化。
在III族氮化物半导体晶体12的生长中，四氯化硅气体的分压优选为至少1×10-6atm且不大于2×10-4atm。在四氯化硅的分压为至少1×10-6atm的情况下，作为n型掺杂物的硅能够被充分地带入III族氮化物半导体晶体12中。在四氯化硅的分压不大于2×10-4atm的情况下，由于能够进一步抑制SixNy(氮化硅)型化合物的产生，因此能够以更高的可控性来掺杂硅。考虑到掺杂到III族氮化物半导体晶体12的硅的浓度，四氯化硅的分压不大于1.0×10-5atm。反应管110中原料气体、载气、掺杂气体等中的每个对应的分压(整体)之和是1atm。四氯化硅气体的浓度与分压成正比。
供应掺杂气体G2的速率优选为至少100cm/min且不大于1000cm/min，更优选为至少250cm/min且不大于500cm/min。通过将速率设置在这个范围内，供应的掺杂气体G2浓度分布的变化能够被抑制。特别是在供应速率为至少250cm/min的情况下，当在图6的HVPE设备100b中，区域A达到800℃以上的温度时，能够抑制在区域A掺杂气体G2的热分解。
通过调节第一原料气G1的流速、第二原料气G3的流速或源舟107中原料的量，能够适当地改变将要生长的III族氮化物半导体晶体的厚度。优选生长III族氮化物半导体晶体12使得其厚度D12例如为至少100μm且不大于1100μm。依靠HVPE的高晶体生长速率，能够通过控制生长时间来生长厚度大的III族氮化物半导体晶体12。在厚度D12为至少100μm的情况下，能够容易地生长可异乎寻常地用作各种半导体器件基板的III族氮化物半导体晶体12。通过将厚度D12设置为不大于1100μm，经由将在后面描述的去除下层基板11的步骤(步骤S3)，能够得到具有上述厚度D10的III族氮化物半导体晶体基板10。
在生长步骤(步骤S2)中，掺杂气体被供应到下层基板11，使得III族氮化物半导体晶体12中硅的浓度优选为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。在硅浓度为至少5×1016cm-3的情况下，通过调节掺杂气G2的浓度，能够容易地控制III族氮化物半导体晶体12中带入的硅的浓度。在硅浓度为至少3×1018cm-3的情况下，能够更容易地控制III族氮化物半导体晶体12中带入的硅的浓度。在硅浓度不大于5×1020cm-3的情况下，能够抑制在生长过程中III族氮化物半导体晶体12产生凹陷或缺陷以及产生裂缝。在硅浓度不大于5×1019cm-3的情况下，能够抑制III族氮化物半导体晶体12产生凹陷或缺陷以及产生裂缝。
在生长步骤(步骤S2)中，生长III族氮化物半导体晶体12，使得电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，优选为至少1×10-3Ω·cm且不大于1×10-2Ω·cm，更优选为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。在电阻率为至少1×10-4Ω·cm的情况下，不需要高浓度地掺杂硅。因此，由于带入杂质而使III族氮化物半导体晶体12变脆的事件能被抑制。结果，能够生长III族氮化物半导体晶体12，该晶体具有被抑制的凹陷或缺陷以及裂缝的产生。在电阻率为至少1×10-3Ω·cm的情况下，能够在进一步抑制凹陷、缺陷和裂缝产生的情况下，生长III族氮化物半导体晶体12。在电阻率不大于0.1Ω·cm的情况下，能够生长可方便地用于电子器件或发光器件的III族氮化物半导体晶体12。在电阻率不大于1×10-2Ω·cm的情况下，能够生长方便地被选择用于电子器件或发光器件特别是功率器件的III族氮化物半导体晶体12。在电阻率不大于8×10-3Ω·cm的情况下，能够生长更方便地被选择用于电子器件或发光器件特别是功率器件的III族氮化物半导体晶体12。
另外，生长III族氮化物半导体晶体12，使得沿直径方向的电阻率分布为至少-30％且不大于30％，优选为至少-22％且不大于22％。-30％～30％的范围的优点在于，当利用该晶体来生产半导体器件时，能够抑制沿直径方向的性能变化并提高产率。-22％～22％的范围的优点在于，当利用该晶体生产半导体器件时，能够抑制性能的变化并提高产率。
生长III族氮化物半导体晶体12，使得沿厚度方向的电阻率分布为至少-16％且不大于16％，优选为至少-12％且不大于12％。-16％～16％的范围的优点在于，生长III族氮化物半导体晶体12，使得当利用该晶体生产半导体器件时，沿厚度方向的性能的变化能够被抑制且提高了产率。-12％～12％的范围的优点在于，生长III族氮化物半导体晶体12，使得当利用该晶体生产半导体器件时，性能的变化能够被抑制且提高了产率。
优选在生长步骤(步骤S2)中，III族氮化物半导体晶体12是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体，优选为氮化镓晶体。因此，能够生长非常有效的III族氮化物半导体晶体。
在生长步骤(步骤S2)中，掺杂气体被供应到下层基板11，使得III族氮化物半导体晶体12中的氧的浓度不大于5×1016cm-3。虽然在本实施方式中没有采用含氧气体作为掺杂气体，但是反应管110中的氧将带入生长的III族氮化物半导体晶体12中。虽然氧与硅相同是n型掺杂物，但带入c面的效率低。具体来说，引入效率根据平面取向而不同。已知氧作为n型掺杂物具有差的可控性。通过将氧的引入降低到不大于5×1016cm-3的浓度，更优选降低到不大于2×1016cm-3的浓度，能够稳定地控制III族氮化物半导体晶体12的电阻率。虽然氧浓度优选尽可能地低，但考虑到SIMS分析检测的最低可测水平，下限是5×1015cm-3以上。
在生长步骤(步骤S2)中，生长III族氮化物半导体晶体12，使得III族氮化物半导体晶体12的位错密度优选不大于1×107cm-2，更优选不大于1×106cm-2。不大于1×107cm-2的位错密度的优点在于，当在电子器件中使用时，能够改进电子性能，当在光学器件中采用时，能够改进光学性能。能够得到更加良好性能的III族氮化物半导体晶体12。在位错密度不大于1×106cm-2的情况下，能够进一步改进半导体器件的使用性能。虽然位错密度优选尽可能地低，但是下限是例如至少1×103cm-2。在位错密度为至少1×103cm-2的情况下，能够以低成本生产III族氮化物半导体晶体12。
在生长步骤(步骤S2)中，生长III族氮化物半导体晶体12，使得III族氮化物半导体晶体12的主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个优选处于至少-5度且不大于5度的角度。结晶度良好的III族氮化物半导体晶体能够再生长在主面上。因此，其在电子器件和发光器件中的使用允许分别提高电性能和光性能。能够得到性能更加良好的半导体器件。
在生长步骤(步骤S2)中，生长III族氮化物半导体晶体12，使得X射线衍射摇摆曲线的半峰全宽优选为至少10弧秒且不大于500弧秒，更优选为至少20弧秒且不大于100弧秒。不大于500弧秒的值的优点在于，由于结晶度良好的III族氮化物半导体晶体能够进一步生长在III族氮化物半导体晶体12上，因此得到性能更加良好的半导体器件。在值不大于100弧秒的情况下，结晶度更加良好的III族氮化物半导体晶体能够再生长在其上。在值为至少10弧秒的情况下，由于能够容易地生长III族氮化物半导体晶体12，因此能降低成本。在值为至少20弧秒的情况下，能够进一步降低成本。
然后，停止加热器109的加热，将源舟107、III族氮化物半导体晶体12和下层基板11的温度降低至近似室温。接着，将下层基板11和III族氮化物半导体晶体12从反应管110中取出。
因此，能在图4所示的下层基板11上生长III族氮化物半导体晶体12。
下文中，将参照图7来描述本实施方式的III族氮化物半导体晶体基板10的制造方法。
参照图7，去除至少下层基板11，以生产厚度D10为至少100μm的由III族氮化物半导体晶体12构成的III族氮化物半导体晶体基板10(步骤S3)。
在III族氮化物半导体晶体12和下层基板11之间的界面相邻处，结晶度通常不是良好的。因此，优选地，通过进一步去除III族氮化物半导体晶体12结晶度不好的区域，来制造III族氮化物半导体晶体基板10。因此，生产出具有主面10a和与主面10a相对的面10b的III族氮化物半导体晶体基板10，如图7所示。
去除方法包括例如切割、磨削等方法。切割表示依靠切割器或线锯从III族氮化物半导体晶体12机械地划分(切割)至少下层基板11，所述切割器具有金刚石电解沉积砂轮的外围切割边缘。磨削表示通过具有金刚石磨石的磨削设备机械地磨削掉至少下层基板11。
将从III族氮化物半导体晶体12去除的面不限于与下层基板11的表面平行的面。例如，可以切割相对于表面具有任意倾斜的面。要注意的是，主面10a优选相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
III族氮化物半导体晶体基板10的主面10a和相对面10b还可经受抛光或表面处理。抛光方法或表面处理方法没有特别限制，可以采用任意方法。
通过执行上述的步骤(步骤S1～S3)，可以制造如图1和图2所示的III族氮化物半导体晶体基板10。即，得到一种III族氮化物半导体晶体基板10，该III族氮化物半导体晶体基板10具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
第一变形例
下文中，将参照图8和图9来描述根据本实施方式的第一变形例的III族氮化物半导体晶体基板的制造方法。
如图8所示，本变形例的III族氮化物半导体晶体基板的生长方法与上述第一实施方式的方法基本类似，不同之处在于在生长步骤(步骤S2)生长两层III族氮化物半导体晶体。
具体来说，如图8所示，通过气相生长在下层基板11上通过利用四氯化硅作为掺杂气体提供用硅掺杂的III族氮化物半导体晶体12是第一III族氮化物半导体晶体12a。然后，通过利用四氯化硅作为掺杂气体用硅掺杂的第二III族氮化物半导体晶体12b以类似的方法生长在第一III族氮化物半导体晶体12a上。因此，存在制备的下层基板11、在下层基板11上的第一III族氮化物半导体晶体12a以及在第一III族氮化物半导体晶体12a上的第二III族氮化物半导体晶体12b，如图8中所示。
第一III族氮化物半导体晶体12a优选具有不大于1×1017cm-3的相对低的硅浓度，并且第二III族氮化物半导体晶体12b具有超过1×1017cm-3的相对高的硅浓度。在这种情况下，能够得到由于SixNy的形成而引起的生长抑制被防止的第二III族氮化物半导体晶体12b。
然后，如图9所示，去除至少下层基板11，以制造出厚度D10为至少100μm的III族氮化物半导体晶体基板，所述基板由第一III族氮化物半导体晶体12a和第二III族氮化物半导体晶体12b中的至少一个构成。在本变形例中，通过去除第一III族氮化物半导体晶体12a和一部分的第二III族氮化物半导体晶体12b，制造由第二III族氮化物半导体晶体12b构成的III族氮化物半导体晶体基板。在该情况下，通过将第一III族氮化物半导体晶体12a作为用于在晶格常数方面与下层基板11相匹配的缓冲层，并在第一III族氮化物半导体晶体12a上生长结晶度更加良好的第二III族氮化物半导体晶体12b，能够得到结晶度更加良好的III族氮化物半导体晶体基板10。
第二变形例
下文中，将参照图10来描述根据本实施方式的第二变形例的III族氮化物半导体晶体基板的制造方法。
如图10所示，本变形例的III族氮化物半导体晶体基板的制造方法与第一变形例中III族氮化物半导体晶体基板的制造方法基本类似，不同之处在于在去除至少下层基板的步骤(步骤S3)中通过去除第一III族氮化物半导体晶体12a的一部分，来制造包括第一III族氮化物半导体晶体12a和第二III族氮化物半导体晶体12b的III族氮化物半导体晶体基板10。
在本变形例的III族氮化物半导体晶体基板10中，两层III族氮化物半导体晶体12a和12b可以有相同的组分或不同的组分。另外，本发明III族氮化物半导体晶体的生长方法不特别限于生长一层或两层的III族氮化物半导体晶体的方法。可以生长三层以上的III族氮化物半导体晶体。
如上所述，本实施方式及其变形例中III族氮化物半导体晶体12的生长方法包括如下步骤：通过气相生长在下层基板11上利用四氯化硅气体作为掺杂气体生长用硅掺杂的III族氮化物半导体晶体(步骤S2)。III族氮化物半导体晶体12的生长速率为至少200μm/h且不大于2000μm/h(步骤S2)。
根据本实施方式及其变形例III族氮化物半导体晶体的生长方法，在用硅掺杂的III族氮化物半导体晶体12的生长中，四氯化硅气体用作掺杂气体。四氯化硅气体的特征在于，与其它用于掺杂硅的掺杂气体比如硅烷、乙硅烷、三氯硅烷、二氯硅烷和单氯硅烷相比，气体本身不容易分解。因此，能够抑制四氯化硅气体在到达下层基板11之前分解从而附着到除下层基板11之外的区域的事件。
即使在四氯化硅气体与另一气体比如III族氮化物半导体晶体的第一原料气G1和/或载气反应而产生SixNy层的情况下，III族氮化物半导体晶体12的生长速率被设置为例如至少200μm/h。因此，当在III族氮化物半导体晶体12的生长面形成时，由于III族氮化物半导体晶体12的生长速率比SixNy层的生长速率高得多，因而III族氮化物半导体晶体12将横向生长为填充微量的SixNy层。由于能够抑制SixNy层形成的影响，因此通过调节四氯化硅气体的浓度，有助于控制作为掺杂物的硅的浓度。结果，能够以恒定水平来调节带入的硅的浓度。因此，能容易地控制III族氮化物半导体晶体的电阻率。
由于能够容易地控制四氯化硅气体中硅的浓度，所以不需要以高速率向下层基板11供应四氯化硅气体。因此，通过以合适的速率供应四氯化硅气体，能够生长第一III族氮化物半导体晶体，且能够将四氯化硅气体作为掺杂气体均匀地供应到下层基板。由此，能够防止将要生长的第一III族氮化物半导体晶体12电阻率面内分布的恶化。
通过将生长速率设置为不大于2000μm/h，能够生长结晶度良好的III族氮化物半导体晶体12。
本实施方式及其变形例的III族氮化物半导体晶体基板10的制造方法包括如下步骤：去除至少下层基板11，以形成厚度D10为至少100μm的由III族氮化物半导体晶体12构成的III族氮化物半导体晶体基板10(步骤S3)。
由于通过上述III族氮化物半导体晶体基板10的制造方法，能够得到本实施方式及其变形例的III族氮化物半导体晶体基板10，其电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，沿直径方向的电阻率分布为至少-30％且不大于30％，且沿厚度方向的电阻率分布为至少-16％且不大于16％。
由于能够调节由III族氮化物半导体晶体12构成的III族氮化物半导体晶体基板10的电阻率，该III族氮化物半导体晶体12用四氯化硅作为掺杂气体生长，因此III族氮化物半导体晶体基板10具有上述范围内的低电阻率。由于通过以用于生长的合适流速提供掺杂气体生长III族氮化物半导体晶体12，因此沿直径方向和厚度方向的电阻率分布能够被设置为与上述范围一样低的水平。由此，沿直径方向和厚度方向的变化都能够被抑制。
第二实施方式
将参照图11来描述根据第二实施方式的III族氮化物半导体基板。
如图11所示，第二实施方式的III族氮化物半导体晶体基板20a与图1所示的第一实施方式的III族氮化物半导体晶体基板10基本上类似。不同之处在于厚度D20a为至少100μm且不大于1000μm。
III族氮化物半导体晶体基板20a的厚度D20a为至少100μm且不大于1000μm，优选为至少60μm且不大于300μm。在厚度D20a为至少100μm的情况下，能够得到具有操作期间裂缝的产生被防止的III族氮化物半导体晶体基板20a。在厚度D20a为至少60μm的情况下，得到了具有裂缝的产生进一步被防止的III族氮化物半导体晶体基板20a。在厚度D20a为不大于1000μm的情况下，基板能方便地用于半导体器件。此外，能够降低每一个III族氮化物半导体晶体基板20a的制造成本。在厚度D20a为不大于300μm的情况下，能够进一步降低每一个III族氮化物半导体晶体基板20a的制造成本。
如这里所使用的，“沿厚度方向的电阻率分布”表示通过下述方法测量的值。具体来说，在室温下通过四探针方法，在对应任意厚度处的总共2个点中的每处测量电阻率，这2个点即主表面10a附近的一个点和与主面10a相对的面10b附近的一个点。计算这2个电阻率值的平均值。关于这2个点处的电阻率值，由(最大值-平均值)/平均值定义的值当作沿直径方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向电阻率分布的下限。
下文中，将参照图12来描述根据本实施例的III族氮化物半导体晶体基板的制造方法。
如图12所示，根据上述第一实施方式的III族氮化物半导体晶体12的生长方法(步骤S1、S2)来生长III族氮化物半导体晶体12。然后，与第一实施方式一样，去除至少下层基板11(步骤S3)。因此，制造出第一实施方式的III族氮化物半导体晶体基板10。
然后，沿厚度方向切割III族氮化物半导体晶体12，从而生产由具有至少100μm且不大于1000μm厚度的III族氮化物半导体晶体12构成的多个III族氮化物半导体晶体基板20a～20m(步骤S4)。
如图13所示，III族氮化物半导体晶体基板10被处理成多个具有期望厚度的III族氮化物半导体晶体基板20a～20m。切割方法没有特殊限制，可以使用具有金刚石电解沉积砂轮的外围切割边缘的切割器、线锯等。
变形例
本变形例的III族氮化物半导体晶体基板的制造方法与第二实施方式的III族氮化物半导体晶体基板的制造方法基本类似，假设如图14所示，步骤的次序不同。
具体来说，通过与第一实施方式类似的方式执行III族氮化物半导体晶体基板的生长方法，在下层基板11上生长III族氮化物半导体晶体12。然后，通过沿厚度方向切割III族氮化物半导体晶体12，生产由III族氮化物半导体晶体12构成的多个III族氮化物半导体晶体基板20a～20m，III族氮化物半导体晶体12具有至少100μm且不大于1000μm的厚度(步骤S4)。结果，从III族氮化物半导体晶体12去除至少下层基板11(步骤S3)。即，在去除下层基板11之前切割III族氮化物半导体晶体基板20a～20m。
根据本实施方式及其变形例的III族氮化物半导体基板20a的制造方法包括沿厚度方向切割III族氮化物半导体晶体基板10的步骤(步骤S4)。
通过上述III族氮化物半导体晶体基板20a的制造方法得到的根据本实施方式及其变形例的III族氮化物半导体晶体基板20a，电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，沿直径方向的电阻率分布为至少-30％且不大于30％，沿厚度方向的电阻率分布为至少-16％且不大于16％。
根据本实施方式及其变形例的III族氮化物半导体晶体基板20a的制造方法，生产出利用四氯化硅作为掺杂气体用硅掺杂的III族氮化物半导体晶体12。由于能够容易地调节III族氮化物半导体晶体基板20a的电阻率，因此III族氮化物半导体晶体基板20a具有上述范围内的低电阻率。另外，由于以合适的流速来供应掺杂气体，因此沿直径方向和厚度方向的电阻率分布能够被设置为上述范围内的低水平。因此，沿直径方向和厚度方向的变化都能够被抑制。
根据上述的第一实施例和第二实施例及其变形例，通过III族氮化物半导体晶体的生长方法得到的III族氮化物半导体晶体12，和通过III族氮化物半导体晶体基板的制造方法得到的III族氮化物半导体晶体基板10和20a～20m，能够容易地控制电阻率并防止电阻率面内分布的恶化。因此，III族氮化物半导体晶体12与III族氮化物半导体晶体基板10和20a～20m能够方便地被选作下列器件中的基板等：光学器件，比如发光二极管和激光二极管，电子器件，比如整流器、双极性晶体管、场效应晶体管、HEMT，半导体传感器，比如温度传感器、压力传感器、照射传感器和可见-紫外光电探测器，以及SAW器件、变频器、振荡器、MEMS组件和压电陶瓷驱动器中。通过将半导体层和金属层堆叠在III族氮化物半导体晶体12和III族氮化物半导体晶体基板10和20a～20m上，可制造这样的器件。
虽然在第一实施方式及其第一变形例和第二变形例、第二实施方式及其变形例中，将要生长的III族氮化物半导体晶体12的厚度D10、D20a和直径R被设置在上述范围内，但是只要本发明将要生长的III族氮化物半导体晶体12具有通过四氯化硅气体掺杂的硅，则其它条件不受特别限制。用于测量沿厚度方向的电阻率分布的样品位置的数量，在III族氮化物半导体晶体12或III族氮化物半导体晶体基板10的厚度为至少2mm的情况下对应于5个点，在III族氮化物半导体晶体12的厚度为小于2mm的情况下对应于2个点。
实施例
在当前实施例中，评价通过气相生长在下层基板上，基于至少200μm/h且不大于2000μm/h的生长速率，III族氮化物半导体晶体生长的效果，所述III族氮化物半导体晶体通过利用四氯化硅气体用硅掺杂。具体来说，根据第二实施方式制造样品1～13的III族氮化物半导体晶体基板。测量电阻率、沿直径方向和厚度方向的电阻率分布以及硅浓度。此外，观察表面状态。
[样品1～7]
首先，准备下层基板11，该下层基板11由直径105mm、厚度400μm的氮化镓形成(步骤S1)。下层基板11的主面对应于(0001)面。
然后，通过作为气相生长的HVPE，在下层基板11上利用四氯化硅气体作为掺杂气体生长用硅掺杂的氮化镓晶体作为III族氮化物半导体晶体(步骤S2)。
在步骤S2中，利用图5中的HVPE设备100a生长氮化镓晶体。分别准备氨气和氯化氢气体作为第一原料气G1和第二原料气G3。准备四氯化硅气体作为掺杂气体G2。准备纯度为至少99.999％的氢气作为载气。载气从第一气体引入导管104、第二气体引入导管106和掺杂气体引入导管105中的每个引入到反应管110。加热器109的温度上升到1100℃。随后，镓被供应到源舟107，并将源舟107加热。
通过第二气体引入导管106供应的氯化氢气体与源舟107上的镓反应产生的GaCl(氯化镓)气体作为反应气体G7，如Ga+HCl→GaCl+1/2H2所示。
接着，由第一气体引入导管104供应的作为第一原料气G1的氨气与氯化镓气体被一起用载气输送，到达将要生长氮化镓晶体的下层基板11的表面，在表面引起GaCI+NH3→GaN+HCl+H2的反应。
用于生长氮化镓晶体的条件如表1所列，包括氮化镓晶体的生长速率、供应掺杂气体的流速和分压。因此，生长氮化镓晶体形成的III族氮化物半导体晶体12，所述氮化镓晶体具有105mm的直径和10mm的厚度。
随后，从作为III族氮化物半导体晶体12的氮化镓晶体去除下层基板(步骤S3)。沿厚度方向切割晶体(步骤S4)。接着，应用操作步骤比如磨削、抛光、干蚀刻等来去除变质层。由此，得到十三个由直径为100mm、厚度为400μm的氮化镓晶体形成的III族氮化物半导体晶体基板。在这十三个III族氮化物半导体晶体基板中，沿厚度方向位于中间的III族氮化物半导体晶体基板(图13中的III族氮化物半导体晶体基板20g)被当作样品1～7的III族氮化物半导体晶体基板。
[样品8～13]
通过以与样品1～7基本类似的方式生长氮化镓晶体得到样品8～11，不同之处是掺杂气体。具体来说，根据表1所列出的分压和流速，在生长步骤(步骤S2)中采用表1所列出的掺杂气体。
通过以与样品1～7基本类似的方式生长氮化镓晶体得到样品12和13。不同之处在于根据表1所列出的生长速率和分压，在生长步骤(步骤S2)中供应掺杂气体。
[测量方法]
通过下述方法，对样品1～13的氮化镓晶体基板测量电阻率、沿直径方向的电阻率分布、沿厚度方向的电阻率分布和硅浓度。结果如表1所示。
样品1～13的III族氮化物半导体晶体基板的表面被镜面抛光，通过主面处的干蚀刻去除由抛光导致的任何损伤层。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，即，沿着给定直径的5个点和沿着与给定直径正交的直径的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。取这9个点的平均值作为电阻率。由(最大值-平均值)/平均值定义的值当作沿直径方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向电阻率分布的下限。在表1中，“<±22”表示范围从-22％到22％。
沿厚度方向的电阻率分布是通过下述方法来测量的值。与上述方法一样，III族氮化物半导体晶体基板的顶面和底面经受表面抛光和干蚀刻。在室温下通过四探针方法，在总共2个点中的每处测量电阻率，这2个点即在主面附近的一个点和在与主面相对的面的附近的一个点。计算这2个电阻率值的平均值。关于这2个点处的电阻率值，由(最大值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的下限。在表1中，“<±13”表示范围从-13％到13％。
硅浓度的测量基于作为测量电阻率的9点测量的样品。将样品切割成5mm的正方形。用SIMS来测量切割测量样品的硅浓度。取其平均来作为硅浓度的平均值。
通过Nomarski显微镜来观察样品1～13的氮化镓晶体基板的主面的表面状态。
表1
[测量结果]
从表1理解的是，基于至少200μm/h且不大于2000μm/h的生长速率，基于利用四氯化硅气体作为掺杂气体生长出的氮化镓晶体的样品1～7氮化镓晶体基板，具有至少1.0×10-4Ω·cm且不大于0.1Ω·cm的低电阻率、至少-27％且不大于27％的沿直径方向的电阻分率分布的低变化、至少-16％且不大于16％的沿厚度方向的电阻率分布的低变化以及至少5×1016cm-3且不大于5×1020cm-3的高的硅浓度。
用于制造样品1～7氮化镓晶体基板的氮化镓晶体具有平坦的表面，在生长表面上几乎观察不到不平坦。氮化镓晶体表现出没有产生凹陷，并且是单晶。
相反，基于利用二氯硅烷作为掺杂气体的样品8～10表现出超过0.1Ω·cm的高电阻率。基于逻辑，由于氮化镓的生长速率以及掺杂气体的分压和流速是相同的，因此在样品5和样品9之间，生长出的氮化镓晶体中的电阻率和硅浓度应该相同。然而，基于利用二氯硅烷作为掺杂气体的样品9表现出比样品5高三个以上数量级的电阻率以及比样品5低的硅浓度。因此，从这些结果可以理解，当使用二氯硅烷作为掺杂气体时，由于二氯硅烷的分解以及与氨气的反应，导致硅掺杂物不能充足地被带入生长的氮化镓晶体。
虽然电阻率被降低至0.013Ω·cm，但是基于利用二氯硅烷作为掺杂气体的样品11具有恶化的供应掺杂气体的浓度分布，所述掺杂气体的流速增至1500cm/min以降低电阻率。因此，样品11沿直径方向和厚度方向都表现出大的电阻率分布。面内电阻率的变化大。
由于SixNy的生长速率比氮化镓的生长更显著，因此基于利用四氯化硅作为掺杂气体对应于100μm/h的生长速率的样品12具有生长的SixNy。在生长表面出现不平坦。也产生了凹陷。使晶体为多晶，表现出异常生长。因此，不能测量出电阻率、硅浓度和电阻率分布。
由于氮化镓的生长速率太高，因此基于利用四氯化硅作为掺杂气体对应于3000μm/h的生长速率的样品13在表面具有不平坦。也产生了凹陷。使晶体为多晶，表现出异常生长。因此，不能测量出电阻率、硅浓度和电阻率分布。
根据本实施例，在四氯化硅用作掺杂气体并且生长速率设置为至少200μm/h且不大于2000μm/h的情况下，确认能够生长III族氮化物半导体晶体，其具有容易控制的电阻率以及被防止的电阻率面内分布的恶化。
虽然在本实施例中，氮化镓晶体作为III族氮化物半导体晶体生长，但是确认基于其它类型的III族氮化物半导体晶体(包括B(硼)、Al(铝)、Ga(镓)、In(铟)和Tl(铊)的III族元素中的至少一种元素的III族氮化物半导体晶体)也能够得到相似的结果。
根据本发明，通过III族氮化物半导体晶体的生长方法得到的III族氮化物半导体晶体，以及通过III族氮化物半导体晶体基板的制造方法得到的III族氮化物半导体晶体基板，能够具有容易控制的电阻率并且能够防止电阻率面内分布的恶化。因此，该III族氮化物半导体晶体和该III族氮化物半导体晶体基板能够方便地被选作用于以下器件的基板等：光学器件，比如发光二极管和激光二极管，电子器件，比如整流器、双极性二极管、场效应晶体管和HEMT，半导体传感器，比如温度传感器、压力传感器、照射传感器和可见-紫外线光电探测器，以及SAW器件、变频器、共鸣器、MEMS组件和压电陶瓷驱动器。
虽然已经详细描述和示出了本发明，但是应该清楚地理解，其仅仅是以示例或实例的方式，并不被用于限制附随的权利要求所解释的本发明的范围。

Claims (23)

1.一种III族氮化物半导体晶体的生长方法，其包括如下步骤：
准备下层基板；以及
通过气相生长在所述下层基板上通过利用四氯化硅气体作为掺杂气体生长用硅掺杂的第一III族氮化物半导体晶体，
其中所述第一III族氮化物半导体晶体的生长速率为至少200μm/h且不大于2000μm/h。
2.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括通过氢化物气相外延生长所述第一III族氮化物半导体晶体的步骤。
3.根据权利要求2所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括在至少1050℃且不大于1300℃的温度下生长所述第一III族氮化物半导体晶体的步骤。
4.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括向所述下层基板供应所述掺杂气体的步骤，使得所述第一III族氮化物半导体晶体中所述硅的浓度为至少5×1016cm-3且不大于5×1020cm-3。
5.根据权利要求4所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括向所述下层基板提供所述掺杂气体的步骤，使得所述第一III族氮化物半导体晶体中所述硅的浓度为至少3×1018cm-3且不大于5×1019cm-3。
6.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括生长所述第一III族氮化物半导体晶体的步骤，使得电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm。
7.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述准备步骤包括准备所述下层基板的步骤，所述下层基板由包括选自下列的至少一种类型的材料形成：硅、蓝宝石、砷化镓、碳化硅、氮化镓和氮化铝。
8.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述准备步骤包括准备尖晶石型晶体基板作为所述下层基板的步骤。
9.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述第一III族氮化物半导体晶体是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体。
10.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述第一III族氮化物半导体晶体是氮化镓晶体。
11.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其中所述生长步骤包括向所述下层基板供应所述掺杂气体的步骤，使得所述第一III族氮化物半导体晶体中氧的浓度不大于5×1016cm-3。
12.根据权利要求1所述的III族氮化物半导体晶体的生长方法，其还包括在所述第一III族氮化物半导体晶体上生长第二III族氮化物半导体晶体的步骤，所述第二III族氮化物半导体晶体通过利用四氯化硅气体作为掺杂气体用硅掺杂。
13.一种III族氮化物半导体晶体基板的制造方法，其包括步骤：
通过权利要求1中限定的III族氮化物半导体晶体的生长方法，在所述下层基板上生长III族氮化物半导体晶体，以及
去除至少所述下层基板以形成III族氮化物半导体晶体基板，所述III族氮化物半导体晶体基板由厚度为至少100μm的所述III族氮化物半导体晶体构成。
14.根据权利要求13所述的III族氮化物半导体晶体基板的制造方法，其还包括沿厚度方向切割所述III族氮化物半导体晶体，以形成多个III族氮化物半导体晶体基板的步骤，所述III族氮化物半导体晶体基板由厚度至少为100μm且不大于1000μm的III族氮化物半导体晶体构成。
15.一种由权利要求13中限定的III族氮化物半导体晶体基板的制造方法制造的III族氮化物半导体晶体基板，其具有至少25mm且不大于160mm的直径，其中，
电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，
沿直径方向的电阻率分布为至少-30％且不大于-30％，以及
沿厚度方向的电阻率分布为至少-16％且不大于16％。
16.根据权利要求15所述的III族氮化物半导体晶体基板，其具有至少2mm且不大于160mm的厚度。
17.根据权利要求15所述的III族氮化物半导体晶体基板，其具有至少100μm且不大于1000μm的厚度。
18.根据权利要求15所述的III族氮化物半导体晶体基板，其中所述电阻率为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。
19.根据权利要求15所述的III族氮化物半导体晶体基板，其中硅的浓度为至少5×1016cm-3且不大于5×1020cm-3。
20.根据权利要求15所述的III族氮化物半导体晶体基板，其中硅的浓度为至少3×1018cm-3且不大于5×1019cm-3。
21.根据权利要求15所述的III族氮化物半导体晶体基板，其中位错密度为不大于1×107cm-2。
22.根据权利要求15所述的III族氮化物半导体晶体基板，其中主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
23.根据权利要求15所述的III族氮化物半导体晶体基板，其中X射线衍射中摇摆曲线的半峰全宽为至少10弧秒且不大于500弧秒。
CNA2008101777731A 2007-11-20 2008-11-20 半导体晶体生长方法、半导体晶体基板及其制造方法 Pending CN101440520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007300461 2007-11-20
JP2007300461A JP2009126723A (ja) 2007-11-20 2007-11-20 Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板

Publications (1)

Publication Number Publication Date
CN101440520A true CN101440520A (zh) 2009-05-27

Family

ID=40325823

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101777731A Pending CN101440520A (zh) 2007-11-20 2008-11-20 半导体晶体生长方法、半导体晶体基板及其制造方法

Country Status (7)

Country Link
US (1) US20090127664A1 (zh)
EP (1) EP2063458A2 (zh)
JP (1) JP2009126723A (zh)
KR (1) KR20090052292A (zh)
CN (1) CN101440520A (zh)
RU (1) RU2008145801A (zh)
TW (1) TW200943390A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107407008A (zh) * 2015-03-03 2017-11-28 国立大学法人大阪大学 第iii族氮化物半导体晶体衬底的制造方法
CN110731002A (zh) * 2017-06-15 2020-01-24 赛奥科思有限公司 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
US8598685B2 (en) * 2009-09-04 2013-12-03 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof
JP5631889B2 (ja) * 2009-11-10 2014-11-26 株式会社トクヤマ 積層体の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
US20110263111A1 (en) * 2010-04-21 2011-10-27 Yuriy Melnik Group iii-nitride n-type doping
JP2012012292A (ja) * 2010-05-31 2012-01-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
JP6036155B2 (ja) * 2011-10-21 2016-11-30 三菱化学株式会社 ＧａＮ結晶
WO2013058350A1 (ja) 2011-10-21 2013-04-25 三菱化学株式会社 周期表第１３族金属窒化物半導体結晶の製造方法、及び該製造方法により製造される周期表第１３族金属窒化物半導体結晶
JP6437736B2 (ja) * 2014-05-09 2018-12-12 古河機械金属株式会社 自立基板の製造方法および自立基板
JP6743709B2 (ja) 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP6376600B2 (ja) 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP6356315B1 (ja) 2017-05-29 2018-07-11 株式会社サイオクス 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法
US10822722B2 (en) * 2017-07-04 2020-11-03 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal body and gallium arsenide crystal substrate
CN116288724A (zh) 2018-08-17 2023-06-23 三菱化学株式会社 n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
RU2705516C1 (ru) * 2019-03-12 2019-11-07 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры
JP7101736B2 (ja) * 2020-10-21 2022-07-15 株式会社サイオクス ＧａＮ単結晶基板および半導体積層物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP4734786B2 (ja) * 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP5656401B2 (ja) * 2006-05-08 2015-01-21 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板の製造方法、並びにｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
US7655931B2 (en) * 2007-03-29 2010-02-02 Varian Semiconductor Equipment Associates, Inc. Techniques for improving the performance and extending the lifetime of an ion source with gas mixing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107407008A (zh) * 2015-03-03 2017-11-28 国立大学法人大阪大学 第iii族氮化物半导体晶体衬底的制造方法
CN107407008B (zh) * 2015-03-03 2020-09-11 国立大学法人大阪大学 第iii族氮化物半导体晶体衬底的制造方法
CN110731002A (zh) * 2017-06-15 2020-01-24 赛奥科思有限公司 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
CN110731002B (zh) * 2017-06-15 2024-02-02 住友化学株式会社 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2009126723A (ja) 2009-06-11
TW200943390A (en) 2009-10-16
EP2063458A2 (en) 2009-05-27
US20090127664A1 (en) 2009-05-21
RU2008145801A (ru) 2010-05-27
KR20090052292A (ko) 2009-05-25

Similar Documents

Publication Publication Date Title
CN101440520A (zh) 半导体晶体生长方法、半导体晶体基板及其制造方法
CN101442030B (zh) Ⅲ族氮化物半导体晶体基板和半导体器件
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
KR101753936B1 (ko) ＧａＮ 결정 자립 기판 및 그 제조 방법
CN101440521A (zh) 半导体晶体生长方法、半导体晶体基板及其制造方法
JP5821164B2 (ja) ＧａＮ基板および発光デバイス
RU2764040C2 (ru) ВЫРАЩИВАНИЕ ЭПИТАКСИАЛЬНОГО 3C-SiC НА МОНОКРИСТАЛЛИЧЕСКОМ КРЕМНИИ
KR20090012091A (ko) 질화갈륨 결정의 성장 방법, 질화갈륨 결정 기판, 에피택셜웨이퍼의 제조 방법 및 에피택셜 웨이퍼
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR20210139218A (ko) N-동시-도핑된 반도체 기판
JP5765033B2 (ja) 第１３族窒化物結晶の製造方法
JP2012012292A (ja) Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板
CN113906169A (zh) GaN基板晶片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090527