JP2022077723A - ＳｉＣエピタキシャルウェハ - Google Patents

ＳｉＣエピタキシャルウェハ Download PDF

Info

Publication number
JP2022077723A
JP2022077723A JP2020188693A JP2020188693A JP2022077723A JP 2022077723 A JP2022077723 A JP 2022077723A JP 2020188693 A JP2020188693 A JP 2020188693A JP 2020188693 A JP2020188693 A JP 2020188693A JP 2022077723 A JP2022077723 A JP 2022077723A
Authority
JP
Japan
Prior art keywords
concentration
layer
sic
doping concentration
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020188693A
Other languages
English (en)
Other versions
JP7259829B2 (ja
Inventor
直人 石橋
Naoto Ishibashi
啓介 深田
Keisuke Fukada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2020188693A priority Critical patent/JP7259829B2/ja
Priority to US17/454,416 priority patent/US20220149160A1/en
Priority to CN202111324659.9A priority patent/CN114496724A/zh
Priority to EP21207716.8A priority patent/EP4001476A1/en
Publication of JP2022077723A publication Critical patent/JP2022077723A/ja
Priority to JP2023062178A priority patent/JP2023093554A/ja
Application granted granted Critical
Publication of JP7259829B2 publication Critical patent/JP7259829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高濃度層のドーピング濃度の面内均一性が高いＳｉＣエピタキシャルウェハを提供することである。【解決手段】本発明のＳｉＣエピタキシャルウェハ１００は、ＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板上に、ｎ型ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ドーピング濃度の面内均一性が３０％以下である高濃度層２１（２０）と、を備える。【選択図】図１

Description

本発明は、ＳｉＣエピタキシャルウェハに関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い。そのため、炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣデバイスの実用化の促進には、高品質かつ低コストのＳｉＣエピタキシャルウェハ、及びエピタキシャル成長技術の確立が求められている。
ＳｉＣデバイスは、ＳｉＣ基板と当該基板上に積層されたエピタキシャル層とを備えるＳｉＣエピタキシャルウェハに形成される。ＳｉＣ基板は、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られる。エピタキシャル層は、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によって作製され、デバイスの耐圧維持領域となる。
エピタキシャル層は、より具体的には、（０００１）面から＜１１－２０＞方向にオフ角を有する面を成長面とし、ＳｉＣ基板上に形成される。エピタキシャル層は、ＳｉＣ基板上にステップフロー成長（原子ステップからの横方向成長）し、４Ｈ－ＳｉＣとなる。
ＳｉＣエピタキシャルウェハにおいて、ＳｉＣデバイスに致命的な欠陥を引き起こすデバイスキラー欠陥の一つとして、基底面転位（Ｂａｓａｌ ｐｌａｎｅ ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）が知られている。たとえば、バイポーラデバイスに順方向に電流を流した際に、流れるキャリアの再結合エネルギーによって、ＳｉＣ基板からエピタキシャル層に引き継がれた基底面転位の部分転位が移動、拡張し高抵抗な積層欠陥を形成する。そして、デバイス内に高抵抗部が生じると、デバイスの信頼性低下を引き起こす（順方向劣化）。そのため、エピタキシャル層に引き継がれる基底面転位の低減がこれまで行われてきた。
ＳｉＣ基板中における基底面転位の多くは、エピタキシャル層が形成される際に欠陥拡張が生じない貫通刃状転位（Ｔｈｒｅａｄｉｎｇ ｅｄｇｅ ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）に変換することができる（特許文献１）。
しかし、順方向に大電流を流した場合には、ＳｉＣ基板とエピタキシャル層の界面で貫通刃状転位に変換された基底面転位もまた、エピタキシャル層中で積層欠陥（Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ：ＳＦ）に拡張することが近年明らかになってきた。そのため、今後の市場拡大が予想される大電流パワーデバイスは、基底面転位を貫通刃状転位に変換しただけでは積層欠陥の形成を十分に抑制できず、デバイスの信頼性悪化の懸念が常に付きまとう。
特許文献２には、ＳｉＣエピタキシャルウェハ内に通常のエピタキシャル層とは別に、さらに不純物濃度の高いエピタキシャル層を形成することで、ＳｉＣ単結晶基板とエピタキシャル層の界面での基底面転位から貫通刃状転位への変換効率を高めることが開示されている。基底面転位への変換効率を高めることで、基底面転位の伸長および拡張が抑制できる。基底面転位の伸長及び拡張は、デバイスの順方向劣化の原因である。そのため、高不純物濃度のエピタキシャル層の形成は、ＳｉＣエピタキシャルウェハを用いたＳｉＣデバイスの順方向劣化を抑制する有力な解決策と考えられている。
特許文献３には、低濃度層のドーピング濃度の面内均一性を良好にする製造方法が開示されている。しかしながら、高濃度層のドーピング濃度の面内均一性については言及されていない。
特開２００９－８８２２３号公報 国際公開第２０１７／０９４７６４号 特許第６３８６７０６号公報
本発明者は、ＳｉＣ単結晶基板と通常のエピタキシャル層とそれらの間にｎ型の高ドーピング濃度のエピタキシャル層を備えたＳｉＣエピタキシャルウェハの作製時において、ｎ型の高ドーピング濃度のエピタキシャル層（高濃度層）のｎ型のドーピング濃度の面内均一性（ここで、本明細書において、ドーピング濃度の面内均一性とは、「ドーピング濃度の最大値－ドーピング濃度の最小値）の絶対値／ドーピング濃度の平均値」をいう。）が悪化するという課題を見い出し、鋭意検討の結果、かかる課題を解決する本発明に想到した。
本発明は、上記事情を鑑みてなされたものであり、高濃度層のｎ型ドーピング濃度の面内均一性が高いＳｉＣエピタキシャルウェハを提供することを目的とする。
本発明は、上記課題を解決するために、以下の手段を提供する。
（１）本発明の一態様に係るＳｉＣエピタキシャルウェハは、ＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板上に、ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ドーピング濃度の面内均一性が３０％以下である高濃度層と、を備える。
（２）上記態様に係るＳｉＣエピタキシャルウェハは、前記高濃度層がバッファ層であり、前記バッファ層上に、前記バッファ層のドーピング濃度の平均値よりも低いドーピング濃度の平均値を有するドリフト層を備えてもよい。
（３）上記態様に係るＳｉＣエピタキシャルウェハは、面内均一性が２０％以下であってもよい。
（４）上記態様に係るＳｉＣエピタキシャルウェハは、面内均一性が１０％以下であってもよい。
（５）上記態様に係るＳｉＣエピタキシャルウェハは、直径が１５０ｍｍであってもよい。
本発明のＳｉＣエピタキシャルウェハによれば、高濃度層のｎ型ドーピング濃度の面内均一性が高いＳｉＣエピタキシャルウェハを提供できる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハを示す断面模式図である。 本発明の他の実施形態に係るＳｉＣエピタキシャルウェハを示す断面模式図である。 Ｃ系ガス供給、および、Ｓｉ系ガス供給の面内分布を独立に制御できる構成の一例を示す断面模式図である。 表１で示した、Ｃ／Ｓi比を１．１５としたときの３個のサンプルについて、投入窒素流量と得られたドーピング濃度（平均値）との関係を示すグラフである。 ドーピング濃度の平均値と成長速度との関係を調べた結果である。 （ａ）は、窒素（Ｎ）ドーピングのイメージ図であり、（ａ）に対して（ｂ）はＣ／Ｓiが低い場合のイメージ図であり、（ｃ）はＣ／Ｓiが高い場合のイメージ図であり、（ｄ）はドープ流量が大きい場合のイメージ図である。 検量線と成長速度低下量とから、実質的に不足したＣ系ガス投入量を見積もることを説明する概念図である。 ドーピング濃度の平均値とドーピング濃度の面内均一性とＣ／Ｓｉとの関係を示すグラフである。
以下、本発明の実施形態について図を用いて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には図中、同一符号を付してある場合がある。また、以下の説明で用いる図面は、特徴を分かりやすくするため便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。一つの実施形態で示した構成を他の実施形態に適用することもできる。
（ＳｉＣエピタキシャルウェハ）
図１は、本発明の一実施形態に係るＳｉＣエピタキシャルウェハを示す断面模式図であり、図２は、他の実施形態に係るＳｉＣエピタキシャルウェハを示す断面模式図である。
図１に示すＳｉＣエピタキシャルウェハ１００は、ＳｉＣ単結晶基板１０と、ＳｉＣ単結晶基板１０の主面１０ａに形成されたＳｉＣエピタキシャル層２０とを備える。
ＳｉＣエピタキシャルウェハ１００が備えるＳｉＣエピタキシャル層２０は、ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ドーピング濃度の面内均一性が３０％以下である高濃度層２１からなる。
図２に示すＳｉＣエピタキシャルウェハ２００では、ＳｉＣエピタキシャル層２０は、高濃度層２１がバッファ層であり、バッファ層上に、バッファ層のドーピング濃度の平均値よりも低いドーピング濃度の平均値を有するドリフト層２２を備える。
＜ＳｉＣ単結晶基板＞
ＳｉＣ単結晶基板１０としては、昇華法等で得られたＳｉＣインゴットをスライスしたものを用いることができる。本明細書において、ＳｉＣエピタキシャルウェハはエピタキシャル層を形成後のウェハを意味し、ＳｉＣ単結晶基板はエピタキシャル層を形成前のウェハを意味する。
ＳｉＣ単結晶基板１０はサイズに限定はないが、１００ｍｍであることが好ましく、１５０ｍｍ以上であることがより好ましい。
ＳｉＣ単結晶基板１０は、（０００１）から＜１１－２０＞方向にオフセット角を有する面を成長面とするものを用いることができる。
ＳｉＣ単結晶基板１０には、基底面転位が（０００１）面（ｃ面）に沿って存在する。ＳｉＣ単結晶基板の成長面に露出している基底面転位の個数は、少ない方が好ましいが、特に限定するものではない。
ＳｉＣ単結晶基板１０が、（０００１）から＜１１－２０＞方向にオフセット角を有する面を成長面としている場合、基底面転位は成長面に対して傾いて存在する。
ＳｉＣ単結晶基板１０は、例えば、窒素がドーピングされている。ＳｉＣ単結晶基板１０のドーピング濃度は特に限定はなく、パワー半導体用のＳｉＣ基板として通常のものとすることができる。
＜高濃度層＞
高濃度層２１は、ｎ型ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ｎ型ドーピング濃度の面内均一性が３０％以下である。高濃度層２１のｎ型ドーピング濃度の面内均一性は２０％以内であることが好ましく、１０％以下であることがより好ましい。なお、ｎ型ドーピング濃度の面内均一性は値が低い方がＳｉＣエピタキシャルウェハの品質としてはよいが、歩留まりの観点で下限の一例として１％とすることができる。
エピタキシャル層中のキャリアがＳｉＣ単結晶基板との界面の、ＳｉＣ単結晶基板の基底面転位において、+のキャリア（ホール）と－のキャリア（電子）とが再結合し、エピタキシャル層で基底面転位が拡張する。高濃度にキャリアを有する高濃度層２１は、エピタキシャル層中のキャリアがＳｉＣ単結晶基板に到達するのを抑制する。
高濃度層２１がバッファ層であり、その上にドリフト層２２を備える場合、高濃度バッファ層２１とドリフト層２２とは、ドーピング濃度の違いにより明確に区別できる。
発明者が、ＳｉＣ単結晶基板上に高濃度のバッファ層とドリフト層を備えるＳｉＣエピタキシャルウェハを作製したところ、高濃度のバッファ層のドーピング濃度の面内均一性が５０％以上であった。
後述する製造方法を用いれば、ドーピング濃度の面内均一性が３０％以下の高濃度層を製造することができる。
ドーピング濃度の面内均一性が悪いと、狙いの濃度よりも低くなる領域がウェハの面内に存在し、キャリアの再結合効果が小さくなるという問題、もしくは狙いの濃度よりも高くなる領域がウェハの面内に存在し、高濃度に起因する欠陥を発生させてしまう問題が起きる。面内均一性を３０％以下の良好状態にすることによって、これらの問題を防ぐことができる。
高濃度層２１はｎ型であり、ドープする不純物は窒素を用いる。
高濃度層２１のｎ型ドーピング濃度の平均値は１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下である。
高濃度層２１の膜厚は特に限定はないが、例えば、１μｍ～１０μｍ程度とすることができる。薄すぎると、キャリアがＳｉＣ単結晶基板に到達するのを抑制する効果が薄れ、厚すぎると、コスト高になる。
高濃度層２１の膜厚分布は１０％以下であることが好ましい。
高濃度層２１の膜厚分布が１０％以下であるときは、Ｃ系ガス供給の基板面における面内分布と、Ｓｉ系ガスの基板面における面内分布の少なくとも一方が１０％以下であるといえ、高濃度層２１の表面が鏡面になりやすいからである。
＜ドリフト層＞
高濃度層２１がバッファ層であり、その上にドリフト層２２を備えることができる。
ドリフト層２２は、ドリフト電流が流れ、デバイスとして機能する層である。ドリフト電流とは、半導体に電圧が印加された際に、キャリアの流れにより生じる電流である。ドリフト層２２のドーピング濃度は、例えば１×１０１４ｃｍ－３以上、１×１０１７ｃｍ－３以下であり、通常、１×１０１６ｃｍ－３程度である。
＜ドーピング濃度の測定方法＞
高濃度層のｎ型ドーピング濃度の測定は、水銀プローブ（Ｈｇ－ＣＶ）法や二次イオン質量分析法（ＳＩＭＳ）によって行うことができる。
Ｈｇ－ＣＶ法では、ｎ型ドーピング濃度としてＮｄ－Ｎａが測定される。ここでＮｄはドナー濃度であり、Ｎａはアクセプター濃度である。Ｎｄに比べてＮａが十分に小さいことが確認できていれば、Ｎｄ－Ｎａ≒Ｎｄと考えてよい。
二次イオン質量分析法（ＳＩＭＳ）を用いれば、高濃度層を備えるＳｉＣエピタキシャルウェハについて高濃度層を深さ方向に削りながら、測定を行うことにより、高濃度層のドーピング濃度を測定することができる。高濃度層上にドリフト層を備えるＳｉＣエピタキシャルウェハについても同様である。
測定点はウェハ面内の分布が反映できるのであれば任意の点でよいが、ウェハ中心と、ウェハ中心から最も遠い測定点として、ウェハエッジから５ｍｍの位置の測定点を含み、エッジから５ｍｍ未満の位置の測定点は含まない。
高濃度層のｎ型ドーピング濃度測定の具体的な手順としては例えば、６インチウェハの場合、ウェハの中心を原点として十字の方向に、中心と中心から外周へ複数の点、例えば、２１点でｎ型ドーピング濃度を測定する。各点で得られたｎ型ドーピング濃度を使ってｎ型ドーピング濃度の平均値を算出し、ｎ型ドーピング濃度の最大値と最小値との差の絶対値を算出したｎ型ドーピング濃度の平均値で除することによって面内均一性を得ることができる。
十字の方向のうちの一つの方向はオリフラに平行な方向をとることができる。
＜その他の層＞
本発明のＳｉＣエピタキシャルウェハは、本発明の効果を奏する範囲で、他の層を備えてもよい。
例えば、ＳｉＣ単結晶基板１０と高濃度層２１との間に、ＳｉＣ単結晶基板１０よりも不純物濃度（ドーピング濃度）が低いｎ型ないしｐ型半導体の他のバッファ層（以下、第１バッファ層という）を備えてもよい。第１バッファ層は、基底面転位を貫通刃状転位に変換させるために備えることができる。この観点では、第１バッファ層はＢＰＤ変換層である。
第１バッファ層の不純物濃度は、ＳｉＣ単結晶基板１０より低いことが好ましく、また高濃度層２１の不純物濃度以下であることが好ましい。第１バッファ層の不純物濃度の値は、１×１０１７ｃｍ－３以上であることが好ましい。第１バッファ層の不純物濃度の値は、１×１０１９ｃｍ－３以下であることが好ましい。第１バッファ層の不純物濃度は、ＳｉＣ単結晶基板１０と高濃度層２１との格子不整合を緩和するために、両者の不純物濃度の中間になるよう設定することができる。
（ＳｉＣエピタキシャルウェハの製造方法）
本実施形態にかかるＳｉＣエピタキシャルウェハ１００またはＳｉＣエピタキシャルウェハ２００の製造方法は、例えば、主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板１０上にエピタキシャル層２０を結晶成長するものである。
まずＳｉＣ単結晶基板１０を準備する。ＳｉＣ単結晶基板１０の作製方法は特に問わない。例えば、昇華法等で得られたＳｉＣインゴットをスライスすることで得られる。
次いで、ＳｉＣ単結晶基板１０上にＳｉＣエピタキシャル層２０をエピタキシャル成長させ、ＳｉＣエピタキシャルウェハ１００を作製する。ＳｉＣエピタキシャル層２０は、化学気相成長（ＣＶＤ）法によりＳｉＣ単結晶基板１０の成長面１０ａ上に、ステップフロー成長（原子ステップから横方向成長）させて形成できる。
ＳｉＣエピタキシャル層２０を形成する工程は、高温に保持したＳｉＣ単結晶基板上に、原料ガス及びドーパントガスを流通して行う。
原料ガスとは、ＳｉＣエピタキシャル層を成膜する際の原料となるガスである。一般に、分子内にＳｉを含むＳｉ系原料ガスと、分子内にＣを含むＣ系原料ガスに分けられる。
Ｓｉ系原料ガスは公知のものを用いることができ、例えばシラン（ＳｉＨ４）が挙げられる。この他、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、テトラクロロシラン（ＳｉＣｌ４）などのエッチング作用があるＣｌを含む塩素系Ｓｉ原料含有ガス（クロライド系原料）を用いることもできる。Ｃ系原料ガスとしては、例えばプロパン（Ｃ３Ｈ８）、エチレン（Ｃ２Ｈ４）等を用いることができる。
ドーパントガスとは、ドナー又はアクセプター（キャリア）となる元素を含むガスである。ｎ型エピタキシャル層を成長するためには窒素やアンモニア、ｐ型エピタキシャル層を成長させるにはトリメチルアルミニウム（ＴＭＡ）やトリエチルアルミニウム（ＴＥＡ）などがドーパントガスとして用いられる。
この他に、これらのガスを反応炉内に搬送するためのガス等を同時に用いてもよい。例えば、ＳｉＣに対して不活性な水素等が用いられる。
ＳｉＣエピタキシャルウェハ１００を製造する場合は、ＳｉＣエピタキシャル層２０を形成する工程はＳｉＣ単結晶基板１０上に高濃度層２１を形成する高濃度層工程であり、ＳｉＣエピタキシャルウェハ２００を製造する場合は、ＳｉＣエピタキシャル層２０を形成する工程は、ＳｉＣ単結晶基板１０上に高濃度層２１を形成する高濃度層工程と、高濃度層２１上にドリフト層を形成するドリフト層工程とに区分される。
＜高濃度層工程＞
成長温度は例えば、１４００～１８００℃とすることができ、より好ましくは、１５００～１７００℃である。温度が低過ぎると４Ｈ以外のポリタイプが発生しやすく、温度が高過ぎると表面荒れが発生しやすい。
原料ガスのＣ／Ｓｉ比は、後述するように、原料ガスのＣ／Ｓｉが高い方がドーピング濃度の面内均一性を高くすることができるが、ドーピング濃度を上げようとすると実効的なＣ／Ｓｉが低くなる。ここで、Ｃ／Ｓｉ比とは、Ｓｉ系原料ガス中のＳｉ原子に対するＣ系原料ガス中のＣ原子のモル比である。よって投入する原料ガスのＣ／Ｓｉはそれを補償するようにさらに上げなければならない。すなわち狙いのドーピング濃度の平均値が１×１０１８ｃｍ－３～５×１０１８ｃｍ－３のときは、Ｃ／Ｓｉは１．１以上１．５以下とし、より好ましくは１．２以上１．４以下とするのがよい。また、狙いの濃度が５×１０１８ｃｍ－３～１×１０１９ｃｍ－３のときは、１．３以上１．７以下、より好ましくは１．４以上１．６以下とするのがよい。
高濃度層を成膜する際には、高濃度にするために不純物を多くドーピングする必要がある。この際、通常、Ｃ／Ｓｉ比を下げる。Ｃ／Ｓｉ比をそのままにして、高濃度にドーピングしようとすると、ドーピングガスを多量に導入することが必要になるからである。Ｃ／Ｓｉ比を下げることによって、導入するドーピングガスが多量になり過ぎないようにする。
これに対して、発明者は鋭意検討の結果、高濃度層の成膜時にＣ／Ｓｉ比を下げることがｎ型ドーピング濃度の面内均一性の低下を招いていることを突き止めた。そして、高濃度層の成膜時に、通常より高めのＣ／Ｓｉ比を用いて成膜を行うことにより、ｎ型ドーピング濃度の面内均一性の低下を抑制できることがわかった。さらに、高濃度層の成膜前に、基板面におけるＣ系ガス供給及びＳｉ系ガスの面内分布が良好であることが重要であることがわかった。
<<基板面におけるＣ系ガス供給及びＳｉ系ガスの面内分布の確認>>
後述するように、高濃度層の成膜時に、所定の通常より高めのＣ／Ｓｉ比を用いてＳｉＣ単結晶基板上に成膜（ＳｉＣエピタキシャル層形成）を行うことにより、表面全体が鏡面の高濃度層が形成されるが、その一部に非鏡面の領域が発生することがあった。この非鏡面の領域は５％～５０％度の大きさの範囲であることが多かった。非鏡面領域発生の現象を鋭意検討することにより、基板面におけるＣ系ガス供給及びＳｉ系ガスの面内分布が良好でないことが原因であることを突き止め、これを改善するためには、成膜装置へのガス供給を、Ｃ系ガス、および、Ｓｉ系ガス供給の面内分布を独立に制御できる構成とすることが有効であることがわかった。
図３に、Ｃ系ガス供給、および、Ｓｉ系ガス供給の面内分布を独立に制御できる構成の一例を示す。
図３に示すような縦型の成膜装置３０では、装置内の上部から下部へ、載置した基板１０に向かってガスを供給するガス供給部３２ａ、３２ｂ、３２ｃを有し、ガス導入部はＣ系ガスのみの供給部３２ａ、Ｓｉ系ガスのみの供給部３２ｂを含み、Ｃ系ガスのみの供給部３２ａ、Ｓｉ系ガスのみの供給部３２ｂを、それぞれ水平方向（基板面内方向）に、独立に位置調整できる構造とする。なお、ガス供給部３２ｃへは例えばキャリアガスを供給する。図３に示す例では、Ｃ系ガス供給部３２ａはガス供給管３２ａａ、３２ａｂ、３２ａｃを備え、Ｓｉ系ガス供給部３２ｂはガス供給管３２ｂａ、３２ｂｂを備えている。
ここで、Ｃ系ガス供給の基板面における面内分布は、Ｃ供給律速条件で成膜したエピタキシャルウェハの膜厚分布（成長速度分布）を測定することにより測定できる。本明細書において、ガス供給の基板面における面内分布とは、「エピタキシャルウェハの膜厚の最大値－エピタキシャルウェハの膜厚の最小値）の絶対値／エピタキシャルウェハの膜厚の平均値」をいう。なお、ＳｉＣエピタキシャルウェハの膜厚は公知の方法例えば、ＦＴ－ＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することができる。Ｃ供給律速条件とは、Ｓｉ系ガスに比べてＣ系ガスの供給が不足している状態であり、好ましくはＣ／Ｓｉが０．６～０．９の範囲内である。ただし、Ｎ系ガス供給量が、実効Ｃ／Ｓｉを変化させないように、エピタキシャルウェハのキャリア濃度は、１×１０１７ｃｍ－３未満となる条件で成膜する。
一方、Ｓｉ系ガス供給の基板面における面内分布は、Ｓｉ供給律速条件で成膜したエピタキシャルウェハの膜厚分布（成長速度分布）を測定することにより測定できる。Ｓｉ供給律速条件とは、Ｃ系ガスに比べてＳｉ系ガスの供給が不足している状態であり、好ましくはＣ／Ｓｉが１．１～１．２の範囲内である。ただし、Ｎ系ガス供給量が、実効Ｃ／Ｓｉを変化させないように、エピタキシャルウェハのキャリア濃度は、１×１０１７ｃｍ－３未満となる条件で成膜する。
このようにして、Ｃ系ガス供給の面内分布（Ｃ供給律速条件で成膜したエピタキシャルウェハの膜厚分布）、Ｓｉ系ガス供給の面内分布（Ｓｉ供給律速条件で成膜したエピタキシャルウェハの膜厚分布）を測定し、Ｃ系ガス供給の面内分布が１０％以下とし、かつ、Ｓｉ系ガスの面内分布が１０％以下になっていない場合は、Ｃ系ガス供給部、及び、Ｓｉ系ガス供給部の供給位置を調整する。例えば、縦型の成膜装置にてＣ系ガスの供給が中心で少なく外周で多い場合は、ガス導入部のＣ系ガスの供給部の位置を中心に移動させる。
Ｃ系ガス供給の基板面における面内分布が１０％以下で、かつ、Ｓｉ系ガスの基板面における面内分布が１０％以下である場合には、非鏡面の領域は発生しなかった。
以下に述べるサンプルの作製前に、Ｃ系ガス供給部、及び、Ｓｉ系ガス供給部の供給位置を調整し、Ｃ律速、Ｓｉ律速の成長速度面内分布を測定した。
（i）Ｃ律速
Ｃ／Ｓｉ＝０．８にて、ドーピング濃度が８×１０１５ｃｍ－３となるように窒素量を調整して成膜した。そして、Ｃ系ガスのみの供給部を位置調整することで、Ｃ系ガス供給の面内分布を５．６％とした。
（ii）Ｓｉ律速
Ｃ／Ｓｉ＝１．１にて、ドーピング濃度が１．３×１０１６ｃｍ－３となるように窒素量を調整して成膜した。そして、Ｓｉ系ガスのみの供給部を位置調整することで、Ｓｉ系ガス供給の面内分布を３．４％とした。
Ｃ系ガス供給の面内分布及びＳｉ系ガス供給の面内分布は、以下に述べるｎ型ドーピング濃度の面内均一性と同様に、ウェハの面内２１点を測定して行った。
表１に、直径が１５０ｍｍで、主面が４°のオフ角を有する４Ｈ－ＳｉＣ単結晶基板を用い、ｎ型ドーパントして窒素を用いて高濃度のエピタキシャル層をＳｉ面に形成したサンプルを作製し、そのサンプルの高濃度のエピタキシャル層のｎ型ドーピング濃度の面内均一性を調べた結果を示す。具体的には、原料ガスのＣ／Ｓｉ比を１．０５、１．１５、１．３５のいずれかとし、ウェハの面内２１点を測定し、ドーピング濃度の平均値として所定の値を狙ってドーピングガスを導入し、得られたｎ型ドーピング濃度の面内均一性である。Ｃ／Ｓｉ比及びドーピングガスの流量以外は同様の条件でサンプルを作製した。測定点は、単位をｍｍとして、ウェハ中心を(0,0)、オリフラをＹ方向とし、(X,Y) = (0,70), (0,60), (0,45), (0,30), (0,15), (0,0), (0,-15), (0,-30), (0,-45), (0,-60), (0,-67), (-70,0), (-60,0), (-45,0), (-30,0), (-15,0), (15,0), (30,0), (45,0), (60,0), (70,0)の２１点とした。
なお、より高いドーピング濃度（平均値）は、投入する窒素流量を増加させることによって達成することができる。ｚに、表１で示した、Ｃ／Ｓｉ比を１．１５としたときの３個のサンプルについて、投入窒素流量と得られたドーピング濃度（平均値）との関係を示す。図４において、横軸は、ドーピング濃度（平均値）が１．０３×１０１８ｃｍ－３のときの投入窒素流量を１としたときの投入窒素流量の相対値であり、縦軸は、得られたドーピング濃度（平均値）である。
Figure 2022077723000002
表１に示す通り、通常用いられるＣ／Ｓｉ比１．０５を用いた場合、ｎ型ドーピング濃度の平均値が２×１０１８ｃｍ－３程度でもｎ型ドーピング濃度の面内均一性は３０％を超えており、ｎ型ドーピング濃度の平均値を上げるとｎ型ドーピング濃度の面内均一性はさらに悪化しているのがわかる。
一方、通常用いられるＣ／Ｓｉ比より高い１．１５を用いた場合、ｎ型ドーピング濃度の平均値１×１０１８ｃｍ－３程度で１２．２％と高いｎ型ドーピング濃度の面内均一性が得られており、ｎ型ドーピング濃度の平均値を２．６×１０１８ｃｍ－３程度まで上げるとｎ型ドーピング濃度の面内均一性はやや低下するものの、１７．８％と良好なままである。
さらに、通常用いられるＣ／Ｓｉ比よりはるかに高い１．３５を用いた場合、ｎ型ドーピング濃度の平均値２．２×１０１８ｃｍ－３で６．１％と極めて高いｎ型ドーピング濃度の面内均一性が得られた。
以上の結果から、通常用いられるＣ／Ｓｉ比１．０５よりも高いＣ／Ｓｉ比を用いることによって、ｎ型ドーピング濃度の面内均一性が向上すること、また、Ｃ／Ｓｉ比はより高いほどｎ型ドーピング濃度の面内均一性が向上することがわかった。また、いずれのＣ／Ｓｉ比を用いてもｎ型ドーピング濃度の平均値を上げると、ｎ型ドーピング濃度の面内均一性が悪化することがわかった。
図５に、直径１５０ｍｍのＳｉＣエピタキシャルウェハのサンプルについて、ｎ型ドーピング濃度の平均値と成長速度との関係を調べた結果を示す。
横軸はｎ型ドーピング濃度の平均値であり、縦軸はｎ型ドーピング濃度の平均値が１×１０１６ｃｍ－３となるようにエピタキシャル成長を行った場合の成長速度を１として規格化したときの成長速度の規格値である。
図５から、ｎ型ドーピング濃度の平均値の高い高濃度層ほど、成長速度が低下していく傾向がわかる。この傾向は、窒素（Ｎ）がＳｉＣの成長を阻害していることに起因している（サイト補償(site-competition)効果）と推測される。以下にこの点について説明する。
図６（ａ）～（ｄ）は、窒素（Ｎ）ドーピングのイメージ図であり、（ａ）に対して（ｂ）はＣ／Ｓｉが低い場合、（ｃ）はＣ／Ｓｉが高い場合、（ｄ）はドーピングガスの流量が大きい場合（高いドーピング濃度の平均値を狙った場合）を示すものである。ここで、図６（ａ）～（ｃ）はサイト補償(site-competition)効果として従来から知られていたが、図６（ｄ）は、本発明者が新しく見出した知見である。
図６（ａ）に示すように、ＳｉはＳｉサイト、ＣはＣサイト、ＮはＣサイトに取り込まれる。
これに対して、低Ｃ／Ｓｉの場合、図６（ｂ）に示すように、Ｃに対するＮの割合が増えるため、ＮがＣサイトに入る確率が上がる。
また、高Ｃ／Ｓｉの場合、図６（ｃ）に示すように、Ｃに対するＮの割合が下がり、ＮがＣサイトに入る確率が下がる。
また、Ｎが原料ガス並みに高濃度の場合、図６（ｄ）に示すように、Ｃに対するＮの割合が上がる。そのため、ＣがＣサイトに取り込まれにくくなり、その結果、実効Ｃ／Ｓｉが低下し、成長速度が低下する。
ここで、発明者は上記したサンプルの作製を行ったＣＶＤ装置において、Ｃ系ガス投入量と成長速度の関係を調べ、Ｃ系ガス投入量が大きくなると成長速度が大きくなるという正の相関関係を示す検量線を得ていた。
この検量線と、ｎ型ドーピング濃度を上げることにより低下した成長速度低下量から、実質的に不足したＣ系ガス投入量を見積もることができる。図６の概念図を用いて、このことを説明する。
図７において、横軸はＣ系ガス投入量であり、縦軸はＳｉＣエピタキシャル層の成長速度である。なお、Ｃ系ガス投入量はＳｉ系ガス投入量を固定すれば、Ｃ／Ｓｉに対応する。
検量線上のＰ１の条件（Ｃ系ガス投入量Ｃ１、成長速度Ｒ１）で得たＳｉＣエピタキシャルウェハのｎ型ドーピング濃度平均値よりも高いｎ型ドーピング濃度平均値のＳｉＣエピタキシャルウェハを作製するときに、Ｃ系ガス投入量Ｃ１でエピタキシャル成長を行ったときに成長速度がＲ３であったならば、図７の検量線に基づくと、実効的なＣ系ガス投入量はＣ３であったということになる。この場合、Ｃ原子に対するＮ原子の割合が上がったために、Ｃ原子がＣサイトに取り込まれにくくなり、その結果、実効的なＣ系ガス投入量がＣ３になったものである。この不足分を補う量のＣ系ガス投入量を投入することによって、成長速度Ｒ１でエピタキシャル成長を行うことが可能となる。
表１に示したように、Ｃ系ガス不足量を補うようにＣ／Ｓｉを上げた結果、ｎ型ドーピング濃度の面内均一性は大幅に改善され、Ｃ／Ｓｉ＝１．３５では６．１％であった。
Ｃ／Ｓｉ＝１．３５で、高ドーピング濃度ではなく、通常濃度（例えば、１×１０１６／ｃｍ３以下）のＳｉＣエピタキシャル層を形成すると、非鏡面になるが、この高ドーピング濃度のＳｉＣエピタキシャル層では表面全体が鏡面であった。このことは、窒素（Ｎ）原子が、上記したサイト補償効果でＳｉＣの成長を阻害することを裏付けるものと考えられる。
同じＣ／Ｓｉの場合、高いドーピング濃度のＳｉＣエピタキシャル層は、低いドーピング濃度のＳｉＣエピタキシャル層に比べて、サイト補償効果の影響が大きくなり、成長表面における均一なＳｉＣの成長が阻害され、ドーピング濃度の面内均一性も損なわれるものと考えられる。従って、高いドーピング濃度のＳｉＣエピタキシャル層では、Ｃ／Ｓｉをより高くすることによって、サイト補償効果の影響を小さくし、成長表面における均一なＳｉＣの成長の阻害を抑制し、ドーピング濃度の面内均一性の悪化を抑制できるものと考えられる。
このように、予め取得しておいたＣ系ガス投入量と成長速度の相関関係（例えば、検量線）から、ドーパントがＳｉＣエピタキシャル成長を阻害する分を見積もり、その分を補うだけのＣ／Ｓｉ比で原料ガスを投入することによって、高い面内均一性を有するＳｉＣエピタキシャルウェハを製造することができる。
図８は、以上の実験結果及び考察に基づき、表１で示した結果から、直径１５０ｍｍのＳｉＣエピタキシャルウェハのサンプルについて、ｎ型ドーピング濃度の平均値とｎ型ドーピング濃度の面内均一性とＣ／Ｓｉとの関係を示すグラフにしたものである。
図８に示した関係に基づき、Ｃ／Ｓｉ及びドーピングガス流量の成長条件を見積もって、ｎ型ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ｎ型ドーピング濃度の面内均一性が３０％以下である高濃度層を備えるＳｉＣエピタキシャルウェハを製造することができる。
なお、図８において、Ｃ／Ｓｉが１．３５の場合のグラフでは、データは１点ではあるが、上記したサイト補償効果に基づくメカニズムに基づいて得られたものである。これについて説明する。
図８において、Ｃ／Ｓｉが１．０５の場合のグラフ、及び、Ｃ／Ｓｉが１．１５の場合のグラフは３点のデータから得られたものである。これらのグラフは正の傾きを有し、かつ、Ｃ／Ｓｉが１．１５の場合のグラフの傾きがＣ／Ｓｉが１．０５の場合のグラフの傾きより低いことは、サイト補償効果に基づくメカニズムがよく当てはまっていることを示している。また、通常のドーピング濃度よりも高い２×１０１８／ｃｍ３近傍のＳｉＣエピタキシャル層において、ドーピング濃度の面内均一性がＣ／Ｓｉが１．３５の場合、Ｃ／Ｓｉが１．１５の場合、Ｃ／Ｓｉが１．０５の場合の順に良好なこともサイト補償効果に基づくメカニズムがよく当てはまっていることを示している。
そうすると、Ｃ／Ｓｉが１．３５の場合に、１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下というドーピング濃度の範囲において、サイト補償効果に基づくメカニズムがよく成り立つことが推測できる。
サイト補償効果に基づくメカニズムがよく当てはまっている場合、Ｃ／Ｓｉが１．３５の場合のグラフは、正の傾きを有し、かつ、その傾きはＣ／Ｓｉが１．１５の場合のグラフの傾きよりも低くなる。
以上の通り、Ｃ／Ｓｉが１．３５の場合のグラフはサイト補償効果に基づくメカニズムに基づいて得られたものである。
１０ ＳｉＣ単結晶基板
２０ ＳｉＣエピタキシャル層
２１ 高濃度層
２２ ドリフト層
（５）上記態様に係るＳｉＣエピタキシャルウェハは、直径が１５０ｍｍ以上であってもよい。
<<基板面におけるＣ系ガス供給及びＳｉ系ガス供給の面内分布の確認>>
後述するように、高濃度層の成膜時に、所定の通常より高めのＣ／Ｓｉ比を用いてＳｉＣ単結晶基板上に成膜（ＳｉＣエピタキシャル層形成）を行うことにより、表面全体が鏡面の高濃度層が形成されるが、その一部に非鏡面の領域が発生することがあった。この非鏡面の領域は５％～５０％度の大きさの範囲であることが多かった。非鏡面領域発生の現象を鋭意検討することにより、基板面におけるＣ系ガス供給及びＳｉ系ガス供給の面内分布が良好でないことが原因であることを突き止め、これを改善するためには、成膜装置へのガス供給を、Ｃ系ガス、および、Ｓｉ系ガス供給の面内分布を独立に制御できる構成とすることが有効であることがわかった。

Claims (5)

  1. ＳｉＣ単結晶基板と、
    前記ＳｉＣ単結晶基板上に、ｎ型ドーピング濃度の平均値が１×１０１８／ｃｍ３以上、１×１０１９／ｃｍ３以下で、かつ、ドーピング濃度の面内均一性が３０％以下である高濃度層と、を備える、ＳｉＣエピタキシャルウェハ。
  2. 前記高濃度層がバッファ層であり、前記バッファ層上に、前記バッファ層のドーピング濃度の平均値よりも低いドーピング濃度の平均値を有するドリフト層を備える、請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 前記面内均一性が２０％以下である、請求項１または２のいずれかに記載のＳｉＣエピタキシャルウェハ。
  4. 前記面内均一性が１０％以下である、請求項１～３のいずれか一項に記載のＳｉＣエピタキシャルウェハ。
  5. 直径が１５０ｍｍである、請求項１～４のいずれか一項に記載のＳｉＣエピタキシャルウェハ。
JP2020188693A 2020-11-12 2020-11-12 ＳｉＣエピタキシャルウェハ Active JP7259829B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020188693A JP7259829B2 (ja) 2020-11-12 2020-11-12 ＳｉＣエピタキシャルウェハ
US17/454,416 US20220149160A1 (en) 2020-11-12 2021-11-10 SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SIC EPITAXIAL WAFER
CN202111324659.9A CN114496724A (zh) 2020-11-12 2021-11-10 SiC外延晶片和SiC外延晶片的制造方法
EP21207716.8A EP4001476A1 (en) 2020-11-12 2021-11-11 Sic epitaxial wafer and method for manufacturing sic epitaxial wafer
JP2023062178A JP2023093554A (ja) 2020-11-12 2023-04-06 ＳｉＣエピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188693A JP7259829B2 (ja) 2020-11-12 2020-11-12 ＳｉＣエピタキシャルウェハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023062178A Division JP2023093554A (ja) 2020-11-12 2023-04-06 ＳｉＣエピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2022077723A true JP2022077723A (ja) 2022-05-24
JP7259829B2 JP7259829B2 (ja) 2023-04-18

Family

ID=78598915

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020188693A Active JP7259829B2 (ja) 2020-11-12 2020-11-12 ＳｉＣエピタキシャルウェハ
JP2023062178A Pending JP2023093554A (ja) 2020-11-12 2023-04-06 ＳｉＣエピタキシャルウェハ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023062178A Pending JP2023093554A (ja) 2020-11-12 2023-04-06 ＳｉＣエピタキシャルウェハ

Country Status (4)

Country Link
US (1) US20220149160A1 (ja)
EP (1) EP4001476A1 (ja)
JP (2) JP7259829B2 (ja)
CN (1) CN114496724A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245586B1 (ja) * 2022-06-02 2023-03-24 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7185089B1 (ja) * 2022-06-02 2022-12-06 昭和電工株式会社 ＳｉＣ基板及びＳｉＣインゴット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139048A (ja) * 1994-11-08 1996-05-31 Agency Of Ind Science & Technol 炭化ケイ素への不純物ドーピング方法
JP2006237319A (ja) * 2005-02-25 2006-09-07 New Japan Radio Co Ltd ｐ型シリコンカーバイド層の製造方法
JP2015051895A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
WO2018211737A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022662B1 (ko) * 2003-08-05 2011-03-22 주성엔지니어링(주) 균일한 막 증착을 위한 챔버 및 샤워 헤드
JP2012020889A (ja) * 2010-07-13 2012-02-02 Ecotron:Kk ＳｉＣ半導体薄膜の作製方法および作製装置
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
JP6698482B2 (ja) * 2016-09-13 2020-05-27 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP7127315B2 (ja) * 2018-03-20 2022-08-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2020188693A (ja) 2019-05-20 2020-11-26 株式会社クボタ コンバイン

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139048A (ja) * 1994-11-08 1996-05-31 Agency Of Ind Science & Technol 炭化ケイ素への不純物ドーピング方法
JP2006237319A (ja) * 2005-02-25 2006-09-07 New Japan Radio Co Ltd ｐ型シリコンカーバイド層の製造方法
JP2015051895A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
WO2018211737A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法

Also Published As

Publication number Publication date
EP4001476A1 (en) 2022-05-25
US20220149160A1 (en) 2022-05-12
JP7259829B2 (ja) 2023-04-18
CN114496724A (zh) 2022-05-13
JP2023093554A (ja) 2023-07-04

Similar Documents

Publication Publication Date Title
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP4469396B2 (ja) 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP2023093554A (ja) ＳｉＣエピタキシャルウェハ
US11114295B2 (en) Epitaxial silicon carbide single crystal wafer and process for producing the same
JPWO2012144614A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US20190148496A1 (en) Sic epitaxial wafer
US11107892B2 (en) SiC epitaxial wafer and method for producing same
US9418840B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
US8102026B2 (en) Group-III nitride semiconductor freestanding substrate and manufacturing method of the same
JP6387799B2 (ja) 半導体基板およびその製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
CN115832018A (zh) 一种控制TSD缺陷的4H-SiC外延结构及生长方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP2013033983A (ja) Ｉｉｉ族窒化物系電子デバイス
WO2023176744A1 (ja) ＧａＮエピタキシャル基板
WO2020045172A1 (ja) エピタキシャル基板
JP2017100911A (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7259829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350