JP4110875B2 - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP4110875B2 JP4110875B2 JP2002233722A JP2002233722A JP4110875B2 JP 4110875 B2 JP4110875 B2 JP 4110875B2 JP 2002233722 A JP2002233722 A JP 2002233722A JP 2002233722 A JP2002233722 A JP 2002233722A JP 4110875 B2 JP4110875 B2 JP 4110875B2
- Authority
- JP
- Japan
- Prior art keywords
- trench groove
- plane
- groove
- sic
- sic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 116
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 115
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 74
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000001154 acute effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置に関するものである。
【０００２】
【従来の技術】
特開平９−１７２１８７号公報には、図２８に示すように、ＳｉＣ基板２００に溝２０１が形成されるとともに当該溝２０１の内壁面にＳｉＣエピ層２０２を形成した炭化珪素半導体装置において、溝２０１の側面での電界集中を防止すべく、[０００１]面を主表面とし、溝２０１の側面を[１−１００]面とした構造が提案されている。
【０００３】
実際の製造の際においては、図２９（ａ），（ｂ）に示すように、溝２０１の内面である[１−１００]面からエピ成長する際に表面近傍にファセット面が発生し、欠陥の発生は避けられない。つまり、＜１−１００＞オフのウエハで埋め込みエピ成長すると、＜１−１００＞方向の下流側に（０００１）ファセット面が発生する。これにより、トレンチ溝２０１内に配したエピ層２０２の断面形状が対称でなく、かつ、ファセット面の表面凹凸が大きく、ファセット面で欠陥が発生しやすい。そして、デバイスへの問題点として、トレンチＪＦＥＴ、トレンチＭＯＳＦＥＴに適用した場合、チャネル層にファセット面が発生する。これにより、移動度が低下しオン抵抗が増加したり、リーク電流が増加したり、しきい値が変動するといった問題がある。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができるようにすることにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、＜１−１００＞方向に延びるストライプ構造で、かつ、その＜１−１００＞方向に延びる内壁面が｛１１−２０｝面であるものを用いたことを特徴としている。
【０００６】
また、請求項２に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、｛１１−２０｝面を側壁面としたものを用いたことを特徴としている。
【０００７】
さらに、請求項３に記載の発明は、平面視長方形状をなすとともに、その平面構造として、各辺全てがＳｉＣ基板のオフ方向から８０度以下であるトレンチ溝を用いたことを特徴とし、特に、請求項４に記載の発明は、各辺全てがＳｉＣ基板のオフ方向から７５度以下であるトレンチ溝を用いたことを特徴としている。
【０００８】
請求項５に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝として、側壁面が｛１１−２０｝面になり、かつ、全ての｛１１−２０｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴とし、請求項６に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、側壁面が｛１−１００｝面になり、かつ、全ての｛１−１００｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴としている。
【００１０】
これら各請求項に記載の発明によれば、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができる。
なお、本明細書においては、結晶学的な面や方向の表現方法として、数字の前に「−」を付けており、これは、数字の上に「−」を付ける表記方法と同じ意味である。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１２】
図１（ａ）にはＳｉＣ基板（ＳｉＣウエハ）１０の平面図を示し、図１（ａ）のＡ−Ａ線での縦断面図を図１（ｂ）に示す。
ＳｉＣ基板１０にトレンチ溝１１が形成されている。ＳｉＣ基板１０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝１１として、＜１１−２０＞方向に延びるストライプ構造のトレンチ溝を用いている。そして、図２に示すように、トレンチ溝１１の内壁面に、ＳｉＣエピ層１２が形成される。詳しくは、トレンチ溝１１内を含めたＳｉＣ基板１０上にＳｉＣエピ層１２が形成される。
【００１３】
このようにして、＜１１−２０＞オフＳｉＣウエハ１０の上面において＜１１−２０＞方向に延びるストライプ構造のトレンチ溝１１が形成され、トレンチ溝１１の内部を含めたＳｉＣ基板１０の上面にＳｉＣ層１２が形成されている。
【００１４】
よって、トレンチ溝１１内にエピタキシャル成長したときにおいて、トレンチ溝１１の側壁面である（１−１００）面にファセット面が発生しない。このように、基板１０に形成したトレンチ溝１１の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができることから、（１−１００）面をチャネル層にすることができる。
【００１５】
つまり、図３に示すようなトレンチＪＦＥＴとする場合に好ましいものとなる。詳しくは、図３において、ｎ+ＳｉＣ基板１３の上にｎ-エピ層１４とゲートｐ+エピ層１５とソースｎ+エピ層１６が順に形成されている。その上面部にトレンチ溝１９が形成され、トレンチ溝１９はソースｎ+エピ層１６とゲートｐ+エピ層１５を貫通しｎ-エピ層１４に達している。さらに、トレンチ溝１９内にはチャネルｎ-エピ層１７およびゲートｐ+エピ層１８が形成されている。ｎ+ＳｉＣ基板１３には裏面電極としてのドレイン電極１３ａが形成されている。また、ゲートｐ+エピ層１８に第１ゲート電圧が印加されるとともにゲートｐ+エピ層１５に第２ゲート電圧が印加される。そして、ゲートｐ+エピ層１８とゲートｐ+エピ層１５との電圧を調整することにより、ゲートｐ+エピ層１８とゲートｐ+エピ層１５の間におけるチャネルｎ-エピ層１７での空乏層の広がりを調整してソース・ドレイン間（ソースｎ+エピ層１６・ｎ+ＳｉＣ基板１３間）に流れる電流をコントロールすることができる。このとき、図１，２で説明したように、（１−１００）面をチャネル層にすることができることとなる。
【００１６】
なお、図２に代わり、図４に示すように、トレンチ溝１１をエピ層１２で埋め込んでもよい（埋込エピ層１２としてもよい）。
以上のごとく、オフウエハ１０を用いてトレンチ溝１１をオフ方向に延長したストライプ構造にし、その上にエピ層１２を形成する。よって、エピ成長したときにファセット面が発生しないので、図１でのＬ１線に沿って延びるストライプ構造のトレンチ溝１１での側面をチャネル層の下地面に用いることができる。換言すれば、＜１１−２０＞方向をオフ方向に選択することにより、移動度の高い（１−１００）面にファセット面が発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００１７】
図５（ａ），（ｂ）および図６を用いて第２の実施形態を説明していく。本実施形態は第１の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の延設方向が異なっている。詳しくは以下のとおりである。
【００１８】
図５（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）２０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、ストライプ構造のトレンチ溝２１は、＜１−１００＞方向に延びている。
【００１９】
このように、＜１−１００＞オフＳｉＣウエハ２０の上面において、＜１−１００＞方向に延びるストライプ構造のトレンチ溝２１を設け、図６に示すように、その上にＳｉＣエピ層２２を形成している。
【００２０】
これにより、トレンチ溝２１内にエピタキシャル成長したときにトレンチ溝２１の側壁面である（１１−２０）面にファセット面が発生しない。よって、（１１−２０）面をチャネル層にすることができる。換言すれば、＜１−１００＞方向をオフ方向に選択することにより、移動度の高い（１１−２０）面にファセットが発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。
【００２１】
なお、図６に代わり、図７に示すように、トレンチ溝２１をエピ層２２で埋め込んでもよい（埋込エピ層２２としてもよい）。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２２】
図８（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）３０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝３１として、（１−１００）面を側壁面としたものを用いている。詳しくは、図８（ａ）においてはトレンチ溝３１の平面形状は正六角形である。そして、図９に示すように、トレンチ溝３１内を含めたＳｉＣ基板３０上にＳｉＣエピ層３２を形成している。
【００２３】
よって、トレンチ溝３１内にエピ層３２を形成したときに（１−１００）面にファセット面が発生しない。これにより、（１−１００）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１−１００）面にもファセット面が発生しない。これにより、ストライプ構造のトレンチ溝の終端もチャネル層として使用することが可能となる。
【００２４】
第１の変形例を、図１０（ａ），（ｂ）に示す。
図１０（ａ），（ｂ）において、＜１１−２０＞オフＳｉＣウエハ３０に（１−１００）面を側壁としたトレンチ溝３３が形成されており、同トレンチ溝３３の平面形状は正三角形である。そして、このトレンチ溝３３内を含めたＳｉＣ基板３０上にＳｉＣエピ層（図示略）が形成されている。これにより、トレンチ溝３３内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層にすることができる。
【００２５】
第２の変形例を、図１１（ａ），（ｂ）に示す。
図１１（ａ），（ｂ）においては、図１０の基板（３０）と溝（３３）の関係を反転させたものである。つまり、＜１１−２０＞オフＳｉＣウエハ３０に、（１−１００）面で構成されたトレンチ溝３４が形成されており、詳しくは、正三角形の凸部の間においてトレンチ溝３４が位置している。そして、その上に、図１２に示すように、ＳｉＣエピ層３５が形成されている。よって、トレンチ溝３４内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層として使用することができる。
【００２６】
あるいは、図１３（ａ），（ｂ）に示すように、図８の基板（３０）と溝（３１）の関係を反転させてもよい。つまり、正六角形の凸部の間においてトレンチ溝３６が位置するようにしてもよい。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２７】
図１４（ａ），（ｂ）および図１５を用いて第４の実施形態を説明していく。本実施形態は第３の実施形態（図８）に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。
【００２８】
図１４（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）４０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、トレンチ溝４１として、（１１−２０）面を側壁面としたものを用いている。詳しくは、図１４（ａ）においてはトレンチ溝４１の平面形状は正六角形である。そして、図１５に示すように、トレンチ溝４１内を含めたＳｉＣ基板４０上にＳｉＣエピ層４２が形成される。
【００２９】
このように、＜１−１００＞オフＳｉＣウエハ４０の上面において（１１−２０）面で構成されたトレンチ溝４１が形成され、その上にＳｉＣエピ層４２が形成されている。
【００３０】
よって、トレンチ溝４１内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１１−２０）面もファセット面が発生せず、終端もチャネル層として使用することが可能となる。
【００３１】
図１６（ａ），（ｂ）は変形例である。＜１−１００＞オフＳｉＣウエハ４０に（１１−２０）面で構成されたトレンチ溝４３が形成されており、同トレンチ溝４３の平面形状は正三角形である。そして、その上にＳｉＣエピ層（図示略）が形成されている。よって、トレンチ溝４３内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
図１７（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）５０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝５１の平面構造として、各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝を用いている。詳しくは、トレンチ溝５１は長方形をなし、その長辺とオフ方向でなす角度θ1（鋭角）と、短辺とオフ方向でなす角度θ2（鋭角：θ2＝９０−θ1）とは、共に８０度以下、望ましくは７５度以下となっている。
【００３３】
このように、オフウエハ５０の上面において各辺全てがオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝５１が形成され、その上に、図１８に示すように、ＳｉＣエピ層５２が形成されている。
【００３４】
よって、トレンチ溝５１内にエピ成長したときにオフ方向にファセット面が発生するが、これはオフ方向とトレンチ溝との角度に依存しており、オフ方向に対し側壁面が７５度以下であるトレンチ溝５１ではファセット面が発生しない。
【００３５】
図１９には、トレンチ溝の辺とオフ方向とでなすθ（前述のθ1またはθ2）に対するファセット面の発生確率の測定結果を示す。図１９において、θが９０度ではファセット面の発生確率が１００％であるが、θが７５度以下ではファセット面の発生確率はゼロである。
【００３６】
この図１９から、トレンチ溝５１の平面構造として各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、特に、７５度以下とするとよいことが分かる。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３７】
図２０（ａ），（ｂ）に示すように、ＳｉＣ基板７０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝７１として、側壁面が（１１−２０）面になり、かつ、全ての（１１−２０）面がＳｉＣ基板７０のオフ方向とは垂直ではないものを用いている。トレンチ溝７１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。
【００３８】
このように、＜１１−２０＞オフ基板７０を用いた場合の溝パターンとして、溝側壁の面が（１１−２０）面で形成され、しかも、オフ方向に垂直な（１−１００）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１１−２０）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【００３９】
また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くでき、より多くの電流を流すことが可能となる。
【００４０】
変形例として、図２１に示すトレンチ溝の構成としてもよい。つまり、図２１のトレンチ溝７２は図２０（ａ）と同様に側壁面が（１１−２０）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４１】
図２２（ａ），（ｂ）を用いて第７の実施形態を説明していく。本実施形態は第６の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。
【００４２】
図２２（ａ），（ｂ）に示すように、ＳｉＣ基板８０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝８１として、側壁面が（１−１００）面になり、かつ、全ての（１−１００）面がＳｉＣ基板８０のオフ方向とは垂直ではないものを用いている。トレンチ溝８１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。
【００４３】
このように、＜１−１００＞オフ基板８０を用いた場合の溝パターンとして、溝側壁の面が（１−１００）面で形成され、しかも、オフ方向に垂直な（１１−２０）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１−１００）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【００４４】
また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くできるため、より多くの電流を流すことが可能となる。
【００４５】
変形例として、図２３に示すトレンチ溝の構成としてもよい。図２３のトレンチ溝８２は図２２（ａ）と同様に側壁面が（１−１００）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第８の実施の形態）
次に、第８の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
本実施形態ではこれまでの実施の形態とは異なり、オフ角を設けないＳｉＣ基板を用いている。
図２４（ａ），（ｂ）に示すように、ＳｉＣ基板９０として、｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝９１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。
【００４７】
つまり、（１１−２０）面基板９０を用意し、この基板９０の上面にトレンチ溝９１を形成する。この際、トレンチ溝９１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２５に示すように、ＳｉＣ層９２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
（第９の実施の形態）
次に、第９の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４８】
図２６（ａ），（ｂ）および図２７を用いて第９の実施形態を説明していく。本実施形態は第８の実施形態に比べＳｉＣ基板の主表面の面指数が異なっている。詳しくは以下のとおりである。
【００４９】
図２６（ａ），（ｂ）に示すように、ＳｉＣ基板１００として、｛１−１００｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝１０１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。
【００５０】
このように、（１−１００）面基板１００を用意し、この基板１００の表面に溝１０１を形成する。この際、この溝１０１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２７に示すように、ＳｉＣ層１０２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２】第１の実施の形態における半導体装置の縦断面図。
【図３】トレンチＪＦＥＴの縦断面図。
【図４】第１の実施の形態における半導体装置の縦断面図。
【図５】（ａ）は第２の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図６】第２の実施の形態における半導体装置の縦断面図。
【図７】第２の実施の形態における半導体装置の縦断面図。
【図８】（ａ）は第３の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図９】第３の実施の形態における半導体装置の縦断面図。
【図１０】（ａ）は第１の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１１】（ａ）は第２の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１２】第２の変形例における半導体装置の縦断面図。
【図１３】（ａ）はその他の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１４】（ａ）は第４の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１５】第４の実施の形態における半導体装置の縦断面図。
【図１６】（ａ）は変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１７】（ａ）は第５の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１８】第５の実施の形態における半導体装置の縦断面図。
【図１９】ファセット面の発生確率を示す図。
【図２０】（ａ）は第６の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２１】変形例を説明するための平面図。
【図２２】（ａ）は第７の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２３】変形例を説明するための平面図。
【図２４】（ａ）は第８の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２５】第８の実施の形態における半導体装置の縦断面図。
【図２６】（ａ）は第９の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２７】第９の実施の形態における半導体装置の縦断面図。
【図２８】従来技術を説明するための縦断面図。
【図２９】（ａ）は従来技術を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【符号の説明】
１０…ＳｉＣ基板、１１…トレンチ溝、１２…ＳｉＣエピ層、２０…ＳｉＣ基板、２１…トレンチ溝、２２…ＳｉＣエピ層、３０…ＳｉＣ基板、３１…トレンチ溝、３２…ＳｉＣエピ層、３３…トレンチ溝、３４…トレンチ溝、３５…ＳｉＣエピ層、３６…トレンチ溝、４０…ＳｉＣ基板、４１…トレンチ溝、４２…ＳｉＣエピ層、４３…トレンチ溝、５０…ＳｉＣ基板、５１…トレンチ溝、５２…ＳｉＣエピ層、７０…ＳｉＣ基板、７１…トレンチ溝、７２…トレンチ溝、８０…ＳｉＣ基板、８１…トレンチ溝、８２…トレンチ溝、９０…ＳｉＣ基板、９１…トレンチ溝、９２…ＳｉＣエピ層、１００…ＳｉＣ基板、１０１…トレンチ溝、１０２…ＳｉＣエピ層。
【発明の属する技術分野】
本発明は、炭化珪素半導体装置に関するものである。
【０００２】
【従来の技術】
特開平９−１７２１８７号公報には、図２８に示すように、ＳｉＣ基板２００に溝２０１が形成されるとともに当該溝２０１の内壁面にＳｉＣエピ層２０２を形成した炭化珪素半導体装置において、溝２０１の側面での電界集中を防止すべく、[０００１]面を主表面とし、溝２０１の側面を[１−１００]面とした構造が提案されている。
【０００３】
実際の製造の際においては、図２９（ａ），（ｂ）に示すように、溝２０１の内面である[１−１００]面からエピ成長する際に表面近傍にファセット面が発生し、欠陥の発生は避けられない。つまり、＜１−１００＞オフのウエハで埋め込みエピ成長すると、＜１−１００＞方向の下流側に（０００１）ファセット面が発生する。これにより、トレンチ溝２０１内に配したエピ層２０２の断面形状が対称でなく、かつ、ファセット面の表面凹凸が大きく、ファセット面で欠陥が発生しやすい。そして、デバイスへの問題点として、トレンチＪＦＥＴ、トレンチＭＯＳＦＥＴに適用した場合、チャネル層にファセット面が発生する。これにより、移動度が低下しオン抵抗が増加したり、リーク電流が増加したり、しきい値が変動するといった問題がある。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができるようにすることにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、＜１−１００＞方向に延びるストライプ構造で、かつ、その＜１−１００＞方向に延びる内壁面が｛１１−２０｝面であるものを用いたことを特徴としている。
【０００６】
また、請求項２に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、｛１１−２０｝面を側壁面としたものを用いたことを特徴としている。
【０００７】
さらに、請求項３に記載の発明は、平面視長方形状をなすとともに、その平面構造として、各辺全てがＳｉＣ基板のオフ方向から８０度以下であるトレンチ溝を用いたことを特徴とし、特に、請求項４に記載の発明は、各辺全てがＳｉＣ基板のオフ方向から７５度以下であるトレンチ溝を用いたことを特徴としている。
【０００８】
請求項５に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝として、側壁面が｛１１−２０｝面になり、かつ、全ての｛１１−２０｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴とし、請求項６に記載の発明は、ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、側壁面が｛１−１００｝面になり、かつ、全ての｛１−１００｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴としている。
【００１０】
これら各請求項に記載の発明によれば、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができる。
なお、本明細書においては、結晶学的な面や方向の表現方法として、数字の前に「−」を付けており、これは、数字の上に「−」を付ける表記方法と同じ意味である。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１２】
図１（ａ）にはＳｉＣ基板（ＳｉＣウエハ）１０の平面図を示し、図１（ａ）のＡ−Ａ線での縦断面図を図１（ｂ）に示す。
ＳｉＣ基板１０にトレンチ溝１１が形成されている。ＳｉＣ基板１０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝１１として、＜１１−２０＞方向に延びるストライプ構造のトレンチ溝を用いている。そして、図２に示すように、トレンチ溝１１の内壁面に、ＳｉＣエピ層１２が形成される。詳しくは、トレンチ溝１１内を含めたＳｉＣ基板１０上にＳｉＣエピ層１２が形成される。
【００１３】
このようにして、＜１１−２０＞オフＳｉＣウエハ１０の上面において＜１１−２０＞方向に延びるストライプ構造のトレンチ溝１１が形成され、トレンチ溝１１の内部を含めたＳｉＣ基板１０の上面にＳｉＣ層１２が形成されている。
【００１４】
よって、トレンチ溝１１内にエピタキシャル成長したときにおいて、トレンチ溝１１の側壁面である（１−１００）面にファセット面が発生しない。このように、基板１０に形成したトレンチ溝１１の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができることから、（１−１００）面をチャネル層にすることができる。
【００１５】
つまり、図３に示すようなトレンチＪＦＥＴとする場合に好ましいものとなる。詳しくは、図３において、ｎ+ＳｉＣ基板１３の上にｎ-エピ層１４とゲートｐ+エピ層１５とソースｎ+エピ層１６が順に形成されている。その上面部にトレンチ溝１９が形成され、トレンチ溝１９はソースｎ+エピ層１６とゲートｐ+エピ層１５を貫通しｎ-エピ層１４に達している。さらに、トレンチ溝１９内にはチャネルｎ-エピ層１７およびゲートｐ+エピ層１８が形成されている。ｎ+ＳｉＣ基板１３には裏面電極としてのドレイン電極１３ａが形成されている。また、ゲートｐ+エピ層１８に第１ゲート電圧が印加されるとともにゲートｐ+エピ層１５に第２ゲート電圧が印加される。そして、ゲートｐ+エピ層１８とゲートｐ+エピ層１５との電圧を調整することにより、ゲートｐ+エピ層１８とゲートｐ+エピ層１５の間におけるチャネルｎ-エピ層１７での空乏層の広がりを調整してソース・ドレイン間（ソースｎ+エピ層１６・ｎ+ＳｉＣ基板１３間）に流れる電流をコントロールすることができる。このとき、図１，２で説明したように、（１−１００）面をチャネル層にすることができることとなる。
【００１６】
なお、図２に代わり、図４に示すように、トレンチ溝１１をエピ層１２で埋め込んでもよい（埋込エピ層１２としてもよい）。
以上のごとく、オフウエハ１０を用いてトレンチ溝１１をオフ方向に延長したストライプ構造にし、その上にエピ層１２を形成する。よって、エピ成長したときにファセット面が発生しないので、図１でのＬ１線に沿って延びるストライプ構造のトレンチ溝１１での側面をチャネル層の下地面に用いることができる。換言すれば、＜１１−２０＞方向をオフ方向に選択することにより、移動度の高い（１−１００）面にファセット面が発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００１７】
図５（ａ），（ｂ）および図６を用いて第２の実施形態を説明していく。本実施形態は第１の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の延設方向が異なっている。詳しくは以下のとおりである。
【００１８】
図５（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）２０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、ストライプ構造のトレンチ溝２１は、＜１−１００＞方向に延びている。
【００１９】
このように、＜１−１００＞オフＳｉＣウエハ２０の上面において、＜１−１００＞方向に延びるストライプ構造のトレンチ溝２１を設け、図６に示すように、その上にＳｉＣエピ層２２を形成している。
【００２０】
これにより、トレンチ溝２１内にエピタキシャル成長したときにトレンチ溝２１の側壁面である（１１−２０）面にファセット面が発生しない。よって、（１１−２０）面をチャネル層にすることができる。換言すれば、＜１−１００＞方向をオフ方向に選択することにより、移動度の高い（１１−２０）面にファセットが発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。
【００２１】
なお、図６に代わり、図７に示すように、トレンチ溝２１をエピ層２２で埋め込んでもよい（埋込エピ層２２としてもよい）。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２２】
図８（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）３０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝３１として、（１−１００）面を側壁面としたものを用いている。詳しくは、図８（ａ）においてはトレンチ溝３１の平面形状は正六角形である。そして、図９に示すように、トレンチ溝３１内を含めたＳｉＣ基板３０上にＳｉＣエピ層３２を形成している。
【００２３】
よって、トレンチ溝３１内にエピ層３２を形成したときに（１−１００）面にファセット面が発生しない。これにより、（１−１００）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１−１００）面にもファセット面が発生しない。これにより、ストライプ構造のトレンチ溝の終端もチャネル層として使用することが可能となる。
【００２４】
第１の変形例を、図１０（ａ），（ｂ）に示す。
図１０（ａ），（ｂ）において、＜１１−２０＞オフＳｉＣウエハ３０に（１−１００）面を側壁としたトレンチ溝３３が形成されており、同トレンチ溝３３の平面形状は正三角形である。そして、このトレンチ溝３３内を含めたＳｉＣ基板３０上にＳｉＣエピ層（図示略）が形成されている。これにより、トレンチ溝３３内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層にすることができる。
【００２５】
第２の変形例を、図１１（ａ），（ｂ）に示す。
図１１（ａ），（ｂ）においては、図１０の基板（３０）と溝（３３）の関係を反転させたものである。つまり、＜１１−２０＞オフＳｉＣウエハ３０に、（１−１００）面で構成されたトレンチ溝３４が形成されており、詳しくは、正三角形の凸部の間においてトレンチ溝３４が位置している。そして、その上に、図１２に示すように、ＳｉＣエピ層３５が形成されている。よって、トレンチ溝３４内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層として使用することができる。
【００２６】
あるいは、図１３（ａ），（ｂ）に示すように、図８の基板（３０）と溝（３１）の関係を反転させてもよい。つまり、正六角形の凸部の間においてトレンチ溝３６が位置するようにしてもよい。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２７】
図１４（ａ），（ｂ）および図１５を用いて第４の実施形態を説明していく。本実施形態は第３の実施形態（図８）に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。
【００２８】
図１４（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）４０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、トレンチ溝４１として、（１１−２０）面を側壁面としたものを用いている。詳しくは、図１４（ａ）においてはトレンチ溝４１の平面形状は正六角形である。そして、図１５に示すように、トレンチ溝４１内を含めたＳｉＣ基板４０上にＳｉＣエピ層４２が形成される。
【００２９】
このように、＜１−１００＞オフＳｉＣウエハ４０の上面において（１１−２０）面で構成されたトレンチ溝４１が形成され、その上にＳｉＣエピ層４２が形成されている。
【００３０】
よって、トレンチ溝４１内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１１−２０）面もファセット面が発生せず、終端もチャネル層として使用することが可能となる。
【００３１】
図１６（ａ），（ｂ）は変形例である。＜１−１００＞オフＳｉＣウエハ４０に（１１−２０）面で構成されたトレンチ溝４３が形成されており、同トレンチ溝４３の平面形状は正三角形である。そして、その上にＳｉＣエピ層（図示略）が形成されている。よって、トレンチ溝４３内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
図１７（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）５０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝５１の平面構造として、各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝を用いている。詳しくは、トレンチ溝５１は長方形をなし、その長辺とオフ方向でなす角度θ1（鋭角）と、短辺とオフ方向でなす角度θ2（鋭角：θ2＝９０−θ1）とは、共に８０度以下、望ましくは７５度以下となっている。
【００３３】
このように、オフウエハ５０の上面において各辺全てがオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝５１が形成され、その上に、図１８に示すように、ＳｉＣエピ層５２が形成されている。
【００３４】
よって、トレンチ溝５１内にエピ成長したときにオフ方向にファセット面が発生するが、これはオフ方向とトレンチ溝との角度に依存しており、オフ方向に対し側壁面が７５度以下であるトレンチ溝５１ではファセット面が発生しない。
【００３５】
図１９には、トレンチ溝の辺とオフ方向とでなすθ（前述のθ1またはθ2）に対するファセット面の発生確率の測定結果を示す。図１９において、θが９０度ではファセット面の発生確率が１００％であるが、θが７５度以下ではファセット面の発生確率はゼロである。
【００３６】
この図１９から、トレンチ溝５１の平面構造として各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、特に、７５度以下とするとよいことが分かる。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３７】
図２０（ａ），（ｂ）に示すように、ＳｉＣ基板７０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝７１として、側壁面が（１１−２０）面になり、かつ、全ての（１１−２０）面がＳｉＣ基板７０のオフ方向とは垂直ではないものを用いている。トレンチ溝７１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。
【００３８】
このように、＜１１−２０＞オフ基板７０を用いた場合の溝パターンとして、溝側壁の面が（１１−２０）面で形成され、しかも、オフ方向に垂直な（１−１００）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１１−２０）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【００３９】
また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くでき、より多くの電流を流すことが可能となる。
【００４０】
変形例として、図２１に示すトレンチ溝の構成としてもよい。つまり、図２１のトレンチ溝７２は図２０（ａ）と同様に側壁面が（１１−２０）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４１】
図２２（ａ），（ｂ）を用いて第７の実施形態を説明していく。本実施形態は第６の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。
【００４２】
図２２（ａ），（ｂ）に示すように、ＳｉＣ基板８０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝８１として、側壁面が（１−１００）面になり、かつ、全ての（１−１００）面がＳｉＣ基板８０のオフ方向とは垂直ではないものを用いている。トレンチ溝８１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。
【００４３】
このように、＜１−１００＞オフ基板８０を用いた場合の溝パターンとして、溝側壁の面が（１−１００）面で形成され、しかも、オフ方向に垂直な（１１−２０）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１−１００）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【００４４】
また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くできるため、より多くの電流を流すことが可能となる。
【００４５】
変形例として、図２３に示すトレンチ溝の構成としてもよい。図２３のトレンチ溝８２は図２２（ａ）と同様に側壁面が（１−１００）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第８の実施の形態）
次に、第８の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
本実施形態ではこれまでの実施の形態とは異なり、オフ角を設けないＳｉＣ基板を用いている。
図２４（ａ），（ｂ）に示すように、ＳｉＣ基板９０として、｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝９１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。
【００４７】
つまり、（１１−２０）面基板９０を用意し、この基板９０の上面にトレンチ溝９１を形成する。この際、トレンチ溝９１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２５に示すように、ＳｉＣ層９２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
（第９の実施の形態）
次に、第９の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４８】
図２６（ａ），（ｂ）および図２７を用いて第９の実施形態を説明していく。本実施形態は第８の実施形態に比べＳｉＣ基板の主表面の面指数が異なっている。詳しくは以下のとおりである。
【００４９】
図２６（ａ），（ｂ）に示すように、ＳｉＣ基板１００として、｛１−１００｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝１０１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。
【００５０】
このように、（１−１００）面基板１００を用意し、この基板１００の表面に溝１０１を形成する。この際、この溝１０１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２７に示すように、ＳｉＣ層１０２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２】第１の実施の形態における半導体装置の縦断面図。
【図３】トレンチＪＦＥＴの縦断面図。
【図４】第１の実施の形態における半導体装置の縦断面図。
【図５】（ａ）は第２の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図６】第２の実施の形態における半導体装置の縦断面図。
【図７】第２の実施の形態における半導体装置の縦断面図。
【図８】（ａ）は第３の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図９】第３の実施の形態における半導体装置の縦断面図。
【図１０】（ａ）は第１の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１１】（ａ）は第２の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１２】第２の変形例における半導体装置の縦断面図。
【図１３】（ａ）はその他の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１４】（ａ）は第４の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１５】第４の実施の形態における半導体装置の縦断面図。
【図１６】（ａ）は変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１７】（ａ）は第５の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図１８】第５の実施の形態における半導体装置の縦断面図。
【図１９】ファセット面の発生確率を示す図。
【図２０】（ａ）は第６の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２１】変形例を説明するための平面図。
【図２２】（ａ）は第７の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２３】変形例を説明するための平面図。
【図２４】（ａ）は第８の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２５】第８の実施の形態における半導体装置の縦断面図。
【図２６】（ａ）は第９の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【図２７】第９の実施の形態における半導体装置の縦断面図。
【図２８】従来技術を説明するための縦断面図。
【図２９】（ａ）は従来技術を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。
【符号の説明】
１０…ＳｉＣ基板、１１…トレンチ溝、１２…ＳｉＣエピ層、２０…ＳｉＣ基板、２１…トレンチ溝、２２…ＳｉＣエピ層、３０…ＳｉＣ基板、３１…トレンチ溝、３２…ＳｉＣエピ層、３３…トレンチ溝、３４…トレンチ溝、３５…ＳｉＣエピ層、３６…トレンチ溝、４０…ＳｉＣ基板、４１…トレンチ溝、４２…ＳｉＣエピ層、４３…トレンチ溝、５０…ＳｉＣ基板、５１…トレンチ溝、５２…ＳｉＣエピ層、７０…ＳｉＣ基板、７１…トレンチ溝、７２…トレンチ溝、８０…ＳｉＣ基板、８１…トレンチ溝、８２…トレンチ溝、９０…ＳｉＣ基板、９１…トレンチ溝、９２…ＳｉＣエピ層、１００…ＳｉＣ基板、１０１…トレンチ溝、１０２…ＳｉＣエピ層。
Claims (6)
- ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、＜１−１００＞方向に延びるストライプ構造で、かつ、その＜１−１００＞方向に延びる内壁面が｛１１−２０｝面であるものを用いたことを特徴とする炭化珪素半導体装置。 - ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、｛１１−２０｝面を側壁面としたものを用いたことを特徴とする炭化珪素半導体装置。 - ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
平面視長方形状をなすとともに、その平面構造として、各辺全てがＳｉＣ基板のオフ方向から８０度以下であるトレンチ溝を用いたことを特徴とする炭化珪素半導体装置。 - ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
平面視長方形状をなすとともに、その平面構造として、各辺全てがＳｉＣ基板のオフ方向から７５度以下であるトレンチ溝を用いたことを特徴とする炭化珪素半導体装置。 - ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝として、側壁面が｛１１−２０｝面になり、かつ、全ての｛１１−２０｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴とする炭化珪素半導体装置。 - ＳｉＣ基板にトレンチ溝が形成され、このトレンチ溝の内壁面にチャネル層として用いられるＳｉＣエピ層を形成した炭化珪素半導体装置であって、
ＳｉＣ基板として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝として、側壁面が｛１−１００｝面になり、かつ、全ての｛１−１００｝面がＳｉＣ基板のオフ方向とは垂直ではないものを用いたことを特徴とする炭化珪素半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002233722A JP4110875B2 (ja) | 2002-08-09 | 2002-08-09 | 炭化珪素半導体装置 |
| DE10334819.0A DE10334819B4 (de) | 2002-08-09 | 2003-07-30 | Siliziumkarbid-Halbleitervorrichtung |
| US10/630,978 US6853006B2 (en) | 2002-08-09 | 2003-07-31 | Silicon carbide semiconductor device |
| CNB031525903A CN1327528C (zh) | 2002-08-09 | 2003-08-05 | 碳化硅半导体器件 |
| US12/926,030 USRE43840E1 (en) | 2002-08-09 | 2010-10-21 | Silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002233722A JP4110875B2 (ja) | 2002-08-09 | 2002-08-09 | 炭化珪素半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007284061A Division JP4888341B2 (ja) | 2007-10-31 | 2007-10-31 | 炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079577A JP2004079577A (ja) | 2004-03-11 |
| JP4110875B2 true JP4110875B2 (ja) | 2008-07-02 |
Family
ID=31185141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002233722A Expired - Fee Related JP4110875B2 (ja) | 2002-08-09 | 2002-08-09 | 炭化珪素半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6853006B2 (ja) |
| JP (1) | JP4110875B2 (ja) |
| CN (1) | CN1327528C (ja) |
| DE (1) | DE10334819B4 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4179147B2 (ja) * | 2003-11-28 | 2008-11-12 | 株式会社デンソー | 炭化珪素半導体装置 |
| US7109521B2 (en) | 2004-03-18 | 2006-09-19 | Cree, Inc. | Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls |
| US7173285B2 (en) | 2004-03-18 | 2007-02-06 | Cree, Inc. | Lithographic methods to reduce stacking fault nucleation sites |
| CN100433256C (zh) * | 2004-03-18 | 2008-11-12 | 克里公司 | 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构 |
| SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
| US7820511B2 (en) * | 2004-07-08 | 2010-10-26 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| EP1619276B1 (en) * | 2004-07-19 | 2017-01-11 | Norstel AB | Homoepitaxial growth of SiC on low off-axis SiC wafers |
| JP4830285B2 (ja) * | 2004-11-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US7834380B2 (en) * | 2004-12-09 | 2010-11-16 | Panasonic Corporation | Field effect transistor and method for fabricating the same |
| JP5196513B2 (ja) * | 2005-03-09 | 2013-05-15 | 独立行政法人産業技術総合研究所 | 炭化珪素トランジスタ装置 |
| JP5017823B2 (ja) * | 2005-09-12 | 2012-09-05 | 富士電機株式会社 | 半導体素子の製造方法 |
| JP5068009B2 (ja) * | 2005-09-14 | 2012-11-07 | 三菱電機株式会社 | 炭化ケイ素半導体装置 |
| US20070152238A1 (en) * | 2005-11-18 | 2007-07-05 | General Electric Company | Heterostructure field effect transistor and associated method |
| US7521732B2 (en) * | 2005-11-18 | 2009-04-21 | General Electric Company | Vertical heterostructure field effect transistor and associated method |
| US7314799B2 (en) * | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
| WO2007081964A2 (en) * | 2006-01-10 | 2007-07-19 | Cree, Inc. | Silicon carbide dimpled substrate |
| DE102006032636A1 (de) * | 2006-07-13 | 2008-01-17 | Schunk Kohlenstofftechnik Gmbh | Verfahren zum Herstellen eines Keramiksubstrats sowie Keramiksubstrat |
| US7595241B2 (en) * | 2006-08-23 | 2009-09-29 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| JP2008108844A (ja) * | 2006-10-24 | 2008-05-08 | Toyota Central R&D Labs Inc | トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法 |
| US7691711B2 (en) * | 2008-01-31 | 2010-04-06 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| JP5432488B2 (ja) * | 2008-09-02 | 2014-03-05 | 関西電力株式会社 | バイポーラ型半導体装置 |
| US7906427B2 (en) * | 2008-10-14 | 2011-03-15 | General Electric Company | Dimension profiling of SiC devices |
| JP2012146921A (ja) * | 2011-01-14 | 2012-08-02 | Denso Corp | 炭化珪素半導体装置 |
| JP5668576B2 (ja) * | 2011-04-01 | 2015-02-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP5817204B2 (ja) * | 2011-04-28 | 2015-11-18 | トヨタ自動車株式会社 | 炭化珪素半導体装置 |
| JP5424219B2 (ja) * | 2011-07-07 | 2014-02-26 | 独立行政法人産業技術総合研究所 | 炭化珪素トランジスタ装置の製造方法 |
| WO2013031172A1 (ja) * | 2011-08-26 | 2013-03-07 | 国立大学法人奈良先端科学技術大学院大学 | ＳｉＣ半導体素子およびその製造方法 |
| JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| JP5995521B2 (ja) * | 2012-05-18 | 2016-09-21 | キヤノン株式会社 | レンズ鏡筒およびカメラシステム |
| US20140191241A1 (en) * | 2013-01-07 | 2014-07-10 | Avogy, Inc. | Gallium nitride vertical jfet with hexagonal cell structure |
| JP6107453B2 (ja) * | 2013-06-13 | 2017-04-05 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US9024328B2 (en) * | 2013-07-02 | 2015-05-05 | General Electric Company | Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture |
| JP2015159138A (ja) * | 2014-02-21 | 2015-09-03 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| US9425262B2 (en) * | 2014-05-29 | 2016-08-23 | Fairchild Semiconductor Corporation | Configuration of portions of a power device within a silicon carbide crystal |
| JP6928336B2 (ja) * | 2016-12-28 | 2021-09-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6762484B2 (ja) * | 2017-01-10 | 2020-09-30 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハ及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992022922A2 (en) * | 1991-06-12 | 1992-12-23 | Case Western Reserve University | Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers |
| JP3251687B2 (ja) | 1993-02-05 | 2002-01-28 | 株式会社東芝 | 半導体単結晶の製造方法 |
| EP0676814B1 (en) * | 1994-04-06 | 2006-03-22 | Denso Corporation | Process of producing trench semiconductor device |
| US5736753A (en) | 1994-09-12 | 1998-04-07 | Hitachi, Ltd. | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide |
| JPH09172187A (ja) | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
| JPH10125904A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
-
2002
- 2002-08-09 JP JP2002233722A patent/JP4110875B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-30 DE DE10334819.0A patent/DE10334819B4/de not_active Expired - Fee Related
- 2003-07-31 US US10/630,978 patent/US6853006B2/en not_active Ceased
- 2003-08-05 CN CNB031525903A patent/CN1327528C/zh not_active Expired - Fee Related
-
2010
- 2010-10-21 US US12/926,030 patent/USRE43840E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040051136A1 (en) | 2004-03-18 |
| JP2004079577A (ja) | 2004-03-11 |
| US6853006B2 (en) | 2005-02-08 |
| CN1481030A (zh) | 2004-03-10 |
| DE10334819A1 (de) | 2004-02-26 |
| DE10334819B4 (de) | 2014-08-21 |
| CN1327528C (zh) | 2007-07-18 |
| USRE43840E1 (en) | 2012-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4110875B2 (ja) | 炭化珪素半導体装置 | |
| US7790557B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US5744826A (en) | Silicon carbide semiconductor device and process for its production | |
| JP5457017B2 (ja) | Ａ面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタおよびｍｏｓｆｅｔ、ならびにトランジスタの形成方法 | |
| US5977564A (en) | Semiconductor device | |
| US8043949B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP6706767B2 (ja) | 半導体装置 | |
| KR100560710B1 (ko) | 전력용 반도체장치 | |
| JP5209152B1 (ja) | 炭化珪素半導体素子およびその製造方法 | |
| KR100199997B1 (ko) | 탄화규소 반도체장치 | |
| JP5017768B2 (ja) | 炭化珪素半導体素子 | |
| KR101584023B1 (ko) | ＳｉＣ반도체소자 및 그 제조방법 | |
| US20050098826A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20080283912A1 (en) | Semiconductor device having super junction structure and method of manufacturing the same | |
| WO2005053034A1 (ja) | 半導体素子 | |
| US20080038890A1 (en) | Method for improved trench protection in vertical umosfet devices | |
| US20160336391A1 (en) | Silicon carbide semiconductor device | |
| JP4957005B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| EP1146566A2 (en) | Semiconductor device having regions having a higher dielectric constant and manufacturing method thereof | |
| JP4888341B2 (ja) | 炭化珪素半導体装置 | |
| JP2005183943A (ja) | 半導体素子 | |
| JP2003229569A (ja) | 超接合半導体素子の製造方法 | |
| JP4691989B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
| JP3944575B2 (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4110875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |