DE10334819A1 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE10334819A1
DE10334819A1 DE10334819A DE10334819A DE10334819A1 DE 10334819 A1 DE10334819 A1 DE 10334819A1 DE 10334819 A DE10334819 A DE 10334819A DE 10334819 A DE10334819 A DE 10334819A DE 10334819 A1 DE10334819 A1 DE 10334819A1
Authority
DE
Germany
Prior art keywords
silicon carbide
trench
semiconductor device
epitaxial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10334819A
Other languages
English (en)
Other versions
DE10334819B4 (de
Inventor
Mitsuhiro Kariya Kataoka
Yuuichi Kariya Takeuchi
Masami Kariya Naito
Rajesh Kariya Kumar
Hiroyuki Yawata Matsunami
Tsunenobu Kimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10334819A1 publication Critical patent/DE10334819A1/de
Application granted granted Critical
Publication of DE10334819B4 publication Critical patent/DE10334819B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Substrat (10) aus Siliziumkarbid (SiC) hat eine fehlerausgerichtete {0001}-Oberfläche, deren Außeraxialrichtung <11-20> beträgt. Ein Graben (11) ist auf dem Siliziumkarbid (10) ausgebildet und hat eine Streifenstruktur, welche sich in Richtung einer <11-20>-Richtung erstreckt. Eine Epitaxialschicht (12) aus SiC ist an einer inneren Oberfläche des Grabens (11) ausgebildet.

Description

  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung oder SiC-Halbleitervorrichtung, bei der das Auftreten einer facettenartigen Kristallfläche unterbunden ist.
  • Die JP-A-H9-172187 beschreibt den Aufbau eines Siliziumkarbidsubtrats 200 mit einem Graben 201, wobei eine Siliziumkarbid-Epitaxialschicht 202 an einer inneren Oberfläche des Grabens 200 ausgebildet wird. Um hierbei zu verhindern, daß sich das elektrische Feld an den Seitenwänden des Grabens 201 konzentriert, hat das Substrat 200 eine Hauptoberfläche einer (0001)-Ebene und der Graben 201 hat Seitenwände mit einer (1-100)-Ebene, wie in 28 gezeigt.
  • Beim tatsächlichen Herstellungsvorgang wird gemäß den 29A und 29B, wenn die Epitaxialschicht 202 auf den (1-100)-Ebenen innerhalb des Grabens 201 aufgewachsen wird, im Nahbereich der Oberfläche eine facettenartige Kristallfläche gebildet. Somit kann ein Defekt nicht verhindert werden. Insbesondere entwickelt ein eingebettetes Epitaxialwachstum auf einem Wafer mit einer Außeraxialrichtung in Richtung <1-100> eine (0001)-Facette stromab der <1-100> Richtung. Dies führt zu einer asymmetrischen Querschnittsform der Epitaxialschicht 202, welche innerhalb des Grabens 201 abgeschieden wird und bewirkt, daß die Facette oder facettenartige Kristallfläche eine unebene Oberfläche hat, so daß die Wahrscheinlichkeit besteht, daß sich ein Defekt auf dieser Facette ausbildet.
  • Wenn das obige Substrat bei einem Graben-JFET oder einem Graben-MOSFET angewendet wird, bildet sich eine Facette auf einer Kanalschicht. Dies erhöht den Ein-Widerstand aufgrund geringerer Mobilität und elektrischem Leckstrom oder ändert den Schwellenwert.
  • Nebenbei gesagt, (1-100) oder <1-100> ist äquivalent zu <0100> oder <0100>, was für gewöhnlich als Ausdrucksverfahren für eine kristallographische Ebene oder Richtung verwendet wird. Insbesondere wird "-n" in Indexschreibweise "n" . dargestellt .
  • Es ist Aufgabe der vorliegenden Erfindung, die Ausbildung einer Facette zu beschränken oder zu begrenzen, wenn eine Epitaxialschicht auf der inneren Oberfläche eines Grabens in einem Siliziumkarbidsubstrat aufgewachsen wird.
  • Zur Lösung dieser Aufgabe ist eine Siliziumkarbid-Halbleitervorrichtung wie folgt ausgebildet:
  • Es ist ein Siliziumkarbidsubstrat vorhanden mit einer fehlausgerichteten {0001}-Oberfläche, deren Außeraxialrichtung <11-20> oder <1-100> ist und ein Graben mit einer Streifenstruktur ist vorgesehen, der sich in Richtung einer <11-20> bzw. <1-100>-Richtung erstreckt. Diese Anordnung beschränkt die Ausbildung einer Facette oder facettenartigen Kristallfläche, wenn eine Epitaxialschicht auf einer Innenoberfläche des Grabens aufwächst.
  • Weiterhin sind zur Lösung der gleichen Aufgabe und damit zur Ermöglichung des gleichen erfindungsgemäßen Effektes andere Siliziumkarbid-Halbleitervorrichtungen. auf unterschiedliche weise wie folgt ausgebildet:
  • Eine andere Siliziumkarbid-Halbleitervorrichtung ist mit einem Siliziumkarbidsubstrat ausgestattet, welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <11-20> oder <1-100> hat, wobei ein Graben vorgesehen ist, der eine Seitenwand einer {1-100} bzw. {11-20}-Oberfläche hat.
  • Eine weitere Siliziumkarbid-Halbleitervorrichtung ist mit einem Siliziumkarbidsubstrat versehen, welches eine fehlausgerichtete Oberfläche mit einer gewissen Außeraxialrichtung oder OFF-Richtung und einer planaren Struktur eines Grabens mit Seiten hat, von denen jede in einen Winkel von 80 Grad oder weniger, bevorzugt 75 Grad oder weniger, bezüglich der gewissen Außeraxialrichtung verläuft.
  • Eine weitere Siliziumkarbid-Halbleitervorrichtung ist mit einem Siliziumkarbidsubstrat versehen, welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <11-20> oder <1-100>,ist, wobei ein Graben vorgesehen ist, der eine Seitenwand einer {11-20} oder {1-100}-Oberfläche hat, welche nicht senkrecht zu der Außeraxialrichtung ist.
  • Eine weitere Siliziumkarbid-Halbleitervorrichtung weist ein Siliziumkarbidsubstrat auf, welches ein Siliziumkarbidsubstrat mit hexagonaler Kristallform ist mit einer {11-20} oder {1-100}-Hauptoberfläche, wobei ein Graben vorhanden ist, der eine Seitenwand mit einer Schräge in einem Winkel vom einem Grad oder mehr bezüglich einer {0001}-Ebene im Schnitt hat.
  • Obige und weitere Einzelheiten,, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden detaillierten Beschreibung, welche unter Bezugnahme auf die beigefügte Zeichnung zu sehen ist.
  • Es zeigt:
  • 1A eine Draufsicht zur Erläuterung einer Silizium- karbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 1B eine Schnittdarstellung entlang Linie 1B-1B;
  • 2 eine Schnittdarstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform;
  • 3 eine Schnittdarstellung eines Graben-JFETs;
  • 4 eine Schnittdarstellung der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform;
  • 5A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 5B eine Schnittdarstellung entlang Linie 5B-5B;
  • 6 eine Schnittdarstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform;
  • 7 eine Längsschnittdarstellung der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform;
  • 8A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 8B eine Schnittdarstellung entlang Linie 8B-8B;
  • 9 eine Schnittdarstellung durch die Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform;
  • 10A eine Draufsicht zur Erläuterung einer ersten Abwandlung der Siliziumkarbid-Halbleitervorrichtung der dritten Ausführungsform;
  • 10B eine Schnittdarstellung entlang Linie 10B-10B;
  • 11A eine Draufsicht zur Erläuterung einer zweiten Abwandlung der Siliziumkarbid-Halbleitervorrichtung der dritten Ausführungsform;
  • 11B eine Schnittdarstellung entlang Linie 11B-11B;
  • 12 eine Schnittdarstellung der zweiten Abwandlung der Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform;
  • 13A eine Draufsicht zur Erläuterung einer weiteren Abwandlung der Siliziumkarbid-Halbleitervorrichtung der dritten Ausführungsform;
  • 13B eine Schnittdarstellung entlang Linie 13B-13B;
  • 14A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform;
  • 14B eine Schnittdarstellung entlang Linie 14B-14B;
  • 15 eine Schnittdarstellung durch die Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform;
  • 16A eine Draufsicht zur Erläuterung einer Abwandlung der Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform;
  • 16B eine Schnittdarstellung entlang Linie 16B-16B;
  • 17A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform;
  • 17B eine Längsschnittdarstellung entlang Linie 17B-17B;
  • 18 eine Schnittdarstellung durch die Siliziumkarbid-Halbleitervorrichtung gemäß der fünften Ausführungsform;
  • 19 eine graphische Darstellung der Auftrittswahrscheinlichkeit einer facettenartigen Kristallfläche;
  • 20A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer sechsten Ausführungsform;
  • 20B eine Schnittdarstellung entlang Linie 20B-20B;
  • 21 eine Draufsicht zur Erläuterung einer Abwandlung der Siliziumkarbid-Halbleitervorrichtung gemäß der sechsten Ausführungsform;
  • 22A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer siebten Ausführungsform;
  • 22B eine Schnittdarstellung entlang Linie 22B-22B;
  • 23 eine Draufsicht zur Erläuterung einer Abwandlung der Siliziumkarbid-Halbleitervorrichtung gemäß der siebten Ausführungsform;
  • 24A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer achten Ausfüh- rungsform;
  • 24B eine Schnittdarstellung entlang Linie 24B-24B;
  • 25 eine Schnittdarstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform;
  • 26A eine Draufsicht zur Erläuterung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer neunten Ausführungsform;
  • 26B eine Schnittdarstellung entlang Linie 26B-26B;
  • 27 eine Schnittdarstellung durch die Siliziumkarbid-Halbleitervorrichtung gemäß der neunten Ausführungsform;
  • 28 eine Schnittdarstellung durch eine Siliziumkarbid-Halbleitervorrichtung nach dem Stand der Technik;
  • 29A eine Draufsicht zur Erläuterung der Siliziumkarbid-Halbleitervorrichtung nach dem Stand der Technik; und
  • 29B eine Schnittdarstellung entlang Linie 29B-29B.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform wird unter Bezugnahme auf die 1A und 1B beschrieben. Ein Substrat oder ein Wafer 10 aus Siliziumkarbid (SiC) weist einen Graben 11 auf. Das SiC-Substrat 10 hat eine fehlausgerichtete (offoriented) <11-20> {0001}-Oberfläche, welche eine {0001}-Oberfläche mit einem Fehlausrichtungswinkel ist und eine Außeraxialrichtung <11-20> hat. Der Graben 11 hat eine Streifenform, welche sich in Richtung der <11-20>-Richtung erstreckt. Gemäß 2 ist innerhalb des Grabens 11 an einer dortigen Innenoberfläche eine SiC-Epitaxialschicht 12 ausgebildet. Im Detail, die SiC-Epitaxialschicht 12 ist auf dem SiC-Substrat 10 einschließlich der Oberfläche des Grabens 11 ausgebildet.
  • Auf dem <11-20> fehlausgerichteten SiC-Wafer 10 ist der Graben 11 somit derart gebildet, daß er eine Streifenstruktur hat, welche sich in Richtung <11-20> erstreckt und die SiC-Schicht 12 ist auf dem SiC-Substrat 10 einschließlich der Innenseite des Grabens 11 ausgebildet.
  • Wenn daher die Epitaxialschicht 12 innerhalb des Grabens 11 aufwächst, wird keine Facette oder facettenartige Kristallfläche auf der (1-100)-Seitenwand des Grabens 11 ausgebildet. Durch Verhinderung, daß sich eine derartige Facette ausbildet, ergibt sich die Möglichkeit, daß die (1-100)-Ebene eine Kanalschicht ist. Dies ist von Vorteil bei der Anwendung eines Graben-JFET gemäß 3. Genauer gesagt, auf einem n+-SiC-Substrat 13 werden vorab eine n Epitaxialschicht 14, eine Gate p+-Epitaxialschicht 15, eine Source n+-Epitaxialschicht 16 in dieser Reihe ausgebildet und dann wird ein Graben 19 auf der oberen Oberfläche der vorherigen Schichten ausgebildet. Der Graben 19 dringt durch die Source n+-Epitaxialschicht 16 und die Gate p+-Epitaxialschicht 15, um die n-Epitaxialschicht 14 zu erreichen. Innerhalb des Grabens 19 werden eine Kanal n-Epitaxialschicht 15 und eine Gate p+-Epitaxialschicht 18 gebildet. Auf dem n+-SiC-Substrat 13 wird als Rückenelektrode eine Drainelektrode 13a gebildet. Die erste Gatespannung wird an die Gate p+-Epitaxialschicht 18 angelegt, wohingegen die zweite Gatespannung an die Gate p+-Epitaxialschicht 15 angelegt wird. Einstellen einer Spannung zwischen der Gate p+-Epitaxialschicht 18 und der Gate p+-Epitaxialschicht 15 führt zu einer Steuerung der Ausdehnung einer Verarmungsschicht in der Kanal n-Epitaxialschicht 17 zwischen der Gate p+-Epitaxialschicht 18 und der Gate p+-Epi- taxialschicht 15. Dies führt dazu, daß ein elektrischer Strom geregelt oder gesteuert werden kann, der zwischen der Source und der Drain fließt (zwischen der Source n+-Epitaxialschicht 16 und dem n+-SiC-Substrat 13). Hier kann, wie in den 1A, 1B und 2 erläutert, die (1-100)-Ebene die Kanalschicht sein.
  • Zusätzlich kann gemäß 4 der Graben 11 in eine Epitaxialschicht 12 (Einbett-Epitaxialschicht 12) eingebettet sein, was ein Ersatz zu der Epitaxialschicht 12 von 2 ist.
  • Gemäß obiger Beschreibung wird ein fehlausgerichteter Wafer 10 verwendet, ein Graben 11 mit einer Streifenstruktur, der sich in Richtung der Außeraxialrichtung entlang einer Linie L1 in 1 erstreckt, wird gebildet und dann wird eine Epitaxialschicht 12 auf der Oberfläche des Wafers 10 einschließlich der inneren Oberflächen des Grabens 11 gebildet. Da hierbei keine Facette ausgebildet wird, wenn die Epitaxialschicht 12 aufgewachsen wird, können die Seitenwände des Grabens 11 die Basisoberflächen für eine Kanalschicht sein.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Außeraxialrichtung und der Erstreckungsrichtung des Grabens. Gemäß den 5A, 5B und 6 wird die zweite Ausführungsform nachfolgend erläutert. Ein SiC-Substrat 20 hat eine <1-100> fehlausgerichtete {0001}-Oberfläche. Ein Graben 21 mit einer Streifenform erstreckt sich in einer <1-100>-Richtung.
  • Auf dem <1-100> fehlausgerichteten SiC-Wafer 20 wird somit der Graben 21 in Streifenform ausgebildet, und erstreckt sich in Richtung der <1-100>-Richtung und eine SiC- Schicht 22 wird auf dem SiC-Substrat 20 einschließlich des Inneren des Grabens 21 ausgebildet.
  • Wenn daher diese Epitaxialschicht 22 innerhalb des Grabens 21 aufwächst, bildet sich keine Facette auf den (11- 20)-Seitenwänden des Grabens 21. Die Verhinderung der Facettenausbildung ermöglicht, daß die (11-20)-Ebene eine Kanalschicht wird.
  • Mit anderen Worten, die Wahl einer <1-100>-Richtung als Außeraxialrichtung verhindert, daß sich auf einer (11-20)-Ebene eine Facette ausbildet. Dies führt dazu, daß in vorteilhafter Weise eine Kanalschicht für einen FET ausgebildet werden kann. Zusätzlich kann gemäß 7 der Graben 21 in eine Epitaxialschicht 22 (Einbett-Epitaxialschicht 22) als Ersatz für die Epitaxialschicht 22 von 6 eingebettet werden.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der planaren Struktur eines Grabens. Bezugnehmend auf die 8A, 8B und 9 wird nachfolgend die dritte Ausführungsform beschrieben.
  • Ein SiC-Substrat 30 hat eine <11-20> fehlausgerichtete {0001}-Oberfläche. Ein Graben 31 mit einer gleichförmigen hexagonalen ebenen Struktur und Seitenwänden in einer (1-100)-Ebene ist gemäß 8A vorgesehen. Eine SiC-Schicht 32 ist auf dem SiC-Substrat 30 einschließlich des Inneren des Grabens 31 ausgebildet, wie in 9 gezeigt.
  • Wenn daher die Epitaxialschicht 32 innerhalb des Grabens 31 aufgewachsen wird, bildet sich keine Facette an (1-100)-Seitenwänden des Grabens 31. Die Verhinderung der Ausbildung in der Facette ermöglicht, daß die (1-100)-Ebene eine Kanalschicht wird.
  • Weiterhin kann ein Graben 21 unter Verwendung einer langgestreckten hexagonalen planaren Struktur anstelle des gleichmäßigen hexagonalen Aufbaus, d.h., streifenartig, verwendet werden. Die Streifenstruktur hat ein Paar von zwei langverlaufenden Seiten, welche parallel einander gegenüberliegen und zwei Paare von zwei kurzen Seiten, welche zwei dreieckförmige Abschlußenden bilden. Hierbei ist jedes dreieckförmige Abschlußende aus zwei (1-100)-Ebenen gebildet, welche einander mit einem Winkel von 120 Grad schneiden. Auch in den Abschlußenden des Grabens 31 wird somit keine Facette gebildet. Dies ermöglicht, daß die Abschlußenden des Grabens 31 zusammen mit den Längsseiten des Grabens 31 als Kanalschicht verwendet werden können.
  • Eine erste Abwandlung der dritten Ausführungsform wird unter Bezugnahme auf die 10A und 10B beschrieben.
  • Ein SiC-Substrat 30 hat eine <11-20> fehlausgerichtete {0001}-Oberfläche. Ein Graben 33 mit einer gleichförmigen dreieckigen ebenen Struktur und Seitenwänden mit einer (1-100)-Ebene ist gemäß den 10A und 10B ausgebildet. Eine SiC-Schicht (nicht gezeigt) ist auf dem SiC-Substrat 30 einschließlich des Inneren des Grabens 33 ausgebildet. Wenn die Epitaxialschicht innerhalb des Grabens 33 aufgewachsen wird, wird keine Facette an den (1-100)-Seitenwänden des Grabens 31 gebildet. Durch Verhindern der Ausbildung der Facette ergibt sich die Möglichkeit, die (1-100)-Ebene als Kanalschicht zu verwenden.
  • Eine zweite Abwandlung der dritten Ausführungsform wird unter Bezugnahme auf die 11A, 11B und 12 beschrieben.
  • Die Beziehung gemäß 10A zwischen dem Substrat 30 und dem Graben 33 ist in den 11A und 11B umgekehrt. Genauer gesagt, ein SiC-Substrat 30 hat eine <11-20> fehlausgerichtete {0001}-Oberfläche und ein Graben 34 mit Seitenwänden einer (1-100)-Ebene ist zwischen gleichförmigen Dreiecken ausgebildet, wie in den 11A und 11B gezeigt. Eine SiC-Schicht 35 wird auf dem SiC-Substrat 30 einschließlich des Inneren des Grabens 34 ausgebildet. Wenn die Epitaxialschicht 35 innerhalb des Grabens 34 aufgewachsen wird, bildet sich keine Facette an den (1-100)-Seitenwänden des Grabens 34. Durch Verhindern der Ausbildung dieser Facette ergibt sich die Möglichkeit, daß die (1-100)-Ebene eine Kanalschicht ist.
  • Weiterhin ist die Beziehung von 8A zwischen Substrat 30 und Graben 31 in den 13A und 13B umgekehrt. Genauer gesagt, ein Graben 36 mit Seitenwänden einer (1-100)-Ebene ist zwischen Sechsecken ausgebildet, wie in 13A und 13B gezeigt.
  • (Vierte Ausführungsform)
  • Eine vierte Ausführungsform unterscheidet sich von der dritten Ausführungsform von 8A in der Außeraxial- oder OFF-Richtung eines Substrates und eines Ebenenindex (plane Index) von Seitenwänden eines Grabens. Bezugnehmend auf die 14A, 14B und 15 wird nachfolgend die vierte Ausführungsform erläutert.
  • Ein SiC-Substrat 40 hat eine <1-100> fehlausgerichtete {0001}-Oberfläche. Ein Graben 41 hat eine gleichmäßige hexagonale ebene Struktur und Seitenwände einer (11-20)-Ebene, wie in 14A gezeigt. Eine SiC-Schicht 42 wird auf dem SiC-Substrat 40 einschließlich des Inneren des Grabens 41 ausgebildet, wie in 15 gezeigt. Wenn somit diese Epitaxialschicht 42 innerhalb des Grabens 41 aufgewachsen wird, bildet sich keine Facette an den (11-20)-Seitenwänden des Grabens 41. Durch Verhindern, daß sich die Facetten ausbilden, wird es möglich, die (11-20)-Ebene als Kanalschicht zu verwenden.
  • Weiterhin kann der Graben 41 in Form einer langgestreckten hexagonalen ebenen Struktur anstelle einer regelmäßigen hexagonalen ebenen Struktur, d.h., in Streifenform ausgebildet werden. Diese Streifenstruktur hat ein Paar von zwei Längsseiten, welche parallel einander gegenüberliegen und zwei Paare von kurzen Seiten, welche zwei dreieckförmige Abschlußenden bilden. Hierbei ist jedes dreieckförmige Abschlußende aus zwei (11-20)-Ebenen gebildet, welche aufeinander in einem Winkel von 120 Grad treffen. Auch hierbei wird keine Facette an den Abschlußenden des Grabens 41 gebildet. Dies ermöglicht, daß die Abschlußenden des Grabens 41 zusammen mit den Längsseiten des Grabens 41 als Kanalschicht verwendet werden können.
  • Eine Abwandlung der vierten Ausführungsform wird unter Bezugnahme auf die 16A und 16B beschrieben.
  • Ein SiC-Substrat 40 hat eine <1-100> fehlausgerichtete {0001}-Oberfläche. Ein Graben 43 hat eine gleichmäßige dreieckförmige planare Struktur und Seitenwände einer (11-20)-Ebene. Eine SiC-Schicht (nicht gezeigt) ist auf dem SiC-Substrat 40 einschließlich des Inneren des Grabens 43 ausgebildet. Wenn diese Epitaxialschicht innerhalb des Grabens 43 aufgewachsen wird, bildet sich keine Facette an den (11-20)-Seitenwänden des Grabens 43. Durch Verhindern, daß sich die Facette ausbildet, kann die (11-20)-Ebene als Kanalschicht ausgebildet werden.
  • (Fünfte Ausführungsform)
  • Eine fünfte Ausführungsform wird bezüglich der Hauptunterschiede zur ersten Ausführungsform der 1A und 1B unter Bezugnahme auf die 17A, 17B, 18 und 19 beschrieben.
  • Ein SiC-Substrat 50 hat eine <11-20> fehlausgerichtete {0001}-Oberfläche, welche eine {0001}-Oberfläche mit einem Versetzungswinkel ("off angle") und einer Außerachsenrichtung von <11-20> ist. Ein Graben 51 hat die ebene Struktur eines Rechtecks. Jede Seite des Rechteckes liegt in einem Winkel von 80 Grad oder weniger, bevorzugt 75 Grad oder we niger bezüglich der Außeraxialrichtung. Genauer gesagt, die Längsseiten des Rechtecks liegen in einem Winkel θ1 bezüglich der Außeraxialrichtung, wohingegen die seitlichen Seiten in einem Winkel θ2 (spitzer Winkel θ2 = 90 – θ1) bezüglich der Außeraxialrichtung liegen. Hierbei betragen die beiden Winkel θ1 und 82 80 Grad oder weniger, bevorzugt 75 Grad oder weniger.
  • Auf dem fehlausgerichteten SiC-Wafer 50 ist der Graben 51 somit derart ausgebildet, daß die Seiten in einem Winkel von 80 Grad oder weniger, bevorzugt 75 Grad oder weniger, bezüglich der Außeraxialrichtung liegen. Eine SiC-Schicht 52 wird dann auf dem SiC-Substrat 50 einschließlich des Inneren des Grabens 51 gebildet, wie in 18 gezeigt.
  • Hierbei hängt von einem Winkel θ zwischen der Außeraxialrichtung und der der Seiten des Grabens 51 ab, ob eine Facette an den Seitenwänden des Grabens 51 gebildet wird, wenn die Epitaxialschicht innerhalb des Grabens 51 aufgewachsen wird. Wenn der Winkel θ 75 Grad oder weniger beträgt, wird keine Facette ausgebildet.
  • 19 zeigt ein Meßergebnis der Ausbildungswahrscheinlichkeit der Facette abhängig vom Winkel θ. Wenn der Winkel θ 90 Grad beträgt, ist die Ausbildungswahrscheinlichkeit der Facette 100%. Im Gegensatz hierzu, wenn der Winkel θ 75 Grad oder weniger beträgt, liegt die Ausbildungswahrscheinlichkeit für die Facette bei 0%.
  • Dies zeigt, daß alle Seiten der ebenen Struktur des Grabens 51 bei einem Winkel von 80 Grad oder weniger, bevorzugt 75 Grad oder weniger, bezüglich der Außeraxialrich- tung des SiC-Substrates 50 liegen sollten.
  • (Sechste Ausführungsform)
  • Eine sechste Ausführungsform wird bezüglich der Unterschiede zur ersten Ausführungsform der 1A und 1B unter Bezugnahme auf die 20A und 20B beschrieben.
  • Ein SiC-Substrat 70 hat eine {0001}-Oberfläche mit einem Off-Winkel und einer Außeraxialrichtung von <11-20>. Ein Graben 71 hat Seitenwände, wobei jede eine (11-20)-Ebene und nicht senkrecht zu der Off-Achse des SiC-Substrates 70 ist, wie in 20A gezeigt. Entlang der Erstreckungsrichtung des Grabens 71 nähern sich Paare von einander gegenüberliegenden Seitenwänden abwechselnd aneinander an und entfernen sich voneinander.
  • Auf dem <11-20> Off-ausgerichteten SiC-Wafer 70 ist der Graben 71 damit so ausgebildet, daß er die Seitenwände von (11-20) hat, welche keine (11-20)-Ebenen beinhalten, die senkrecht zu der Off-Achse des Substrates 70 verlaufen. Wenn daher eine Epitaxialschicht (nicht gezeigt) innerhalb des Grabens 71 aufgewachsen wird, bildet sich keine Facette. Wenn diese Anordnung bei einer Vorrichtung angewendet wird, bei der die Seitenwände des Grabens als Kanalschicht verwendet werden, werden die (11-20)-Ebenen der Seitenwände die Kanalschicht, was eine hohe Kanalmobilität ermöglicht.
  • Weiterhin ermöglicht im Vergleich zu dem Graben mit der geradlinigen Streifenstruktur von 1A der Graben 71 dieser Ausführungsform eine größere Kanalbreite, so daß ein hoher elektrischer Strom geführt werden kann.
  • Als Abwandlung der sechsten Ausführungsform kann ein Graben 72 gemäß 21 gebildet werden. Der Graben 72, der auch Seitenwände einer (11-20)-Ebene hat, hat entlang seiner Erstreckungsrichtung eine konstante Breite.
  • (Siebte Ausführungsform)
  • Eine siebte Ausführungsform unterscheidet sich von der sechsten Ausführungsform in der Außeraxialrichtung des SiC-Substrates und eines Ebenenindex der Seitenwände des Grabens. Bezugnehmend auf 22A und 22B wird die siebte Ausführungsform nachfolgend erläutert.
  • Ein SiC-Substrat 80 hat eine {0001}-Oberfläche mit einem Off-Winkel und einer Außeraxialrichtung von <1-100>. Ein Graben 81 hat Seitenwände, von denen jede ein (1-100)-Ebene ist und nicht senkrecht zu der Off-Achse des SiC-Substrates 80 liegt, wie in 22A gezeigt. Paare von einander gegenüberliegenden Seitenwänden nähern sich entlang einer Erstreckungsrichtung des Grabens 81 aneinander an und entfernen sich voneinander.
  • Auf dem <1-100> außeraxial ausgerichteten SiC-Wafer 80 wird somit der Graben 81 derart gebildet, daß er Seitenwände von (1-100) hat, welche keine (1-100) Ebenen senkrecht zu der Off-Achse des Substrates 80 haben. wenn somit eine Epitaxialschicht (nicht gezeigt) innerhalb des Grabens 81 aufgewachsen wird, bildet sich keine Facettenfläche. Wenn diese Anordnung bei einer Vorrichtung angewendet wird, wo die Seitenwände des Grabens als Kanalschicht verwendet werden, werden die (1-100)-Ebenen der Seitenwände die Kanalschicht, was eine hohe Kanalmobilität ermöglicht.
  • Weiterhin, im Vergleich zu dem Graben mit der Streifenform, die sich geradlinig erstreckt, wie in 1A ge- zeigt, ermöglicht der Graben 81 dieser Ausführungsform eine größere Kanalbreite, so daß ein höherer elektrischer Strom geführt werden kann.
  • Eine Abwandlung der sechsten Ausführungsform besteht darin, einen Graben 82 gemäß 23 auszubilden. Der Graben 82, der ebenfalls Seitenwände einer (1-100)-Ebene hat, hat entlang seiner Erstreckungsrichtung eine konstante Breite.
  • (Achte Ausführungsform)
  • Eine achte Ausführungsform unterscheidet sich von den voranstehenden Ausführungsformen dahingehend, daß ein SiC-Substrat verwendet wird, welches keinen Außeraxialrichtungswinkel oder Off-Winkel hat.
  • Gemäß den 24A und 24B ist ein SiC-Substrat 90 ein SiC-Substrat mit Hexagonalkristallgebung mit einer {11-20}-Hauptoberfläche ohne Off-Winkel. Ein Graben 91 hat Seitenwände, welche in der Schnittansicht gegenüber einer (0001)-Ebene um einen Winkel von einem Grad oder mehr abgeschrägt sind. wenn bei dieser Anordnung eine Epitaxialschicht 92 innerhalb des Grabens 91 aufgewachsen wird, bildet sich keine Facette. Wenn weiterhin diese Anordnung bei einer Vorrichtung angewendet wird, wo die Seitenwände des Grabens als Kanalschicht verwendet werden, werden die (0001)-Ebenen der Seitenwände die Kanalschichten, was den Erhalt einer hohen Kanalmobilität ermöglicht.
  • (Neunte Ausführungsform)
  • Eine neunte Ausführungsform unterscheidet sich von der achten Ausführungsform in einem Ebenenindex (plane Index) einer Hauptoberfläche eines SiC-Substrats. Unter Bezug auf die 26A und 26B wird die neunte Ausführungsform nachfolgend erläutert.
  • Ein SiC-Substrat 100 ist ein SiC-Substrat hexagonaler Kristallstruktur mit einer {1-100}-Hauptoberfläche ohne Off-Winkel. Ein Graben 101 hat Seitenwände, welche um einen Winkel von einem Grad oder mehr bezüglich einer (0001)-Ebene in Schnittansicht gesehen abgeschrägt sind. Wenn bei dieser Anordnung eine Epitaxialschicht 102 innerhalb des Grabens 101 aufgewachsen wird, bildet sich keine Facette. Wenn weiterhin diese Anordnung bei einer Vorrichtung ange wendet wird, wo die Seitenwände des Grabens als Kanalschicht verwendet werden, werden die (0001)-Ebenen der Seitenwände die Kanalschichten, was eine hohe Kanalmobilität ermöglicht.
  • Somit hat als ein Aspekt der Erfindung ein Substrat aus Siliziumkarbid (SiC) eine fehlausgerichtete {0001}-Oberfläche, deren Außeraxialrichtung <11-20> beträgt. Ein Graben ist auf dem Siliziumkarbid ausgebildet und hat eine Streifenstruktur, welche sich in Richtung einer <11-20>-Richtung erstreckt. Eine Epitaxialschicht aus SiC ist an einer inneren Oberfläche des Grabens ausgebildet.
  • Einem Fachmann auf diesem Gebiet erschließt sich ohne weiteres, daß verschiedene Änderungen an den obigen Ausführungsformen gemacht werden, ohne jedoch vom Umfang der Erfindung abzuweichen, wie er durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist.

Claims (10)

  1. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (10), welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <11-20> beträgt; und einem Graben (11), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Streifenstruktur hat, welche sich in eine <11-20>-Richtung erstreckt, wobei eine Epitaxialschicht (12) aus Siliziumkarbid an der inneren Oberfläche des Grabens ausgebildet ist.
  2. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (20), welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <1-100> beträgt; und einem Graben (21), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Streifenstruktur hat, welche sich in eine <1-100>-Richtung erstreckt, wobei eine Epitaxialschicht (22) aus Siliziumkarbid an der inneren Oberfläche des Grabens ausgebildet ist.
  3. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (30), welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <11-20> beträgt; und einem Graben (31, 33, 34), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand einer {1-100}-Oberfläche hat, wobei eine Epitaxialschicht (32, 35) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
  4. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (40), welches eine fehlausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <1-100> beträgt; einem Graben (41, 43), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand einer {11-20}-Oberfläche hat, wobei eine Epitaxialschicht (42) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
  5. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (50), welches eine außeraxial orientierte Oberfläche mit einer gewissen Außeraxialrichtung hat; und einem Graben (51), der auf dem Siliziumkarbidsubstrat ausgebildet ist, wobei jede Seite einer ebenen Struktur des Grabens in einem Winkel von 80 Grad oder weniger bezüglich der bestimmten Außeraxialrichtung liegt, wobei eine Epitaxialschicht (52) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
  6. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (50), welches eine außeraxial orientierte Oberfläche mit einer gewissen Außeraxialrichtung hat; und einem Graben (51), der auf dem Siliziumkarbidsubstrat ausgebildet ist, wobei jede Seite einer ebenen Struktur des Grabens in einem Winkel von 75 Grad oder weniger bezüglich der bestimmten Außeraxialrichtung liegt, wobei eine Epitaxialschicht (52) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
  7. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (70), welches eine außeraxial ausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <11-20> ist; und einem Graben (71), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand einer {11-20}-Oberfläche hat, welche nicht senkrecht zu der Außeraxialrichtung ist, wobei eine Epitaxialschicht aus Siliziumkarbid auf der inneren Oberfläche des Grabens ausgebildet ist.
  8. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (80), welches eine außeraxial ausgerichtete {0001}-Oberfläche hat, deren Außeraxialrichtung <1-100> ist; und einem Graben (81), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand einer {1-100}-Oberfläche hat, welche nicht senkrecht zu der Außeraxialrichtung ist, wobei eine Epitaxialschicht aus Siliziumkarbid auf der inneren Oberfläche des Grabens ausgebildet ist.
  9. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (90), welches ein Siliziumkarbidsubstrat hexagonaler Kristallform mit einer {11-20}-Hauptoberfläche ist; und einem Graben (91), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand hat, welche in einem Winkel von einem oder mehr Grad bezüglich einer {0001}-Ebene im Schnitt gesehen geneigt ist, wobei eine Epitaxialschicht (92) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
  10. Eine Siliziumkarbid-Halbleitervorrichtung mit: einem Siliziumkarbidsubstrat (100), welches ein Siliziumkarbidsubstrat hexagonaler Kristallform mit einer {1-100}-Hauptoberfläche ist; und einem Graben (101), der auf dem Siliziumkarbidsubstrat ausgebildet ist und eine Seitenwand hat, welche in einem Winkel von einem oder mehr Grad bezüglich einer {0001}-Ebene im Schnitt gesehen geneigt ist, wobei eine Epitaxialschicht (102) aus Siliziumkarbid an einer inneren Oberfläche des Grabens ausgebildet ist.
DE10334819.0A 2002-08-09 2003-07-30 Siliziumkarbid-Halbleitervorrichtung Expired - Fee Related DE10334819B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002233722A JP4110875B2 (ja) 2002-08-09 2002-08-09 炭化珪素半導体装置
JP2002/233722 2002-08-09

Publications (2)

Publication Number Publication Date
DE10334819A1 true DE10334819A1 (de) 2004-02-26
DE10334819B4 DE10334819B4 (de) 2014-08-21

Family

ID=31185141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334819.0A Expired - Fee Related DE10334819B4 (de) 2002-08-09 2003-07-30 Siliziumkarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US6853006B2 (de)
JP (1) JP4110875B2 (de)
CN (1) CN1327528C (de)
DE (1) DE10334819B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005095679A2 (en) * 2004-03-18 2005-10-13 Cree, Inc. Sequential lithographic methods to reduce stacking fault nucleation sites and structures having reduced stacking fault nucleation sites
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179147B2 (ja) * 2003-11-28 2008-11-12 株式会社デンソー 炭化珪素半導体装置
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
US7820511B2 (en) 2004-07-08 2010-10-26 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
EP1619276B1 (de) * 2004-07-19 2017-01-11 Norstel AB Homoepitaktische Züchtung von SiC auf niedrigen ausseraxialen SiC-Scheiben
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP5196513B2 (ja) * 2005-03-09 2013-05-15 独立行政法人産業技術総合研究所 炭化珪素トランジスタ装置
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5068009B2 (ja) * 2005-09-14 2012-11-07 三菱電機株式会社 炭化ケイ素半導体装置
US20070152238A1 (en) * 2005-11-18 2007-07-05 General Electric Company Heterostructure field effect transistor and associated method
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
US7314799B2 (en) * 2005-12-05 2008-01-01 Semisouth Laboratories, Inc. Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
EP1972008B1 (de) * 2006-01-10 2020-05-13 Cree, Inc. Gekräuseltes siliziumkarbidsubstrat
DE102006032636A1 (de) * 2006-07-13 2008-01-17 Schunk Kohlenstofftechnik Gmbh Verfahren zum Herstellen eines Keramiksubstrats sowie Keramiksubstrat
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5432488B2 (ja) * 2008-09-02 2014-03-05 関西電力株式会社 バイポーラ型半導体装置
US7906427B2 (en) * 2008-10-14 2011-03-15 General Electric Company Dimension profiling of SiC devices
JP2012146921A (ja) * 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5424219B2 (ja) * 2011-07-07 2014-02-26 独立行政法人産業技術総合研究所 炭化珪素トランジスタ装置の製造方法
WO2013031172A1 (ja) * 2011-08-26 2013-03-07 国立大学法人奈良先端科学技術大学院大学 SiC半導体素子およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5995521B2 (ja) * 2012-05-18 2016-09-21 キヤノン株式会社 レンズ鏡筒およびカメラシステム
US20140191241A1 (en) * 2013-01-07 2014-07-10 Avogy, Inc. Gallium nitride vertical jfet with hexagonal cell structure
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9024328B2 (en) * 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
JP2015159138A (ja) * 2014-02-21 2015-09-03 豊田合成株式会社 半導体装置およびその製造方法
US9425262B2 (en) * 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
JP6928336B2 (ja) * 2016-12-28 2021-09-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JP3251687B2 (ja) 1993-02-05 2002-01-28 株式会社東芝 半導体単結晶の製造方法
EP0676814B1 (de) * 1994-04-06 2006-03-22 Denso Corporation Herstellungsverfahren für Halbleiterbauelement mit Graben
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JPH09172187A (ja) 1995-12-19 1997-06-30 Hitachi Ltd 接合型電界効果半導体装置およびその製造方法
JPH10125904A (ja) * 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005095679A2 (en) * 2004-03-18 2005-10-13 Cree, Inc. Sequential lithographic methods to reduce stacking fault nucleation sites and structures having reduced stacking fault nucleation sites
WO2005095679A3 (en) * 2004-03-18 2005-12-08 Cree Inc Sequential lithographic methods to reduce stacking fault nucleation sites and structures having reduced stacking fault nucleation sites
US7109521B2 (en) 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US7226805B2 (en) 2004-03-18 2007-06-05 Cree, Inc. Sequential lithographic methods to reduce stacking fault nucleation sites
JP2007529901A (ja) * 2004-03-18 2007-10-25 クリー インコーポレイテッド 積層欠陥核生成部位を低減する逐次的リソグラフィ方法および積層欠陥核生成部位を低減した構造
US7396410B2 (en) 2004-03-18 2008-07-08 Cree, Inc. Featuring forming methods to reduce stacking fault nucleation sites
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
US7601986B2 (en) 2004-03-18 2009-10-13 Cree, Inc. Epitaxial semiconductor structures having reduced stacking fault nucleation sites

Also Published As

Publication number Publication date
USRE43840E1 (en) 2012-12-04
CN1481030A (zh) 2004-03-10
CN1327528C (zh) 2007-07-18
JP4110875B2 (ja) 2008-07-02
DE10334819B4 (de) 2014-08-21
US6853006B2 (en) 2005-02-08
US20040051136A1 (en) 2004-03-18
JP2004079577A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
DE10334819A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE19702110B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE4423068C1 (de) Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
DE102005017288B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Graben in einem Siliziumcarbid-Halbleitersubstrat
DE19533956C2 (de) Leistungshalbleitervorrichtung
DE102004012815A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004059657B4 (de) Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
DE19832329A1 (de) Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
DE112013006303T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112006002876B4 (de) MOSFETs und Verfahren zum Herstellen eines MOSFETs
DE102011085331A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP3224917B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelementes
DE10361256B4 (de) Siliciumcarbidhalbleiteranordnung mit erhöhter Trägerbeweglichkeit
DE102019107406A1 (de) Siliziumcarbid halbleiterbauelement
DE69125450T2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einem eingefügten T-förmigen Schottky Gatter
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE102018103836B4 (de) Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements
DE112013003805B4 (de) Siliciumcarbidhalbleiterbauteil und Herstellungsverfahren für dieses
DE102004056772A1 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE69209729T2 (de) Halbleiteranordnung mit hoher Ausschalt-Durchbruchsspannung und niedrigem Anschaltwiderstand und Verfahren zu ihrer Herstellung
DE102020202036A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee