DE19702110B4 - Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE19702110B4
DE19702110B4 DE19702110A DE19702110A DE19702110B4 DE 19702110 B4 DE19702110 B4 DE 19702110B4 DE 19702110 A DE19702110 A DE 19702110A DE 19702110 A DE19702110 A DE 19702110A DE 19702110 B4 DE19702110 B4 DE 19702110B4
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
semiconductor layer
semiconductor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19702110A
Other languages
English (en)
Other versions
DE19702110A1 (de
Inventor
Yuichi Kariya Takeuchi
Takeshi Kariya Miyajima
Norihito Kariya Tokura
Hiroo Ichinomiya Fuma
Toshio Seto Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19702110A1 publication Critical patent/DE19702110A1/de
Application granted granted Critical
Publication of DE19702110B4 publication Critical patent/DE19702110B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Siliziumkarbid-Halbleiterbauelement mit:
einem hexagonalen Einkristall-Siliziumkarbid-Halbleitersubstrat (4), welches aus einem Stapel einer ersten Halbleiterschicht (1) eines ersten Leitungstyps, einer zweiten Halbleiterschicht (2) des ersten Leitungstyps mit einem elektrischen Widerstandswert, der höher als der Widerstandswert der ersten Halbleiterschicht (1) ist, und einer dritten Halbleiterschicht (3) eines zweiten Leitungstyps in dieser Reihenfolge besteht, wobei die dritte Halbleiterschicht (3) eine Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung (0001) aufweist;
einem Halbleitergebiet (5) des ersten Leitungstyps, welches in einem vorbestimmten Gebiet der dritten Halbleiterschicht (3) in einer Schicht benachbart zu der Hauptoberfläche der dritten Halbleiterschicht (3) gebildet ist;
einem Graben (7), welcher sich von der Hauptoberfläche über das Halbleitergebiet (5) und die dritte Halbleiterschicht (3) erstreckt und die zweite Halbleiterschicht (2) erreicht, wobei der Graben (7) Seitenwände aufweist, welche sich in die Richtung [1120] erstrecken;
einer Siliziumkarbid-Halbleiterdünnschicht (8), welche sich auf den Seitenwänden des Halbleitergebiets (5), der dritten Halbleiterschicht (3) und der...

Description

  • Die vorliegende Erfindung bezieht sich auf ein Siliziumkarbid-Halbleiterbauelement wie einen vertikalen Feldeffekttransistor mit isolierter Gateelektrode hoher Leistung und auf ein Verfahren zu dessen Herstellung.
  • In den vergangenen Jahren sind vertikale Leistungs-MOSFET's entworfen worden, welche unter Verwendung von Siliziumkarbid-Einkristallmaterialien als Leistungstransistoren gebildet worden sind. Leistungstransistoren müssen einen niedrigen Leckstrom zwischen Source und Drain für Ausschaltzeiten der Gatespannung und einen geringen Widerstandswert zwischen Source und Drain für Einschaltzeiten (Einschaltwiderstandswert) aufweisen, und es sind Leistungstransistoren, welche zur effektiven Nutzung des Vorteils der elektronischen Charakteristik des Siliziumkarbids mit hexagonalem Kristall für einen verringerten Leckstrom und verringerten Einschaltwiderstandswert während Perioden des Aufbringens einer hohen Spannung entworfen sind, in der Form des in 19 und 20 dargestellten Leistungs-MgSFET's mit Grabengate (beispielsweise in der Veröffentlichungsschrift der japanischen nicht geprüften Patentanmeldung JP 07-131016 A) und des in 21 dargestellten Siliziumkarbid-Halbleiterbauelements vorgeschlagen worden, welche auf ein Bereitstellen sowohl einer reduzierten Schwellenwertspannung als auch einer erhöhten Durchbruchsspannung zwischen Gate und Drain und zwischen Gate und Source abzielt (beispielsweise in der japanischen Patentanmeldung JP 07-72026 A).
  • Zuerst wird die Veröffentlichungsschrift der japanischen nicht geprüften Patentanmeldung JP C7-131016 A erklärt. Der in 19 und 20 dargestellte Leistungs-MOSFET's mit Grabengate ist derart konstruiert, daß der Stromflußpfad zwischen Source und Drain parallel zu der Ebene {0001} und die Kanalbildungsebene 26 in einer Richtung parallel zu der Ebene {1120} ausgerichtet sind.
  • Der Grund dafür besteht darin, daß die effektive Masse der Elektronen in Richtung senkrecht zu der Ebene [0001], d.h. auf der Ebene {0001}, etwa 1/5 des Wertes in [0001]-Richtung beträgt und die Elektronenbeweglichkeit auf der Ebene {0001} daher fünfmal so groß ist wie die Elektronenbeweglichkeit in der [0001]-Richtung, und somit ist es dann, wenn der Strompfad parallel zu der Ebene {0001} ausgerichtet ist, möglich, den elektrischen Widerstandswert bezüglich des Stroms zu minimieren. Eine atomare Schlenkerbindung (dangling bond) ist ebenfalls auf dem MOS-Kanalbildungsabschnitt gegenwärtig, jedoch hängt die Dichte ab von der planaren Ausrichtung. Es wird angenommen, daß eine Korrelation zwischen dieser atomaren Schlenkerbindungsdichte und dem Leckstrom existiert, und somit wird der Leckstrom auf der Grundlage der planaren Ausrichtung der Kanalbildungsebene bestimmt. In der obigen japanischen Druckschrift JP 07-131016 A wird die Ebene {1120} mit dem minimalen Leckstrom als die Kanalbildungsebene verwendet.
  • Die in 20 dargestellte konkrete Konstruktion besitzt ein Halbleitersubstrat 20, dessen Hauptoberfläche der Ebene {1100} gegenüberliegt, wobei eine n+-Typ Waferschicht 21, eine n–-Drainschicht 22 und eine p-Typ Muldenschicht 23 aufeinanderfolgend aufgeschichtet sind, mit einer n-Typ Sourceschicht 24, die auf einem Teil der Oberfläche der p-Typ Muldenschicht 23 gebildet ist, und einem Graben 25, welcher in dem Abschnitt gebildet ist, an welchem die n-Typ Sourceschicht 24 gebildet ist. Der Graben 25 verläuft von der n-Typ Sourceschicht 24 durch die p-Typ Muldenschicht 23, welche die n–-Drainschicht 22 erreicht, und besitzt eine lange dünne rechtwinklige parallelflache Form, welche senkrecht die Hauptoberfläche einschneidet. Der Graben 25 ist derart gebildet, daß die Kanalbildungsebene 26 die Ebene {1120} ist. Eine Isolierungsschicht 27 ist derart gebildet, daß die bloßgelegten Seitenwände und der Boden des Grabens 25 in etwa bedeckt sind, und eine Gateelektrode 28 ist auf der oberen Seite der Isolierungsschicht 27 angeordnet. Ebenfalls ist eine Drainelektrode 29 auf der Oberfläche der n+-Typ Waferschicht 21 gebildet, und eine Sourceelektrode 30 ist über der Oberfläche der p-Typ Muldenschicht 23 und einem Teil der Oberfläche der n-Typ Sourceschicht 24, welche mit dieser Oberfläche verbunden ist, gebildet.
  • Im folgenden wird die in der japanischen Patentanmeldung JP 07-72026 A offenbarte Technik beschrieben. 21 zeigt einen Leistungs-MOSFET mit Grabengate, welcher eine Struktur aufweist, die von der Abhängigkeit der thermischen Oxidationsschichtdicke von der Ebenenausrichtung Gebrauch macht. Die Oxidationsrate des hexagonalen Kristalls des Siliziumkarbids ist auf der (0001)-Kohlenstoffseite am höchsten und ist etwa fünfmal so groß wie diejenige der Ebene senkrecht zu der (0001)-Kohlenstoffseite. Diese Charakteristik kann verwendet werden, um die (0001)-Kohlenstoffseite zur Hauptoberfläche zu machen und um die Oxidationsschichtdicke der Oberfläche und des Grabenbodens 36b größer zu machen als die Oxidationsschichtdicke der Grabenseitenwände 36a, welche die Kanalbildungsseite darstellen, und es ist somit durch einen einzigen Gateoxidationsschichtbildungsschritt möglich, einen Leistungs-MOSFET mit Grabengate mit einer niedrigeren Gateschwellenwertspannung und höheren Gate/Drain- und Gate/Source-Durchbruchsspannungen zu erzeugen.
  • Die konkrete Konstruktion entsprechend 21 besitzt eine n-Typ Epitaxialschicht 33, die auf einem n-Typ Siliziumkarbid-Halbleitersubstrat 32 mit deren Hauptoberfläche auf der (0001)-Kohlenstoffseite gebildet ist, eine p-Typ Epitaxialschicht 34, welche auf der n-Typ Epitaxialschicht 33 gebildet ist, und ein n-Typ Sourcegebiet 35 aufweist, welches auf einem vorgeschriebenen Gebiet der p-Typ Epitaxialschicht 34 gebildet ist. Ebenfalls ist ein Graben 36 gebildet, welcher durch das n-Typ Sourcegebiet 35 verläuft, und eine p-Typ Epitaxialschicht 34, welche bis zur n-Typ Epitaxialschicht 33 reicht, wobei eine Gateelektrode 38 in dem Graben 36 über einer Gateisolierungsschicht 37 gebildet ist. Eine Isolierungsschicht 39 ist auf der Oberseite der Gateelektrode 38 gebildet, und eine Sourceelektrodenschicht 40 ist auf dem n-Typ Sourcegebiet 36 einschließlich dem Bereich über der Isolierungsschicht 39 gebildet.
  • Bei der Bildung der in 19, 20 und 21 dargestellten Leistungs-MOSFET's mit Grabengate ist die Verunreinigungskonzentration der Kanalbildungsseite bezüglich der Halbleitergebiete (der p-Typ Muldenschicht 23 entsprechend 20 und der p-Typ Epitaxialschicht entsprechend 21) gemeinsam vorhanden, und daher besitzen die entsprechenden Gebiete notwendigerweise dieselbe Verunreinigungskonzentration. Bis jetzt noch sind beim Entwurf von Leistung-MOSFET's die Verunreinigungskonzentration und die Schichtdicke der Halbleitergebiete (23, 34) die wichtigen Entwurfsparameter zur Bestimmung der Source/Drain-Durchbruchsspannung, während die Verunreinigungskonzentration der Kanalbildungsseite der wichtige Entwurfsparameter zur Bestimmung der Gateschwellenwertspannung und des Spannungsabfalls in dem Kanal sind. Für Leistungs-MOSFET's, welche für eine hohe Durchbruchsspannung, einen niedrigen Einschaltwiderstandswert und eine niedrigere Schwellenwertspannung entworfen sind, ist es wichtig, daß das Bauelement derart entworfen wird, daß eine unabhängige Steuerung der Verunreinigungskonzentrationen der Halbleitergebiete (23, 34) und der Kanalbildungsseite ermöglicht wird, und daher stellt das Unvermögen, die Verunreinigungskonzentrationen der Halbleitergebiete (23, 34) und der Kanalbildungsseite durch herkömmliche Verfahren unabhängig zu steuern, eine Schwierigkeit dar.
  • Leistungs-MOSFET's mit Grabengate müssen eine extrem minimale Oberflächenstreuung durch Unregelmäßigkeiten auf der Kanalbildungsseitenoberfläche aufweisen, um eine Reduzierung der Kanalbeweglichkeit zu vermeiden. Aus diesem Grunde müssen die Unregelmäßigkeiten an den Grabenseiten, welche den MOS-Kanalabschnitt bilden, auf ein Minimum reduziert werden. RIE (Reactive Ion Etching, reaktives Ionenätzen) wird gewöhnlich als das Verfahren zum Bilden von Gräben bei Einkristallhalbleiteroberflächen verwendet, jedoch werden ebenso durch das RIE-Verfahren Kristalldefekte in der Nähe der Grabenoberfläche durch Ionenstöße während des Ätzens erzeugt, wodurch eine sehr unregelmäßig geätzte Oberfläche zurückbleibt. Obwohl danach der MOS-Kanalabschnitt durch einen Gateoxidationsschichtbildungsschritt gebildet wird, verbleiben die Kristalldefekte in den Grabenseitenabschnitten und die Oberflächenunregelmäßigkeiten, welche sich während des Grabenbildungsschrittes bei dem RIE-Verfahren ergeben, sogar nach dem Gateoxidationsschichtbildungsschritt, was zu Schwierigkeiten wie der Beeinträchtigung der Charakteristik des MOS-Kanalabschnitts, der Reduzierung der Kanalbeweglichkeit, der Reduzierung der Gateoxidationsschichtdurchbruchsspannung, dem Verkürzen der Lebenszeit der Gateoxidationsschicht und einem größeren Leckstrom zwischen Source und Drain führt.
  • Die EP 676 814 A2 offenbart eine Halbleiteranordnung, welche Einkristall-Siliziumkarbid eines hexagonalen Systems, das eine Kohlenstoffseite mit einer Seitenausrichtung (0001) als Oberfläche aufweist, einen Graben, der in dem Einkristall-Siliziumkarbid gebildet ist und Boden- und Seitenflächen aufweist, und eine Oxidschicht enthält, die durch thermische Oxidation gebildet und auf den Boden- und Seitenflächen vorgesehen ist, wobei die Dicke der Oxidschicht auf der Bodenfläche des Grabens größer als die Dicke der Oxidschicht auf der Seitenfläche des Grabens ist.
    •
  • Aufgabe der Erfindung ist es, ein Siliziumkarbid-Halbleiterbauelement bereitzustellen, welches eine niedrigere Gateschwellenwertspannung, eine verbesserte Durchbruchsspannung zwischen Gate und Source und zwischen Gate und Drain und einen reduzierten Leckstrom während der Abschaltzeiten ebenso wie einen reduzierten Einschaltwiderstandswert und eine größere Haltbarkeit der Gateoxidationsschicht aufweist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale der nebengeordneten Ansprüche. Entsprechend der vorliegenden Er findung ist ein Siliziumkarbid-Halbleiterbauelement vorgesehen mit: einem hexagonalen Einkristall-Siliziumkarbid-Halbleitersubstrat, welches aus einem Stapel einer ersten Halbleiterschicht eines ersten Leitungstyps, einer zweiten Halbleiterschicht des ersten Leitungstyps mit einem elektrischen Widerstandswert, der höher als der Widerstandswert der ersten Halbleiterschicht ist, und einer dritten Halbleiterschicht eines zweiten Leitungstyps in dieser Reihenfolge besteht, wobei die dritte Halbleiterschicht eine Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung von etwa (0001) aufweist; einem Halbleitergebiet des ersten Leitungstyps, welches in einem vorbestimmten Gebiet der dritten Halbleiterschicht in einer Schicht benachbart zu der Hauptoberfläche der dritten Halbleiterschicht gebildet ist; einem Graben, welcher sich von der Hauptoberfläche über das Halbleitergebiet und die dritte Halbleiterschicht erstreckt und die zweite Halbleiterschicht erreicht, wobei der Graben Seitenwände aufweist, welche sich in die Richtung [1120] erstrecken; einer vierten Halbleiterschicht aus Siliziumkarbid, welche sich auf den Seitenwänden des Halbleitergebiets, der dritten Halbleiterschicht und der zweiten Halbleiterschicht in dem Graben erstreckt, wobei die vierte Halbleiterschicht eine Oberfläche aufweist; einer Gateisolierungsschicht, die wenigstens auf der Oberfläche der vierten Halbleiterschicht gebildet ist; einer Gateelektrodenschicht, die innerhalb der Gateisolierungsschicht in dem Graben gebildet ist; einer ersten Elektrodenschicht, die auf wenigstens einem Teil des Halbleitergebiets gebildet ist; und einer zweiten Elektrodenschicht, die auf einer Oberfläche der ersten Halbleiterschicht gebildet ist.
  • Entsprechend der vorliegenden Erfindung ist das Halbleitersubstrat ein hexagonales Einkristall-Siliziumkarbid mit einer Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung von etwa (0001), während sich der Graben etwa in die Richtung [1120] erstreckt, und eine aus einer Siliziumkarbid-Dünnschicht gebildete vierte Halbleiterschicht ist ebenfalls auf den Seiten des Grabens angeordnet. Diese Konstruktion wird unter Bildung einer vierten Halbleiterschicht gefertigt, welche aus einer bezüglich der Verunreinigungskonzentration gesteuerten Siliziumkarbid-Dünnschicht auf epitaxiale Weise auf den Seiten des durch Ätzen gebildeten Grabens, gefolgt von einer thermischen Oxidation der Oberfläche davon zur Bildung einer MOS-Struktur gebildet ist, wodurch ein Kanal in der vierten Halbleiterschicht zur unabhängigen Steuerung der Verunreinigungskonzentration der Kanalbildungsseite und der Verunreinigungskonzentration der dritten Halbleiterschicht erzeugt wird, und dadurch wird ein Siliziumkarbid-Halbleiterbauelement mit hoher Durchbruchsspannung, niedrigem Einschaltwiderstandswert und niedriger Schwellenwertspannung erzielt. Insbesondere führt eine Verringerung der Verunreinigungskonzentration der den Kanal bildenden vierten Halbleiterschicht zu einem geringen Einfluß durch Verunreinigungsstreuung während des Ladungsträgerflusses, wodurch eine größere Kanalbeweglichkeit bereitgestellt wird. Da darüber hinaus die Source/Drain-Durchbruchsspannung in großem Maße von der Verunreinigungskonzentration und der Schichtdicke der Halbleiterschicht mit hohem Widerstandswert (zweite Halbleiterschicht) und der dritten Halbleiterschicht gesteuert wird, kann die Verunreinigungskonzentration der dritten Halbleiterschicht erhöht werden, während ihre Schichtdicke verringert wird, kann die Kanallänge unter Beibehaltung der hohen Durchbruchsspannungscharakteristik verkürzt werden, und somit kann der Kanalwiderstandswert unter Verringerung des Einschaltwiderstandswerts zwischen Source und Drain verringert werden. Da darüber hinaus die Grabenseiten sich in etwa in die [1120]-Richtung erstrecken, kann die aus der vierten Halbleiterschicht gebildete Kanalbildungsseite, welche aus der Siliziumkarbid-Dünnschicht besteht, sich in die [1120]-Richtung erstrecken, und somit können Unregelmäßigkeiten in der Kanalbildungsseite weitgehend reduziert werden. Diese Zusammenhänge wur den durch Experimente bezüglich des epitaxialen. Aufwachsens von Siliziumkarbid bestätigt. Das epitaxiale Aufwachsen des Siliziumkarbids auf den Grabenseiten bildet charakterisierend eine extrem flache Oberfläche selektiv in [1120]-Richtung, und daher ist die MOS-Schnittstelle, welche sich durch thermische Oxidation dieser Oberfläche ergibt, ebenfalls flach, und die Kanalbildungsseite besitzt eine geringe Oberflächenstreuung bezüglich der Ladungsträger, und die Kanalbeweglichkeit kann somit drastisch verbessert werden. Darüber hinaus besitzt die vierte Halbleiterschicht keine Kristalldefekte, die sich aus Ionenstößen bei dem RIE-Verfahren ergeben, und somit kann ein Verlust der Beweglichkeit verhindert werden. Die auf der Kanalbildungsseite gebildete Gateoxidationsschichtdicke ist ebenfalls gleichförmig, wobei keine lokale elektrische Feldkonzentration auftritt, und daher ist die Gateoxidationsschichtdurchbruchsspannung verbessert, wobei ein äußert zuverlässiges Siliziumkarbid-Halbleiterbauelement mit einer hohen Gateoxidationsschichtlebensdauer bereitgestellt wird.
  • Die planare Form der Grabenseitenwände ist hexagonal mit nahezu gleichen inneren Winkeln, und somit beträgt der durch jeden der inneren Winkel jeder Seite des Sechsecks (bezüglich benachbarter Seiten) etwa 120°. Wenn über die oben beschriebene Funktion und die Wirkung der vorliegenden Erfindung hinaus eine hohe Spannung zwischen Source und Drain während der Ausschaltzeiten angelegt wird, tritt kein lawinenartiger Durchbruch infolge der elektrischen Feldkonzentration an den durch den Graben gebildeten Halbleiterabschnitten bezüglich der sechseckig geformten Seiten auf. Folglich kann der Entwurf der Durchbruchsspannung zwischen Source und Drain als die durch Verunreinigungskonzentration und die Schichtdicke der Halbleiterschicht mit hohem Widerstandswert (zweite Halbleiterschicht) und der dritten Halbleiterschicht bestimmte Durchbruchsspannungen angesehen werden, wodurch der Entwurf einer hohen Durchbruchsspannung ermöglicht wird.
  • Somit ist es mit der Grabenform, welche nicht lediglich die Winkelabhängigkeit der Oxidationsrate des hexagonalen Kristalls des Siliziumkarbids bezüglich der Ebene {0001} und die Winkelabhängigkeit der epitaxialen Aufwachsrate bezüglich der Ebene {0001} verwendet, sondern ebenfalls die Ausrichtungsabhängigkeit der epitaxialen Aufwachsrate innerhalb der Ebene {0001} kombiniert, möglich, eine Reduzierung der Gateschwellenwertspannung, eine Verbesserung der Durchbruchsspannung zwischen Gate und Source und zwischen Gate und Drain und eine Reduzierung des Leckstroms während der Abschaltzeiten ebenso wie eine weitere Reduzierung des Einschaltwiderstandwerts und eine Verbesserung der Zuverlässigkeit der Gateoxidationsschicht zu erzielen.
  • Entsprechend der vorliegenden Erfindung ist ebenfalls ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements vorgesehen, mit den Schritten: epitaxiales Aufwachsen auf einer ersten Halbleiterschicht eines hexagonalen Einkristall-Siliziumkarbids eines ersten Leitungstyps, einer zweiten Halbleiterschicht des ersten Leitungstyps mit einem elektrischen Widerstandswert, der größer als derjenige der ersten Halbleiterschicht ist, und einer dritten Halbleiterschicht eines zweiten Leitungstyps in dieser Reihenfolge, um ein hexagonales Einkristall-Siliziumkarbid-Halbleitersubstrat zu bilden, welches aus der ersten bis dritten Halbleiterschicht besteht, wobei die dritte Halbleiterschicht eine Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung von etwa (0001) aufweist; Bilden eines Halbleitergebiets des ersten Leitungstyps in einem vorbestimmten Gebiet der dritten Halbleiterschicht in einer Schicht benachbart zu der Hauptoberfläche der dritten Halbleiterschicht; Bilden eines Grabens, welcher sich von der Hauptoberfläche über das Halbleitergebiet und die dritte Halbleiterschicht erstreckt und die zweite Halbleiterschicht erreicht, wobei der Graben Seitenwände aufweist, welche sich in die Richtung [1120] erstrecken; Aufwachsen einer vierten Halbleiterschicht aus Siliziumkarbid insgesamt einschließlich auf einer inneren Oberfläche des Grabens, wobei die vierte Halbleiterschicht eine Dicke besitzt, die auf den Seitenwänden des Grabens größer als in anderen Gebieten ist; thermisches Oxidieren der vierten Halbleiterschicht, um die vierte Halbleiterschicht außerhalb einem Gebiet auf den Seitenwänden des Grabens vollständig zu oxidieren, wobei die oxidierte Halbleiterschicht eine Dicke aufweist, die auf dem Boden des Grabens größer als auf den Seitenwänden davon ist, wodurch die vierte Halbleiterschicht auf den Seitenwänden des Grabens selektiv zurückbleibt und eine Gateisolierungsschicht auf der vierten Halbleiterschicht in dem Graben bildet; Bilden einer Gateelektrodenschicht innerhalb der Gateisolierungsschicht in dem Graben; Bilden einer ersten Elektrodenschicht auf wenigstens einem Teil des Halbleitergebiets; und Bilden einer zweiten Elektrodenschicht auf einer Oberfläche der ersten Halbleiterschicht.
    •
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt ein perspektivische Ansicht zur Erläuterung einer Ausführungsform eines n-Kanal Leistungs-MOSFET's mit Grabengate;
  • 2 zeigt eine Querschnittsansicht eines Substrats;
  • 3 bis 9 zeigen Querschnittsansichten zur Veranschaulichung eines Verfahrens zur Herstellung eines n-Kanal Leistungs-MOSFET's mit Grabengate;
  • 10 bis 15 zeigen schematische Querschnittsansichten zur Veranschaulichung von Arbeitsbeispielen von n-Kanal Leistungs-MOSFET's mit Grabengate;
  • 16 zeigt eine Draufsicht auf ein Substrat zur Veranschaulichung eines Arbeitsbeispiels;
  • 17 zeigt eine Skizze, welche die Ausrichtung des epitaxialen Aufwachsens eines Siliziumkarbid-Halbleitermaterials bezüglich der (0001)-Kohlenstoffseite veranschaulicht;
  • 18A und 18B zeigen Skizzen, welche die Ausrichtung des epitaxialen Aufwachsens eines Siliziumkarbid-Halbleitermaterials innerhalb der (0001)-Ebene veranschaulicht, wobei 18A eine Skizze einer Normarski-Fotografie vor dem epitaxialen Aufwachsen und 18B eine Skizze einer Normarski-Fotografie nach dem epitaxialen Aufwachsen darstellen;
  • 19 zeigt eine perspektivische Ansicht eines Feldeffekttransistors nach dem Stand der Technik;
  • 20 zeigt eine perspektivische Ansicht eines Feldeffekttransistors nach dem Stand der Technik; und
  • 21 zeigt eine Querschnittsansicht eines Feldeffekttransistors nach dem Stand der Technik.
  • Im folgenden wird die vorliegende Erfindung detailliert beschrieben.
  • Die Erfinder der vorliegenden Erfindung haben herausgefunden, daß die Verunreinigungskonzentration des Kanalabschnitts während der Bildung eines Kanalabschnitts ohne Defekte infolge von Ionenstößen gesteuert werden kann durch Bildung einer epitaxialen Aufwachsschicht auf den Grabenseitenwänden nach dem Schritt des Bildens des Grabens und danach durch Bilden eines MOS-Kanalabschnitts durch einen Gateoxidationsschritt. D.h. durch Bilden der Halbleiterschicht während des Steuerns der Konzentration von Verun reinigungen, die in der Halbleiterschicht während des epitaxialen Aufwachsens enthalten sind, ist es möglich, die Verunreinigungskonzentrationen der dritten Halbleiterschicht und der Kanalbildungsseite unabhängig zu steuern und einen Kanalabschnitt zu bilden, welcher durch Defekte nahe den Grabenseitenwänden, welche durch den Grabenbildungsschritt erzeugt werden, nicht beeinträchtigt wird.
  • Um dies zu erzielen, wird ein erstes Verunreinigungsgebiet (n-Typ Sourceschicht 24 entsprechend 20 und n-Typ Sourcegebiet 35 entsprechend 21) in der dritten Halbleiterschicht gebildet, worauf die Bildung eines Grabens und das Aufwachsen einer epitaxialen Schicht auf den inneren Wänden des Grabens folgt, wodurch eine epitaxiale Aufwachsschicht auf den oben erwähnten Grabenseitenwänden gebildet wird, da das Siliziumkarbid einen niedrigen thermischen Diffusionskoeffizienten bezüglich der Verunreinigung und somit einen niedrigen Diffussionsgrad innerhalb eines praktischen Bereichs besitzt. Mit anderen Worten, obwohl Silizium unpraktisch ist, da es einen großen thermischen Diffussionskoeffizienten bezüglich Verunreinigungen aufweist, was zu einer thermischen Diffusion während des epitaxialen Aufwachsens führt, durch welches das erste Verunreinigungsgebiet stark verbreitert wird und Verunreinigungen aus dem Substrat heraus diffundieren, was zu einem spürbaren Betrag einer sogenannten Ausdiffusion führt, kann mit Siliziumkarbid andererseits ein Verfahren verwendet werden, welches den Vorteil der physikalischen Eigenschaften des Siliziumkarbids nutzt.
  • Damit der MOSFET mit Grabengate als Transistor arbeiten kann, ist es bezüglich des epitaxialen Aufwachsens der Halbleiterschicht nötig, lediglich auf den Grabenseitenwänden zu verbleiben, was durch eine Kombinierung der ebenen Ausrichtungsabhängigkeit der epitaxialen Aufwachsrate und der ebenen Richtungsabhängigkeit der Oxidationsrate erzielt wird. D.h. im Vergleich mit der (0001)-Kohlenstoffseite ist die epitaxiale Aufwachsrate in Richtung senkrecht dazu etwa mehr als zehnmal größer, und durch Bilden der Hauptseite auf der (0001)-Kohlenstoffseite ist es möglich, eine Halbleiterschicht zu bilden, welche auf den Grabenseitenwänden dick und auf der Subtratoberfläche und dem Grabenboden dünn ist. Entsprechend den experimentellen Ergebnissen der Erfinder der vorliegenden Erfindung zeigt 17 eine Skizze eines SEM-Bilds in dem Gebiet einschließlich der Seitenwände und des Bodens des Grabens, wodurch bestätigt wird, daß im Vergleich zu der (0001)-Kohlenstoffseite die Schichtdicke mehr als zehnmal größer in Richtung senkrecht dazu ist.
  • Nachdem die Halbleiterschicht auf den Grabenseitenwänden auf diese Weise gebildet worden ist, wird ein thermischer Oxidationsschritt verwendet, um eine thermische Oxidationsschicht zu bilden, welche auf den Grabenseitenwänden dünn und auf der Substratoberfläche und dem Grabenboden dick ausgebildet ist, und es wird die durch epitaxiales Aufwachsen auf der Subtratoberfläche und dem Grabenboden gebildete Halbleiterschicht zu diesem Zeitpunkt in eine Oxidschicht thermisch oxidiert. Die thermische Oxidationsschicht ist dünn auf den Grabenseitenwänden und dick auf der Substratoberfläche und dem Grabenboden ausgebildet, da die Oxidationsrate des Siliziumkarbids des hexagonalen Kristalls auf der (0001)-Kohlenstoffseite am schnellsten ist und etwa fünfmal so groß ist wie diejenige in Richtung senkrecht zu der (0001)-Kohlenstoffseite.
  • Somit kann eine Halbleiterschicht lediglich auf den Grabenseitenwänden durch thermische Oxidation verbleiben, wodurch die Teile der epitaxial aufgewachsenen Halbleiterschicht, welche sich auf der Subtratoberfläche und dem Grabenboden befinden, vollständig in Oxidschichten umgewandelt werden.
  • Wenn eine SiC-Einkristalldünnschicht auf den Grabenseitenwänden durch epitaxiales Aufwachsen gebildet wird, liegt nicht nur eine Winkelabhängigkeit bezüglich der Ebene {0001} vor, sondern auch eine anisotrope Aufwachsrate bezüglich der Richtung auf der Ebene {0001}. Beispielsweise ist entsprechend der Veröffentlichung von T. Kimoto und H. Matsunami: "Two-dimensional nucleation and step dynamics in crystal growth of SiC", Silicon Carbide and Related Materials, Ins. Phys. Conf. Ser. No. 137, Institute of Physics Publishing, Bristol and Philadelphia, S. 55-58 (1993), die epitaxiale Aufwachsrate in [1120] am schnellsten und in [1100] am langsamsten, und daher tritt ein Aufwachsen selektiv in der [1120]-Richtung auf. D.h. wenn wie in 18A und 18B dargestellt ein epitaxiales Aufwachsen auf einer Probe auf einer runden mesaförmigen Tafel bzw. Platte auftritt, die auf einer Waferoberfläche gebildet ist, wird die in 18A dargestellte runde mesaförmige Tafel infolge der anisotropen Aufwachsrate auf der Ebene {0001} zur hexagonalen mesaförmigen Tafel entsprechend 18B. Dabei erstrecken sich die hexagonalen Seiten in Richtung [1120]. Die vorliegende Erfindung gründet sich auf dieser Beobachtung und realisiert einen Leistungs-MOSFET mit Grabengate, welcher mit einer Grabenkanalstruktur versehen ist, und besitzt hinreichende Eigenschaften bezüglich der Konstruktion und der elektrischen Charakteristik.
  • Diese Ausführungsform der Erfindung wird im folgenden unter Bezugnahme auf die Figuren beschrieben.
  • 1 zeigt einen n-Kanal Leistungs-MOSFET (einen vertikalen Leistungs-MOSFET) mit Grabengate entsprechend der vorliegenden Ausführungsform. Das n+-Typ Siliziumkarbid-Halbleitersubstrat 1 als die Halbleiterschicht mit niedrigem Widerstandswert ist aus Siliziumkarbid eines hexagonalen Kristalls gebildet. Dieses n+-Typ Siliziumkarbid-Halbleitersubstrat 1 ist aufeinanderfolgend mit einer n–-Typ Siliziumkarbid-Halbleiterschicht 2 und einer p-Typ Silizi umkarbid-Halbleiterschicht 3 als Halbleiterschichten mit hohem Widerstandswert in dieser Reihenfolge beschichtet. Somit ist ein Einkristall-Siliziumkarbid-Halbleitersubstrat 4 gebildet, welches aus einem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, einer n–-Typ Siliziumkarbid-Halbleiterschicht 2 und einer p-Typ Siliziumkarbid-Halbleiterschicht 3 besteht, wobei dessen Oberseite die (0001)-Kohlenstoffseite ist.
  • In einem vorgeschriebenen Bereich auf dem Oberflächenabschnitt innerhalb der p-Typ Siliziumkarbid-Halbleiterschicht 3 ist ein n+-Typ Sourcegebiet 5 als Halbleitergebiet gebildet. Ebenfalls ist in einem vorgeschriebenen Bereich auf dem Oberflächenabschnitt innerhalb der p-Typ Siliziumkarbid-Halbleiterschicht 3 ein p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert gebildet. Ein Graben 7 ist in einem vorgeschriebenen Bereich des n+-Typ Sourcegebiets 5 gebildet, und dieser Graben 7 verläuft durch das n+-Typ Sourcegebiet 5 und die p-Typ Siliziumkarbid-Halbleiterschicht 3, welche auf die n–-Typ Siliziumkarbid-Halbleiterschicht 2 reicht. Der Graben 7 besitzt Seitenwände 7a senkrecht zu der Oberfläche des Halbleitersubstrats 4 und einen Boden 7b parallel zu der Oberfläche des Halbleitersubstrats 4. Die Seitenwände 7a des Grabens 7 erstrecken sich in etwa entlang der Richtung [1120]. Die planare Form der Seitenwände 7a des Grabens 7 ist hexagonal mit nahezu gleichen inneren Winkeln. D.h. wie in der Draufsicht des Substrats 4 von 2 dargestellt bilden die sechs Seiten des Sechsecks, welche durch S1, S2, S3, S4, S5 und S6 dargestellt sind, Winkel von etwa 120° als den inneren Winkel zwischen den Seiten S1 und S2, den inneren Winkel zwischen den Seiten S2 und S3, den inneren Winkel zwischen den Seiten S3 und S4, den inneren Winkel zwischen den Seiten S4 und S5, den inneren Winkel zwischen den Seiten S5 und S6 und den inneren Winkel zwischen den Seiten S6 und S1.
  • Auf der Oberfläche des n+-Typ Sourcegebiets 5, der p-Typ Siliziumkarbid-Halbleiterschicht 3 und der n–-Typ Siliziumkarbid-Halbleiterschicht 2 auf den Seitenwänden 7a des Grabens von 1 erstreckt sich eine n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 als eine zweite Halbleiterschicht. Die n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 ist eine Dünnschicht mit einer Dicke von etwa 100-500 nm, und die Kristallstruktur (eines Polytyps) der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 ist dieselbe wie die Kristallstruktur (Polytyp) der p-Typ Siliziumkarbid-Halbleiterschicht 3 wie beispielsweise 6H-SiC. Sie kann ebenso aus 4H-SiC oder 3C-SiC gebildet sein. Die Verunreinigungskonzentration der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 ist vorzugsweise niedriger als die Verunreinigungskonzentration des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 und des n+-Typ Sourcegebiets 5.
  • Ebenfalls ist in dem Graben eine Gateisolierungsschicht 9 auf. der Oberfläche der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 und dem Boden 7b des Grabens gebildet. Die Innenseite der Gateisolierungsschicht 9 in dem Graben 7 ist mit einer Gateelektrodenschicht 10 gefüllt. Die Gateelektrodenschicht 10 ist mit einer Isolierungsschicht 11 bedeckt. Eine Sourceelektrodenschicht 12 ist auf der Oberfläche des n+-Typ Sourcegebiets 5 und der Oberfläche des p-Typ Siliziumkarbidgebiets 6 mit niedrigem Widerstandswert als erste Elektrodenschicht gebildet. Auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 (Rückseite des Halbleitersubstrats 4) ist eine Drainelektrodenschicht 13 als zweite Elektrodenschicht gebildet.
  • Somit besitzt der Leistungs-MOSFET mit Grabengate die Kanalbildungsseite in [1120]-Richtung.
  • Die Schritte zur Herstellung des Leistungs-MOSFET mit Grabengate werden im folgenden unter Bezugnahme auf 3 bis 9 erklärt.
  • Zuerst wird wie in 3 dargestellt ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1 bereitgestellt, dessen Hauptoberfläche etwa auf der (0001)-Kohlenstoffseite liegt, und auf der Oberfläche davon ist eine n–-Typ Siliziumkarbid-Halbleiterschicht 2 epitaxial aufgewachsen, nachdem eine p-Typ Siliziumkarbid-Halbleiterschicht 3 auf der n–-Typ Siliziumkarbid-Halbleiterschicht 2 aufgewachsen ist.
  • Somit ist ein Halbleitersubstrat 4 gebildet, welches aus einem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, einer n–-Typ Siliziumkarbid-Halbleiterschicht 2 und einer p-Typ Siliziumkarbid-Halbleiterschicht 3 besteht.
  • Als nächstes wird wie in 4 dargestellt ein n+-Typ Sourcegebiet 5 auf einem vorgeschriebenen Bereich der Oberflächenschicht der p-Typ Siliziumkarbid-Halbleiterschicht 3 durch beispielsweise Stickstoffioneninjizierung gebildet. Ebenfalls wird ein p-Typ Siliziumkarbidgebiet 6 auf einem anderen vorgeschriebenen Bereich der Oberflächenschicht der p-Typ Siliziumkarbid-Halbleiterschicht 3 beispielsweise durch Aluminiumioneninjizierung gebildet.
  • Danach wird wie in 5 dargestellt ein Trockenätzverfahren (RIE) zur Bildung eines Grabens 7 durch sowohl das n+-Typ Sourcegebiet 5 als auch die p-Typ Siliziumkarbid-Halbleiterschicht 3 verwendet, welche auf die n-Typ Siliziumkarbid-Halbleiterschicht 2 reicht. Der Graben 7 wird derart gebildet, daß sich die Seitenwände in die [1120]-Richtung erstrecken. Daher ist die planare Form der Seitenwände 7a des Grabens 7 hexagonal mit nahezu gleichen inneren Winkeln wie in 2 dargestellt.
  • Danach wird wie in 6 dargestellt eine n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 durch ein epitaxiales Aufwachsverfahren auf der Oberseite des Halbleitersubstrats 4 einschließlich der inneren Wände des Grabens 7 (Seitenwände 7a und Boden 7b) gebildet. D.h. die n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 wird sich über das n+-Typ Sourcegebiet 5, die p-Typ Siliziumkarbid-Halbleiterschicht 3 und die n–-Typ Siliziumkarbid-Halbleiterschicht 2 erstreckend auf den inneren Wänden des Grabens 7 gebildet. Da die epitaxiale Aufwachsrate zu diesem Zeitpunkt im Vergleich mit der (0001)-Kohlenstoffseite mehr als zehnmal größer in der Richtung senkrecht dazu ist, ist die Dünnschicht 8 an den Grabenseitenwänden 7a dicker und an dem Grabenboden 7b dünner ausgebildet. Die Verunreinigungskonzentration der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 auf den Grabenseitenwänden 7a ist vorzugsweise auf einen Wert kleiner als die Verunreinigungskonzentration des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 und des n+-Typ Sourcegebiets 5 bestimmt. Als konkreteres Verfahren des Bildens der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 wird CVD zum epitaxialen Aufwachsen einer 6H-SiC-Dünnschicht 8 auf 6H-SiC verwendet.
  • Bei dem Schritt des Bildens der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 tritt ein Aufwachsen mit selektiver Bildung in [1120]-Richtung auf, welche charakteristisch für das epitaxiale Aufwachsen von Siliziumkarbid ist, d.h. mit reduzierten Oberflächenunregelmäßigkeiten, welche durch den Grabenbildungsschritt erzeugt werden. Daher ist die Kanalbildungsseite extrem flach ausgebildet, und somit ist die Kanalbeweglichkeit drastisch verbessert. Da keine Kristalldefekte infolge von Ionenstößen durch RIE in der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 vorhanden sind, kann ebenfalls die Verringerung der Beweglichkeit reduziert werden, und es kann ebenfalls der Einschaltwiderstandswert zwischen Source und Drain reduziert werden.
  • Als nächstes wird wie in 7 dargestellt eine thermische Oxidation zur Bildung einer Gateisolierungsschicht (thermische Oxidationsschicht 9) auf der Oberfläche des Halbleitersubstrats 4 und der n-Typ Siliziumkarbid-Halblei terdünnschicht 8 und auf dem Boden 7b des Grabens angewandt. Zu diesem Zeitpunkt ist die thermische Oxidationsschicht 9 an den Grabenseitenwänden 7a dünner und an der Substratoberfläche und dem Grabenboden 7b dicker ausgebildet, und die durch epitaxiales Aufwachsen auf der Oberfläche des Substrats 4 und des Grabenbodens 7b gebildete Halbleiterdünnschicht 8 wird eine Oxidschicht. Dies liegt daran, daß die Oxidationsrate des Siliziumkarbids des hexagonalen Kristalls an der (0001)-Kohlenstoffseite am größten ist und etwa fünfmal so groß wie in Richtung senkrecht zu der (0001)-Kohlenstoffseite ist. Somit verbleibt die Halbleiterdünnschicht 8 lediglich auf den Grabenseitenwänden, da die Halbleiterdünnschicht 8, welche Teil der epitaxial aufgewachsenen n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 auf der Oberfläche des Substrats 4 und des Grabenbodens 7b ist, thermisch oxidiert ist.
  • Da die oben erwähnte Kanalbildungsseite in dem Schritt des Bildens der Gateisolierungsschicht 9 extrem flach ist, ist es möglich, eine gleichförmige Dicke der Gateisolierungsschicht (Gateoxidationsschicht) zu erlangen, welche auf der Kanalbildungsseite gebildet wird. Als Ergebnis besitzt der fertiggestellte MOSFET keine lokalen Gebiete einer elektrischen Feldkonzentration auf das Aufbringen der Gatespannung, und somit wird keine lokale elektrische Feldkonzentration erzeugt. Dadurch wird eine verbesserte Durchbruchsspannung der Gateoxidationsschicht bereitgestellt. Aus demselben Grund ist die Zuverlässigkeit der Gateoxidationsschicht ebenfalls erweitert.
  • Ebenfalls wird wie in 8 dargestellt die Innenseite der Gateisolierungsschicht 9 in dem Graben 7 mit einer Gateelektrodenschicht 10 gefüllt. Wie in 9 dargestellt wird eine Isolierungsschicht 11 über der Gateelektrodenschicht 10 gebildet. Dann wird wie in 1 dargestellt eine Sourceelektrodenschicht 12 auf dem n+-Sourcegebiet 5 und dem p-Typ Siliziumkarbidgebiet 6 mit niedrigem Wider standswert einschließlich dem Abschnitt über der Isolierungsschicht 11 gebildet. Danach wird eine Drainelektrodenschicht auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 gebildet, um den Leistungs-MOSFET mit Grabengate fertigzustellen.
  • Diese Ausführungsform besitzt die folgenden Merkmale (A) und (B).
  • (A) Unter Verwendung von Siliziumkarbid des hexagonalen Kristalls mit der Hauptoberfläche etwa auf der (0001)-Kohlenstoffseite als das Halbleitersubstrat 4, unter Bereitstellung eines Grabens 7, dessen Seitenwände 7a sich etwa in die [1120]-Richtung erstrecken, und dem Vorhandensein einer n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 mit einer gesteuerten Verunreinigungskonzentration, die an den Seitenwänden 7a des Grabens 7 befindlich ist, ist es möglich, unabhängig die Verunreinigungskonzentration der Kanalbildungsseite und die Verunreinigungskonzentration der p-Typ Siliziumkarbid-Halbleiterschicht 3 (p-Typ Epitaxialschicht) zu steuern, um ein Siliziumkarbid-Halbleiterbauelement mit hoher Durchbruchsspannung, niedrigem Widerstandswert und niedriger Schwellenwertspannung bereitzustellen, und es ist insbesondere durch Verringern der Verunreinigungskonzentration der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8, welche den Kanal bildet, möglich, den Effekt der Verunreinigungsdiffusion während des Flusses von Ladungsträgern zu minimieren und somit die Kanalbeweglichkeit zu erhöhen. Da darüber hinaus die Durchbruchsspannung zwischen Source und Drain hauptsächlich durch die Verunreinigungskonzentration und die Schichtdicke der n–-Typ Siliziumkarbid-Halbleiterschicht 2 und der p-Typ Siliziumkarbid-Halbleiterschicht 3 gesteuert bzw. beeinflußt wird, kann die Verunreinigungskonzentration der p-Typ Siliziumkarbid-Halbleiterschicht 3 mit einer kleineren Schichtdicke der p-Typ Siliziumkarbid-Halbleiterschicht 3 erhöht werden, so daß die Kanallänge verkürzt werden kann, während die Charakteristik der hohen Durchbruchsspannung beibehalten wird, und somit kann der Kanalwiderstandswert verringert werden und der Einschaltwiderstandswert zwischen Source und Dran verringert werden. Da darüber hinaus sich die Seitenwände 7a des Grabens 7 etwa in Richtung [1120] erstrecken, kann die Kanalbildungsseite, welche aus der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 besteht, in die [1120]-Richtung ausgerichtet werden, und es können Unregelmäßigkeiten an bzw. in der Kanalbildungsseite stark minimiert werden. Als Ergebnis ist es möglich, eine geringere Gateschwellenwertspannung, eine verbesserte Gate/Source-Durchbruchsspannung und Gate/Drain-Durchbruchsspannung und einen reduzierten Leckstrom zu Ausschaltzeiten ebenso wie eine Reduzierung des Einschaltwiderstandswerts und eine erhöhte Zuverlässigkeit der Gateoxidationsschicht zu erzielen.
  • (B) Die planare Form der Seitenwände 7a des Grabens 7 ist hexagonal mit nahezu gleichen inneren Winkeln, wobei die Seiten des Sechsecks innere Winkel von etwa 120° bilden, und daher tritt dann, wenn eine hohe Spannung zwischen Source und Drain während der Abschaltzeiten angelegt wird, kein lawinenartiger Durchbruch infolge einer elektrischen Feldkonzentration an den Halbleiterabschnitten auf, welche durch den Graben 7 mit den hexagonal geformten Seiten gebildet sind; somit kann bzw. muß bei dem Entwurf des Bauelements die Durchbruchsspannung zwischen Source und Drain bezüglich der Durchbruchsspannung berücksichtigt werden, welche durch die Verunreinigungskonzentration und die Schichtdicke der n–-Typ Siliziumkarbid-Halbleiterschicht 2 und der p-Typ Siliziumkarbid-Halbleiterschicht 3 bestimmt wird, um somit den Entwurf einer hohen Durchbruchsspannung zu ermöglichen.
  • Zusätzlich zu der soweit beschriebenen Konstruktion kann die Sourceelektrodenschicht 12, welche auf dem n+-Typ Sourcegebiet 5 und dem p-Typ Siliziumkarbidgebiet 6 gebildet ist, aus unterschiedlichen Materialien bestehen. Das p- Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert kann ebenfalls ausgelassen werden, wobei in dem Fall die Sourceelektrodenschicht 12 in Kontakt mit dem n+-Typ Sourcegebiet 5 und der p-Typ Siliziumkarbid-Halbleiterschicht 3 gebildet wird. Die Sourceleketrodenschicht 12 muß wenigstens auf der Oberfläche des n+-Typ Sourcegebiets 5 gebildet werden.
  • Obwohl sich die oben beschriebene Ausführungsform auf die Anwendung bezüglich eines vertikalen n-Kanal MOSFET's bezieht, wird derselbe Effekt mit einem vertikalen p-Kanal MOSFET erzielt, wobei der p-Leitungstyp und der n-Leitungstyp entsprechend 1 miteinander vertauscht sind.
  • Obwohl entsprechend 1 der Graben 7 Seitenwände 7a besitzt, welche um etwa 90° bezüglich der Substratoberfläche ausgerichtet sind, muß ebenfalls der Winkel, welcher zwischen den Seitenwänden 7a des Grabens 7 und der Substratoberfläche gebildet wird, nicht notwendigerweise nahe bei 90° wie in 10 dargestellt liegen. Der Graben 7 kann ebenfalls V-förmig ohne einen Boden ausgebildet sein. Alternativ müssen sich die Seitenwände 7a des Grabens 7 wie in 11 dargestellt nicht linear erstrecken, sie können stattdesssen auch eine weiche Kurvenform aufweisen.
  • Der zwischen den Seitenwänden 7a des Grabens 7 und der Substratoberfläche gebildete Winkel kann für eine größere Kanalbeweglichkeit und für einen ausgeprägteren Effekt entworfen werden.
  • Ebenfalls kann wie in 12 dargestellt der obere Abschnitt der Gateelektrodenschicht 10 eine Form aufweisen, welche sich über das n+-Typ Sourcegebiet 5 erstreckt. Mit dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem n+-Typ Sourcegebiet 5 und dem in der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 induzierten Kanal zu verringern.
  • Des weiteren kann wie in 13 dargestellt die Dicke der Gateisolierungsschicht 9 ebenfalls an der Mitte und dem unteren Ende der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8, welche den Kanal bildet, in etwa gleich derjenigen der Gateelektrodenschicht 10 sein, welche von dem unteren Ende zu dem Boden der n-Typ Siliziumkarbid-Halbleiterdünnschicht reicht. Mit dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem in der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 induzierten Kanal und dem Draingebiet zu verringern.
  • Der in 14 dargestellte Entwurf kann ebenfalls verwendet werden. D.h. die Konstruktion kann derart gebildet sein, daß wie entsprechend 12 der obere Abschnitt der Gateelektrodenschicht 10 eine Form aufweist, welche sich über dem n+-Typ Sourcegebiet 5 erstreckt, während sich wie in 13 dargestellt die Gateelektrodenschicht 10 ebenfalls unter dem unteren Ende der n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 erstreckt.
  • Die n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 und die p-Typ Siliziumkarbid-Halbleiterschicht 3 können aus unterschiedlichen Kristallstrukturen (Polytypen) bestehen, wodurch beispielsweise unter Bereitstellung einer p-Typ Siliziumkarbid-Halbleiterschicht 3 aus 6H-SiC und einer n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 aus 4H-SiC, um die Beweglichkeit in Richtung des Ladungsträgerflusses zu erhöhen, ein MOSFET mit geringem Stromverlust gebildet wird.
  • Bei den oben beschriebenen Ausführungsformen besteht die auf den Grabenseitenwänden aufgewachsene Dünnschicht, d.h. die n-Typ Siliziumkarbid-Halbleiterdünnschicht 8, aus einem Material eines n-Leitungstyps, die auf den Grabenseitenwänden aufgewachsene Dünnschicht kann jedoch anstelle aus einem Material des n-Leitungstyps aus einem Material des p-Leitungstyps bestehen. Im Falle des Vorliegens des Materials des p-Leitungstyps wird die in 14 dargestellte Konstruktion bevorzugt, bei welcher der obere Abschnitt der Gateelektrodenschicht 10 eine Form besitzt, welche sich über dem n+-Typ Sourcegebiet 5 erstreckt und bei welcher sich die Gateelektrodenschicht 10 ebenfalls unter dem unteren Ende der Dünnschicht erstreckt, welche auf den Grabenseitenwänden aufgewachsen ist.
  • Darüber hinaus kann wie in 15 dargestellt die planare Form der Seitenwände des Grabens 15 (insbesondere die Form auf der Seite der Gateelektrodenschicht 10) hexagonal mit nahezu gleichen inneren Winkeln sein. D.h. bei der Draufsicht auf das Substrat 4 entsprechend 16 bilden die sechs Seiten des Sechsecks, welche durch S11, S12, S13, S14, S15 und S16 bezeichnet sind, Winkel von etwa 120° als den inneren Winkel zwischen den Seiten S11 und S12, den inneren Winkel zwischen den Seiten S12 und S13, den inneren Winkel zwischen den Seiten S13 und S14, den inneren Winkel zwischen den Seiten S14 und S15, den inneren Winkel zwischen den Seiten S15 und S16 und den inneren Winkel zwischen den Seiten S16 und S11.
  • Obenstehend wurde ein Siliziumkarbid-Halbleiterbauelement und ein Verfahren zu dessen Herstellung offenbart. Ein Halbleitersubstrat, welches aus einem n+-Typ Substrat 1, einer n–-Typ Siliziumkarbid-Halbleiterschicht 2 und einer p-Typ Siliziumkarbid-Halbleiterschicht 3 besteht, ist aus einem hexagonalen Einkristall-Siliziumkarbid mit der Hauptoberfläche gebildet, welche eine planare Ausrichtung in etwa der (0001)-Kohlenstoffseite aufweist. Ein n+-Typ Sourcegebiet 5 ist in der Oberflächenschicht der Halbleiterschicht 3 gebildet, und ein Graben 7 verläuft von der Hauptoberfläche über das Gebiet 5 und die Halbleiterschicht 3, welche die Halbleiterschicht 2 erreicht, und erstreckt sich in etwa in die [1120]-Richtung. Eine n-Typ Siliziumkarbid-Halbleiterdünnschicht 8 ist auf dem Gebiet 5, der Halbleiterschicht 3 und der Halbleiterschicht 2 auf den Seitenwänden des Grabens 7 vorgesehen, während eine Gateelektrodenschicht 10 auf der inneren Seite einer Gateisolierungsschicht 9 gebildet ist, eine Sourceelektrodenschicht 12 auf der Oberfläche des Halbleitergebiets 5 gebildet ist und eine Drainelektrodenschicht 13 auf der Oberfläche des n+-Typ Substrats 1 gebildet ist.

Claims (4)

  1. Siliziumkarbid-Halbleiterbauelement mit: einem hexagonalen Einkristall-Siliziumkarbid-Halbleitersubstrat (4), welches aus einem Stapel einer ersten Halbleiterschicht (1) eines ersten Leitungstyps, einer zweiten Halbleiterschicht (2) des ersten Leitungstyps mit einem elektrischen Widerstandswert, der höher als der Widerstandswert der ersten Halbleiterschicht (1) ist, und einer dritten Halbleiterschicht (3) eines zweiten Leitungstyps in dieser Reihenfolge besteht, wobei die dritte Halbleiterschicht (3) eine Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung (0001) aufweist; einem Halbleitergebiet (5) des ersten Leitungstyps, welches in einem vorbestimmten Gebiet der dritten Halbleiterschicht (3) in einer Schicht benachbart zu der Hauptoberfläche der dritten Halbleiterschicht (3) gebildet ist; einem Graben (7), welcher sich von der Hauptoberfläche über das Halbleitergebiet (5) und die dritte Halbleiterschicht (3) erstreckt und die zweite Halbleiterschicht (2) erreicht, wobei der Graben (7) Seitenwände aufweist, welche sich in die Richtung [1120] erstrecken; einer Siliziumkarbid-Halbleiterdünnschicht (8), welche sich auf den Seitenwänden des Halbleitergebiets (5), der dritten Halbleiterschicht (3) und der zweiten Halbleiterschicht (2) in dem Graben (7) erstreckt, wobei die Siliziumkarbid-Halbleiterdünnschicht (8) eine Oberfläche aufweist; einer Gateisolierungsschicht (9), die wenigstens auf der Oberfläche der Siliziumkarbid-Halbleiterdünnschicht (8) gebildet ist; einer Gateelektrodenschicht (10), die innerhalb der Gateisolierungsschicht (9) in dem Graben (7) gebildet ist; einer ersten Elektrodenschicht (12), die auf wenigstens einem Teil des Halbleitergebiets (5) gebildet ist; und einer zweiten Elektrodenschicht (13), die auf einer Oberfläche der ersten Halbleiterschicht (1) gebildet ist.
  2. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (7) eine planare Form eines Sechsecks mit nahezu gleichen inneren Winkeln aufweist, die durch die Seitenwände davon gebildet werden.
  3. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumkarbid-Halbleiterdünnschicht (8) eine niedrigere Verunreinigungskonzentration besitzt wie die ersten und dritten Halbleiterschichten (1, 3).
  4. Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements, mit den Schritten: epitaxiales Aufwachsen auf einer ersten Halbleiterschicht (1) eines hexagonalen Einkristall-Siliziumkarbids eines ersten Leitungstyps, einer zweiten Halbleiterschicht (2) des ersten Leitungstyps mit einem elektrischen Widerstandswert, der größer als derjenige der ersten Halbleiterschicht (1) ist, und einer dritten Halbleiterschicht (3) eines zweiten Leitungstyps in dieser Reihenfolge, um ein hexagonales Einkristall-Siliziumkarbid-Halbleitersubstrat (4) zu bilden, welches aus der ersten bis dritten Halbleiterschicht (1-3) besteht, wobei die dritte Halbleiterschicht (3) eine Hauptoberfläche einer Kohlenstoffseite mit einer Seitenausrichtung (0001) aufweist; Bilden eines Halbleitergebiets (5) des ersten Leitungstyps in einem vorbestimmten Gebiet der dritten Halbleiterschicht (3) in einer Schicht benachbart zu der Hauptoberfläche der dritten Halbleiterschicht (3); Bilden eines Grabens (7), welcher sich von der Hauptoberfläche über das Halbleitergebiet (5) und die dritte Halbleiterschicht (3) erstreckt und die zweite Halbleiterschicht (2) erreicht, wobei der Graben (7) Seitenwände aufweist, welche sich in die Richtung [1120] erstrecken; Aufwachsen einer Siliziumkarbid-Halbleiterdünnschicht (8) aus Siliziumkarbid insgesamt einschließlich auf einer inneren Oberfläche des Grabens (7), wobei die Siliziumkarbid-Halbleiterdünnschicht (8) eine Dicke besitzt, die auf den Seitenwänden des Grabens (7) größer als in anderen Gebieten ist; thermisches Oxidieren der Siliziumkarbid-Halbleiterdünnschicht (8), um die Siliziumkarbid-Halbleiterdünnschicht (8) außerhalb einem Gebiet auf den Seitenwänden des Grabens (7) vollständig zu oxidieren, wobei die oxidierte Halbleiterschicht eine Dicke aufweist, die auf dem Boden des Grabens (7) größer als auf den Seitenwänden davon ist, wodurch die Siliziumkarbid-Halbleiterdünnschicht (8) auf den Seitenwänden des Grabens (7) selektiv zurückbleibt und eine Gateisolierungsschicht (9) auf der Siliziumkarbid-Halbleiterdünnschicht (8) in dem Graben (7) bildet; Bilden einer Gateelektrodenschicht (10) innerhalb der Gateisolierungsschicht (9) in dem Graben (7); Bilden einer ersten Elektrodenschicht (12) auf wenigstens einem Teil des Halbleitergebiets (5); und Bilden einer zweiten Elektrodenschicht (13) auf einer Oberfläche der ersten Halbleiterschicht (1).
DE19702110A 1996-01-23 1997-01-22 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Lifetime DE19702110B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00962596A JP3471509B2 (ja) 1996-01-23 1996-01-23 炭化珪素半導体装置
JP8-009625 1996-01-23

Publications (2)

Publication Number Publication Date
DE19702110A1 DE19702110A1 (de) 1997-07-24
DE19702110B4 true DE19702110B4 (de) 2007-03-08

Family

ID=11725454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702110A Expired - Lifetime DE19702110B4 (de) 1996-01-23 1997-01-22 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US5744826A (de)
JP (1) JP3471509B2 (de)
KR (1) KR100263824B1 (de)
DE (1) DE19702110B4 (de)
FR (1) FR2744837B1 (de)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US5831289A (en) * 1997-10-06 1998-11-03 Northrop Grumman Corporation Silicon carbide gate turn-off thyristor arrangement
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
KR100342798B1 (ko) * 1998-03-19 2002-07-03 가나이 쓰토무 탄화 규소 반도체 스위칭 장치
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
KR100564531B1 (ko) * 1998-10-19 2006-05-25 페어차일드코리아반도체 주식회사 트랜치게이트구조를갖는전력모스펫및그제조방법
JP2000208759A (ja) * 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
US6252218B1 (en) 1999-02-02 2001-06-26 Agilent Technologies, Inc Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6706604B2 (en) * 1999-03-25 2004-03-16 Hitachi, Ltd. Method of manufacturing a trench MOS gate device
US6740555B1 (en) * 1999-09-29 2004-05-25 Infineon Technologies Ag Semiconductor structures and manufacturing methods
JP3551909B2 (ja) 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6372567B1 (en) * 2000-04-20 2002-04-16 Infineon Technologies Ag Control of oxide thickness in vertical transistor structures
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6781196B2 (en) * 2002-03-11 2004-08-24 General Semiconductor, Inc. Trench DMOS transistor having improved trench structure
DE10393777T5 (de) * 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
JP3715971B2 (ja) 2003-04-02 2005-11-16 ローム株式会社 半導体装置
KR100471001B1 (ko) * 2003-07-02 2005-03-14 삼성전자주식회사 리세스형 트랜지스터 및 그의 제조방법
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2006147700A (ja) * 2004-11-17 2006-06-08 Sanyo Electric Co Ltd 半導体装置
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5068009B2 (ja) * 2005-09-14 2012-11-07 三菱電機株式会社 炭化ケイ素半導体装置
JP5167593B2 (ja) * 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
US20080038890A1 (en) * 2006-08-10 2008-02-14 General Electric Company Method for improved trench protection in vertical umosfet devices
JP4046140B1 (ja) 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
US20090246460A1 (en) * 2008-03-26 2009-10-01 Hans Cho Structure And Method For Forming Crystalline Material On An Amorphous Structure
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP2009302436A (ja) 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
WO2011092808A1 (ja) * 2010-01-27 2011-08-04 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5935821B2 (ja) * 2008-12-01 2016-06-15 富士電機株式会社 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
JP5423069B2 (ja) * 2009-03-12 2014-02-19 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
US8872188B2 (en) * 2010-01-19 2014-10-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP2012038771A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
CN102971853B (zh) * 2010-08-03 2016-06-29 住友电气工业株式会社 半导体器件及其制造方法
GB2483702A (en) 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
JP5568036B2 (ja) 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5668576B2 (ja) 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
KR102052307B1 (ko) * 2011-11-09 2019-12-04 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6056292B2 (ja) * 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR101920717B1 (ko) 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP6048317B2 (ja) 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
US9024328B2 (en) * 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
DE102013217768A1 (de) * 2013-09-05 2015-03-05 Robert Bosch Gmbh Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2016035952A (ja) * 2014-08-01 2016-03-17 ラピスセミコンダクタ株式会社 半導体素子および半導体装置
JP6613610B2 (ja) * 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6848317B2 (ja) 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108735795B (zh) * 2017-04-21 2021-09-03 苏州能屋电子科技有限公司 (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
TWI663725B (zh) 2017-04-26 2019-06-21 國立清華大學 溝槽式閘極功率金氧半場效電晶體之結構
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US20220130998A1 (en) * 2020-10-28 2022-04-28 Cree, Inc. Power semiconductor devices including angled gate trenches
JP2022112246A (ja) * 2021-01-21 2022-08-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113078050B (zh) * 2021-03-30 2023-03-10 安徽长飞先进半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法
US20230006049A1 (en) * 2021-06-30 2023-01-05 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power device with an enhanced junction field effect transistor region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859621A (en) * 1988-02-01 1989-08-22 General Instrument Corp. Method for setting the threshold voltage of a vertical power MOSFET
JPH0291976A (ja) * 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型ｍｏｓ　ｆｅｔの製造方法
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
JP2917532B2 (ja) * 1991-01-24 1999-07-12 富士電機株式会社 電界効果トランジスタ
JP3321189B2 (ja) * 1991-10-04 2002-09-03 株式会社東芝 電力用半導体素子
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5389799A (en) * 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
JP2910573B2 (ja) * 1993-09-10 1999-06-23 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
EP0778662A1 (de) * 1993-12-07 1997-06-11 Nippondenso Co., Ltd. Wechselstromgenerator für Motorfahrzeuge
JP3223671B2 (ja) * 1993-12-07 2001-10-29 株式会社デンソー 車両用交流発電機の三相全波整流器
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren

Also Published As

Publication number Publication date
JP3471509B2 (ja) 2003-12-02
KR970060527A (ko) 1997-08-12
DE19702110A1 (de) 1997-07-24
FR2744837A1 (fr) 1997-08-14
FR2744837B1 (fr) 1999-05-28
KR100263824B1 (ko) 2000-08-16
US5744826A (en) 1998-04-28
JPH09199724A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
DE19702110B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19636302C2 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
DE19809564B4 (de) Siliziumkarbid-Halbleiterbauelement
DE19900169B4 (de) Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10334819B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011088867B4 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102014107325A1 (de) Halbleiterbauelement
DE102005017288A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Graben in einem Siliziumcarbid-Halbleitersubstrat
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102009033302A1 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP1204992A1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right