DE19809564B4 - Siliziumkarbid-Halbleiterbauelement - Google Patents

Siliziumkarbid-Halbleiterbauelement Download PDF

Info

Publication number
DE19809564B4
DE19809564B4 DE19809564A DE19809564A DE19809564B4 DE 19809564 B4 DE19809564 B4 DE 19809564B4 DE 19809564 A DE19809564 A DE 19809564A DE 19809564 A DE19809564 A DE 19809564A DE 19809564 B4 DE19809564 B4 DE 19809564B4
Authority
DE
Germany
Prior art keywords
layer
type
semiconductor layer
semiconductor
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19809564A
Other languages
English (en)
Other versions
DE19809564A1 (de
Inventor
Tsuyoshi Kariya Yamamoto
Kumar Kariya Rajesh
Kunihiko Kariya Hara
Yuichi Kariya Takeuchi
Kazukuni Kariya Hara
Masami Kariya Naito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP05049797A external-priority patent/JP3610721B2/ja
Priority claimed from JP35822997A external-priority patent/JP3719323B2/ja
Priority claimed from JP35822197A external-priority patent/JP3709688B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19809564A1 publication Critical patent/DE19809564A1/de
Application granted granted Critical
Publication of DE19809564B4 publication Critical patent/DE19809564B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

Siliziumkarbid-Halbleiterbauelement mit:
einem Halbleitersubstrat (4), welches eine Halbleiterschicht (1) mit niedrigem Widerstandswert eines n-Typs, eine Halbleiterschicht (2) mit hohem Widerstandswert des n-Typs und eine erste Halbleiterschicht (3) eines p-Typs aufweist;
einem Halbleitergebiet (5) des n-Typs, welches in einem vorbestimmten Gebiet einer Oberfläche der ersten Halbleiterschicht gebildet ist;
einem Graben (7), welcher von einer Oberfläche des Halbleitersubstrats durch das Halbleitergebiet und die erste Halbleiterschicht hindurchtritt;
einer zweiten Halbleiterschicht (8) des n-Typs, welche aus einer Dünnschicht aus Siliziumkarbid besteht, das wenigstens auf einer Oberfläche der ersten Halbleiterschicht an einer Seitenfläche des Grabens gebildet ist;
einer Gateisolierungsschicht (9), welche wenigstens auf einer Oberfläche der zweiten Halbleiterschicht gebildet ist;
einer Gateelektrodenschicht (10) des p-Typs, welche auf der Gateisolierungsschicht in dem Graben gebildet ist;
einer ersten Elektrodenschicht (12), die wenigstens auf einer Oberfläche eines Teils des Halbleitergebiets an der Oberfläche des Halbleitersubstrats gebildet ist; und
einer zweiten...

Description

  • Die vorliegende Erfindung bezieht sich auf ein Siliziumkarbid-Halbleiterbauelement. Ein Siliziumkarbid-Halbleiterbauelement der vorliegenden Erfindung kann beispielsweise als Feldeffekttransistor mit isoliertem Gate und insbesondere als Hochleistungs-MOSFET eines Vertikaltyps verwendet werden.
  • Als Siliziumkarbid-Halbleiterbauelement einer verwandten Technik ist ein Leistungs-MOSFET eines Grabengatetyps vorgestellt worden, der einen geringen Einschaltwiderstandswert und eine hervorragende Haltespannung aufweist (vgl. die offengelegte japanische Patentanmeldung Nr. H. 7-326755 , welche der EP 676814 A2 entspricht, oder die offengelegte japanische Patentanmeldung Nr. H. 8-70124 ).
  • Wie in 39 dargestellt ist bei diesem Leistungs-MOSFET des Grabengatetyps ein Halbleitersubstrat 4 aus einem einkristallinen Siliziumkarbid-Halbleitersubstrat (SiC-Halbleitersubstrat) 1, einer n–-Typ Epitaxialschicht 2 und einer p-Typ Epitaxialschicht 3 gebildet. Dieses Halbleitersubstrat 4 besteht aus einem hexagonalen System eines einkristallinen Siliziumkarbids, dessen obere Seite (Hauptseite) eine wesentliche bzw. substantielle (0001)-Kohlenstoffseite ist.
  • Ein n+-Typ Sourcegebiet 5 ist in einem vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 gebildet, und es ist ein Graben 7 gebildet, welcher durch ein vorbestimmtes Gebiet des n+-Typ Sourcegebiets 5 hindurchtritt. Dieser Graben 7 tritt durch die p-Typ Epitaxialschicht 3 ebenso wie durch das n+-Typ Sourcegebiet 5 hin durch und erreicht die n–-Typ Epitaxialschicht 2. Der Graben 7 besitzt eine Seitenfläche 7a senkrecht zu der Oberfläche der p-Typ Epitaxialschicht 3 und eine Unterseite 7b parallel zu der Oberfläche der p-Typ Epitaxialschicht 3.
  • Eine Gateisolierungsschicht (Gateoxidschicht) 9 ist in dem Graben 7 gebildet. Die Innenseite der Gateoxidschicht 9 ist mit einer Gateelektrodenschicht 10 gefüllt. Eine Zwischenisolierungsschicht 11 ist auf der Gateelektrodenschicht 10 angeordnet. Auf der Oberfläche des n+-Typ Sourcegebiets 5 einschließlich der Zwischenisolierungsschicht 11 und auf der Oberfläche der p-Typ Epitaxialschicht 3 ist des weiteren eine Sourceelektrodenschicht 12 gebildet. Diese Sourceelektrodenschicht 12 befindet sich sowohl mit dem n+-Typ Sourcegebiet 5 als auch der p-Typ Epitaxialschicht 3 in Kontakt. Ebenfalls ist auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 (der Rückseite des Halbleitersubstrats 4) eine Drainelektrodenschicht 13 gebildet.
  • Wenn eine positive Spannung der Gateelektrodenschicht 10 eingeprägt wird, wird die Oberfläche der p-Typ Epitaxialschicht 3 an der Seitenfläche 7a des Grabens 7 zu einem Kanal, und es fließt ein Strom zwischen der Sourceelektrodenschicht 12 und der Drainelektrodenschicht 13 durch den Kanal.
  • Die Source-Drain-Haltespannung in dem oben beschriebenen Leistungs-MOSFET des Grabengatetyps wird durch den Zustand bzw. die Bedingung bestimmt, bei welcher ein Lawinendurchbruch des pn-Übergangs zwischen der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 auftritt, und durch die Bedingung, bei welcher die p-Typ Epitaxialschicht 3 derart verarmt ist, daß sich ein Durchgriff bzw. Durchschlag ergibt. Da sich die Haltespannung bezüglich des Durchgriffs mit einer Änderung der Schichtdicke der p-Typ Epitaxialschicht ändert, ist eine Festlegung auf eine vorbestimmte Haltespannung schwierig. Daher ist es dann, wenn die Spannung, bei welcher ein Lawinendurchbruch auftritt, groß gemacht wird, ebenfalls sicherzustellen, daß der Lawinendurchbruch vor dem Durchgriff auftritt, um die Haltespannung auf einen gewünschten Wert festzulegen. Um einen Durchgriff zu verhindern und um ebenfalls die Spannung, bei welcher ein Lawinendurchbruch auftritt, groß zu machen, ist es nötig die Störstellenkonzentration der p-Typ Epitaxialschicht 3 groß zu machen und die Dicke "a" des Gebiets, welches zwischen dem n+-Typ Sourcegebiet 5 und der n–-Typ Epitaxialschicht 2 angeordnet ist, groß zu machen.
  • Wenn jedoch die Störstellenkonzentration der p-Typ Epitaxialschicht 3 groß gemacht worden ist, wird die Gateschwellenwertspannung groß, und da die Kanalbeweglichkeit infolge des Ansteigens der Störstellenstreuung abfällt, erhöht sich der Einschaltwiderstandswert. Es tritt ebenfalls die Schwierigkeit auf, daß dann, wenn die Dicke "a" groß wird, die Kanallänge groß wird und der Kanalwiderstandswert und der Einschaltwiderstandswert ansteigen.
  • Um diese Schwierigkeiten zu überwinden, ist vom Anmelder ein Halbleiterbauelement vorgeschlagen worden, bei welchem wie in 40 dargestellt an der Seitenfläche 7a des Grabens 7 eine n-Typ Dünnschicht-Halbleiterschicht 8 aus Siliziumkarbid durch epitaxiales Aufwachsen an den Oberflächen des n+-Typ Sourcegebiets 5, der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 gebildet wird (vgl. offengelegte japanische Patentanmeldung Nr. H 9-74191 , welche der DE 196 36 302 A1 enspricht).
  • Bei diesem in 40 dargestellten Halbleiterbauelement wird unter Verwendung der n-Typ Dünnschicht-Halbleiterschicht 8 als Kanalbildungsgebiet und durch Aufbringen eines elektrischen Feldes auf die Gateoxidschicht 9 durch Einprägen einer Spannung der Gateelektrodenschicht 10 ein Kanal eines Akkumulationstyps in der n-Typ Dünnschicht-Halbleiterschicht 8 induziert, und es wird ein Stromfluß zwischen der Sourceelektrodenschicht 12 und der Drainelektrodenschicht 13 durch den Kanal des Akkumulationstyps erzeugt.
  • Durch ein derartiges Versetzen des MOSFET's in einen Betriebszustand mittels eines Kanals des Akkumulationstyps, welcher ohne invertieren des Kanalbildungsgebiets des Leitungstyps induziert wird, im Vergleich mit einem MOSFET mit invertierten Kanal, bei welchem das Kanalbildungsgebiet des Leitungstyps zur Induzierung des Kanals invertiert wird, ist es möglich, den MOSFET mit einer niedrigen Gatespannung zu betreiben.
  • Entsprechend der in 40 dargestellten Struktur ist es ebenfalls möglich, die Störstellenkonzentration der p-Typ Epitaxialschicht 3 und die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 dort, wo der Kanal gebildet wird, unabhängig zu steuern. Daher ist es möglich, die Störstellenkonzentration der p-Typ Epitaxialschicht 3 groß zu machen und die Kanallänge durch Kleinmachen der Dicke "a" zwischen dem n+-Typ Sourcegebiet 5 und der n–-Typ Epitaxialschicht 2 zu verkürzen, und es wird dadurch ermöglicht, eine hohe Haltespannung zu erzielen und den Einschaltwiderstandswert niedrig zu machen.
  • Es ist ebenfalls durch Niedrighalten der Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8, in welcher der Kanal gebildet wird, möglich, den Einfluß einer Störstellenstreuung zu reduzieren, wenn Ladungsträger fließen. Als Ergebnis kann die Kanalbeweglichkeit groß gemacht werden, und es wird ermöglicht, den Einschaltwiderstandswert und den Leistungsverlust klein zu machen.
  • Es ist daher mit dem in 40 dargestellten Leistungs-MOSFET des Grabentyps möglich, ein Siliziumkarbid-Halbleiterbauelement mit einer großen Haltespannung und einem niedrigen Leistungsverlust zu erzielen.
  • Jedoch ist bei dem in 40 dargestellten und oben vorgestellten Leistungs-MOSFET des Grabengatetyps die Beziehung zwischen der Schichtdicke und der Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 und dem Leitungstyp des Materials, welches die Gateelektrodenschicht 10 bildet, nicht untersucht worden. In Abhängigkeit dieser Beziehungen besteht die Möglichkeit, eine gewünschte Source-Drain-Haltespannung nicht zu erzielen.
  • Aus der DE 197 02 110 A1 ist ein Siliziumkarbid-Halbleiterbauelement bekannt mit: einem Halbleitersubstrat, welches eine Halbleiterschicht mit niedrigem Widerstandswert eines ersten Leitfähigkeitstyps, eine Halbleiterschicht mit hohem Widerstandswert des ersten Leitfähigkeitstyps und eine erste Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einem Halbleitergebiet des ersten Leitfähigkeitstyps, welches in einem vorbestimmten Gebiet einer Oberfläche der ersten Halbleiterschicht gebildet ist; einem Graben, welcher von einer Oberfläche des Halbleitersubstrats durch das Halbleitergebiet und die erste Halbleiterschicht hindurchtritt; einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps, welche aus einer Dünnschicht aus Siliziumkarbid besteht, das wenigstens auf einer Oberfläche der ersten Halbleiterschicht an einer Seitenfläche des Grabens gebildet ist; einer Gateisolierungsschicht, welche wenigstens auf einer Oberfläche der zweiten Halbleiterschicht gebildet ist; einer Gateelektrodenschicht, welche auf der Gateisolierungsschicht in dem Graben gebildet ist; einer ersten Elektrodenschicht, die wenigstens auf einer Oberfläche eines Teils des Halbleitergebiets an der Oberfläche des Halbleitersubstrats gebildet ist; und einer zweiten Elektrodenschicht, welche auf einer Rückseite des Halbleitersubstrats gebildet ist.
  • Aufgabe der vorliegenden Erfindung ist es eine geforderte hohe Haltespannung in dem Fall zu erzielen, bei welchem eine Siliziumkarbid-Dünnschicht auf der Grabenseitenfläche gebildet wird.
  • Es wurde bei dem in 40 dargestellten Leistungs-MOSFET des Grabengatetyps nicht untersucht, welche Oberflächenausrichtung der in der Dünnschicht-Halbleiterschicht 8 angesammelten bzw. akkumulierten Kristalle bevorzugt wird. In Abhängigkeit dieser Oberflächenausrichtung besteht die Möglichkeit einer Änderung, die aus der Source-Drain-Haltespannung hervorgeht, und es wird unmöglich, die Source-Drain-Haltespannung auf einer höheren Spannung zu halten, als wenn die Dünnschicht-Halbleiterschicht 8 nicht gebildet ist.
  • Entsprechend einem ersten Gesichtspunkt der Erfindung wird es daher erwünscht, die Streuung der Source-Drain-Haltespannung zu reduzieren und es dadurch leicht zu machen, eine hohe Source-Drain-Haltespannung sogar in dem Fall aufrecht zu erhalten, bei welchem eine Siliziumkarbid-Dünnschicht auf der Grabenseitenfläche gebildet ist.
  • Des weiteren wurde herausgefunden, daß bei dem in 40 dargestellten Leistungs-MOSFET des Grabengatetyps ebenfalls eine Schwierigkeit des Auftretens eines Lawinendurchbruchs an der Oberfläche der Gateoxidschicht 9 an dem Boden bzw. der Unterseite des Grabens 7 auftritt und erzeugte heiße Ladungsträger in die Gateoxidschicht 9 an dem Boden bzw. der Unterseite des Grabens 7 iniziert werden und dadurch die Gateoxidschicht 9 zerstört wird.
  • Entsprechend einem zweiten Gesichtspunkt der vorliegenden Erfindung wird es erwünscht, eine Zerstörung der Gateoxidschicht an dem Grabenboden zu verhindern.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1 oder 2.
  • Um die Aufgabe zu lösen, wurden von den Erfindern folgende Studien durchgeführt.
  • Die Haltespannung der n-Typ Dünnschicht-Halbleiterschicht 8 kann unter Verwendung sowohl eines Ausdehnens einer Verarmungsschicht herrührend von einer statischen Potentialdifferenz über dem pn-Übergang zwischen der p-Typ Epitaxialschicht 3 und der n-Typ Dünnschicht-Halbleiterschicht 8 als auch eines Ausdehnens einer Verarmungsschicht infolge einer Differenz der Betriebsfunktion zwischen dem Material, welches die Gateelektrodenschicht 10 bildet, und dem Siliziumkarbid (SiC) gesteuert werden. D. h. als Ergebnis des Ausdehnens dieser Verarmungsschichten ist die gesamte n-Typ Dünnschicht-Halbleiterschicht 8 verarmt, und es ist eine Potentialschwelle in der n-Typ Dünnschicht-Halbleiterschicht 8 zwischen dem Source und dem Drain gebildet. Infolge der Potentialschwelle besitzt die n-Typ Dünnschicht-Halbleiterschicht 8 eine Haltespannung.
  • Die Größe dieser Potentialschwelle in dem Dünnschichtteil zwischen dem Source und dem Drain ändert sich im Prinzip entsprechend der Schichtdicke und der Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 und dem Leitungstyp des Materials, welches die Gateelektrodenschicht 10 bildet. Um eine Änderung der Source-Drain-Haltespannung zu unterdrücken, ist es nötig, die Haltespannung der n-Typ Dünnschicht-Halbleiterschicht 8 auf einen höheren Wert als denjenigen der Haltespannung festzulegen, die von der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 bestimmt ist (diese Haltespannung ist stabil).
  • Um die Bedingung dafür herauszufinden, wurde das in 17 dargestellte Simulationsmodell geschaffen und es wurden unter Verwendung eines MEDICI (TMA Co.) als Bauelementesimulator Berechnungen durchgeführt.
  • Bei diesem Simulationsmodell wurde die Schichtdicke der Seitenfläche der Gateoxidschicht 9 auf 60 nm bestimmt und die Störstellenkonzentration und die Übergangstiefe der p-Typ Epitaxialschicht 3 und die Störstellenkonzentration und die Übergangstiefe der n–-Typ Epitaxialschicht 2 wurden derart festgelegt, daß die Haltespannung der durch die p-Typ Epitaxialschicht 3 und die n–-Typ Epitaxialschicht 2 gebildeten Körperdiode (body diode) 1000 V betrug. Die Dielektrizitätskonstante des SiC betrug 10,0, die Elektronenaffinität davon betrug 4,3 eV und der Bandabstand davon betrug 2,9 V, der Drainstrom betrug 5 × 10–10 (Strom pro Kanalbreite) und die Temperatur T betrug 623 K.
  • Die Berechnungsergebnisse bezüglich der Haltespannung der n-Typ Dünnschicht-Halbleiterschicht 8 gegenüber der Schichtdicke der n-Typ Dünnschicht-Halbleiterschicht 8 für unterschiedliche Störstellenkonzentrationen sind in 18 und 19 dargestellt. 18 zeigt den Fall, bei welchem p-Typ Polysilizium für die Gateelektrodenschicht 10 verwendet wurde, und 19 zeigt den Fall, bei welchem n-Typ Polysilizium für die Gateelektrodenschicht 10 verwendet wurde, und die Symbole O Δ ⎕ in den Figuren entsprechen unterschiedlichen Störstellenkonzentrationen.
  • Wenn die Haltespannung bezüglich einer Änderung der Schichtdicke der n-Typ Dünnschicht-Halbleiterschicht 8 konstant ist, wird die Source-Drain-Haltespannung durch die Haltespannung der oben beschriebenen Körperdiode (1000 V) bestimmt. Wenn die Haltespannung sich rasch mit einem Ansteigen der Schichtdicke der n-Typ Dünnschicht-Halbleiterschicht 8 verringert, wird die Source-Drain-Haltespannung durch den Duchgriff bzw. die Durchschlagsspannung der n-Typ Dünnschicht-Halbleiterschicht 8 bestimmt. Mit anderen Worten, wenn die Haltespannung auf 1000 V festgelegt ist, unterliegt der pn-Übergang zwischen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 einem Lawinendurchbruch, bevor die n-Typ Dünnschicht-Halbleiterschicht einem Durchgriff unterliegt.
  • In dem Fall, bei welchem für die Gateelektrodenschicht 10 p-Typ Polysilizium verwendet wurde, kann aus 18 herausgefunden werden, daß die Haltespannung sich plötzlich zu verringern beginnt, wenn die Schichtdicke X (μm), die Störstellenkonzentration N (cm–3) und die Haltespannung Y (V) der n-Typ Dünnschicht-Halbleiterschicht 8 der Beziehung Y = –10000{(X – 0,8) + 0,3(logN – 15)} genügt.
  • In dem Fall, bei welchem für die Gateelektrodenschicht 10 n-Typ Polysilizium verwendet wurde, kann aus 19 herausgefunden werden, daß sich die Haltespannung plötzlich zu verringern beginnt, wenn die Schichtdicke X (μm), die Störstellenkonzentration N (cm–3) und die Haltespannung Y (V) der n-Typ Dünnschicht-Halbleiterschicht 8 der folgenden Beziehung Y = –10000{(X – 0,6) + 0,3(logN – 15)} genügen.
  • Wenn die Schichtdicke und die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 auf der Grundlage dieser Beziehungen bestimmt sind, ist es daher möglich, einen Sollwert der Source-Drain-Haltespannung zu erzielen.
  • Die vorliegende Erfindung wurde auf der Grundlage der oben beschriebenen Studien gemacht, und entsprechend der vorliegenden Erfindung werden die Schichtdicke und die Störstellenkonzentration einer zweiten Halbleiterschicht, welche aus einer Siliziumkarbid-Dünnschicht besteht, die auf einer Grabenseitenfläche gebildet wird, derart bestimmt, daß auf ein Einprägen einer Sperrvorspannung ein pn-Übergang zwischen einer Halbleiterschicht mit hohem Widerstandswert und einer ersten Halbleiterschicht, welche ein Halbleitersubstrat bildet, einem Lawinendurchbruch unterliegt, bevor die zweite Halbleiterschicht einem Durchgriff unterliegt. Dadurch ist es möglich, einen Sollwert einer hohen Source-Drain-Haltespannung zu erzielen.
  • Wenn die Gateelektrodenschicht gebildet wird, werden ein zweiter Leitungstyp, die Schichtdicke X (μm) und die Verunreinigungskonzentration N (cm–3) der zweiten Halbleiterschicht bezüglich der Haltespannung Y (V) derart bestimmt, daß sie der Beziehung Y < –10000{(X – 0,8) + 0.3(logN – 15)} erfüllen. Wenn die Gateelektrodenschicht eines ersten Leistungstyps gebildet wird, werden die Schichtdicke X (μm) und die Verunreinigungskonzentration N (cm–3) der zweiten Halbleiterschicht bezüglich der Haltespannung Y (V) derart bestimmt, daß die Beziehung Y < –10000{(X – 0,6) + 0,3(logN – 15)} erfüllt wird.
  • Entsprechend dem ersten Gesichtspunkt der vorliegenden Erfindung haben die Erfinder Leistungs-MOSFET's des Grabengatetyps gebildet und studiert, welche unterschiedliche Oberflächenausrichtungen der Oberfläche der Dünnschicht- Halbleiterschicht besitzen, d. h. der Oberfläche, in welcher ein Kanal gebildet wird.
  • Wenn der Graben in einer Form gebildet wurde, welche aus einer Mehrzahl von Grabenseitenflächen parallel zu der ungefähren Richtung [1120] besteht und eine Dünnschicht-Halbleiterschicht auf den Grabenseitenflächen gebildet wurde, lag die Oberflächenausrichtung der Oberfläche der Dünnschicht-Halbleiterschicht im wesentlichen bei {1100}. Wenn der Graben in einer Form gebildet wurde, welche aus einer Mehrzahl von Seiten parallel zu der ungefähren Richtung [1100] besteht, und eine Dünnschicht-Halbleiterschicht auf den Grabenseitenflächen gebildet wurde, lag die Oberflächenausrichtung der Oberfläche der Dünnschicht-Halbleiterschicht im wesentlichen bei {1120}.
  • Die zwei oben erwähnten Oberflächenausrichtungen sind typische Oberflächenausrichtungen der Oberfläche der Dünnschicht-Halbleiterschicht, und es wurden Studien bezüglich beider durchgeführt. Obwohl bei der Erstgenannten weniger Unregelmäßigkeiten der Oberflächenform auftraten, war eine Streuung der Source-Drain-Haltespannung von Wafer zu Wafer und über die Waferoberfläche vorhanden, wohingegen bei der Letztgenannten keine Streuung bei der Source-Drain-Haltespannung unter den Wafern oder über der Waferoberfläche auftrat, und es war möglich, leicht eine Haltespannung gleich der Haltespannung des Falles aufrecht zuerhalten, bei welchem die Dünnschicht-Halbleiterschicht nicht gebildet ist (Entwurfshaltespannung).
  • Eine Studie dieses Ergebnisses wurde auf der Grundlage einer Simulation durchgeführt, welche die Beziehung zwischen der Störstellenkonzentration der Dünnschicht-Halbleiterschicht und der Source-Drain-Haltespannung darstellt. In 20 ist ein Beispiel der Störstellenkonzentrationsabhängigkeit der Source-Drain-Haltespannung dargestellt, wel che aus der Simulation für einen Fall vorausgesagt wurde, bei welchem eine Dünnschicht-Halbleiterschicht einer festgelegten Schichtdicke von 250 nm einem Leistungs-MOSFET des Grabengatetyps hinzugefügt wurde, dessen Source-Drain-Haltespannung 1000 V betrug.
  • Wie in 20 dargestellt wird bei Störstellenkonzentrationen der Dünnschicht-Halbleiterschicht unterhalb von 7 × 1015 cm–3 die 1000 V aufrechterhalten, d. h. die Haltespannung in dem Fall, bei welchem die Dünnschicht-Halbleiterschicht nicht gebildet ist. Wenn jedoch sich die Störstellenkonzentration etwas von 7 × 1015 cm–3 erhöht, reduziert sich die Haltespannung rasch. Wenn die Störstellenkonzentration 2 × 1016 cm–3 überschreitet, wird die Haltespannung im wesentlichen zu 0 V. Wenn die Störstellenkonzentration der Dünnschicht-Halbleiterschicht unterhalb von 7 × 1015 cm–3 liegt, ist es daher möglich, die Haltespannung auf der Entwurfshaltespannung von 1000 V zu halten. Des weiteren entsteht sogar dann, wenn eine Streuung der Störstellenkonzentration vorliegt, keine Streuung der Haltespannung. Wenn andererseits der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht etwa 1 × 1016 cm–3 beträgt, falls sich die Störstellenkonzentration etwas ändert, wird sich die Haltespannung über einen breiten Bereich ändern. Dieser Änderungsbereich der Haltespannung wird durch den Bereich der Änderung der Störstellenkonzentration bestimmt.
  • Wenn die Kanalseite der Dünnschicht-Halbleiterschicht zu einer wesentlichen Seite {1120} gemacht wird, da die Source-Drain-Haltespannung auf der Entwurfshaltespannung gehalten wird, kann angenommen werden, daß der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht in einem Konzentrationsgebiet für die zu haltende Entwurfshaltespannung niedrig genug ist. Wenn die Kanalseite der Dünnschicht-Halbleiterschicht zu einer wesentli chen Seite {1100} gemacht wird, da der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht eine größere Konzentration darstellt, als wenn die Kanalseite zu der wesentlichen Seite {1120} gemacht wird, kann angenommen werden, daß der Mittelwert direkt in einem Haltespannungsübergangsgebiet liegt.
  • Mit einer Struktur, bei welcher zwischen einer p-Typ Epitaxialschicht und einer Gateoxidschicht eine Dünnschicht-Halbleiterschicht angeordnet ist, die eine unterschiedliche Störstellenkonzentration bezüglich der p-Typ Epitaxialschicht aufweist, um die Source-Drain-Haltespannung auf dem Entwurfswert zu halten, ist es wesentlich, daß die Störstellenkonzentration der Dünnschicht-Halbleiterschicht eine niedrige Konzentration besitzt. Wenn die Kanalseite dieser Dünnschicht-Halbleiterschicht im wesentlichen eine {1120}-Seite ist, kann die Störstellenkonzentration der Dünnschicht-Halbleiterschicht leicht auf eine niedrige Konzentration bestimmt werden. Als Ergebnis ist es möglich, einen Leistungs-MOSFET des Grabentyps zu erzielen, der eine hohe Haltespannung aufweist und bei welchem keine Streuung unter den Wafern und bezüglich der Waferoberfläche auftritt.
  • Bei einem Siliziumkarbid-Halbleiterbauelement der vorliegenden Erfindung, welches auf der Grundlage der oben beschriebenen Studien entwickelt wurde, ist bei einem Leistungs-MOSFET des Grabengatetyps, bei welchem eine Dünnschicht-Halbleiterschicht aus Silizium-Karbid (eine zweite Halbleiterschicht) auf der Seitenfläche eines Grabens gebildet ist, der durch eine erste Halbleiterschicht hindurchtritt, der Graben in einer Form gebildet, welche eine Seitenfläche im wesentlichen parallel zu der Richtung [1100] aufweist, und die zweite Halbleiterschicht auf der Grabenseitenfläche gebildet.
  • Da die Oberflächenausrichtung der zweiten Halbleiterseite somit im wesentlichen zu {1120} wird, wird es leicht möglich, die Konzentration der zweiten Halbleiterschicht niedrig zu bestimmen, und es ist möglich die Source-Drain-Haltespannung einer Haltespannung gleich dem Fall zu halten, bei welchem die zweite Halbleiterschicht nicht gebildet ist.
  • Wenn in diesem Fall die Grabenform sechseckig ausgebildet wird und die inneren Winkel im wesentlichen gleich sind, wird der durch benachbarte Grabenseitenflächen gebildete Winkel etwa zu 120°, und sogar dann, wenn eine hohe Spannung an das Source und den Drain angelegt wird, wenn das Bauelement ausgeschaltet ist, tritt in den durch benachbarte Grabenseitenflächen gebildeten Gebieten kein Lawinendurchbruch infolge von Konzentrationen des elektrischen Felds auf. Da es bezüglich eines Haltespannungsentwurfs der Source-Drain-Haltespannung hinreichend ist, die Haltespannung zu berücksichtigen, die durch die Störstellenkonzentrationen und die Schichtdicken der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht bestimmt wird, ist es leicht, eine hohe Entwurfshaltespannung zu erzielen.
  • Wenn ebenfalls die Halbleiterschicht mit hohem Widerstandswert und die zweite Halbleiterschicht aus einem ersten Leitfähigkeitstyp gebildet sind und die erste Halbleiterschicht aus einem zweiten Leitfähigkeitstyp gebildet ist, kann das Bauelement dazu veranlaßt werden, mittels eines Kanals des Akkumulationstyps zu arbeiten, der induziert wird, ohne daß der Leitungstyp einer kanalbildenden Schicht invertiert wird.
  • Wenn beispielsweise die Schichtdicke der zweiten Halbleiterschicht 250 nm oder mehr beträgt, falls deren Störstellenkonzentration geringer als 7 × 1015 cm–3 ist, ist es möglich eine Haltespannung gleich derjenigen eines Bauelements zu erzielen, bei welchem die zweite Halbleiterschicht nicht gebildet ist.
  • Der Graben des oben beschriebenen Leistungs-MOSFET's des Grabentyps wird unter Verwendung von Trockenätzen gebildet. Bei der Verwendung von Trockenätzen entstehen infolge von Ionenstößen während des Ätzens Kristalldefekte in der Nähe der Grabenoberfläche, und es treten in der geätzten Oberfläche häufig Unregelmäßigkeiten auf. Da jedoch durch Bilden einer zweiten Halbleiterschicht auf der Grabenoberfläche durch epitaxiales Aufwachsen in der zweiten Halbleiterschicht keine durch Ionenstöße hervorgerufene Kristalldefekte auftreten, ist es möglich, die Kanalbeweglichkeit in dem Kanalgebiet zu erhöhen. Da ebenfalls die Unregelmäßigkeiten in der Oberfläche der zweiten Halbleiterschicht gering sind, ist es möglich, die Schichtdicke einer durch thermisches Oxidieren der zweiten Halbleiterschicht gebildeten Gateoxidschicht gleichförmig auszubilden. Da lokale Konzentrationen des elektrischen Felds nicht auftreten, erhöht sich des weiteren die Gateoxidschichthaltespannung. Als Ergebnis ist es möglich, ein hochverläßliches Siliziumkarbid-Halbleiterbauelement mit einer hohen Lebensdauer der Gateoxidschicht zu erzielen.
  • Es ist ebenfalls dadurch, daß für den Kristalltyp der zweiten Halbleiterschicht derselbe Typ wie der Kristalltyp der ersten Halbleiterschicht gewählt wird, möglich, leicht die zweite Halbleiterschicht zu bilden.
  • Um den oben erwähnten zweiten Gesichtspunkt der Erfindung zu verwirklichen, wird das Siliziumkarbid-Halbleiterbauelement derart gebildet, daß dann, wenn eine Sperrvorspannung dem pn-Übergang zwischen den ersten und zweiten Halbleiterelektroden (zwischen dem Source und Drain) eingeprägt wird, der pn-Übergang zwischen der Halbleiterschicht des ersten Leitfähigkeitstyps mit hohem Widerstandswert und der ersten Halbleiterschicht des zweiten Leitfähigkeitstyps leitend wird, bevor die Oberfläche der Gateoxidschicht an dem Boden des Grabens einem Lawinendurchbruch unterliegt.
  • Durch den pn-Übergang zwischen der Halbleiterschicht des ersten Leitfähigkeitstyps mit hohem Widerstandswert und der ersten Halbleiterschicht des zweiten Leitfähigkeitstyps, der zuerst leitend wird, ist es möglich, eine Zerstörung der Gateoxidschicht an dem Boden des Grabens zu verhindern.
  • Das Leitfähigwerden bezieht sich auf den Übergang in einen Zustand eines Lawinendurchbruchs oder den Zustand eines Durchgriffs, was später erörtert wird.
  • Vorzugsweise ist eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps mit niedrigem Widerstandswert zwischen der Halbleiterschicht des ersten Leistfähigkeitstyps mit hohem Widerstandswert und der ersten Halbleiterschicht des zweiten Leitfähigkeitstyps angeordnet. Durch das dazwischenliegende Anordnen der zweiten Halbleiterschicht mit niedrigem Widerstandswert auf diese Weise ist es möglich, die erste Halbleiterschicht und die zweite Halbleiterschicht mit niedrigem Widerstandwert leitend zu machen, bevor die Oberfläche der Gateoxidschicht an dem Boden des Grabens einem Lawinendurchbruch unterliegt.
  • In diesem Fall kann die Schichtdicke und die Störstellenkonzentration der zweiten Halbleiterschicht mit niedrigem Widerstandswert derart festgelegt werden, daß dann, wenn eine Sperrvorspannung dem pn-Übergang zwischen der zweiten Elektrode und der ersten Elektrode eingeprägt wird, der pn-Übergang zwischen der zweiten Halbleiterschicht mit niedrigem Widerstandswert und der ersten Halbleiterschicht einem Lawinendurchbruch unterliegt, bevor die Oberfläche der Gateoxidschicht an dem Boden des Grabens einem Lawinendurchbruch unterliegt. D. h. durch dazwischenliegendes Anordnen bzw. durch Zwischenschalten der zweiten Halbleiterschicht mit niedrigem Widerstandswert ist es möglich, die Sperrhaltespannung des pn-Übergangs zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht zu reduzieren und dafür zu sorgen, daß der pn-Übergang zuerst einem Lawinendurchbruch unterliegt.
  • Ebenfalls wird die Halbleiterschicht mit hohem Widerstandswert vorzugsweise auf eine Dicke derart festgelegt, daß dann, wenn der pn-Übergang zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht leitend wird, eine Verarmungsschicht, welche sich von der Gateoxidschicht auf die erste Halbleiterschicht mit niedrigem Widerstandswert erstreckt, welche über die Halbleiterschicht mit hohem Widerstandswert angeordnet wird, nicht die erste Halbleiterschicht mit niedrigem Widerstandswert erreicht.
  • D. h. wenn die Halbleiterschicht mit hohem Widerstandswert auf eine Dicke derart festgelegt wird, daß dann, wenn das elektrische Feld infolge der Sperrvorspannung eine kritische Feldstärke erreicht hat, bei welcher der pn-Übergang der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht einem Lawinendurchbruch unterliegt, die Verarmungsschicht, welche sich von der Gateoxidschicht auf die erste Halbleiterschicht mit niedrigem Widerstandswert erstreckt, nicht die erste Halbleiterschicht mit niedrigem Widerstandswert erreicht, und der pn-Übergang der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht kann dazu veranlaßt werden, zuerst einem Lawinendurchbruch zu unterliegen.
  • Wenn eine eingebettete Halbleiterschicht, die von dem Graben entfernt ist und sich in Kontakt mit der ersten Halbleiterschicht befindet, in der Halbleiterschicht mit hohem Widerstandswert gebildet wird, ist es möglich, die elektrische Feldstärke anzuheben und den Lawinendurchbruch an einem durch die eingebettete Halbleiterschicht und die Halbleiterschicht mit hohem Widerstandswert gebildeten Eckteil entstehen zu lassen und dadurch eine Zerstörung der Gateoxidschicht an dem Boden des Grabens zu verhindern.
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt eine perspektivische Ansicht eines Leistungs-MOSFET's eines Grabengatetyps einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine Draufsicht auf ein in 1 dargestelltes Halbleitersubstrat 4;
  • 3 bis 9 zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung des in 1 dargestellten Leistungs-MOSFET's des Grabentyps veranschaulichen;
  • 10 zeigt eine schematische Querschnittsansicht, welche die Konstruktion einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Grabentyps darstellt;
  • 11 zeigt eine schematische Querschnittsansicht, welche die Konstruktion einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Gategrabentyps darstellt;
  • 12 zeigt eine schematische Querschnittsansicht, welche die Konstruktion einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Gategrabentyps darstellt;
  • 13 zeigt eine schematische Querschnittsansicht, welche die Konstruktion einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 14 zeigt eine schematische Querschnittsansicht, welche die Konstruktion einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 15 zeigt eine perspektivische Ansicht einer modifizierten Version des in 1 dargestellten Leistungs-MOSFET's des Grabengatetyps;
  • 16 zeigt eine Draufsicht auf das in 15 dargestellte Halbleitersubstrat 4;
  • 17 zeigt eine Ansicht, welche ein Simulationsmodell zum Bestimmen der Schichtdicke und der Verunreinigungskonzentration einer n-Typ Dünnschicht-Halbleiterschicht 8 darstellt;
  • 18 zeigt eine Ansicht, welche Berechnungsergebnisse der Haltespannung gegenüber der Schichtdicke einer n-Typ Dünnschicht-Halbleiterschicht 8 für unterschiedliche Störstellenkonzentrationen davon in dem Fall darstellt, bei welchem p-Typ Polysilizum für eine Gateelektrodenschicht 10 verwendet wird;
  • 19 zeigt eine Ansicht, welche Berechnungsergebnisse der Haltespannung gegenüber der Schichtdicke einer n-Typ Dünnschicht-Halbleiterschicht 8 für unterschiedliche Störstellenkonzentrationen davon in dem Fall darstellt, bei welchem n-Typ Polysilizum für die Gateelektrodenschicht 10 verwendet wird;
  • 20 zeigt eine Ansicht, welche die Störstellenkonzentrationsabhängigkeit der Source-Drain-Haltespannung für den Fall darstellt, bei welchem eine Dünnschicht-Halbleiterschicht einem Leistungs-MOSFET's des Grabentyps bei einer Source-Drain-Haltespannung von 1000 V hinzugefügt wurde;
  • 21 zeigt eine Querschnittsansicht eines Leistungs-MOSFET's des Grabentyps einer zweiten bevorzugten Ausführungsform der Erfindung;
  • 22 zeigt eine schematische Querschnittsansicht, welche den Betrieb des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps veranschaulicht;
  • 23 bis 29 zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps veranschaulichen;
  • 30 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 31 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 32 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 33 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 34 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 35 zeigt eine Querschnittsansicht, welche eine modifizierte Version des in 21 dargestellten Leistungs-MOSFET's des Grabengatetyps darstellt;
  • 36 zeigt eine schematische Querschnittsansicht eines Leistungs-MOSFET's des Grabengatetyps einer dritten bevorzugten Ausführungsform der Erfindung;
  • 37 zeigt eine schematische Querschnittsansicht eines Leistungs-MOSFET's des Grabengatetyps einer vierten bevorzugten Ausführungsform der Erfindung;
  • 38A bis 38C zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung des in 37 dargestellten Leistungs-MOSFET's des Grabengatetyps veranschaulichen;
  • 39 zeigt eine Querschnittsansicht eines Leistungs-MOSFET's des Grabengatetyps einer verwandten Technik; und
  • 40 zeigt eine Querschnittsansicht eines vorhergehend durch den Anmelder vorgestellten Leistungs-MOSFET's des Grabengatetyps.
  • Im folgenden wird eine erste bevorzugte Ausführungsform der Erfindung beschrieben. 1 zeigt einen n-Kanal-Grabengate-Leistungs-MOSFET (Leistungs-MOSFET eines vertikalen Typs) dieser bevorzugten Ausführungsform.
  • Ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1, welches als Halbleiterschicht mit niedrigem Widerstandswert dient, besteht aus einem hexagonalen Siliziumkarbid. Auf diesem n+-Typ Siliziumkarbid-Halbleitersubstrat 1 sind aufeinanderfolgend eine n–-Typ Siliziumkarbid-Halbleiterschicht (n–-Typ Epitaxialschicht) 2 als Halbleiterschicht mit hohem Widerstandswert und eine p-Typ Siliziumkarbid-Halbleiterschicht (p-Typ Epitaxialschicht) 3 als erste Halbleiterschicht aufgeschichtet. Auf diese Weise ist ein Halbleitersubstrat 4, welches aus einem einkristallinen Siliziumkarbid besteht, aus einem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 gebildet, und die Oberseite dieses Halbleitersubstrats 4 ist eine wesentliche bzw. substantielle (0001)-Kohlenstoffseite.
  • Ein n+-Typ Sourcegebiet 5 ist als Halbleitergebiet in einem vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 gebildet. Ebenfalls ist ein p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert in der Oberfläche der p-Typ Epitaxialschicht 3 in einem vorbestimmten Gebiet gebildet, welches von dem n+-Typ Sourcegebiet 5 umgeben ist.
  • Ein Graben 7 ist in einem vorbestimmten Gebiet des n+-Typ Sourcegebiets 5 gebildet, und dieser Graben 7 tritt durch das n+-Typ Sourcegebiet 5 und die p-Typ Epitaxialschicht 3 hindurch und erreicht die n–-Typ Epitaxialschicht 2. Der Graben 7 besitzt eine Seitenfläche 7a senkrecht zu der Oberfläche des Halbleitersubstrats 4 und eine Bodenfläche bzw. Unterseite 7b parallel zu der Oberfläche des Halbleitersubstrats 4.
  • Die Seitenfläche 7a des Grabens 7 erstreckt sich in die ungefähre Richtung [1100]. Dabei bezieht sich die Richtung [1100] allgemein auf die sechs Richtungen <1100>, <1010>, <0110>, <1100>, <1010>, <0110>. Die Seitenfläche 7a des Grabens ist aus einer Mehrzahl von Seiten parallel zu der ungefähren Richtung [1100] gebildet.
  • Die ebene Form der Seitenfläche 7a ist hexagonal, wobei die inneren Winkel im wesentlichen gleich sind. D. h. wie in der Draufsicht auf das Halbleitersubstrat 4 von 2 dargestellt betragen bezüglich der sechs Seiten S1, S2, S3, S4, S5, S6 des Sechsecks der durch die Seiten S1 und S2 gebildete (innere) Winkel, der durch die Seiten S2 und S3 gebildete (innere) Winkel, der durch die Seiten S3 und S4 gebildete (innere) Winkel, der durch die Seiten S4 und S5 gebildete (innere) Winkel, der durch die Seiten S5 und S6 gebildete (innere) Winkel und der durch die Seiten S6 und S1 gebildete (innere) Winkel etwa 120°.
  • Eine n-Typ Dünnschicht-Halbleiterschicht des Siliziumkarbids 8 erstreckt sich über die Oberflächen des n+-Typ Sourcegebiets 5, der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 an der Seitenfläche 7a des Grabens 7 von 1. Die n-Typ Dünnschicht-Halbleiterschicht 8 besteht aus einer Dünnschicht einer Dicke von etwa 1000 bis 5000 Angström. Der Kristalltyp der n-Typ Dünnschicht-Halbleiterschicht 8 ist derselbe Typ wie der Kristalltyp der p-Typ Epitaxialschicht 3 und ist beispielsweise 6H-SiC. Stattdessen kann er alternativ vom Typ 4H-SiC oder 3C-SiC sein. Die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 ist niedriger als die Störstellenkonzentrationen des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 und des n+-Typ Sourcegebiets 5.
  • Eine Gateoxidschicht 9 ist auf der Oberfläche der n-Typ Dünnschicht-Halbleiterschicht 8 und auf der Unterseite 7b des Grabens 7 gebildet. Die Innenseite der Gateoxidschicht 9 in dem Graben 7 ist mit einer Gateelektrodenschicht 10 gefüllt. Die Gateelektrodenschicht 10 ist mit einer Zwischenisolierungschicht 11 bedeckt. Eine Sourceelektrodenschicht 12, welche eine erste Elektrodenschicht bildet, ist auf der Oberfläche des n+-Typ Sourcegebiets 5 und der Ober fläche des p-Typ Siliziumkarbidgebiets 6 mit niedrigem Widerstandswert gebildet. Eine Drainelektrodenschicht 13, welche eine zweite Elektrodenschicht bildet, ist auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 gebildet (der Rückseite des Halbleitersubstrats 4).
  • Wenn beim Betrieb dieses Leistungs-MOSFET's des Grabengatetyps eine positive Spannung der Gateelektrodenschicht 10 eingeprägt wird, wird ein Kanal eines Akkumulationstyps in der n-Typ Dünnschicht-Halbleiterschicht 8 induziert, und es fließen Ladungsträger zwischen der Sourceelektrodenschicht 12 und der Drainelektrodenschicht 13 durch diesen Kanal des Akkumulationstyps. D. h. die n-Typ Dünnschicht-Halbleiterschicht 8 dient als Kanalbildungsgebiet.
  • Durch ein derartiges Versetzen des MOSFET's in den Betriebszustand mittels eines ohne Invertieren des Leitungstyps des Kanalbildungsgebiets induzierten Kanals des Akkumulationstyps im Vergleich mit einem MOSFET mit einem invertierten Kanal, bei welchem der Leitungstyp des Kanalbildungsgebiets zum Induzieren des Kanals invertiert ist, ist es möglich, den MOSFET mit einer niedrigen Gatespannung arbeiten zu lassen. Es ist ebenfalls möglich, die Kanalbeweglichkeit zu erhöhen, die Verlustleistung ist niedrig, und die Gateschwellenwertspannung verringert sich. Ebenfalls wird eine Steuerung des Source-Drain-Stroms dann, wenn eine Gatespannung nicht eingeprägt wird, mittels Ausdehnens einer Verarmungsschicht des pn-Übergangs durchgeführt, der durch die p-Typ Epitaxialschicht 3 (eine Körperschicht) und die n-Typ Dünnschicht-Halbleiterschicht 8 (eine Kanalbildungsschicht) gebildet wird und mittels Ausdehnens einer Verarmungsschicht, welche infolge einer Differenz der Betriebsfunktion zwischen dem Material, welches die Gateelektrodenschicht 10 bildet, und dem Siliziumkarbid (SiC) auftritt. Eine Charakteristik eines normalerweise ausgeschal teten Zustands kann durch vollständiges Verarmen der n-Typ Dünnschicht-Halbleiterschicht 8 erzielt werden.
  • Da die p-Typ Epitaxialschicht 3 (Körperschicht) und die n–-Typ Epitaxialschicht 2 (Driftschicht) einen pn-Übergang bilden, kann das Bauelement derart entworfen werden, daß dessen Haltespannung durch den Lawinendurchbruch des pn-Übergangs zwischen der p-Typ Epitaxialschicht 3, die an der Sourceelektrode festgelegt ist, und der n–-Typ Epitaxialschicht 2 bestimmt werden, und daher kann der Widerstandswert zur Zerstörung des Bauelements groß gemacht werden. D. h. dies kann durch eine derartige Konstruktion des Bauelements erreicht werden, daß dann, wenn eine große positive Spannung (beispielsweise ein Rauschen oder eine Rückspannung, die entsteht, wenn eine induktive Last geschaltet wird) dem Drain eingeprägt wird, d. h. wenn eine Sperrvorspannung dem pn-Übergang zwischen dem Source und dem Drain eingeprägt wird, bevor die n-Typ Dünnschicht-Halbleiterschicht 8 zwischen der n–-Typ Epitaxialschicht 2 und dem n+-Typ Sourcegebiet 5 durch die hohe Spannung an dem Drain einem Durchgriff bzw. Durchschlag unterliegt, der pn-Übergang zwischen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 einem Lawinendurchbruch bei einer niedrigeren Spannung als der Spannung unterliegt, bei welcher der oben erwähnte Durchgriff auftritt.
  • Die Gebiete, bei denen sich die Haltespannung scharf entsprechend den Graphen von 18 und 19 ändert, zeigen die Haltespannung, welche durch den Durchgriff der n-Typ Dünnschicht-Halbleiterschicht 8 bestimmt wird. In den Gebieten, in denen die Haltespannung 1000 V beträgt, ist die oben erwähnte Spannung, welche den Lawinendurchbruch hervorruft, niedriger als die Spannung, bei welcher die n-Typ Dünnschicht-Halbleiterschicht 8 einen Durchgriff erfährt. Aus diesen zwei Graphen ist ersichtlich, daß zur Bestimmung der Haltespannung eines SiC-Leistungs-MOSFET's mit Lawinendurchbruch des pn-Übergangs zwischen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 es nötig ist, die Dicke der n-Typ Dünnschicht-Halbleiterschicht 8 kleiner zu gestalten, je größer deren Störstellenkonzentration ist.
  • Neben dem Festlegen der n-Typ Dünnschicht-Halbleiterschicht 8 wie in 18 und 19 dargestellt ist es möglich, die Haltespannung des SiC-Leistungs-MOSFET's mit einem Lawinendurchbruch des pn-Übergangs zwischen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 beispielsweise durch Ändern der Störstellenkonzentrationen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 zu bestimmen.
  • Ebenfalls ist es durch Steuern der Störstellenkonzentration der p-Typ Epitaxialschicht 3 und der Verunreinigungskonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 unabhängig möglich, einen MOSFET mit einer hohen Haltespannung, einer niedrigen Verlustleistung und einer niedrigen Gateschwellenwertspannung zu schaffen. Wenn insbesondere die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8, in welcher der Kanal gebildet wird, reduziert wird, verringert sich der Einfluß der Störstellenstreuung in dem Ladungsträgerfluß, und es ist möglich, die Kanalbeweglichkeit zu erhöhen. Da die Source-Drain-Haltespannung hauptsächlich durch die Störstellenkonzentrationen und die Schichtdicken der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 bestimmt wird, ist es möglich, die Störstellenkonzentration der p-Typ Epitaxialschicht 3 anzuheben und den Abstand zu verkürzen, welcher zwischen der Halbleiterschicht mit hohem Widerstandswert und dem Sourcehalbleitergebiet gebildet ist. Als Ergebnis ist es möglich, die Kanallänge unter Beibehaltung einer hohen Haltespannung kurz zu gestalten. Daher kann der Kanalwider standswert stark reduziert werden, und es ist möglich, den Source-Drain-Einschaltwiderstandswert zu verringern.
  • Als nächstes wird ein Verfahren zur Herstellung des Leistungs-MOSFET's des Grabentyps unter Verwendung von 3 bis 14 beschrieben.
  • Zuerst wird wie in 3 dargestellt ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1 bereitgestellt bzw. aufbereitet, dessen Hauptoberfläche eine (0001)-Kohlenstoffseite ist. Auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats ist eine n–-Typ Epitaxialschicht 2 epitaxial aufgewachsen, und auf der n–-Typ Epitaxialschicht 2 ist eine p-Typ Epitaxialschicht 3 epitaxial aufgewachsen. Auf diese Weise ist ein Halbleitersubstrat 4 aus dem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 gebildet. Die n–-Typ Epitaxialschicht 2 und die p-Typ Epitaxialschicht 3 sind mit einer Kristallachse des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 mit einer Neigung von etwa 3,5° bis 8° gebildet, und folglich ist die Oberflächenausrichtung der Hauptoberfläche des Halbleitersubstrats 4 eine ungefähre (0001)-Kohlenstoffseite.
  • Als nächstes wird wie in 4 dargestellt ein n+-Typ Sourcegebiet 5 in einem vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 beispielsweise durch Ionenimplantation von Stickstoff gebildet. Ebenfalls wird ein p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert in einem anderen vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 beispielsweise durch Ionenimplantation von Aluminium gebildet.
  • Danach wird wie in 5 dargestellt unter Verwendung eines Trockenätzverfahrens RIE (Reactive Ion Etching, reaktives Ionenätzen) ein Graben 7 gebildet, welcher durch das n+-Typ Sourcegebiet 5 und die p-Typ Epitaxialschicht 3 hindurchtritt und die n–-Typ Epitaxialschicht 2 erreicht. Zu diesem Zeitpunkt ist der Graben 7 derart gebildet, daß eine Seitenfläche 7a des Grabens 7 parallel zu der ungefähren Richtung [1100] ausgebildet ist. Folglich ist wie in 2 dargestellt die ebene Form der Seitenfläche 7a des Grabens 7 von oben aus betrachtet ein Sechseck, dessen innere Winkel im wesentlichen gleich sind.
  • Ebenfalls wird wie in 6 dargestellt eine n-Typ Dünnschicht-Halbleiterschicht 8 durch epitaxiales Aufwachsen auf der Oberseite des Halbleitersubstrats 4 einschließlich den inneren Wänden (der Seitenfläche 7a und der Unterseite 7b) des Grabens 7 gebildet. Insbesondere wird durch CVD (chemical vapor deposition, chemische Aufdampfung) eine Dünnschicht aus 6H-SIC auf 6H-Si durch homoepitaxiales Aufwachsen gebildet, um eine n-Typ Dünnschicht-Halbleiterschicht 8 zu bilden, welche sich über die Oberflächen des n+-Typ Sourcegebiets 5, der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 an den inneren Wänden des Grabens 7 erstreckt.
  • Da zu diesem Zeitpunkt die epitaxiale Aufwachsrate in Richtung senkrecht dazu 8 bis 10 mal größer als die epitaxiale Aufwachsrate auf der (0001)-Kohlenstoffseite ist, ist es möglich, die n-Typ Dünnschicht-Halbleiterschicht 8 schnell auf der Seitenfläche 7a und dünn auf der Unterseite 7b zu bilden. Ebenfalls werden hier die Schichtdicke X (μm) und die Störstellenkonzentration N (cm–3) der zweiten Halbleiterschicht 8 auf der Seitenfläche 7a bezüglich des Sollwertes der Source-Drain-Haltespannung Y (V) entsprechend der Beziehung Y < –10000{(X – 0,8) + 0,3(logN – 15)} bestimmt, wenn die Gateelektrodenschicht 10 p-Typ Polysilizium ist, und entsprechend der Beziehung Y < –10000{(X – 0,6) + 0,3(logN – 15)}, wenn die Gateelektrodenschicht 10 n-Typ Polysilizium ist.
  • In dem Schritt des Bildens dieser n-Typ Dünnschicht-Halbleiterschicht 8 reduziert die n-Typ Dünnschicht-Halbleiterschicht 8 durch das Aufwachsen Oberflächenunregelmäßigkeiten, die als Ergebnis des Schritts des Bildens des Grabens entstanden sind. Folglich ist die Oberfläche des Kanalbildungsgebiets eine ebene Fläche, und die Kanalbeweglichkeit steigt an. Da ebenfalls in der n-Typ Dünnschicht-Halbleiterschicht 8 keine Kristalldefekte vorliegen, welche infolge von Ionenstößen beim RIE entstanden sind, wird eine Beweglichkeitsabnahme verhindert, und es möglich, den Einschaltwiderstandswert zwischen Source und Drain zu verringern.
  • Danach wird wie in 7 dargestellt durch thermische Oxidation eine Gateoxidschicht (thermische Oxidschicht) 9 auf den Oberflächen des Halbleitersubstrats 4 und der n-Typ Dünnschicht-Halbleiterschicht 8 und auf der Unterseite 7b des Grabens 7 gebildet. Zu diesem Zeitpunkt ist die thermische Oxidschicht auf der Seitenfläche 7a dünn und auf der Substratoberfläche und auf der Grabenunterseite 7b dick. Zu diesem Zeitpunkt wird die Dünnschicht-Halbleiterschicht 8, welche durch epitaxiales Aufwachsen auf der Oberfläche des Halbleitersubstrats 4 und auf der Grabenunterseite 7b gebildet wird, eine Oxidschicht. Dies liegt daran, daß die Oxidationsrate des hexagonalen Siliziumkarbids an der (0001)-Kohlenstoffseite am schnellsten ist und etwa 5 mal so schnell ist wie an einer Seite senkrecht zu der (0001)-Kohlenstoffseite. Auf diese Weise wird die epitaxial aufgewachsene n-Typ Dünnschicht-Halbleiterschicht 8 auf der Oberfläche des Halbleitersubstrats 4 und auf der Grabenunterseite 7b oxidiert, und die n-Typ Dünnschicht-Halbleiterschicht 8 verbleibt lediglich auf der Grabenseitenfläche 7a.
  • Da bei diesem Schritt des Bildens der Gateoxidschicht 9 wie oben erwähnt die Oberfläche des Kanalbildungsgebiets eben ist, kann die Schichtdicke der Gateoxidschicht 9, die auf der Oberfläche des Kanalbildungsgebiets gebildet wird, ebenfalls gleichförmig ausgebildet werden. Als Ergebnis gibt es bei dem fertiggestellten MOSFET keine lokalen Konzentrationen des elektrischen Felds, wenn eine Gatespannung eingeprägt wird. Deshalb ist die Haltespannung der Gateoxidschicht erhöht. Aus demselben Grund ist die Lebensdauer der Gateoxidschicht verlängert.
  • Danach wird wie in 8 dargestellt die Innenseite der Gateoxidschicht 9 in dem Graben 7 mit einer Gateelektrodenschicht 10 gefüllt. Als Material, welches diese Gateelektrodenschicht 10 bildet, wird p-Typ Polysilizium oder n-Typ Polysilizium verwendet. Ebenfalls wird wie in 9 eine Zwischenisolierungsschicht 11 auf der oberen Oberfläche der Gateelektrodenschicht 10 gebildet. Danach wird wie in 1 dargestellt eine Sourceelektrodenschicht 12 auf dem n+-Typ Sourcegebiet 5, der Zwischenisolierungsschicht 11 und dem p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert gebildet. Ebenfalls wird eine Drainelektrodenschicht 13 auf der Oberfläche des n-Typ Siliziumkarbid-Halbleitersubstrats 1 gebildet, und der Leistungs-MOSFET des Grabengatetyps ist dadurch fertiggestellt.
  • Da bei der oben beschriebenen bevorzugten Ausführungsform die Seitenfläche 7a des Grabens 7 aus einer Mehrzahl von Seiten parallel zu der ungefähren Richtung [1100] gebildet ist, stellt die Oberflächenausrichtung der Oberfläche der auf dieser Seitenfläche 7a gebildeten Dünnschicht-Halbleiterschicht 8 eine ungefähre {1120}-Seite dar. Diese {1120}-Seite bezieht sich üblicherweise auf die sechs Seiten (2110), (1120), (1210), (2110), (1120) und (1210). Da bei diesem Leistungs-MOSFET des Grabengatetyps der Kanal in der Dünnschicht-Halbleiterschicht 8 gebildet wird, ist die Oberfläche des Kanalbildungsgebiets eine ungefähre {1120}-Seite.
  • Die Seitenfläche 7a des Grabens 7 kann ebenfalls aus einer Mehrzahl von Seiten parallel zu der ungefähren Richtung [1120] gebildet werden. In diesem Fall führt die Oberflächenausrichtung der Oberfläche der Dünnschicht-Halbleiterschicht 8 zu einer wesentlichen {1100}-Seite.
  • Für jeden dieser Fälle wurde der Einfluß der Source-Drain-Haltespannung studiert. Es wurde als Ergebnis herausgefunden, daß die Source-Drain-Haltespannung besser aufrechterhalten werden kann, wenn die Oberflächenausrichtung der Oberfläche der Dünnschicht-Halbleiterschicht 8 im wesentlichen {1120} ist.
  • Insbesondere wurde eine Studie bezüglich einer Simulation durchgeführt, welche die Beziehung zwischen der Störstellenkonzentration der Dünnschicht-Halbleiterschicht 8 und der Source-Drain-Haltespannung darstellt. In 20 ist ein Beispiel einer Störstellenkonzentrationsabhängigkeit der aus der Simulation vorhergesagten Source-Drain-Haltespannung für einen Fall dargestellt, bei welchem eine Dünnschicht-Halbleiterschicht 8 einer festgelegten Schichtdicke von 250 nm in einem Leistungs-MOSFET des Grabengatetyps gebildet wurde, dessen Source-Drain-Haltespannung, die mit einer n–-Typ Epitaxialschicht 2 und einer p-Typ Epitaxialschicht 3 erlangt wird, 1000 V beträgt. In diesem Fall wurde die Gateelektrodenschicht 10 unter Verwendung des n-Typ Polysiliziums gebildet.
  • Wie in 20 dargestellt werden bei Störstellenkonzentrationen der Dünnschicht-Halbleiterschicht unterhalb von 7 × 1015 cm–3 die 1000 V aufrechterhalten, d. h. die Haltespannung, bei welcher die Dünnschicht-Halbleiterschicht nicht gebildet ist, jedoch wenn die Störstellenkonzentration leicht von 7 × 1015 cm–3 ansteigt, verringert sich die Haltespannung rasch. Wenn die Störstellenkonzen tration 2 × 1016 cm–3 überschreitet, wird die Haltespannung zu 0 V. Wenn die Störstellenkonzentration der Dünnschicht-Halbleiterschicht unterhalb von 7 × 1015 cm–3 liegt, ist es möglich, die Haltespannung auf der Entwurfshaltespannung von 1000 V zu halten, und sogar wenn eine Streuung der Störstellenkonzentration auftritt, ergibt sich keine Streuung bei der Haltespannung. Wenn andererseits der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht bei etwa 1 × 1016 liegt, falls sich die Störstellenkonzentration ändert, dann ändert sich die Haltespannung über einen breiten Bereich. Diese Änderung der Variation in der Haltespannung wird durch den Bereich der Änderung in der Störstellenkonzentration bestimmt.
  • Wenn die Oberflächenausrichtung der Dünnschicht-Halbleiterschicht im wesentlichen zu {1120} gemacht wird, kann die Source-Drain-Haltespannung auf der Entwurfshaltespannung gehalten werden. Es kann daher angenommen werden, daß der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht in einem Konzentrationsgebiet liegt, das niedrig genug ist zur Aufrechterhaltung der Entwurfshaltespannung. Wenn die Oberflächenausrichtung der Dünnschicht-Halbleiterschicht im wesentlichen zu {1100} gemacht wird, ist der Mittelwert der Störstellenkonzentration der Dünnschicht-Halbleiterschicht höher, als wenn die Kanalseite zu einer wesentlichen {1120}-Seite gemacht wird, und es kann angenommen werden, daß er in einem Haltespannungsübergangsgebiet liegt.
  • Aus diesen Ergebnissen ist ersichtlich, daß dann, wenn die Oberflächenausrichtung der Dünnschicht-Halbleiterschicht 8 auf im wesentlichen {1120} festgelegt wird, es möglich ist, eine Source-Drain-Entwurfshaltespannung gut aufrechtzuerhalten.
  • Bei der oben beschriebenen bevorzugten Ausführungsform kann die auf dem n+-Typ Sourcegebiet 5 und dem p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert gebildete Sourceelektrodenschicht 12 jeweils aus unterschiedlichen Materalien von den oben beschriebenen Materialien gebildet werden. Es ist ebenfalls möglich, eine Streuung bezüglich des p-Typ Siliziumkarbidgebiets 6 mit niedrigem Widerstandswert zu erzielen, wobei die Sourceelektrodenschicht 12 in Kontakt mit dem n+-Typ Sourcegebiet 5 und der p-Typ Epitaxialschicht 3 gebildet ist. Es ist ausreichend, die Sourceelektrodenschicht 12 wenigstens auf der Oberfläche des n+-Typ Sourcegebiets 5 zu bilden.
  • Ein Siliziumkarbid-Halbleiterbauelement der Erfindung ist nicht auf den oben beschriebenen n-Kanal MOSFET des Vertikaltyps beschränkt und kann ähnlich auf einen p-Kanal MOSFET des Vertikaltyps angewandt werden, welcher durch Vertauschen der p-Typen und der n-Typen in 1 erlangt wird.
  • Obwohl bei der in 1 dargestellten Konzentration die Seitenfläche 7a des Grabens 7 etwa 90° bezüglich der Oberfläche des Halbleitersubstrats 4 wie in 10 dargestellt beträgt, müssen ebenfalls der durch die Seitenfläche 7a des Grabens 7 und die Oberfläche des Halbleitersubstrats 4 gebildete Winkel nicht unbedingt nahe 90° liegen. Der Graben 7 kann ebenfalls eine V-Form ohne Bodenfläche bzw. Unterseite besitzen. Wie in 11 dargestellt muß die Seitenfläche 7a des Grabens nicht eben sein und kann alternativ eine leicht gekrümmte Oberfläche aufweisen.
  • Es wird darauf hingewiesen, daß eine hervorragende Wirkung durch Entwerfen des durch die Seitenfläche 7a des Grabens 7 und das Halbleitersubstrat 4 gebildeten Winkels derart erzielt werden kann, daß die Kanalbeweglichkeit ansteigt.
  • Ebenfalls kann wie in 12 dargestellt der obere Teil der Gateelektrode 10 eine Form aufweisen, welche sich über das n+-Typ Sourcegebiet 5 erstreckt. Durch Annahme dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem n+-Typ Sourcegebiet 5 und dem in dem der n-Typ Dünnschicht-Halbleiterschicht 8 induzierten Kanal zu reduzieren.
  • Ebenfalls kann wie in 13 dargestellt eine Struktur verwendet werden, bei welcher die Gateoxidschicht 9 im wesentlichen dieselbe Größe an dem unteren Ende der n-Typ Dünnschicht-Halbleiterschicht 8 aufweist, in welcher der Kanal gebildet wird, wie in der Mitte davon, und die Gateelektrodenschicht 10 erstreckt sich unter das untere Ende der n-Typ Dünnschicht-Halbleiterschicht 8. Durch Annahme dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem in der n-Typ Dünnschicht-Halbleiterschicht 8 und dem Draingebiet induzierten Kanal zu reduzieren. Oder es kann die in 14 dargestellte Konstruktion verwendet werden. D. h. es kann eine Konstruktion angenommen werden, bei welcher der obere Teil der Gateelektrodenschicht 10 eine Form aufweist, welche sich über das n+-Typ Sourcegebiet 5 wie in 12 dargestellt erstreckt und bei welcher sich ebenfalls die Gateelektrodenschicht 10 unter das untere Ende der n-Typ Dünnschicht-Halbleiterschicht 8 wie in 13 dargestellt erstreckt.
  • Die n-Typ Dünnschicht-Halbleiterschicht 8 und die p-Typ Epitaxialschicht 3 können unterschiedliche Kristalltypen aufweisen, und es ist beispielsweise durch Bilden der p-Typ Epitaxialschicht 3 aus 6H-SiC und durch Bilden der n-Typ Dünnschicht-Halbleiterschicht 8 aus 4H-SiC und durch Erhöhen der Mobilität in die Richtung, in welche die Ladungsträger fließen, möglich, einen MOSFET mit einer geringeren Verlustleistung zu erlangen.
  • Ebenfalls kann wie in 15 dargestellt die ebene Form der Seitenfläche des Grabens 7 auf der Seite der Gateelektrodenschicht 10 ein Sechseck mit im wesentlichen gleichen inneren Winkeln sein. Mit anderen Worten, wie in der Draufsicht auf das Halbleitersubstrat 4 von 16 dargestellt kann die Form der Gateelektrodenseite ein Sechseck mit den sechs Seiten S11, S12, S13, S14, S15, S16 sein, wobei der durch die Seiten S11 und S12 gebildete (innerer) Winkel, der durch die Seiten S12 und S13 gebildete (innere) Winkel, der durch die Seiten S13 und S14 gebildete (innere) Winkel, der durch die Seiten S14 und S15 gebildete (innere) Winkel, der durch die Seiten S15 und S16 gebildete (innere) Winkel und der durch die Seiten S16 und S11 gebildete (innere) Winkel etwa 120° betragen.
  • Ebenfalls muß die Seitenfläche 7a des Grabens 7 nicht aus einer Mehrzahl von Seiten parallel zu der ungefähren Richtung [1100] gebildet sein, und sie kann alternativ durch eine Mehrzahl von Flächen parallel zu der ungefähren Richtung [1120] gebildet sein.
  • Im folgenden wird eine zweite Ausführungsform beschrieben. 21 zeigt einen n-Kanal-Leistungs-MOSFET eines Grabengatetyps (Leistungs-MOSFET eines Vertikaltyps) dieser bevorzugten Ausführungsform.
  • Ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1, welches als erste Halbleiterschicht mit niedrigem Widerstandswert dient, ist unter Verwendung eines hexagonalen Siliziumkarbids gebildet. Auf dieses n+-Typ Siliziumkarbid-Halbleitersubstrat 1 sind aufeinanderfolgend eine n–-Typ Siliziumkarbid-Halbleiterschicht (n–-Typ Epitaxialschicht) 2, welche eine Halbleiterschicht eines hohen Widerstandswerts bildet, eine n+-Typ Siliziumkarbid-Halbleiterschicht (n+-Typ Epitaxialschicht) 2a, welche eine zweite Halbleiterschicht mit niedrigem Widerstandswert bildet, und eine p-Typ Siliziumkarbid-Halbleiterschicht (p-Typ Epitaxialschicht) 3, welche eine erste Halbleiterschicht bildet, aufgeschichtet. Auf diese Weise ist ein Halbleitersubstrat 4, welches aus einkristallinem Siliziumkarbid besteht, aus dem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, der n–-Typ Epitaxialschicht 2, der n+-Typ Epitaxialschicht 2a und der p-Typ Epitaxialschicht 3 gebildet, und die Oberseite dieses Halbleitersubstrats 4 ist eine substantielle bzw. wesentliche (0001)-Kohlenstoffseite.
  • Ein n+-Typ Sourcegebiet 5, welches ein Halbleitergebiet bildet, ist in einem vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 gebildet. Ebenfalls ist ein p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert in der Oberfläche der p-Typ Epitaxialschicht 3 in einem vorbestimmten Gebiet gebildet, welches von dem n+-Typ Sourcegebiet 5 umgeben ist.
  • Ein Graben 7 ist in einem vorbestimmten Gebiet des n+-Typ Sourcegebiets 5 gebildet. Dieser Graben 7 tritt durch das n+-Typ Sourcegebiet 5, die p-Typ Epitaxialschicht 3 und die n+-Typ Epitaxialschicht 2a hindurch und erreicht die n–-Typ Epitaxialschicht 2. Der Graben 7 besitzt eine Seitenfläche 7a senkrecht zu der Oberfläche des Halbleitersubstrats 4 und eine Unterseite bzw. Bodenseite 7b parallel zu der Oberfläche des Halbleitersubstrats 4.
  • Eine n-Typ Dünnschicht-Halbleiterschicht (zweite Halbleiterschicht) 8 des Siliziumkarbids erstreckt sich in die ungefähre Richtung [1100] oder die ungefähre Richtung [1120] über die Oberflächen des n+-Typ Sourcegebiets 5, der p-Typ Epitaxialschicht 3, der n+-Typ Epitaxialschicht 2a und der n–-Typ Epitaxialschicht 2 an der Seitenfläche 7a des Grabens 7. Die n-Typ Dünnschicht-Halbleiterschicht 8 besteht aus einer Dünnschicht-Halbleiterschicht einer Dicke von etwa 1000 bis 5000 Angström. Der Kristalltyp der n-Typ Dünnschicht-Halbleiterschicht 8 ist derselbe Typ wie der Kristalltyp der p-Typ Epitaxialschicht 3 und ist beispielsweise 6H-SiC. Statt dessen kann er alternativ auch 4H-SiC oder 3C-SiC sein. Die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 ist geringer als die Störstellenkonzentrationen des n+-Typ Siliziumkarbid-Halbleitersubstrats 1, der n-Typ Epitaxialschicht 2a und des n+-Typ Sourcegebiets 5.
  • Eine Gateoxidschicht 9 ist auf der Oberfläche der n-Typ Dünnschicht-Halbleiterschicht 8 und der Unterseite 7b des Grabens 7 gebildet. Die Innenseite der Gateoxidschicht 9 in dem Graben 7 ist mit einer Gateelektrodenschicht 10 gefüllt. Die Gateelektrodenschicht 10 ist von einer Zwischenisolierungsschicht 11 bedeckt. Eine Sourceelektrodenschicht 12, welche eine erste Elektrodenschicht bildet, ist auf der Oberfläche des n+-Typ Sourcegebiets 5 und der Oberfläche des p-Typ Siliziumkarbidgebiets 6 mit geringem Widerstandswert gebildet. Eine Drainelektrodenschicht 13, welche eine zweite Elektrodenschicht bildet, ist auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 gebildet (der Rückseite des Halbleitersubstrats 4).
  • Somit unterscheidet sich die zweite bevorzugte Ausführungsform von der ersten bevorzugten Ausführungsform in dem Punkt, daß eine n+-Typ Epitaxialschicht 2a zwischen der n–-Typ Epitaxialschicht 2 und der p-Typ Epitaxialschicht 3 gebildet ist.
  • Der grundlegende Betrieb des Leistungs-MOSFET's des Grabengatetyps der zweiten bevorzugten Ausführungsform ist derselbe wie derjenige der ersten bevorzugten Ausführungsform. Hier wird der Effekt des Bereitstellens der n+-Typ Epitaxialschicht 2a beschrieben.
  • Da die p-Typ Epitaxialschicht 3 (Körperschicht) und die n+-Typ Epitaxialschicht 2a einen pn-Übergang bilden, kann zuerst das Bauelement derart entworfen werden, daß dessen Haltespannung durch den Lawinendurchbruch des pn-Übergangs zwischen der p-Typ Epitaxialschicht 3 und der n+-Typ Epitaxialschicht 2a bestimmt wird, und daher kann der Widerstandswert bezüglich der Zerstörung des Bauelements groß gemacht werden.
  • Es ist ebenfalls möglich, durch Steuern der Störstellenkonzentrationen der p-Typ Epitaxialschicht 3, der n+-Typ Epitaxialschicht 2a und der n-Typ Dünnschicht-Halbleiterschicht 8 unabhängig voneinander einen MOSFET mit einer hohen Haltespannung, einer niedrigen Verlustleistung und einer niedrigen Gateschwellenwertspannung zu schaffen. Wenn insbesondere die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8, in welcher der Kanal gebildet wird, reduziert wird, verringert sich der Einfluß der Störstellenstreuung in dem Ladungsträgerfluß, und es ist möglich die Kanalbeweglichkeit zu erhöhen.
  • Die Source-Drain-Haltespannung wird hauptsächlich durch die StörstellenStörstellenkonzentrationen und Schichtdicken der n–-Typ Epitaxialschicht 2, der n+-Typ Epitaxialschicht 2a und der p-Typ Epitaxialschicht 3 bestimmt. Daher ist es durch Erhöhen der StörstellenStörstellenkonzentration der p-Typ Epitaxialschicht 3 möglich, die Entfernung L zu verkürzen, welche zwischen der Halbleiterschicht 2 mit hohem Widerstandswert und dem Sourcehalbleitergebiet 5 gebildet ist. Daher ist es möglich, die Kanallänge kurz zu gestalten, während eine hohe Haltespannung aufrechterhalten wird. Folglich kann der Kanalwiderstandswert stark reduziert werden, und es ist möglich, den Source-Drain-Einschaltwiderstandswert zu verringern.
  • Ebenfalls wird es durch Anordnen der n+-Typ Epitaxialschicht 2a zwischen der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 möglich, eine Zerstörung der Gateoxidschicht 9 infolge eines Lawinendurchbruchs an dem Boden des Grabens 7 (hiernach einfach als Grabenboden bezeichnet) zu verhindern.
  • In 22 ist eine pn+n–-Diode (eine Körperdiode (body diode)) durch die p-Typ Epitaxialschicht 3, die n+-Typ Epitaxialschicht 2a und die n–-Typ Epitaxialschicht 2 an dem Abschnitt A-A gebildet. Da bei dieser pn+n–-Körperdiode die n+-Typ Epitaxialschicht 2a unter der p-Typ Epitaxialschicht (Körperschicht (body layer)) 3 vorhanden ist, wird dann, wenn eine Sperrspannung (eine Spannung derart, daß der pn-Übergang zwischen dem Drain und dem Source umgekehrt vorgespannt ist) über das Drain-Source-Gebiet eingeprägt wird, die Ausdehnung einer Verarmungsschicht, welche sich von der p-Typ Epitaxialschicht 3 auf die n+-Typ Epitaxialschicht 2a und die n–-Typ Epitaxialschicht 2 erstreckt, unterdrückt. Da die elektrische Feldstärke infolge dieser Verarmungsschicht größer als die elektrische Feldstärke an dem Grabenboden wird, wird als Ergebnis die Haltespannung der pn+n–-Diode klein. Diese Haltespannung kann entweder durch Erhöhen der Störstellenkonzentration der n+-Typ Epitaxialschicht 2a oder durch Erhöhen der Dicke der n+-Typ Epitaxialschicht 2a verringert werden.
  • Der Grabenboden an dem Abschnitt B-B wird andererseits von der n+-Typ Epitaxialschicht 2a durch die n-Typ Dünnschicht-Halbleiterschicht 8 isoliert. Folglich fällt die Haltespannung an dem Grabenboden nicht ab, obwohl die n+-Typ Epitaxialschicht 2a zwischen der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2 gebildet ist.
  • Daher ist es durch Einstellen der Störstellenkonzentration und der Schichtdicke der n+-Typ Epitaxialschicht 2a möglich, die Haltespannung der Körperdiode unterhalb der Haltespannung des Grabenbodens zu verringern. Da die Körperdiode dann einem Lawinendurchbruch unterliegt, bevor der Grabenboden einem Lawinendurchbruch unterliegt, kann eine Zerstörung der Gateoxidschicht 9 verhindert werden.
  • Da die n-Typ Dünnschicht-Halbleiterschicht 8 neben der n+-Typ Epitaxialschicht 2a gebildet ist, wird die elektrische Feldstärke des Körperdiodenteils durch die n-Typ Dünnschicht-Halbleiterschicht 8 abgeschwächt und wirkt sich nicht direkt auf den Grabenboden aus.
  • Da die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 niedriger als diejenige der n+-Typ Epitaxialschicht 2a an dem Abschnitt B-B ist, kann die Ausdehnung der Verarmungsschicht an dem Teil des Grabenbodens in der n-Typ Dünnschicht-Halbleiterschicht 8 größer gemacht werden als diejenige an der n+-Typ Epitaxialschicht 2a des Abschnitts A-A. Als Ergebnis kann die maximale Feldstärke an dem Abschnitt B-B niedriger als an dem Abschnitt A-A gemacht werden.
  • Da die n+-Typ Epitaxialschicht 2a unter der p-Typ Epitaxialschicht 3 gebildet ist, fließen ebenfalls Elektronen, welche aus der n-Typ Dünnschicht-Halbleiterschicht 8 fließen, neben der p-Typ Epitaxialschicht 3 auf die Drainelektrode 13 zu und dehnen sich in Horizontalrichtung aus, d. h. es fließen ebenfallls Ladungsträger unmittelbar unter der p-Typ Epitaxialschicht 3, und daher kann der Widerstandswert der n–-Typ Epitaxialschicht 2 klein gemacht werden.
  • Die Störstellenkonzentration der n+-Typ Epitaxialschicht 2a ist vorzugsweise wenigstens eine Größenordnung höher als die Störstellenkonzentration der n–-Typ Epitaxialschicht 2. Wenn der n+-Typ Epitaxialschicht 2a eine derartige Störstellenkonzentration gegeben wird, ist es möglich, die Dicke der n+-Typ Epitaxialschicht 2a auf einen Wert unterhalb von 0,3 μm zu gestalten.
  • Als nächstes wird ein Verfahren zur Herstellung eines Leistungs-MOSFET's eines Grabengatetyps der zweiten bevorzugten Ausführungsform unter Bezugnahme auf 23 bis 29 beschrieben.
  • Zuerst wird wie in 23 dargestellt ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1, dessen Hauptoberfläche eine (0001)-Kohlenstoffseite ist, bereitgestellt, und man läßt auf der Oberfläche davon eine n–-Typ Epitaxialschicht 2 epitaxial aufwachsen. Auf der n–-Typ Epitaxialschicht 2 läßt man eine n+-Typ Epitaxialschicht 2a epitaxial aufwachsen, und darauf läßt man eine p-Typ Epitaxialschicht 3 epitaxial aufwachsen. Auf diese Weise wird ein Halbleitersubstrat 4 gebildet, welches aus dem n+-Typ Siliziumkarbid-Halbleitersubstrat 1, der n–-Typ Epitaxialschicht 2, der n+-Typ Epitaxialschicht 2a und der p-Typ Epitaxialschicht 3 gebildet ist. Die n–-Typ Epitaxialschicht 2, die n+-Typ Epitaxialschicht 2a und die p-Typ Epitaxialschicht 3 werden gebildet, wobei die Kristallachse des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 um etwa 3,5° bis 8° geneigt ist, und folglich ist die Hauptoberfläche des Halbleitersubstrats 4 eine ungefähre (0001)-Kohlenstoffseite.
  • Als nächstes wird wie in 24 dargestellt ein n+-Typ Sourcegebiet 5 in einem vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 beispielsweise durch Ionenimplantierung von Stickstoff gebildet. Ebenfalls wird ein p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert in einem anderen vorbestimmten Gebiet der Oberfläche der p-Typ Epitaxialschicht 3 beispielsweise durch Ionenimplantierung von Aluminium gebildet.
  • Danach wird wie in 25 dargestellt durch RIE (Reactive Ion Etching, reaktives Ionenätzen) ein Graben 7 gebildet, welcher durch das n+-Typ Sourcegebiet 5, die p-Typ Epitaxialschicht 3 und die n+-Typ Epitaxialschicht 2a hindurchtritt und die n–-Typ Epitaxialschicht 2 erreicht. Zu diesem Zeitpunkt ist der Graben 7 derart gebildet, daß die Seitenfläche 7a des Grabens 7 parallel zu der ungefähren Richtung [1100] oder der ungefähren Richtung [1120] verläuft.
  • Ebenfalls wird wie in 26 dargestellt eine n-Typ Dünnschicht-Halbleiterschicht 8 durch epitaxiales Aufwachsen auf der Oberseite des Halbleitersubstrats 4 einschließlich der inneren Wände (der Seitenfläche 7a und der Unterseite 7b) des Grabens 7 gebildet. Insbesondere wird durch CVD eine Dünnschicht aus 6H-SiC auf 6H-SiC durch homoepitaxiales Aufwachsen gebildet, um eine n-Typ Dünnschicht-Halbleiterschicht 8 zu bilden, welche sich über die Oberflächen des n+-Typ Sourcegebiets 5, der p-Typ Epitaxialschicht 3, der n+-Typ Epitaxialschicht 2a und der n–-Typ Epitaxialschicht 2 an den inneren Wänden des Grabens 7 erstreckt.
  • Da zu diesem Zeitpunkt im Vergleich mit der Rate des Aufwachsens auf der (0001)-Kohlenstoffseite die epitaxiale Aufwachsrate in Richtung senkrecht dazu 8 bis 10 mal schneller ist oder mehr, kann die n-Typ Dünnschicht-Halbleiterschicht 8 dick auf der Seitenfläche 7a und dünn auf der Unterseite 7b gebildet werden. Es wird festgestellt, daß die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8 auf der Seitenfläche 7a auf einen niedrigeren Wert als die StörstellenStörstellenkonzentrationen des n+-Typ Siliziumkarbid-Halbleitersubstrats 1, der n+-Typ Epitaxialschicht 2a und des n+-Typ Sourcegebiets 5 bestimmt werden.
  • Danach wird wie in 27 dargestellt durch thermische Oxidation eine Gateoxidschicht (thermische Oxidschicht) 9 auf den Oberflächen des Halbleitersubstrats 4 und der n-Typ Dünnschicht-Halbleiterschicht 8 und auf der Unterseite 7b des Grabens 7 gebildet. Zu diesem Zeitpunkt ist die thermische Oxidschicht auf der Seitenfläche 7a dünn und auf der Substratoberfläche und auf der Grabenunterseite 7b dick, und die durch epitaxiales Aufwachsen auf der Oberfläche des Halbleitersubstrats 4 und auf der Grabenunterseite 7b gebildete n-Typ Dünnschicht-Halbleiterschicht 8 wird eine Oxidschicht. Auf diese Weise wird die auf der Oberfläche des Halbleitersubstrats 4 und der Grabenunterseite 7b epitaxial aufgewachsene n-Typ Dünnschicht-Halbleiterschicht 8 oxidiert, und die n-Typ Dünnschicht-Halbleiterschicht 8 verbleibt lediglich auf der Grabenseitenfläche 7a.
  • Danach wird wie in 28 dargestellt die Innenseite der Gateoxidschicht 9 in dem Graben 7 mit einer Gateelektrodenschicht 10 gefüllt. Wie in 29 dargestellt wird ebenfalls eine Zwischenisolierungsschicht 11 auf der oberen Oberfläche der Gateoxidschicht 10 gebildet. Danach wird wie in 21 dargestellt eine Sourceelektrodenschicht 12 auf dem n+-Typ Sourcegebiet 5, der Zwischenisolierungsschicht 11 und dem p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert gebildet. Ebenfalls wird eine Drainelektrodenschicht 13 auf der Oberfläche des n+-Typ Siliziumkarbid-Halbleitersubstrats 1 gebildet, und der Leistungs-MOSFET des Grabentyps ist dadurch fertiggestellt.
  • Da die n-Typ Dünnschicht-Halbleiterschicht 8 auf der Seitenfläche 7a des Grabens 7 angeordnet ist und die Gateelektrodenschicht 10 oberhalb dieser n-Typ Dünnschicht-Halbleiterschicht 8 vorgesehen ist, kann somit bei dieser bevorzugten Ausführungsform die Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8, welche das Kanalbildungsgebiet bildet, unabhängig von der p-Typ Epita xialschicht 3 und der n+-Typ Epitaxialschicht 2a eingestellt werden, und daher kann eine hohe Haltespannung, eine niedrige Verlustleistung und eine niedrige Gateschwellenwertspannung erlangt werden. Ebenfalls kann durch Niedriggestalten der Störstellenkonzentration der n-Typ Dünnschicht-Halbleiterschicht 8, welche den Kanal bildet, und durch Dünngestalten deren Dicke in einem Bereich von 1000 bis 5000 Angström sogar unter einem Hochtemperaturzustand der Source-Drain-Leckstrom niedrig gehalten werden.
  • Bei der oben beschriebenen bevorzugten Ausführungsform kann die auf dem n+-Typ Sourcegebiet 5 und dem p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert gebildete Sourceelektrodenschicht 12 aus einem unterschiedlichen Material gebildet werden. Es ist ebenfalls möglich, ohne das p-Typ Siliziumkarbidgebiet 6 mit niedrigem Widerstandswert auszukommen, wobei in diesem Fall die Sourceelektrodenschicht 12 in Kontakt mit dem n+-Typ Sourcegebiet 5 und der p-Typ Epitaxialschicht 3 gebildet wird. Es reicht aus, wenn die Sourceelektrodenschicht 12 wenigstens auf der Oberfläche des n+-Typ Sourcegebiets 5 gebildet wird.
  • Obwohl bei der in 21 dargestellten Konstruktion die Seitenfläche 7a des Grabens 7 etwa 90° zu der Oberfläche des Halbleitersubstrats 4 ausgerichtet ist, muß wie in 30 dargestellt der durch die Seitenfläche 7a des Grabens 7 und der Oberfläche des Halbleitersubstrats 4 gebildete Winkel nicht notwendigerweise nahe bei 90° liegen. Ebenfalls kann der Graben 7 eine V-Form ohne Unterseite besitzen. Wie in 31 dargestellt muß die Seitenfläche 7a des Grabens 7 nicht eben sein und kann alternativ eine leicht gekrümmte Oberfläche besitzen. Ein hervorragender Effekt kann durch Entwerfen des durch die Seitenfläche 7a des Grabens 7 und das Halbleitersubstrat 4 gebildeten Winkels derart erzielt werden, so daß die Kanalbeweglichkeit groß wird.
  • Wie in 32 dargestellt kann das obere Teil der Gateelektrodenschicht 10 eine Form aufweisen, die sich über das n+-Typ Sourcegebiet 5 erstreckt. Durch Annahme dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem n+-Typ Sourcegebiet 5 und dem in der n-Typ Dünnschicht-Halbleiterschicht 8 induzierten Kanal zu verringern.
  • Ebenfalls kann wie in 33 dargestellt eine Struktur verwendet werden, bei welcher die Dicke der Gateoxidschicht 9 an dem unteren Ende der n-Typ Dünnschicht-Halbleiterschicht 8, in welcher der Kanal gebildet wird, im wesentlichen dieselbe ist wie an der Mitte davon und sich die Gateelektrodenschicht 10 unter das untere Ende der n-Typ Dünnschicht-Halbleiterschicht 8 erstreckt. Durch Annahme dieser Konstruktion ist es möglich, den Verbindungswiderstandswert zwischen dem in der n-Typ Dünnschicht-Halbleiterschicht 8 induzierten Kanal und dem Draingebiet zu verringern. Oder es kann die in 34 dargestellte Konstruktion verwendet werden. D. h. es kann eine Konstruktion angenommen werden, bei welcher der obere Teil der Gateelektrodenschicht 10 eine derartige Form aufweist, die sich über das n+-Typ Sourcegebiet 5 wie in 32 dargestellt erstreckt und sich ebenfalls die Gateelektrodenschicht 10 unter das untere Ende der n-Typ Dünnschicht-Halbleiterschicht 8 wie in 33 dargestellt erstreckt.
  • Die n-Typ Dünnschicht-Halbleiterschicht 8 und die p-Typ Epitaxialschicht 3 können unterschiedliche Kristalltypen aufweisen. Es ist beispielsweise durch Bilden der p-Typ Epitaxialschicht 3 aus 6H-SiC und durch Bilden der n-Typ Dünnschicht-Halbleiterschicht 8 aus 4H-SiC und ein daraus folgendes Ansteigen der Beweglichkeit in die Richtung, in welche Ladungsträger fließen, möglich, einen MOSFET mit niedriger Verlustleistung zu erlangen.
  • Obwohl bezüglich der oben beschriebenen bevorzugten Ausführungsform ein Beispiel dargestellt wurde, bei welchem der Graben 7 durch das n+-Typ Sourcegebiet 5 und die p+-Epitaxialschicht 3 und die n+-Typ Epitaxialschicht 2a hindurchtritt und die n–-Typ Epitaxialschicht 2 erreicht, kann wie in 35 dargestellt alternativ der Graben 7 derart gebildet werden, daß er teilweise durch die n+-Typ Epitaxialschicht 2a hindurchtritt, ohne die n–-Typ Epitaxialschicht 2 zu erreichen. In diesem Fall ist die Dicke der n+-Typ Epitaxialschicht 2a, die sich in Kontakt mit der Unterseite des Grabens 7 befindet, kleiner als die Dicke der n+-Typ Epitaxialschicht 2a, die sich in Kontakt mit der p-Typ Epitaxialschicht 3 befindet. Bei dieser Konstruktion wird ebenfalls die elektrische Feldstärke des Körperdiodenteils an der Grabenunterseite durch die n-Typ Dünnschicht-Halbleiterschicht 8 abgeschwächt.
  • Als nächstes wird eine dritte bevorzugte Ausführungsform beschrieben, bei welcher die Zerstörung der Gateoxidschicht 9 an der Grabenunterseite verhindert wird.
  • Wenn bei der in 36 dargestellten Konstruktion eine Sperrvorspannung dem Source-Drain-Gebiet an dem Abschnitt C-C eingeprägt wird, wirken die Spannungen sowohl auf die Gateoxidschicht 9 als auch auf die n–-Typ Epitaxialschicht 2 ein. D. h. die dem Source-Drain-Gebiet eingeprägte Spannung wird durch die Gateoxidschicht 9 und die n–-Typ Epitaxialschicht 2 geteilt. Da demgegenüber an dem Abschnitt A-A die StörstellenStörstellenkonzentration der p-Typ Epitaxialschicht 3 auf einen höheren Wert als die StörstellenStörstellenkonzentration der n–-Typ Epitaxialschicht 2 festgelegt ist, dehnt sich die Verarmungsschicht nicht wesentlich auf die Seite der p-Typ Epitaxialschicht 3 aus und dehnt sich lediglich auf die Seite der n–-Typ Epitaxialschicht 2 aus. In diesem Fall bildet die dem Source-Drain- Gebiet eingeprägte Spannung einen einseitigen Stufenübergang (one-sided step junction), welcher lediglich auf die n-Typ Epitaxialschicht 2 wirkt.
  • Im Vergleich mit dem Fall, bei welchem sich die Verarmungsschicht auf die Seite der n–-Typ Epitaxialschicht 2 erstreckt, wobei die eingeprägte Spannung zwischen der Gateoxidschicht 9 und der n–-Typ Epitaxialschicht 2 wie an dem Abschnitt C-C unterteilt ist, ist die elektrische Feldstärke an dieser Art des einseitigen Stufenübergangs größer. Der Abschnitt B-B ist ein mittlerer Abschnitt zwischen dem Abschnitt A-A und dem Abschnitt C-C und besitzt einen Wert der elektrischen Feldstärke zwischen denen an den Abschnitten A-A und C-C.
  • Wenn die n–-Typ Epitaxialschicht 2 dick genug gebildet wird, so daß dann, wenn die elektrische Feldstärke infolge der Sperrvorspannung die kritische Feldstärke erreicht, bei welcher ein Lawinendurchbruch an der pn–Diode (Körperdiode) auftritt, die durch die p-Typ Epitaxialschicht 3 und die n–-Typ Epitaxialschicht 2 gebildet wird, erreicht daher die Verarmungsschicht, welche sich von der Gateoxidschicht 9 auf das n+-Typ Siliziumkarbid-Halbleitersubstrat 1 erstreckt, nicht das n+-Typ Siliziumkarbid-Halbleitersubstrat 1, und es wird ein Lawinendurchbruch an der pn–-Diode zuerst auftreten. Somit ist es möglich, die Zerstörung der Gateoxidschicht 9 an der Grabenunterseite zu verhindern.
  • In 36 stellt die einfach gestrichelte Linie die Verarmungsschicht dar, und in diesem Fall ist die Beziehung zwischen der Verarmungsschicht und der Schichtdicke der n–-Typ Epitaxialschicht 2 auf W1 > W2, W3 < W4 bestimmt. Ebenfalls werden die Dicke der Gateoxidschicht 9 und die StörstellenStörstellenkonzentration der p-Typ Epitaxialschicht 3 derart bestimmt, so daß dann, wenn die kritische Feldstärke erreicht worden ist, die Spannung, welche auf die Gateoxid schicht 9 an der Grabenunterseite einwirkt, größer ist als die Spannung, welche auf die p-Typ Epitaxialschicht 3 einwirkt.
  • Im folgenden wird eine vierte Ausführungsform beschrieben, bei welcher wiederum die Zerstörung der Gateoxidschicht 9 an der Grabenunterseite verhindert wird.
  • Wie in 37 dargestellt besitzt diese bevorzugte Ausführungsform eine Struktur, bei welcher eine eingebettete p-Typ Siliziumkarbid-Halbleiterschicht (hiernach einfach als eingebettete p-Typ Schicht bezeichnet) 14 von dem Graben 7 entfernt und mit der p-Typ Epitaxialschicht 3 in Kontakt befindlich in der n–-Typ Epitaxialschicht 2 gebildet wird.
  • Mit dieser Konstruktion wird an der Unterseite des Übergangs zwischen der eingebetteten p-Typ Schicht 14 und der n–-Typ Epitaxialschicht 2 eine Ecke 14a mit einer scharfen Krümmung zwischen der n–-Typ Epitaxialschicht 2 und der eigebetteten p-Typ Schicht 14 gebildet. Als Ergebnis ist die elektrische Feldstärke an der Ecke 14a größer als die maximale elektrische Feldstärke an dem Abschnitt B-B, und es tritt ein Lawinendurchbruch in der pn–-Diode (Körperdiode) auf, welche durch die eingebettete p-Typ Schicht 14 und die n–-Typ Epitaxialschicht 2 gebildet wird.
  • Da der Lawinendurchbruch zuerst an dieser pn–-Diode auftritt, kann daher eine Zerstörung der Gateoxidschicht 9 verhindert werden.
  • Durch Bilden der eingebetteten p-Typ Schicht 14 entfernt von dem Graben 7 ist es möglich, den Ort, an welchem der Lawinendurchbruch auftritt, unter ein Teil 4a zu begrenzen, wo sich die p-Typ Epitaxialschicht 3 und die Sourceelektrodenschicht 12 in Kontakt miteinander befinden. Daher ist es möglich, den Basiswiderstandswert eines parasitären n+pn–-Bipolartransistors wesentlich zu verringern, welcher durch das n+-Typ Sourcegebiet 5, die p-Typ Epitaxialschicht 3 und die n–-Typ Epitaxialschicht 2 gebildet wird, und ein "hfe" des parasistären Bipolartransistors zu verringern. Als Ergebnis wird der Betrieb des parasitären n+pn–-Bipolartransistors gehemmt, und es kann das Lawinendurchbruchvermögen erhöht werden.
  • Da bei dieser Ausführungsform die eingebettete Schicht 14 aus einem p-Typ Material gebildet ist, kann, wenn die eingebettete p-Typ Schicht 14 tiefer als der Graben 7 gebildet ist, eine Verarmungsschicht, welche sich von der eingebetteten p-Typ Schicht 14 erstreckt unter einer Sperrvorspannung die Grabenunterseite bedecken und die elektrische Feldstärke an der Grabenunterseite abschwächen. Als Ergebnis ist es möglich, die Zuverlässigkeit der Gateoxidschicht 9 weiter zu erhöhen.
  • Obwohl bezüglich der oben beschriebenen bevorzugten Ausführungsform ein Fall beschrieben wurde, bei welchem die eingebettete Schicht 14 aus einem p-Typ Material gebildet ist, ist es ebenfalls dann möglich, wenn die eingebettete Schicht als eingebettete n+-Typ Schicht 14 ausgebildet wird, möglich, die elektrische Feldstärke an der Ecke 14a größer als die maximale elektrische Feldstärke an dem Abschnitt B-B zu machen und dafür zu sorgen, daß der Lawinendurchbruch an der Ecke 14a auftritt. Als Ergebnis ist es möglich, dieselben Effekte wie bei der oben beschriebenen bevorzugten Ausführungsform zu erzielen.
  • Im folgenden wird ein Verfahren zur Herstellung der in 37 dargestellten bevorzugten Ausführungsform beschrieben.
  • Zuerst wird wie in 38A dargestellt ein n+-Typ Siliziumkarbid-Halbleitersubstrat 1, dessen Hauptoberfläche eine (0001)-Kohlenstoffseite ist, bereitgestellt, und man läßt auf der Oberfläche davon eine n–-Typ Epitaxialschicht 2 epitaxial aufwachsen. Danach wird wie in 38B dargestellt eine Ionenimplantierungsmaske 15, beispielsweise eine Resist- oder eine Oxidschicht, auf der Oberfläche der n–-Typ Epitaxialschicht 2 gebildet.
  • Als nächstes wird wie in 38C dargestellt, nachdem eine Öffnung durch Ätzen in der Maske 15 an einem vorbestimmten Ort von dem Graben 7 entfernt gebildet worden ist, beispielsweise Al, welches ein p-Typ Dotierungsmittel darstellt, in eine vorbestimmte Tiefe durch Ionenimplantierung zur Bildung einer eigebetteten p-Typ Schicht 14 implantiert.
  • Danach wird die Maske 15 entfernt, und man läßt eine p-Typ Epitaxialschicht 3 epitaxial aufwachsen, um das Halbleitersubstrat 4 fertigzustellen. Eine n+-Typ Epitaxialschicht 2a der bezüglich der zweiten bevorzugten Ausführungsform beschriebenen Art wird in diesem Halbleitersubstrat 4 nicht gebildet.
  • Danach werden die Schritte von 23 entsprechend der zweiten bevorzugten Ausführungsform auf diesem Halbleitersubstrat 4 durchgeführt, um einen MOSFET der in 37 dargestellten Konstruktion fertigzustellen.
  • Bei der oben beschriebenen zweiten und dritten bevorzugten Ausführungsform ist das Bauelement derart gebildet, daß eine Körperdiode (der pn-Übergang zwischen der p-Typ Epitaxialschicht 3 und der n+-Typ Epitaxialschicht 2a oder der p-Typ Epitaxialschicht 3 und der n–-Typ Epitaxialschicht 2) einem Lawinendurchbruch unterliegt, bevor ein Lawinendurchbruch an dem Grabenboden auftritt. Es kann je doch ein anderes Verfahren, der sogenannte Durchgriff bzw. Durchschlag vorgesehen werden, bei welchem eine zwischen der n+-Typ Epitaxialschicht 2a (oder der n–-Typ Epitaxialschicht 2) und der p-Typ Epitaxialschicht 3 gebildete Verarmungsschicht das n+-Typ Sourcegebiet 5 erreicht. Jedoch besitzt das Veranlassen eines Lawinendurchbruchs wie bei der oben beschriebenen zweiten und dritten bevorzugten Ausführungsform den Vorteil, daß es leichter ist die Haltespannung zu steuern, als wenn ein Durchgriff veranlaßt wird.
  • Obwohl bei der zweiten Ausführungsform die n-Typ Dünnschicht-Halbleiterschicht 8 gebildet werden muß, um die elektrische Feldstärke des Diodenkörperteils an der Grabenunterseite abzuschwächen, kann bei der dritten und vierten bevorzugten Ausführungsform, da diese Art der Feldstärkeabschwächung nicht notwendig ist, bezüglich des Veranlassens eines Lawinendurchbruchs zuerst in der Körperdiode eine Konstruktion angenommen werden, bei welcher die n-Typ Dünnschicht-Halbleiterschicht 8 nicht gebildet wird.
  • Die vorliegende Erfindung ist nicht auf n-Kanal-MOSFET's eines Vertikaltyps beschränkt und kann ähnlich auf p-Kanal-MOSFET's angewandt werden, bei welchen die oben erörterten Leitfähigkeitstypen umgekehrt sind.
  • Vorstehend wurde ein Siliziumkarbid-Halbleiterelement und ein Verfahren zu dessen Herstellung offenbart. Bei dem Siliziumkarbid-Halbleiterbauelement wie einem Leistungs-MOSFET eines Grabengatetyps werden die Schichtdicke und die Störstellenkonzentration einer Dünnschicht-Siliziumkarbid-Halbleiterschicht, die auf einer Grabenseitenfläche zur Bildung eines Kanalbildungsgebiets eines Akkumulation gebildet ist und ermöglicht, daß das Bauelement mit einer niedrigen Gatespannung, einem niedrigen Einschaltwiderstandswert und einer niedrigen Verlustleistung arbeitet, derart bestimmt, daß auf ein Einprägen einer Sperrvorspannung einem pn-Übergang zwischen einer p-Typ Epitaxialschicht und einer n–-Typ Epitaxialschicht ein Lawinendurchbruch auftritt, bevor die Dünnschicht-Siliziumkarbid-Halbleiterschicht 8 einem Durchgriff unterliegt. Dadurch wird es möglich, einen hohen Sollwert einer Source-Drain-Haltespannung zu erzielen.

Claims (13)

  1. Siliziumkarbid-Halbleiterbauelement mit: einem Halbleitersubstrat (4), welches eine Halbleiterschicht (1) mit niedrigem Widerstandswert eines n-Typs, eine Halbleiterschicht (2) mit hohem Widerstandswert des n-Typs und eine erste Halbleiterschicht (3) eines p-Typs aufweist; einem Halbleitergebiet (5) des n-Typs, welches in einem vorbestimmten Gebiet einer Oberfläche der ersten Halbleiterschicht gebildet ist; einem Graben (7), welcher von einer Oberfläche des Halbleitersubstrats durch das Halbleitergebiet und die erste Halbleiterschicht hindurchtritt; einer zweiten Halbleiterschicht (8) des n-Typs, welche aus einer Dünnschicht aus Siliziumkarbid besteht, das wenigstens auf einer Oberfläche der ersten Halbleiterschicht an einer Seitenfläche des Grabens gebildet ist; einer Gateisolierungsschicht (9), welche wenigstens auf einer Oberfläche der zweiten Halbleiterschicht gebildet ist; einer Gateelektrodenschicht (10) des p-Typs, welche auf der Gateisolierungsschicht in dem Graben gebildet ist; einer ersten Elektrodenschicht (12), die wenigstens auf einer Oberfläche eines Teils des Halbleitergebiets an der Oberfläche des Halbleitersubstrats gebildet ist; und einer zweiten Elektrodenschicht (13), welche auf einer Rückseite des Halbleitersubstrats gebildet ist, bei welchem eine Schichtdicke X in μm und eine Störstellenkonzentration N in cm–3 der zweiten Halbleiterschicht bezüglich einer Haltespannung Y in V der Beziehung Y < –10000{(X – 0,8) + 0,3(logN – 15)} genügen, und als Ergebnis dann, wenn eine Sperrvorspannung einem pn-Übergang zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht eingeprägt wird, ein pn-Übergang zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht einem Lawinendurchbruch unterliegt, bevor die zweite Halbleiterschicht zwischen der Halbleiterschicht mit hohem Widerstandswert und dem Halbleitergebiet einen Durchgriff erfährt.
  2. Siliziumkarbid-Halbleiterbauelement mit: einem Halbleitersubstrat (4), welches eine Halbleiterschicht (1) mit niedrigem Widerstandswert eines n-Typs, eine Halbleiterschicht (2) mit hohem Widerstandswert des n-Typs und eine erste Halbleiterschicht (3) eines p-Typs aufweist; einem Halbleitergebiet (5) des n-Typs, welches in einem vorbestimmten Gebiet einer Oberfläche der ersten Halbleiterschicht gebildet ist; einem Graben (7), welcher von einer Oberfläche des Halbleitersubstrats durch das Halbleitergebiet und die erste Halbleiterschicht hindurchtritt; einer zweiten Halbleiterschicht (8) des n-Typs, welche aus einer Dünnschicht aus Siliziumkarbid besteht, das wenigstens auf einer Oberfläche der ersten Halbleiterschicht an einer Seitenfläche des Grabens gebildet ist; einer Gateisolierungsschicht (9), welche wenigstens auf einer Oberfläche der zweiten Halbleiterschicht gebildet ist; einer Gateelektrodenschicht (10) des n-Typs, welche auf der Gateisolierungsschicht in dem Graben gebildet ist; einer ersten Elektrodenschicht (12), die wenigstens auf einer Oberfläche eines Teils des Halbleitergebiets an der Oberfläche des Halbleitersubstrats gebildet ist; und einer zweiten Elektrodenschicht (13), welche auf einer Rückseite des Halbleitersubstrats gebildet ist, bei welchem eine Schichtdicke X in μm und eine Störstellenkonzentration N in cm–3 der zweiten Halbleiterschicht bezüglich einer Haltespannung Y in V der Beziehung Y < –10000{(X – 0,6) + 0,3(logN – 15)} genügen, und als Ergebnis dann, wenn eine Sperrvorspannung einem pn-Übergang zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht eingeprägt wird, ein pn-Übergang zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht einem Lawinendurchbruch unterliegt, bevor die zweite Halbleiterschicht zwischen der Halbleiterschicht mit hohem Widerstandswert und dem Halbleitergebiet einen Durchgriff erfährt.
  3. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Graben (7) eine Seitenfläche (7a) aufweist, die parallel zu einer Richtung [1100] ausgerichtet ist.
  4. Siliziumkarbid-Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Form des Grabens an der Oberfläche des Halbleitersubstrats ein Sechseck ist, dessen innere Winkel gleich sind.
  5. Siliziumkarbid-Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (8) vom n-Typ ist.
  6. Siliziumkarbid-Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (8) eine Schichtdicke von wenigstens 250 nm und eine Störstellenkonzentration von nicht mehr als 7 × 15 cm–3 besitzt.
  7. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (4) eine zweite Halbleiterschicht mit niedrigem Widerstandswert (2a) des n-Typs zwischen der Halbleiterschicht mit hohem Widerstandswert (2) und der ersten Halbleiterschicht (3) aufweist.
  8. Siliziumkarbid-Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Schichtdicke und die Störstellenkonzentration der zweiten Halbleiterschicht mit niedrigem Widerstandswert (2a) derart bestimmt sind, daß dann, wenn eine Sperrvorspannung einem pn-Übergang zwischen der ersten Elektrodenschicht (12) und der zweiten Elektrodenschicht (13) eingeprägt wird, ein pn-Übergang zwischen der zweiten Halbleiterschicht mit niedrigem Widerstandswert und der ersten Halbleiterschicht (3) einem Lawinendurchbruch unterliegt, bevor die Oberfläche der Gateisolierungsschicht (9) an dem Boden des Grabens (7) einem Lawinendurchbruch unterliegt.
  9. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht mit hohem Widerstandswert (2) derart bestimmt ist, daß dann, wenn eine Sperrvorspannung einem pn-Übergang zwischen der ersten Elektrodenschicht (12) und der zweiten Elektrodenschicht (13) eingeprägt wird und ein pn-Übergang zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht (3) leitend wird, eine Verarmungsschicht, welche sich von der Gateisolierungsschicht (9) auf die Halbleiterschicht mit niedrigem Widerstandswert (1) erstreckt, nicht die Halbleiterschicht mit niedrigem Widerstandswert erreicht.
  10. Siliziumkarbid-Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht mit hohem Widerstandswert (2) derart bestimmt ist, daß dann, wenn die Sperrvorspannung dem pn-Übergang zwi schen der ersten Elektrodenschicht (12) und der zweiten Elektrodenschicht (13) eingeprägt wird und ein elektrisches Feld infolge der Sperrvorspannung eine kritische elektrische Feldstärke erreicht, bei welcher der pn-Übergang zwischen der Halbleiterschicht mit hohem Widerstandswert und der ersten Halbleiterschicht (3) einem Lawinendurchbruch unterliegt, die Verarmungsschicht, welche sich von der Gateisolierungsschicht (9) auf die Halbleiterschicht mit niedrigem Widerstandswert erstreckt, nicht die Halbleiterschicht mit niedrigem Widerstandswert erreicht.
  11. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 oder 2, gekennzeichnet durch eine eingebettete Halbleiterschicht (14), die in der Halbleiterschicht mit hohem Widerstandswert (2) entfernt von dem Graben (7) und in Kontakt mit der ersten Halbleiterschicht (3) befindlich gebildet ist.
  12. Siliziumkarbid-Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, daß die eingebettete Halbleiterschicht (14) den n-Typ aufweist.
  13. Siliziumkarbid-Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, daß die eingebettete Halbleiterschicht (14) den p-Typ aufweist.
DE19809564A 1997-03-05 1998-03-05 Siliziumkarbid-Halbleiterbauelement Expired - Fee Related DE19809564B4 (de)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP5049997 1997-03-05
JP9-50497 1997-03-05
JP5049897 1997-03-05
JP05049797A JP3610721B2 (ja) 1997-03-05 1997-03-05 炭化珪素半導体装置
JP9-50498 1997-03-05
JP9-50499 1997-03-05
JP35822997A JP3719323B2 (ja) 1997-03-05 1997-12-25 炭化珪素半導体装置
JP9-358221 1997-12-25
JP35822197A JP3709688B2 (ja) 1997-03-05 1997-12-25 炭化珪素半導体装置
JP9-358229 1997-12-25

Publications (2)

Publication Number Publication Date
DE19809564A1 DE19809564A1 (de) 1998-09-17
DE19809564B4 true DE19809564B4 (de) 2008-07-31

Family

ID=27522865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19809564A Expired - Fee Related DE19809564B4 (de) 1997-03-05 1998-03-05 Siliziumkarbid-Halbleiterbauelement

Country Status (2)

Country Link
US (1) US6057558A (de)
DE (1) DE19809564B4 (de)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) * 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
JPH11204782A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6518621B1 (en) * 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
US6355944B1 (en) * 1999-12-21 2002-03-12 Philips Electronics North America Corporation Silicon carbide LMOSFET with gate reach-through protection
EP1684359A3 (de) * 2000-05-31 2006-10-25 Matsushita Electrical Industrial Co., Ltd Misfet
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
TW588460B (en) * 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4892172B2 (ja) 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP1519419B1 (de) * 2003-09-24 2018-02-21 Nissan Motor Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7588961B2 (en) * 2005-03-30 2009-09-15 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5087864B2 (ja) * 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
US8198675B2 (en) * 2006-11-21 2012-06-12 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP4412335B2 (ja) 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) * 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP2010219109A (ja) * 2009-03-13 2010-09-30 Sanken Electric Co Ltd トレンチゲート型半導体装置とその製造方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
CN102576723B (zh) * 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2013093560A (ja) 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
US9379257B2 (en) * 2012-06-22 2016-06-28 Infineon Technologies Ag Electrical device and method for manufacturing same
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
KR101910975B1 (ko) * 2012-10-08 2018-10-23 삼성전자주식회사 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
JP6064614B2 (ja) * 2013-01-21 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
WO2015049815A1 (ja) * 2013-10-04 2015-04-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
JP6337964B2 (ja) * 2014-07-23 2018-06-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
CN105047542B (zh) * 2015-09-06 2019-05-14 国网智能电网研究院 一种沟槽型碳化硅mosfet功率器件的制造方法
KR101875638B1 (ko) * 2016-10-14 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6918302B2 (ja) * 2016-12-20 2021-08-11 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102406116B1 (ko) * 2018-04-27 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren
JPH0870124A (ja) * 1994-06-23 1996-03-12 Nippondenso Co Ltd 炭化珪素半導体装置の製造方法
DE19636302A1 (de) * 1995-09-06 1997-03-13 Nippon Denso Co Siliziumkarbidhalbleitervorrichtung
JPH0974191A (ja) * 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置の製造方法
DE19702110A1 (de) * 1996-01-23 1997-07-24 Denso Corp Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
GB8917496D0 (en) * 1989-07-31 1989-09-13 Ici Plc Microbiological production of 2,3-epoxypropyl ethers
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JP3259485B2 (ja) * 1993-12-03 2002-02-25 富士電機株式会社 炭化けい素たて型ｍｏｓｆｅｔ
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
SE9601179D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A field controlled semiconductor device of SiC and a method for production thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren
JPH0870124A (ja) * 1994-06-23 1996-03-12 Nippondenso Co Ltd 炭化珪素半導体装置の製造方法
DE19636302A1 (de) * 1995-09-06 1997-03-13 Nippon Denso Co Siliziumkarbidhalbleitervorrichtung
JPH0974191A (ja) * 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置の製造方法
DE19702110A1 (de) * 1996-01-23 1997-07-24 Denso Corp Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE19809564A1 (de) 1998-09-17
US6057558A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
DE19809564B4 (de) Siliziumkarbid-Halbleiterbauelement
DE19702110B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19636302C2 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
DE102007001643B4 (de) Halbleitervorrichtung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10205345B9 (de) Halbleiterbauelement
DE102006009985B4 (de) Superjunction-Halbleiterbauteil
DE10120030B4 (de) Lateralhalbleiterbauelement
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE10133543A1 (de) Bidirektionales Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19954351A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
EP1213768A2 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102018103550A1 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
DE102018106967B3 (de) SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee