JP2010219109A - トレンチゲート型半導体装置とその製造方法 - Google Patents

トレンチゲート型半導体装置とその製造方法 Download PDF

Info

Publication number
JP2010219109A
JP2010219109A JP2009061155A JP2009061155A JP2010219109A JP 2010219109 A JP2010219109 A JP 2010219109A JP 2009061155 A JP2009061155 A JP 2009061155A JP 2009061155 A JP2009061155 A JP 2009061155A JP 2010219109 A JP2010219109 A JP 2010219109A
Authority
JP
Japan
Prior art keywords
layer
trench
conductivity type
epitaxial layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009061155A
Other languages
English (en)
Inventor
Hironori Aoki
宏憲 青木
Shuichi Kaneko
修一 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009061155A priority Critical patent/JP2010219109A/ja
Priority to US12/649,953 priority patent/US20100230746A1/en
Priority to CN2010101325252A priority patent/CN101834205B/zh
Publication of JP2010219109A publication Critical patent/JP2010219109A/ja
Priority to US13/527,163 priority patent/US20120258578A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧化とオン抵抗の安定化とを同時に達成するトレンチゲート型半導体装置を提供すること。

【解決手段】第１導電型（ｎ）を有するエピタキシャル層（１）と、
前記エピタキシャル層上に隣接して形成され、且つ、前記第１導電型と反対の第２導電型（ｐ）を有するベース層（２）と、
前記ベース層上に選択的に形成される前記第１導電型（ｎ）を有するソース層（３）と、
前記エピタキシャル層に到達するように前記ベース層及び前記ソース層を貫通して形成されるトレンチ（４）と、
前記トレンチの内壁に沿って形成される絶縁膜（５）と、
前記絶縁膜を介して前記トレンチ内部に形成される制御電極（６）と、
を備える半導体装置であって、
前記エピタキシャル層において前記トレンチの底部に沿って形成される前記第１導電型の半導体領域（１０）を備えることを特徴とする半導体装置。

【選択図】図１

Description

本発明は、トレンチゲート構造を有する半導体装置及びその製造方法に関する。
図４は、従来のトレンチゲート型パワーＭＯＳＦＥＴの構造を示す断面図である。
従来のトレンチゲート型パワーＭＯＳＦＥＴは、図示しないｎ＋型の基板上に形成されたｎ−型のエピタキシャル層１上にｐ型のベース層２とｎ＋型のソース層３が形成され、平面的に見てストライプ状のトレンチ４がベース層２とソース層３とを貫通してエピタキシャル層１に到達するように形成され、トレンチ４内部にゲート絶縁膜５を介して形成されたゲート電極６と、ゲート電極６上に形成された層間絶縁膜７と、ベース層２とソース層３とに接するように形成されたソース電極８と、エピタキシャル層１に接するように形成されたドレイン電極９と、を備える。
従来のトレンチゲート型パワーＭＯＳＦＥＴの製造方法について説明する。
図示しない基板上にエピタキシャル層１を周知の方法で成長させ、エピタキシャル層１にホウ素（Ｂ）をイオン注入し、活性化させてベース層２を形成し、ベース層２に砒素（Ａｓ）をイオン注入し、活性化させてソース層３を形成する。次に、ベース層２及びソース層３上に酸化膜によるマスクを形成し、反応性イオンエッチング（ＲＩＥ）によりベース層２及びソース層３を貫通してエピタキシャル層１に達するように、例えば０．４〜１．０μｍの幅を有するトレンチ４を形成する。次に、熱酸化により、図示しない犠牲酸化膜を形成し、これを除去した後、再度熱酸化を行いゲート酸化膜５を形成し、化学気相成長方（ＣＶＤ）等によりトレンチ４内部にポリシリコンを埋め込むことでゲート電極６を形成する。次に、ゲート電極６上に層間絶縁膜７を形成し、ソース電極８及びドレイン電極９を蒸着により形成する。
従来のトレンチゲート型パワーＭＯＳＦＥＴは、トレンチ４の外壁に沿ってチャネル（電流通路）が形成されるため、プレーナ型パワーＭＯＳＦＥＴと比較してセル密度を高くすることができる。さらに、トレンチ４の底部にｎ＋型の半導体層を形成すると、Ｒｏｎが低減されることが知られている（特許文献１）。
特開２０００−２９９４６４号公報
ところで、従来のトレンチゲート型パワーＭＯＳＦＥＴを高耐圧化すると、以下に述べるような問題点があった。例えば６００Ｖ前後の耐圧を得るため、１×１０１４〜１０１５ｃｍ−３程度の低不純物濃度を有するエピタキシャル層１を用いてトレンチゲート型パワーＭＯＳＦＥＴを形成した場合、所望の耐圧が得られる一方、ドレイン電圧（Ｖｄｓ）に依存してオン抵抗（Ｒｏｎ）が変動してしまう（図５ 実線ｂ）。
ＲｏｎがＶｄｓに依存する現象は、ｐ型の反転領域が、エピタキシャル層１においてトレンチ４の底部に沿って形成され、ソース−ドレイン間を流れる電流がｐ型の反転領域とエピタキシャル層１とが形成するｐｎ接合を経由して流れることに起因し、ｐ型の反転領域がベース層２と隣接する場合に最も影響が大きくなる。
ｐ型の反転領域は、犠牲酸化膜或いはゲート酸化膜５を形成する熱酸化工程において、以下のメカニズムにより形成される。熱酸化工程において、半導体基板に供給される酸化性ガスが、トレンチ４の底部まで到達しにくいため、トレンチ４の底部における酸化膜の成長が抑制される。そのため、ベース層２に含まれるｐ型不純物がトレンチ４の底部に混入する、所謂オートドーピング現象が発生しやすい。特に、高耐圧のパワーＭＯＳＦＥＴは、エピタキシャル層１とベース層２とのｐｎ接合で耐圧を保持するため、エピタキシャル層１の不純物濃度を低くすることから、オートドーピングによりエピタキシャル層１の一部の導電型が、ｎ型からｐ型に反転し、ｐ型の反転領域が形成されやすい。
このような問題は、特許文献１に開示される構造のパワーＭＯＳＦＥＴのみならず、トレンチゲート型ＩＧＢＴにおいても問題となる。
本発明は、上記課題を解決するためになされたものである。従って、本発明は、高耐圧化とオン抵抗の安定化とを同時に達成するトレンチゲート型半導体装置を提供することである。
上記のような課題を解決するために、請求項１記載の発明は、第１導電型を有するエピタキシャル層と、
前記エピタキシャル層上に隣接して形成され、且つ、前記第１導電型と反対の第２導電型を有するベース層と、
前記ベース層上に選択的に形成される前記第１導電型を有するソース層と、
前記エピタキシャル層に到達するように前記ベース層及び前記ソース層を貫通して形成されるトレンチと、
前記トレンチの内壁に沿って形成される絶縁膜と、
前記絶縁膜を介して前記トレンチ内部に形成される制御電極と、
を備える半導体装置であって、
前記エピタキシャル層において前記トレンチの底部に沿って形成される前記第１導電型の半導体領域を備えることを特徴とする。
本発明によれば、高耐圧化とオン抵抗の安定化とを同時に達成するトレンチゲート型半導体装置を提供することができる。
本発明の実施例１に係るトレンチゲート型パワーＭＯＳＦＥＴの構造断面図である。 本発明の実施例１に係るトレンチゲート型パワーＭＯＳＦＥＴの工程断面図である。 本発明の変形例に係るトレンチゲート型パワーＭＯＳＦＥＴの構造断面図である。 従来のトレンチゲート型パワーＭＯＳＦＥＴの構造断面図である。 トレンチゲート型パワーＭＯＳＦＥＴのＲｏｎとＶｄｓとの相関図である。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
図１は、本発明の第１実施例に係るトレンチゲート型パワーＭＯＳＦＥＴの平面及び側面構造を示す断面図である。図１（ａ）は、本実施例に係るトレンチゲート型パワーＭＯＳＦＥＴの平面断面図であり、図１（ｂ）は、図１（ａ）に示すＡ−Ａ線の側面断面図である。
本実施例におけるトレンチゲート型パワーＭＯＳＦＥＴは、図示しないｎ＋型の基板と、基板上に形成されたｎ−型のエピタキシャル層１上に、ｐ型のベース層２とｎ＋型のソース層３が形成され、平面的に見てストライプ状のトレンチ４がベース層２とソース層３とを貫通してエピタキシャル層１に到達するように形成され、トレンチ４内部にゲート絶縁膜５を介して形成されたゲート電極６と、ゲート絶縁膜５及びゲート電極６上に形成された層間絶縁膜７と、ベース層２とソース層３とに接するように形成されたソース電極８と、エピタキシャル層１に接するように形成されたドレイン電極９と、を有し、エピタキシャル層１内においてトレンチ４の底部に沿って形成され且つエピタキシャル層１と同等の不純物濃度を有する本発明の半導体領域としてのｎ−型半導体層１０を備える。
図２は、本実施例に係るトレンチゲート型パワーＭＯＳＦＥＴの製造方法を示す工程断面図である。
図示しない基板上にエピタキシャル層１を周知の方法で成長させ、エピタキシャル層１のほぼ全面にホウ素（Ｂ）をイオン注入し、活性化させてエピタキシャル層１上にベース層２を形成し、次いでベース層２に砒素（Ａｓ）を選択的にイオン注入し、活性化させてベース層２上に島状のソース層３を形成する（図２ａ）。エピタキシャル層１のｎ型不純物濃度は１×１０１４〜１×１０１５ｃｍ−３であり、エピタキシャル層１の厚みは３０〜５０μｍ、ベース層２のｐ型不純物濃度は５×１０１６〜５×１０１７ｃｍ−３、ベース層２の厚みは１．０〜１．５μｍになるように形成される。
次に、ベース層２及びソース層３上に酸化膜から成る図示しないマスクを形成した後、反応性イオンエッチング（ＲＩＥ）によりベース層２及びソース層３を貫通してエピタキシャル層１に到達するように所望のトレンチ４を形成する（図２ｂ）。本実施例におけるトレンチ４の幅は０．４μｍ〜１．０μｍ、ベース層２表面からの深さは１．０〜２．０μｍである。
次に、ＲＩＥのダメージを除去するための熱酸化工程を行いトレンチ４の内壁に犠牲酸化による犠牲酸化膜５’を形成する。この熱酸化工程と同時に、ベース層２に含まれるｐ型不純物が、トレンチ４の側壁からエピタキシャル層１内に形成されるトレンチ４の底部を介してエピタキシャル層１に混入するため、トレンチ４の底部のエピタキシャル層１の部分にｐ型の反転層１１が形成される。（図２ｃ）。
次に、リン（Ｐ）又は砒素（Ａｓ）等のｎ型不純物をトレンチ４の側壁と並行にトレンチ４内にイオン注入し、ｎ型不純物を熱拡散させることで、ｐ型の反転層１１の導電型を再度反転させ、ｎ−型半導体層１０を形成する（図２ｄ）。このとき、ｎ型不純物イオンの注入量は、反転層１１の濃度や深さにより決定され、ｎ−型半導体層１０の不純物濃度はがエピタキシャル層１の不純物濃度と同等になるように決定される。ｎ型不純物の熱拡散は、次に行う熱酸化工程と同一の工程で行っても良く、熱酸化工程の後に行っても良い。
次に、犠牲酸化膜５’を除去した後、熱酸化工程によりゲート酸化膜５を形成した後、化学気相成長（ＣＶＤ）法等によりトレンチ４内部にポリシリコンを埋め込むことでゲート電極６を形成し、ゲート電極６上に層間絶縁膜７を形成し、ソース電極８及びドレイン電極９を蒸着により形成する（図２ｅ）。
本実施例に係るトレンチゲート型パワーＭＯＳＦＥＴによれば、不純物濃度が低いエピタキシャル層１を用いているため、トレンチゲート型パワーＭＯＳＦＥＴが高耐圧化される。さらに、ｎ−型半導体層１０が形成されるため、オン抵抗（Ｒｏｎ）がドレイン電圧（Ｖｄｓ）に依存しない、安定性を得ることができる（図５ 実線ａ）。
また、本実施例に係る製造方法によれば、反転層１１が形成された後にイオン注入を行いｎ−型半導体層１０を形成するため、トレンチゲート型パワーＭＯＳＦＥＴの高耐圧化とオン抵抗の安定化が、同時に達成できる。
ゲート電極６は、半導体装置の要求特性より狭幅に形成されたトレンチや、或いは図３に示すように柱状の孔等の内部に形成され、ゲート酸化膜５の成長がより抑制されやすい場合がある。しかし、本実施例に係る製造方法によれば、トレンチ底部にｎ−型半導体層１０を形成するため、トレンチゲート型パワーＭＯＳＦＥＴの高耐圧化とオン抵抗の安定化とが同時に達成できる。
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。例えば、エピタキシャル層１とドレイン電極９との間にｐ型の半導体層を有するＩＧＢＴとしても良く、各層が逆の導電型を有する半導体装置に適用しても良い。また、本発明は、オートドーピング以外の要因でトレンチ４底部に異常層が形成された場合にも適用できる。
１ ドレイン層
２ ベース層
３ ソース層
４ トレンチ
５ ゲート絶縁膜
６ ゲート電極
７ 層間絶縁膜
８ ソース電極
９ ドレイン電極
１０ ｎ型半導体層
１１ 反転層

Claims (3)

  1. 第１導電型を有するエピタキシャル層と、
    前記エピタキシャル層上に隣接して形成され、且つ、前記第１導電型と反対の第２導電型を有するベース層と、
    前記ベース層上に選択的に形成される前記第１導電型を有するソース層と、
    前記エピタキシャル層に到達するように前記ベース層及び前記ソース層を貫通して形成されるトレンチと、
    前記トレンチの内壁に沿って形成される絶縁膜と、
    前記絶縁膜を介して前記トレンチ内部に形成される制御電極と、
    を備える半導体装置であって、
    前記エピタキシャル層において前記トレンチの底部に沿って形成される前記第１導電型の半導体領域を備えることを特徴とする半導体装置。
  2. 前記半導体領域が、前記エピタキシャル層と同等の不純物濃度を有することを特徴とする請求項１記載の半導体装置。
  3. 第１導電型のエピタキシャル層に第２導電型の不純物をイオン注入してベース層を形成する工程と、
    前記ベース層に第１導電型の不純物をイオン注入してソース層を形成する工程と、
    エピタキシャル層に到達するように前記ベース層及び前記ソース層を貫通するトレンチを形成する工程と、
    前記トレンチ内部に酸化膜を形成する工程と、を備える半導体装置の製造方法であって、
    前記酸化膜を形成する工程の後に第１導電型のイオン注入工程を備えることを特徴とする半導体装置の製造方法。
JP2009061155A 2009-03-13 2009-03-13 トレンチゲート型半導体装置とその製造方法 Pending JP2010219109A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009061155A JP2010219109A (ja) 2009-03-13 2009-03-13 トレンチゲート型半導体装置とその製造方法
US12/649,953 US20100230746A1 (en) 2009-03-13 2009-12-30 Semiconductor device and manufacturing method thereof
CN2010101325252A CN101834205B (zh) 2009-03-13 2010-03-10 半导体装置及其制造方法
US13/527,163 US20120258578A1 (en) 2009-03-13 2012-06-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061155A JP2010219109A (ja) 2009-03-13 2009-03-13 トレンチゲート型半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2010219109A true JP2010219109A (ja) 2010-09-30

Family

ID=42718216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061155A Pending JP2010219109A (ja) 2009-03-13 2009-03-13 トレンチゲート型半導体装置とその製造方法

Country Status (3)

Country Link
US (2) US20100230746A1 (ja)
JP (1) JP2010219109A (ja)
CN (1) CN101834205B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201421683A (zh) * 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2005056912A (ja) * 2003-08-05 2005-03-03 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US224870A (en) * 1880-02-24 Rotary pump
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US20010001494A1 (en) * 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
US20030073289A1 (en) * 2001-10-11 2003-04-17 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US7202525B2 (en) * 2004-03-01 2007-04-10 International Rectifier Corporation Trench MOSFET with trench tip implants
US7687851B2 (en) * 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub
US8022471B2 (en) * 2008-12-31 2011-09-20 Force-Mos Technology Corp. Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2005056912A (ja) * 2003-08-05 2005-03-03 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101834205B (zh) 2012-08-08
US20100230746A1 (en) 2010-09-16
CN101834205A (zh) 2010-09-15
US20120258578A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5884617B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4761942B2 (ja) 半導体装置
JP2009004668A (ja) 半導体装置
JP2006073740A (ja) 半導体装置及びその製造方法
US20090283823A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008124346A (ja) 電力用半導体素子
JP2006024770A (ja) 半導体装置
JP2012199515A (ja) 半導体装置とその製造方法
US10304930B2 (en) Semiconductor device implanted with arsenic and nitrogen
JP2011124464A (ja) 半導体装置及びその製造方法
JP2009088005A (ja) 半導体装置およびその製造方法
JP2010114152A (ja) 半導体装置および半導体装置の製造方法
JP2007235080A (ja) 半導体装置の製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2006066438A (ja) 半導体装置およびその製造方法
JP2006287127A (ja) 半導体装置およびその製造方法
US20110068390A1 (en) Semiconductor device and method for manufacturing same
JP2015023115A (ja) ショットキーダイオードを内蔵するｆｅｔ
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
JP2009277839A (ja) 半導体装置の製造方法
JP2009277755A (ja) 半導体装置
JP2009038214A (ja) 半導体装置
JP2006140250A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131220