JP5087864B2 - 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法 - Google Patents

膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法 Download PDF

Info

Publication number
JP5087864B2
JP5087864B2 JP2006171375A JP2006171375A JP5087864B2 JP 5087864 B2 JP5087864 B2 JP 5087864B2 JP 2006171375 A JP2006171375 A JP 2006171375A JP 2006171375 A JP2006171375 A JP 2006171375A JP 5087864 B2 JP5087864 B2 JP 5087864B2
Authority
JP
Japan
Prior art keywords
film thickness
wiring groove
wiring
model
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006171375A
Other languages
English (en)
Other versions
JP2008004683A (ja
Inventor
大輔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006171375A priority Critical patent/JP5087864B2/ja
Priority to US11/641,025 priority patent/US7752579B2/en
Publication of JP2008004683A publication Critical patent/JP2008004683A/ja
Application granted granted Critical
Publication of JP5087864B2 publication Critical patent/JP5087864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

この発明は、半導体装置の製造方法に関する膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法であり、特に半導体装置の表面上に形成された薄膜の膜厚を予測する膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法に関する。
半導体デバイスの微細化や多層配線化にともない各層での平坦性が求められている。具体的には、半導体デバイス製造における配線工程において、銅メッキなどが施された基板表面上を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）技術などにより研磨して均一に平坦化させることが品質向上の点で重要となっている。
基板表面上に形成された銅メッキを適切に研磨するためには、研磨条件が重要となる。研磨条件とは、たとえば、研磨する際の研磨時間、研磨パッドの圧力および回転数などであり、銅メッキの膜厚に応じて変化させる必要がある。
従来より、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を利用して、基板表面上に形成された銅メッキの膜厚を、銅メッキの体積および高さを表現する数式モデルを用いて算出する膜厚予測シミュレーションをおこなうことによって最適な研磨条件を探索していた（たとえば、下記特許文献１参照。）。
特開２００３−２５７９１５号公報
しかしながら、上述した特許文献１の従来技術では、膜厚予測シミュレーションによって算出された銅メッキの膜厚と、実際に基板表面に形成された銅メッキの膜厚と、のズレが大きくなってしまう場合があった。
このため、基板表面上を適切に平坦化することができない場合があり、配線同士の接触や配線パターンのピントが基板表面上の凹凸によって合わなくなるなどの不具合が生じてしまい、歩留まりの低下につながるという問題があった。
また、最適な研磨時間をユーザの試行錯誤によって探索することも考えられる。具体的には、たとえば、銅メッキが形成された基板表面上を、ある研磨条件のもとで研磨し、研磨後の銅メッキの膜厚を実測する。この作業を様々な研磨条件のもとで繰り返しおこない、基板表面上が平坦となる最適な研磨条件を探索する。
しかしながら、この方法で最適な研磨条件を探索するためには、様々な研磨条件のもとで繰り返し膜厚の測定をおこなう必要があるため、多大な作業時間を要し、設計期間の増加および製作コストの増加につながるという問題があった。
この発明は、上述した従来技術による問題点を解消するため、膨縮後における配線溝の形状を表現する溝形状関数モデルを利用した膜厚予測シミュレーションをおこなうことによって、基板表面上に形成される薄膜の膜厚を正確に予測する膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法は、所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法において、前記配線溝の膨縮後における前記配線溝の高さに関するモデル式と、前記配線溝が収縮した場合の前記配線溝の幅に関するモデル式と、前記配線溝が膨張した場合の前記配線溝の幅に関するモデル式と、を用いて前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれる複数のパラメータの各パラメータが取り得る値の入力を受け付け、入力された値と、前記配線溝の寸法データとを、前記溝形状関数モデルに代入することによって、前記複数のパラメータの各パラメータが取りうる値の中から選ばれた各パラメータの値の組み合わせごとに前記配線溝の膨縮後における形状を特定するモデル値を演算し、演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記各パラメータの値の組み合わせごとに前記モデル値により形状が特定された配線溝を有する前記テスト基板に形成された薄膜の膜厚を算出し、この算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を、前記各パラメータの値の組み合わせごとに算出し、この算出結果に基づいて、前記各パラメータの取り得る値の中から当該各パラメータの最適値を決定することを特徴とする。
この発明によれば、テスト基板に形成された薄膜の膜厚の実測結果に近似する算出結果を得ることができるパラメータの値を、当該パラメータの取り得る値の中から決定することができる。
また、上記発明において、前記決定された最適値を前記溝形状関数モデルに代入することによって演算されたモデル値を取得し、取得されたモデル値および前記設計対象基板が有する配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記設計対象基板に形成される薄膜の膜厚を算出することとしてもよい。
この発明によれば、配線溝の膨縮後における形状を考慮した溝形状関数モデルを用いて設計対象基板表面に形成される薄膜の膜厚を算出することができる。
また、上記発明において、前記溝形状関数モデルは、前記膨縮後における前記配線溝の膨張幅または収縮幅の変化を表現する溝形状関数モデルであってもよい。
この発明によれば、配線溝の膨縮後における当該配線溝の膨張幅または収縮幅の変化量を考慮した溝形状関数モデルを用いて設計対象基板表面に形成される薄膜の膜厚を算出することができる。
また、上記発明において、前記溝形状関数モデルは、前記配線溝の溝底部からの高さの変化を表現する溝形状関数モデルであってもよい。
この発明によれば、配線溝の溝底部からの高さの変化量を考慮した溝形状関数モデルを用いて設計対象基板表面に形成される薄膜の膜厚を算出することができる。
また、上記発明において、前記膜厚関数モデルは、前記配線溝が膨縮することにより、当該配線溝上の薄膜表面上に形成される凹凸形状を半球形状にモデル化した膜厚関数モデルであり、演算されたモデル値を、この膜厚関数モデルに代入することによって前記テスト基板に形成された薄膜の膜厚を算出することとしてもよい。
この発明によれば、前記配線溝が膨縮することによって当該配線溝上の薄膜表面上に形成される凹凸形状を実際の形状に近い半球形状にモデル化して、テスト基板に形成された薄膜の膜厚を算出することができる。
本発明にかかる膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法によれば、膨縮後における配線溝の形状を表現する溝形状関数モデルを利用した膜厚予測シミュレーションをおこなうことによって、基板表面上に形成される薄膜の膜厚を正確に予測することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法の好適な実施の形態を詳細に説明する。
（ＬＳＩの製造処理手順）
まず、半導体装置であるＬＳＩを製造する際の製造処理手順の概要について説明する。図１は、ＬＳＩの製造処理手順の概要を示す説明図である。図１に示すように、ＬＳＩを製造する際には、まず、基板の表面上に形成された酸化膜上に、フォトマスクを介して光を照射し配線パターンを形成する（図中Ａ）。フォトマスクとは、透明なガラス基板の上に光を通さない材料で半導体回路の配線パターンが描かれたものである。このフォトマスクを介して酸化膜上に紫外線を照射することによって半導体回路の配線パターンを転写することができる。
つぎに、配線パターンが転写された酸化膜上をエッチングすることによって、配線溝を形成する（図中Ｂ）。エッチングとは、薬品やイオンの化学反応（腐食作用）を利用して、基板表面上の酸化膜などを形状加工することである。また、配線溝は、半導体回路の配線を形成するための溝である。配線の材料としては、電気伝導性の高い銅やアルミニウムなどが用いられる。
そして、電解メッキを施すことによって酸化膜上に銅メッキを生成する（図中Ｃ）。ここでは、銅を例に挙げてメッキを生成したが、アルミニウムなどを用いてメッキを生成するようにしてもよい。なお、電解メッキとは、電気分解反応により金属イオンを還元し、陰極の導電性材料の表面に金属を析出させることである。
つぎに、生成した銅メッキをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、余分な銅を除去する（図中Ｄ）。ＣＭＰとは、半導体装置などの基板表面上の凹凸面を、化学研磨剤やパッドなどで機械的に削って平坦化することである。
そして、研磨終了後、配線が形成された酸化膜上にさらに酸化膜を形成する（図中Ｅ）。また、多層配線をおこなう場合は、上述した一連の処理（図中Ａ〜Ｅ）を繰り返すことによって多層的に半導体回路を一つの基板上に形成することができる。
ここで説明したＬＳＩの製造工程において、ＣＭＰにより基板表面上を研磨することによって適切に基板表面上を平坦化することが重要な工程となっている（図中Ｄ）。なぜなら、たとえば、基板表面上が適切に平坦化されていない場合、基板上に形成された配線同士が接触したり、配線パターンのピントが基板表面上の凹凸によって合わなくなるなどの不具合が生じ、歩留まり低下の原因となってしまう。
そこで、基板表面上を適切に平坦化するために、たとえば、研磨をおこなう際のパッドの圧力、回転数、研磨時間などの研磨条件を適切に設定する必要がある。設定する研磨条件は、基板表面上（酸化膜上）に生成される銅メッキの膜厚によって異なる。このため、基板表面上にどの程度の銅が堆積しているのかを示す銅メッキの膜厚を正確に把握する必要がある。
この発明では、銅メッキを生成した際における配線溝の膨縮を考慮して、膨縮後における形状を表現する溝形状関数モデルを用いた膜厚予測シミュレーションをおこなうことによって銅メッキの膜厚を正確に予測する。特に、配線溝が膨縮することによって、配線溝上の銅メッキ表面に形成される凹凸の高さを正確に算出し、正確な銅メッキの膜厚予測をおこなう。
（膜厚予測方法の概要）
ここで、この発明の実施の形態にかかる膜厚予測方法の処理の概要について説明する。図２は、この発明の実施の形態にかかる膜厚予測方法の処理の概要を示す説明図である。図２に示すように、まず、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を用いて、各種パターンの配線溝上に形成される銅メッキの膜厚を実測する。具体的には、様々な値の配線幅、配線間隔幅によって形成された配線溝上における銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さを実測する。
ここで、ＴＥＧとは、半導体回路の材料、基本設計、基本プロセスなどを評価したり、故障メカニズムを調べるために作成された評価用のテスト基板である。なお、銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さについては後述する。
図３は、各種パターンの配線溝が形成されたＴＥＧの一例を示す説明図である。図３に示すように、電解メッキを施すことによって各種パターンの配線溝上に銅メッキが生成されている。このＴＥＧを用いて、様々な値の配線幅、配線密度における銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さを実測する。また、図３に示すパターン以外に、配線溝が形成されていない基板上に生成された銅メッキの高さＨ0を実測する。
なお、図３中に示す配線幅および配線密度から、隣り合う配線溝間の幅（配線間幅）を求めることができる。たとえば、配線幅が「１（μｍ）」であり、配線密度が「７５（％）」だった場合、ある領域における配線密度が「７５（％）」であるため、配線幅と配線間幅との比率は「１：３」となる。つまり、配線間幅は、配線幅の３倍である「３（μｍ）」となる。
つぎに、実測した各配線幅、配線密度における銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さの実測値を記憶した実測値ＤＢ（データベース）を作成する。なお、実測値ＤＢの具体的な内容についての説明は後述する。
そして、実測値ＤＢに記憶されている各配線幅、配線密度における銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さと、メッキモデルと、条件ファイルと、を用いてキャリブレーション（最適化）をおこなう。メッキモデルには、基板表面上に生成される銅メッキの体積および高さを表現するモデル式と、配線溝の膨縮後における形状を表現するモデル式と、が含まれている。また、条件ファイルは、配線溝の膨縮後における形状を表現するモデル式に含まれるパラメータの取り得る値が記述されている。
このメッキモデルおよび条件ファイルを用いて膜厚予測シミュレーションをおこない、銅メッキの高さおよび凹凸の高さを算出する。そして、同一形状の配線溝における、膜厚予測シミュレーションによって算出された算出結果と、実測値ＤＢに記憶されている実測値と、を比較して最もズレの少ない値を検索する。なお、膜厚予測シミュレーションをおこなう際に用いるメッキモデルおよび条件ファイルの具体的な説明は後述する。
つぎに、キャリブレーションをおこなった結果、最もズレの少ない算出結果の算出もとであるパラメータの値を最適値として、当該パラメータの取り得る値の中から抽出する。
最後に、抽出したパラメータ（最適値）およびチップデータＤＢに記憶されている実際に設計対象となるＬＳＩに関するデータを用いて、膜厚予測シミュレーションをおこない設計対象基板の表面上に生成される銅メッキの膜厚を予測する。シミュレーション結果としては、ＬＳＩ表面上の各領域における銅メッキの膜厚を示す膜厚予測ファイルが出力される。なお、チップデータＤＢの具体的な内容および膜厚予測ファイルについての説明は後述する。
（膜厚予測装置のハードウェア構成）
ここで、この発明の実施の形態にかかる膜厚予測装置のハードウェア構成について説明する。図４は、この発明の実施の形態にかかる膜厚予測装置のハードウェア構成を示すブロック図である。
図４において、膜厚予測装置は、ＣＰＵ４０１と、ＲＯＭ４０２と、ＲＡＭ４０３と、ＨＤＤ（ハードディスクドライブ）４０４と、ＨＤ（ハードディスク）４０５と、ＦＤＤ（フレキシブルディスクドライブ）４０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）４０７と、ディスプレイ４０８と、Ｉ／Ｆ（インターフェース）４０９と、キーボード４１０と、マウス４１１と、スキャナ４１２と、プリンタ４１３とを備えている。また、各構成部は、バス４００によってそれぞれ接続されている。
ここで、ＣＰＵ４０１は、膜厚予測装置の全体の制御を司る。ＲＯＭ４０２は、ブートプログラムなどのプログラムを記録している。ＲＡＭ４０３は、ＣＰＵ４０１のワークウェアとして使用される。ＨＤＤ４０４は、ＣＰＵ４０１の制御にしたがってＨＤ４０５に対するデータのリード／ライトを制御する。ＨＤ４０５は、ＨＤＤ４０４の制御で書き込まれたデータを記憶する。
ＦＤＤ４０６は、ＣＰＵ４０１の制御にしたがってＦＤ４０７に対するデータのリード／ライトを制御する。ＦＤ４０７は、ＦＤＤ４０６の制御で書き込まれたデータを記憶したり、ＦＤ４０７に記憶されたデータを膜厚予測装置に読み取らせたりする。
また、着脱可能な記録媒体として、ＦＤ４０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、メモリカードなどであってもよい。ディスプレイ４０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ４０８には、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
Ｉ／Ｆ４０９は、通信回線を通じてインターネットなどのネットワーク４１４に接続され、このネットワーク４１４を介して他の装置に接続される。そして、Ｉ／Ｆ４０９は、ネットワーク４１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ４０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
キーボード４１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス４１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ４１２は、画像を光学的に読み取り、膜厚予測装置内に画像データを読み込む。なお、スキャナ４１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ４１３は、画像データや文書データを印刷する。プリンタ４１３には、たとえば、レーザプリンタやインクジェットプリンタなどを採用することができる。
（膜厚予測装置の機能的構成）
つぎに、この発明の実施の形態にかかる膜厚予測装置の機能的構成について説明する。図５は、この発明の実施の形態にかかる膜厚予測装置の機能的構成を示すブロック図である。図５において、膜厚予測装置は、入力部５０１と、演算部５０２と、膜厚算出部５０３と、差分算出部５０４と、決定部５０５と、取得部５０６と、から構成されている。
膜厚予測装置は、所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する。テスト基板とは、たとえば、各種形状の配線溝が形成されたＴＥＧなどの評価用基板である。なお、膜厚関数モデルを示す具体的な数式については後述する。
まず、入力部５０１は、配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれるパラメータの取り得る値の入力を受け付ける。配線形成時において、基板表面上に銅メッキなどの薄膜を形成した場合、基板上に形成された配線溝が膨縮することによって配線溝の形状が変化する。配線溝の膨縮後における形状を表現する溝形状関数モデルとは、膨縮による配線溝の寸法の変化量を表現した数式である。
具体的には、たとえば、溝形状関数モデルは、膨縮後における配線溝の膨張幅または収縮幅の変化を表現する溝形状関数モデルである。配線溝の膨張幅または収縮幅は、膨縮時における配線溝の幅の変化量を示している。すなわち、配線溝が収縮することによって、配線幅が収縮幅分狭くなり、配線溝が膨張することによって、配線幅が膨張幅分広がることとなる。
また、溝形状関数モデルは、配線溝の溝底部からの高さの変化を表現する溝形状関数モデルであってもよい。具体的には、上記膜厚関数モデルを用いて薄膜の体積を算出する際の、配線溝の高さを表現する溝形状関数モデルである。たとえば、この溝形状関数モデルは、配線溝の溝底部からの高さの下限（配線溝の上面部からの深さの上限）を表現している。この溝形状関数モデルで表現される配線溝の高さの値の最大値は、実際の配線溝の高さを示す数値よりも小さくなる。溝形状関数モデルを示す具体的な数式については後述する。
また、溝形状関数モデルに含まれるパラメータの取り得る値とは、具体的な数値であってもよいし、当該パラメータの可変範囲やパラメータが取り得る値の条件などであってもよい。たとえば、パラメータＡの可変範囲が「０＜Ａ＜１００」であり、条件として「整数」であった場合、パラメータＡは「１〜９９」の整数値を取ることができる。
演算部５０２は、入力部５０１によって入力された値を、溝形状関数モデルに代入することによって、配線溝の膨縮後における形状を特定するモデル値を演算する。モデル値とは、配線溝の膨縮後における形状を特定するための値であり、たとえば、収縮幅を示す具体的数値や膨張幅を示す具体的数値である。
具体的には、演算部５０２は、溝形状関数モデルに含まれるパラメータに具体的数値を代入することによって、膨縮後における配線溝の形状を特定する。すなわち、パラメータの値を変化させることによって、膨縮後における配線溝の様々な形状を特定する。ここで特定される配線溝の形状は、パラメータが取り得る値の総数（パラメータが複数ある場合は、それぞれのパラメータの組み合わせ数）と同じ数となる。
膜厚算出部５０３は、演算部５０２によって演算されたモデル値および配線溝の寸法データを、膜厚関数モデルに代入することによって、テスト基板に形成された薄膜の膜厚を算出する。配線溝の寸法データとは、配線溝の各種形状を示すデータであり、配線幅、配線間の幅を示す配線間幅、配線溝の高さ（深さ）などである。
差分算出部５０４は、膜厚算出部５０３によって算出されたテスト基板に形成された薄膜の膜厚の算出結果と、テスト基板に形成された薄膜の膜厚の実測結果との差を算出する。このとき、差分算出部５０４は、同一の寸法データで示される配線溝における、薄膜の膜厚の算出結果と実測結果との差を算出する。すなわち、パラメータの値を変化させて算出した薄膜の膜厚の算出結果と、実際に測定した実測結果とを比較して、これらのズレ量を算出する。テスト基板に形成された薄膜の膜厚を実測する際の具体的な説明は後述する。
決定部５０５は、差分算出部５０４の算出結果に基づいて、パラメータの取り得る値の中から当該パラメータの最適値を決定する。具体的には、たとえば、決定部５０５は、差分算出部５０４の算出結果が最小となるときの、膜厚算出部５０３による算出結果の算出もとであるパラメータの値を、最適値に決定するようにしてもよい。
すなわち、差分算出部５０４の算出結果が最も小さいときが、上記ズレ量が少ないときであり、この算出もととなるパラメータの値によって特定された配線溝の形状が実際のテスト基板の配線溝の形状と同じであることを示している。このため、最もズレ量が少ないときのパラメータの値を最適値として決定する。
取得部５０６は、決定部５０５によって決定された最適値を溝形状関数モデルに代入することによって演算されたモデル値を取得する。具体的には、たとえば、演算部５０２によって演算されたモデル値が記憶されている記録媒体から、最適値を溝形状関数モデルに代入することによって演算されたモデル値を取得する。また、取得部５０６は、決定部５０５によって最適値が決定された後、この最適値を用いて演算部５０２が演算したモデル値を取得するようにしてもよい。
また、膜厚算出部５０３は、取得部５０６によって取得されたモデル値および設計対象基板が有する配線溝の寸法データを、膜厚関数モデルに代入することによって、設計対象基板に形成される薄膜の膜厚を算出するようにしてもよい。
なお、上述した入力部５０１、演算部５０２、膜厚算出部５０３、差分算出部５０４、決定部５０５および取得部５０６は、具体的には、たとえば、図４に示したＲＯＭ４０２、ＲＡＭ４０３、ＨＤ４０５、ＦＤ４０７などの記録媒体に記録されたプログラムをＣＰＵ４０１が実行することによってその機能を実現する。以下、図２を用いて説明した膜厚予測処理の各工程に関する詳細な説明をおこなう。
（ＴＥＧの測定）
まず、ＴＥＧを用いて、各種パターンの配線溝上に形成される銅メッキの膜厚を実測する際の説明をする。図６は、基板表面上に生成された銅メッキの一例を示す説明図（その１）である。また、図７は、基板表面上に生成された銅メッキの一例を示す説明図（その２）である。
図６および図７に示すように、基板表面上（酸化膜上）に電解メッキを施すことによって配線幅ｗ、配線間幅ｓの配線溝上に銅メッキが形成されている。電解メッキを基板表面上に施した際に、酸化膜、すなわち配線溝が膨張または収縮する。これにより、配線幅ｗおよび配線間隔ｓの大きさが変化する。この配線溝の膨縮により、配線溝上に形成された銅メッキ表面に凹凸が発生する。この凹凸の高さが、上述した銅メッキを生成した際に配線溝上に形成される凹凸の高さに相当する。
たとえば、図６に示すように、基板表面上に電解メッキを施した際に配線溝が片側に「δs」分（以下、収縮幅δs）ほど収縮した場合、配線幅ｗが「２δs」狭まる。そして、配線溝の収縮により、配線溝上に高さ「ｈ1」の凹部が発生している。また、配線溝が形成されていない基板表面上には、高さ「Ｈ1」の銅メッキが形成されている。この「Ｈ1」が、上述した銅メッキの高さに相当する。
また、たとえば、図７に示すように、基板表面上に電解メッキを施した際に配線溝が片側に「δe」分（以下、膨張幅δe）ほど膨張した場合、配線幅ｗが「２δe」広がる。そして、配線溝の膨張により、配線溝上に高さ「ｈ2」の凸部が発生している。また、配線溝が形成されていない基板表面上には、高さ「Ｈ2」の銅メッキが形成されている。この「Ｈ2」が、上述した銅メッキの高さに相当する。
ここで説明した、銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さを、図３に示すＴＥＧに形成されている各種形状の配線溝それぞれについて実測する。そして、実測した実測結果を、実測値ＤＢに格納しておく。
ここで、ＴＥＧに形成されている各種形状の配線溝における銅メッキの高さおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さ（以下、「凹凸の高さ」）を記憶した実測値ＤＢの具体的な内容について説明する。図８は、実測値ＤＢのデータ構造の一例を示す説明図である。図８に示す実測値ＤＢには、様々な値の配線幅ｗ、配線間隔ｓにおける銅メッキの高さＨおよび凹凸の高さｈが示されている。
たとえば、配線幅ｗが「０．１（μｍ）」、配線間隔ｓが「０．１（μｍ）」のときは、銅メッキの高さＨが「２００（μｍ）」、凹凸の高さｈが「２０（μｍ）」となる。なお、配線間幅は、上述したように、配線幅および配線密度から求めることができる。
（キャリブレーション）
つぎに、実測値ＤＢに記憶されている各配線幅ｗ、配線間幅ｓにおける銅メッキの高さＨおよび銅メッキを生成した際に配線溝上に形成される凹凸の高さｈと、膜厚予測シミュレーションによるシミュレーション結果とを比較するキャリブレーションについて説明する。
まず、キャリブレーションをおこなう際に用いるメッキモデルについて説明する。このメッキモデルが、上述した基板に形成される薄膜の体積および高さを表現する膜厚関数モデルおよび配線溝の膨縮後における形状を表現する溝形状関数モデルに相当する。メッキモデルは、複数のモデル式から構成されている。ここで、基板表面上のある領域に形成される銅メッキの体積Ｖおよび銅メッキの高さＨを表現するモデル式をつぎの（１）式および（２）式に示す。
Figure 0005087864
Figure 0005087864
（１）式および（２）式において、Ｖは銅メッキの体積、Ｌは配線のエッジの長さ、Ｔは基板表面上に形成される配線溝の高さ、Ｔeは有効高さ、Ｄは基板表面上における正方形領域の一辺の長さ、ρは配線密度、ρsは収縮時の配線密度、ρeは膨張時の配線密度を示している。また、Ｈ0は、基板表面上に配線溝が形成されていない場合における銅メッキの高さを示している。なお、体積Ｖは、基板表面上における一辺がＤの正方領域に形成される銅メッキの体積である。
つぎに、メッキモデルに含まれる配線溝の膨縮後における形状を表現する各種モデル式について説明する。詳細な説明は後述するが、メッキモデルに含まれる膨縮後における形状を表現する各種モデル式とは、たとえば、有効高さＴeに関するモデル式、収縮幅δsに関するモデル式および膨張幅δeに関するモデル式である。
まず、有効高さＴeに関するモデル式について説明する。通常、ある領域（たとえば、基板表面上）に堆積される堆積物（たとえば、銅メッキ）の堆積量は、溝などが形成されていない平坦な部分に比べて、溝が形成されている部分のほうが多い。すなわち、ある領域に堆積される堆積物の堆積量は、領域の表面積に比例する。
図９は、基板表面上に形成された配線溝の一例を示す説明図である。ここでは、配線溝部分における表面積を求める際に、配線溝の側壁部の高さを実際の高さＴではなく配線溝の配線幅ｗに比例する有効高さＴeを用いて求める。有効高さＴeは、配線溝の上面部からの高さ（深さ）である。また、有効高さＴeは、実際の高さＴよりも小さな値となるため、配線溝における表面積は、たとえば、図９中点線で示す部分となる。
具体的には、有効高さＴeは、配線溝の溝底部からの高さの変化を表現するモデル式であり、配線溝の配線幅ｗに比例し、ある値以上となった場合に一定値「Ｔe1」となる。有効高さＴeを求める式を、つぎの（３）式に示す。
Figure 0005087864
なお、（３）式における、α1、β1、Ｔe1はパラメータであり、条件ファイルに記述されている内容に基づいて様々な値を取る。ここで、条件ファイルに記述されている内容の具体的な説明をする。条件ファイルには、配線溝の膨縮後における形状を表現するモデル式に含まれる各種パラメータの可変範囲および当該可変範囲内において各種パラメータが取り得る値が記述されている。
具体的には、たとえば、条件ファイルには、（３）式に含まれるパラメータα1およびβ1の可変範囲として、「０＜α1＜１」、「−１＜β1＜１」が記述されている。さらに、条件ファイルには、パラメータα1およびβ1の取り得る値が記述されている。たとえば、初期値が「α1＝０．１」「β1＝−０．９」であり、それぞれ初期値から「０．１」ずつ加算した値を取り得る。条件ファイルに記述されている内容に基づいて、各種パラメータがそれぞれ様々な値を取り得る。
つぎに、基板表面上に電解メッキを施した際における配線溝の収縮幅δsおよび膨張幅δeについて説明する。収縮幅δsは、配線間幅ｓに比例し、ある値以上となった場合に一定値「（ｗ＋ｓ）／２」となる。一定値「（ｗ＋ｓ）／２」は、配線幅ｗと配線間幅ｓとを加算した値を半分にした値である。収縮幅δsを求める式を（４）式に示す。
Figure 0005087864
また、膨張幅δeは、配線幅ｗに比例し、ある値以上となった場合に一定値「（ｗ＋ｓ）／２」となる。一定値「（ｗ＋ｓ）／２」は、配線幅ｗと配線間幅ｓとを加算した値を半分にした値である。膨張幅δeを求める式を（５）式に示す。
Figure 0005087864
なお、（４）式および（５）式におけるα2、α3、β2、β3は、パラメータであり、条件ファイルの記述内容に基づいて様々な値を取り得る。
つぎに、基板表面上に形成された銅メッキの体積を正確に求めるために、配線溝上の銅メッキの表面上に形成される凹凸形状（凹凸部の形状）を半球形状にモデル化したメッキモデルについて説明する。具体的には、上記（１）式および（２）式における凹凸部の体積を、凹凸部の形状をより正確に考慮して半球形状の体積として表す。
ここでは、銅メッキ表面上に発生する凸部の体積を半球形状にモデル化したメッキモデルについて説明する。通常、電解メッキを施した際に配線溝が膨張した（たとえば、片側に「δe」ほど膨張）場合に当該配線溝上に形成される凸部は、半球の一部分となる。図１０は、基板表面上に生成された銅メッキの一例を示す説明図（その３）である。また、図１１は、基板表面上に生成された銅メッキの一例を示す説明図（その４）である。
図１０および図１１に示すように、配線溝上に図中黒丸で示す点を中心とする半球形状の凸部が形成されている。ここで、半球形状の凸部の体積をＳｒとした場合、上記（２）式はつぎの（６）式となる。
Figure 0005087864
具体的には、（２）式において、凸部の体積を示す「ｈＤ2ρe」が半球形状の凸部の体積を示すＳｒに置き換わる。この（６）式を用いて求めた半球形状の凸部の体積Ｓｒおよび銅メッキの高さＨから凸部の高さｈを求める。以下、凸部の高さｈを求める手順を説明する。
ここで、配線溝上に半球形状の凸部を形成する球の半径をＲ、基板表面を基準に球の中心までの高さをＭ、半球形状の凸部が銅メッキ表面と接触する部分における幅をＮとする。なお、球の中心までの高さＭは、球の中心（図中黒丸）が基板表面よりも高い位置にある場合は正の値となり、球の中心が基板表面よりも低い位置にある場合は負の値となる。
また、球の半径Ｒは、Ｍを用いて、『Ｒ＝Ｈ＋ｈ−Ｍ』と表すことができる。さらに、半球形状の凸部の幅Ｎは、『Ｎ＝ｗ＋２δe』となる。凸部の高さｈを求める際には、まず、（６）式から、半球形状の凸部の体積Ｓｒおよび銅メッキの高さＨを求める。具体的には、（６）式に配線溝の寸法データ（配線幅、配線間幅、エッジ長など）を代入して半球形状の凸部の体積Ｓｒおよび銅メッキの高さＨを求める。つぎに、半球形状の凸部の体積Ｓｒから球の半径Ｒを求める。そして、求めた半径Ｒと半球形状の凸部の幅Ｎとから、凸部の高さｈを求めることができる。
なお、球の半径Ｒが「（ｗ＋ｓ）／２」となった場合、半球形状は平坦となる。この場合、配線溝上に形成される凸部の形状が図５に示すような形状になり、凸部の体積はｈＤ2ρeとなるため、（２）式を用いて凸部の高さｈを求める。なお、銅メッキ表面上に発生する凹部の体積を上記同様に半球形状にモデル化し、銅メッキの膜厚予測をおこなうようにしてもよい。
つぎに、（１）式および（６）式（または、（２）式）を用いて銅メッキの高さＨおよび凹凸部の高さｈを求める際の具体的な説明をする。ここで、配線幅ｗ、配線間幅ｓおよび配線密度ρの関係について図６および図７を用いて説明する。（１）式および（２）式において、配線幅ｗおよび配線間幅ｓを使用するために、配線密度ρを、配線幅ｗおよび配線間幅ｓを用いて変換する。配線密度ρは、ある領域において配線が占める割合であり、つぎの（７）式を満たす。
Figure 0005087864
しかし、上述したように、基板表面上に電解メッキを施す際に、酸化膜、すなわち配線溝が膨張または収縮することによって配線幅ｗの大きさが変化する。具体的には、たとえば、図６に示すように、基板表面上に電解メッキを施した際に配線溝が片側に「δs」分ほど収縮した場合、配線幅ｗが「２δs」狭まる。この場合における配線幅ｗ、配線間幅ｓおよび配線密度ρsの関係を（８）式に示す。
Figure 0005087864
また、たとえば、図７に示すように、基板表面上に電解メッキを施した際に配線溝が片側に「δe」ほど膨張した場合、配線幅ｗが「２δe」広がる。この場合における配線幅ｗ、配線間隔ｓおよび配線密度ρeの関係を（９）式に示す。
Figure 0005087864
ここで、（１）式、（３）式、（４）式、（５）式、（６）式、（７）式および（８）式を用いて、銅メッキの高さＨおよび凹凸の高さｈを算出する際の手順の一例を示す。まず、（１）式を、（７）式および（８）式を用いて、つぎの（１０）式に変換する。
Figure 0005087864
つぎに、（３）式および（４）式を用いて（１０）式におけるＴeおよびδsを各種パラメータを含む値に変換する。そして、配線溝の寸法データおよび条件ファイルに記述されている各種パラメータの取り得る値を代入し、銅メッキの高さＨおよび凹凸の高さｈを算出する。このとき算出される算出結果の総数は、各パラメータが取り得る値の数にパラメータの組み合わせ数を乗算した数となる。
また、（１０）式を用いて求めた凹凸の高さｈが負の値（ｈ＜０）だった場合、（６）式を用いて銅メッキの高さＨおよび凹凸の高さｈを求める。具体的には、まず、（６）式を、（７）式を用いてつぎの（１１）式に変換する。
Figure 0005087864
つぎに、（３）式を用いて（１１）式におけるＴeを各種パラメータを含む値に変換する。なお、（１１）式におけるＳｒには、上記手順で求めた値を代入する。そして、配線溝の寸法データおよび条件ファイルに記述されている各種パラメータの取り得る値を代入し、銅メッキの高さＨおよび凹凸の高さｈを算出する。このとき算出される算出結果の総数は、各パラメータが取り得る値の数にパラメータの組み合わせ数を乗算した数となる。
そして、メッキモデルを用いて算出した算出結果と、実測値ＤＢに記憶されているＴＥＧの実測結果と、を比較する。具体的には、メッキモデルを用いて算出した算出結果と、実測値ＤＢに記憶されているＴＥＧの実測結果と、の差を算出する。差の算出方法としては、たとえば、銅メッキの高さＨと凹凸の高さｈとの二乗平均の和などから差を算出する方法がある。
つぎに、最小の差が算出されたときにおける、メッキモデルを用いて算出した算出結果の算出もととなるパラメータの値を抽出する。具体的には、α1、α2、α3、β1、β2、β3、Ｔe1がそれぞれ「０．１、０．１、０．２、−０．１、−０．２、０．１、１」のときに、ＴＥＧの実測結果との差が最小となった場合、これらの値をパラメータの最適値として抽出する。
（膜厚予測シミュレーション）
つぎに、実際に設計対象となる基板表面上に生成される銅メッキの膜厚を測定する際の膜厚予測シミュレーションについて説明する。ここでは、キャリブレーションをおこなうことによって抽出されたパラメータの最適値を用いて設計対象となる基板表面上に生成される銅メッキの膜厚を予測する。
ここで、設計対象となる基板に関する情報が記憶されたチップデータＤＢについて説明する。チップデータＤＢには、設計対象となる基板表面をメッシュ状に区切った際における、各メッシュごとのそれぞれの配線密度ρおよび配線エッジの長さＬが記憶されている。図１２は、メッシュ状に区切られた基板表面を示す説明図である。また、図１３は、チップデータＤＢのデータ構造の一例を示す説明図である。
図１２に示すように、設計対象となる基板の表面がメッシュ状に区切られている。基板表面には、実際に配線を形成するための配線溝が形成されている。なお、各領域は一辺がＤの正方領域であり、各領域において同一幅の配線が同一配線間幅で形成されていることとする。この設計対象となる基板に関する情報が、各領域ごとにチップデータＤＢに記憶されている。
図１３に示すように、チップデータＤＢには、各領域ごとの座標、配線密度およびエッジ長が記憶されている。ここで、エッジ長とは、各領域に形成されている配線（または、配線溝）のエッジの長さである。具体的には、たとえば、図１２に示す領域１２００におけるエッジ長Ｌは、『Ｌ＝Ｌ1＋Ｌ2＋Ｌ3』である。
チップデータＤＢに記憶されている情報と、キャリブレーションをおこなうことによって抽出されたパラメータの最適値が代入されたメッキモデルと、を用いて設計対象となる基板表面上に形成される銅メッキの膜厚を予測する。
ここで、各領域における配線幅ｗおよび配線間隔ｓを求める手順の一例について説明する。まず、各領域における配線本数を求める。具体的には、一辺がＤの正方領域において、同一配線幅の配線が同一配線間幅で形成されているため、配線本数は、エッジ長を正方領域の一辺で割って２等分したＬ／２Ｄとなる。また、配線幅ｗは、配線密度ρと正方領域の一辺Ｄを乗算し、配線本数でＬ／２Ｄ割った『ｗ＝ρＤ／（Ｌ／２Ｄ）＝２Ｄ2ρ／Ｌ』となる。また、配線間幅ｓは、（７）式より『ｓ＝ｗ（１−ρ）／ρ』となる。
そして、チップデータＤＢに記憶されている、各領域における配線密度ρおよびエッジ長Ｌを用いて、各領域における配線幅ｗおよび配線間幅ｓを求める。ここで求めた配線幅ｗおよび配線間幅ｓを、パラメータの最適値が代入されたメッキモデルに代入することによって、設計対象となる基板表面上の各領域におけるメッキの高さＨおよび凹凸の高さｈを求めることができる。
より具体的には、たとえば、キャリブレーションをおこなうことによって抽出されたパラメータの最適値を用いてＴe、δe、δsを導出し、（８）式および（９）式からρsおよびρeを求める。そして、求めたρsおよびρeを（１）式または（６）式に代入し、各領域における銅メッキの高さＨおよび凹凸の高さｈを求める。このようにして、求められた結果は、膜厚予測ファイルとして出力される。
ここで、膜厚予測シミュレーションをおこなった結果、出力される膜厚予測ファイルについて説明する。図１４は、膜厚予測ファイルの一例を示す説明図である。図１４に示すように、膜厚予測ファイルには、膜厚予測シミュレーションをおこなった基板表面上に生成される銅メッキの膜厚が各領域ごとに示されている。
たとえば、図１４に示すように、Ｘ座標が「５０」、Ｙ座標が「０」の領域における基板表面上に生成される銅メッキの膜厚は、銅メッキの高さＨが「２００」であり、凹凸の高さが「１００」である。このように、設計対象となる基板表面上の各領域における膜厚が示される。
（膜厚予測装置の膜厚予測処理手順）
つぎに、膜厚予測装置において実行される膜厚予測処理について図１５を用いて説明する。図１５は、膜厚予測装置において実行される膜厚予測処理手順を示すフローチャートである。ここでは、基板表面上に形成された銅メッキの膜厚を予測する際の膜厚予測処理について説明する。図１５のフローチャートにおいて、まず、膜厚予測装置は、条件ファイルの入力を受け付けたか否かを判断する（ステップＳ１５０１）。
ここで、条件ファイルが入力されるのを待って（ステップＳ１５０１：Ｎｏ）、入力された場合（ステップＳ１５０１：Ｙｅｓ）、メッキモデルおよび条件ファイルを用いてキャリブレーションをおこなう（ステップＳ１５０２）。具体的には、上述したように、条件ファイルに記述されているパラメータの値をメッキモデルに代入して、銅メッキの膜厚を算出し、算出した値とＴＥＧの実測値とを比較することによって、それぞれの差を算出する。
つぎに、キャリブレーションをおこなうことによって算出された算出結果をＨＤ４０５などの記録媒体に保存する（ステップＳ１５０３）。そして、条件ファイルに記述されているすべてのパラメータの値に対するキャリブレーションが終了したか否かを判断する（ステップＳ１５０４）。
ここで、終了していない場合（ステップＳ１５０４：Ｎｏ）、ステップＳ１５０２に戻り、メッキモデルに代入するパラメータの値を変化させて、キャリブレーションをおこなう。条件ファイルに記述されているすべてのパラメータの値に対してキャリブレーションが終了するまでステップＳ１５０２およびＳ１５０３の処理を繰り返す。
ステップＳ１５０４において、すべてのパラメータの値に対するキャリブレーションが終了した場合（ステップＳ１５０４：Ｙｅｓ）、ＨＤ４０５などの記録媒体に保存されている算出結果の中から、最小の算出結果を抽出する（ステップＳ１５０５）。最小の算出結果とは、メッキモデルを用いて算出した銅メッキの膜厚の値と、ＴＥＧの実測値とのズレ量が最も少ないときの算出結果である。
つぎに、ステップＳ１５０５において抽出された算出結果の算出もととなるパラメータの値を最適パラメータとして、条件ファイルに記述されているパラメータの取り得る値の中から抽出する（ステップＳ１５０６）。そして、抽出した最適パラメータをメッキモデルに代入する（ステップＳ１５０７）。
最適パラメータが代入されたメッキモデルおよび設計対象となる基板のチップデータを用いて膜厚予測シミュレーションをおこなう（ステップＳ１５０８）。具体的には、最適パラメータが代入されたメッキモデルに、チップデータに記述されている設計対象基板に形成されている配線溝の形状を示す寸法データを代入し、設計対象基板表面上に形成される銅メッキの膜厚を算出する。
最後に、膜厚予測シミュレーションによるシミュレーション結果が記述された膜厚予測ファイルを出力して（ステップＳ１５０９）、本フローチャートによる一連の処理を終了する。
このように、この発明の実施の形態にかかる膜厚予測装置によれば、膨縮後における配線溝の形状を表現するメッキモデルを利用した膜厚予測シミュレーションをおこなうことによって、設計対象基板表面上に形成される銅メッキの膜厚を正確に予測することができる。
以上説明したように、膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法によれば、膨縮後における配線溝の形状を表現するメッキモデルを利用した膜厚予測シミュレーションをおこなうことによって、設計対象基板表面上に形成される銅メッキの膜厚を正確に予測することができる。
なお、本実施の形態で説明した膜厚予測方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
（付記１）所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測させる膜厚予測プログラムにおいて、
前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれるパラメータの取り得る値の入力を受け付けさせる入力工程と、
前記入力工程によって入力された値を、前記溝形状関数モデルに代入することによって、前記配線溝の膨縮後における形状を特定するモデル値を演算させる演算工程と、
前記演算工程によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記テスト基板に形成された薄膜の膜厚を算出させる第１の算出工程と、
前記第１の算出工程による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を算出させる第２の算出工程と、
前記第２の算出工程の算出結果に基づいて、前記パラメータの取り得る値の中から当該パラメータの最適値を決定させる決定工程と、
をコンピュータに実行させることを特徴とする膜厚予測プログラム。
（付記２）前記決定工程は、
前記第２の算出工程の算出結果が最小となるときの、前記第１の算出工程による算出結果の算出もとである前記パラメータの値を、前記最適値に決定させることを特徴とする付記１に記載の膜厚予測プログラム。
（付記３）前記決定工程によって決定された最適値を前記溝形状関数モデルに代入することによって演算されたモデル値を取得させる取得工程と、
前記取得工程によって取得されたモデル値および前記設計対象基板が有する配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記設計対象基板に形成される薄膜の膜厚を算出させる第３の算出工程と、
を前記コンピュータに実行させることを特徴とする付記１または２に記載の膜厚予測プログラム。
（付記４）前記溝形状関数モデルは、
前記膨縮後における前記配線溝の膨張幅または収縮幅の変化を表現する溝形状関数モデルであることを特徴とする付記１〜３のいずれか一つに記載の膜厚予測プログラム。
（付記５）前記溝形状関数モデルは、
前記配線溝の溝底部からの高さの変化を表現する溝形状関数モデルであることを特徴とする付記１〜４のいずれか一つに記載の膜厚予測プログラム。
（付記６）前記膜厚関数モデルは、
前記配線溝が膨縮することにより、当該配線溝上の薄膜表面上に形成される凹凸形状を半球形状にモデル化した膜厚関数モデルであり、
前記第１の算出工程は、
前記演算工程によって演算されたモデル値を、前記膜厚関数モデルに代入することによって前記テスト基板に形成された薄膜の膜厚を算出させることを特徴とする付記１〜５のいずれか一つに記載の膜厚予測プログラム。
（付記７）付記１〜６のいずれか一つに記載の膜厚予測プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
（付記８）所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する膜厚予測装置において、
前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれるパラメータの取り得る値の入力を受け付ける入力手段と、
前記入力手段によって入力された値を、前記溝形状関数モデルに代入することによって、前記配線溝の膨縮後における形状を特定するモデル値を演算する演算手段と、
前記演算手段によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記テスト基板に形成された薄膜の膜厚を算出する膜厚算出手段と、
前記膜厚算出手段による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を算出する差分算出手段と、
前記差分算出手段の算出結果に基づいて、前記パラメータの取り得る値の中から当該パラメータの最適値を決定する決定手段と、
を備えることを特徴とする膜厚予測装置。
（付記９）所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する膜厚予測方法において、
前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれるパラメータの取り得る値の入力を受け付ける入力工程と、
前記入力工程によって入力された値を、前記溝形状関数モデルに代入することによって、前記配線溝の膨縮後における形状を特定するモデル値を演算する演算工程と、
前記演算工程によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記テスト基板に形成された薄膜の膜厚を算出する第１の算出工程と、
前記第１の算出工程による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を算出する第２の算出工程と、
前記第２の算出工程の算出結果に基づいて、前記パラメータの取り得る値の中から当該パラメータの最適値を決定する決定工程と、
を含んだことを特徴とする膜厚予測方法。
以上のように、本発明にかかる膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法は、半導体装置の製造に有用であり、特に、多層配線を有する半導体装置の製造に適している。
ＬＳＩの製造処理手順の概要を示す説明図である。 この発明の実施の形態にかかる膜厚予測方法の処理の概要を示す説明図である。 各種パターンの配線溝が形成されたＴＥＧの一例を示す説明図である。 この発明の実施の形態にかかる膜厚予測装置のハードウェア構成を示すブロック図である。 この発明の実施の形態にかかる膜厚予測装置の機能的構成を示すブロック図である。 基板表面上に生成された銅メッキの一例を示す説明図（その１）である。 基板表面上に生成された銅メッキの一例を示す説明図（その２）である。 実測値ＤＢのデータ構造の一例を示す説明図である。 基板表面上に形成された配線溝の一例を示す説明図である。 基板表面上に生成された銅メッキの一例を示す説明図（その３）である。 基板表面上に生成された銅メッキの一例を示す説明図（その４）である。 メッシュ状に区切られた基板表面を示す説明図である。 チップデータＤＢのデータ構造の一例を示す説明図である。 膜厚予測ファイルの一例を示す説明図である。 膜厚予測装置において実行される膜厚予測処理手順を示すフローチャートである。
符号の説明
５０１ 入力部
５０２ 演算部
５０３ 膜厚算出部
５０４ 差分算出部
５０５ 決定部

Claims (5)

  1. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測させる膜厚予測プログラムにおいて、
    前記配線溝の膨縮後における前記配線溝の高さに関するモデル式と、前記配線溝が収縮した場合の前記配線溝の幅に関するモデル式と、前記配線溝が膨張した場合の前記配線溝の幅に関するモデル式と、を用いて前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれる複数のパラメータの各パラメータが取り得る値の入力を受け付ける入力工程と、
    前記入力工程によって入力された値と、前記配線溝の寸法データとを、前記溝形状関数モデルに代入することによって、前記複数のパラメータの各パラメータが取りうる値の中から選ばれた各パラメータの値の組み合わせごとに前記配線溝の膨縮後における形状を特定するモデル値を演算する演算工程と、
    前記演算工程によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記各パラメータの値の組み合わせごとに前記テスト基板に形成された薄膜の膜厚を算出する第１の算出工程と、
    前記第１の算出工程による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を、前記各パラメータの値の組み合わせごとに算出する第２の算出工程と、
    前記第２の算出工程の算出結果に基づいて、前記各パラメータの取り得る値の中から当該各パラメータの最適値を決定する決定工程と、
    をコンピュータに実行させることを特徴とする膜厚予測プログラム。
  2. 前記決定工程によって決定された最適値と、前記配線溝の寸法データとを前記溝形状関数モデルに代入することによって演算されたモデル値を取得する取得工程と、
    前記取得工程によって取得されたモデル値および前記設計対象基板が有する配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記設計対象基板に形成される薄膜の膜厚を算出する第３の算出工程と、
    を前記コンピュータに実行させることを特徴とする請求項１に記載の膜厚予測プログラ
    ム。
  3. 請求項１または２に記載の膜厚予測プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
  4. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する膜厚予測装置において、
    前記配線溝の膨縮後における前記配線溝の高さに関するモデル式と、前記配線溝が収縮した場合の前記配線溝の幅に関するモデル式と、前記配線溝が膨張した場合の前記配線溝の幅に関するモデル式と、を用いて前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれる複数のパラメータの各パラメータが取り得る値の入力を受け付ける入力手段と、
    前記入力手段によって入力された値と、前記配線溝の寸法データとを、前記溝形状関数モデルに代入することによって、前記複数のパラメータの各パラメータが取りうる値の中から選ばれた各パラメータの値の組み合わせごとに前記配線溝の膨縮後における形状を特定するモデル値を演算する演算手段と、
    前記演算手段によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記各パラメータの値の組み合わせごとに前記テスト基板に形成された薄膜の膜厚を算出する膜厚算出手段と、
    前記膜厚算出手段による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を、前記各パラメータの値の組み合わせごとに算出する差分算出手段と、
    前記差分算出手段の算出結果に基づいて、前記各パラメータの取り得る値の中から当該各パラメータの最適値を決定する決定手段と、
    を備えることを特徴とする膜厚予測装置。
  5. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜の膜厚を、当該薄膜の体積および高さを表現する膜厚関数モデルを用いて予測する膜厚予測方法において、
    前記配線溝の膨縮後における前記配線溝の高さに関するモデル式と、前記配線溝が収縮した場合の前記配線溝の幅に関するモデル式と、前記配線溝が膨張した場合の前記配線溝の幅に関するモデル式と、を用いて前記配線溝の膨縮後における形状を表現する溝形状関数モデルに含まれる複数のパラメータの各パラメータが取り得る値の入力を受け付ける入力工程と、
    前記入力工程によって入力された値と、前記配線溝の寸法データとを、前記溝形状関数モデルに代入することによって、前記複数のパラメータの各パラメータが取りうる値の中から選ばれた各パラメータの値の組み合わせごとに前記配線溝の膨縮後における形状を特定するモデル値を演算する演算工程と、
    前記演算工程によって演算されたモデル値および前記配線溝の寸法データを、前記膜厚関数モデルに代入することによって、前記各パラメータの値の組み合わせごとに前記テスト基板に形成された薄膜の膜厚を算出する第１の算出工程と、
    前記第１の算出工程による算出結果と前記テスト基板に形成された薄膜の膜厚の実測結果との差を、前記各パラメータの値の組み合わせごとに算出する第２の算出工程と、
    前記第２の算出工程の算出結果に基づいて、前記各パラメータの取り得る値の中から当該各パラメータの最適値を決定する決定工程と、
    を含んだことを特徴とする膜厚予測方法。
JP2006171375A 2006-06-21 2006-06-21 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法 Expired - Fee Related JP5087864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006171375A JP5087864B2 (ja) 2006-06-21 2006-06-21 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
US11/641,025 US7752579B2 (en) 2006-06-21 2006-12-19 Film thickness predicting program, recording medium, film thickness predicting apparatus, and film thickness predicting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171375A JP5087864B2 (ja) 2006-06-21 2006-06-21 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法

Publications (2)

Publication Number Publication Date
JP2008004683A JP2008004683A (ja) 2008-01-10
JP5087864B2 true JP5087864B2 (ja) 2012-12-05

Family

ID=38874886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171375A Expired - Fee Related JP5087864B2 (ja) 2006-06-21 2006-06-21 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法

Country Status (2)

Country Link
US (1) US7752579B2 (ja)
JP (1) JP5087864B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
US8117568B2 (en) * 2008-09-25 2012-02-14 International Business Machines Corporation Apparatus, method and computer program product for fast simulation of manufacturing effects during integrated circuit design
JP5504693B2 (ja) 2009-05-20 2014-05-28 ソニー株式会社 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
US10236226B2 (en) * 2016-03-15 2019-03-19 Raytheon Company In-situ calibration structures and methods of use in semiconductor processing
CN113966090B (zh) * 2021-10-27 2024-01-23 中国联合网络通信集团有限公司 沉铜厚度控制方法、装置、生产系统、设备及介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US5963329A (en) * 1997-10-31 1999-10-05 International Business Machines Corporation Method and apparatus for measuring the profile of small repeating lines
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
JP3303789B2 (ja) * 1998-09-01 2002-07-22 日本電気株式会社 フラッシュメモリ、その書き込み・消去方法
US7201936B2 (en) * 2001-06-19 2007-04-10 Applied Materials, Inc. Method of feedback control of sub-atmospheric chemical vapor deposition processes
JP2003257915A (ja) 2002-03-04 2003-09-12 Hitachi Ltd 半導体装置の製造方法
US7399711B2 (en) * 2002-08-13 2008-07-15 Lam Research Corporation Method for controlling a recess etch process
US6979578B2 (en) * 2002-08-13 2005-12-27 Lam Research Corporation Process endpoint detection method using broadband reflectometry
US7019844B2 (en) * 2002-08-13 2006-03-28 Lam Research Corporation Method for in-situ monitoring of patterned substrate processing using reflectometry.
JP4266668B2 (ja) * 2003-02-25 2009-05-20 株式会社ルネサステクノロジ シミュレーション装置
TWI296041B (en) * 2003-06-24 2008-04-21 Advanced Metrology Systems Llc Method of measuring sub-micron trench structures
US7244670B2 (en) * 2004-06-18 2007-07-17 Rensselaer Polytechnic Institute Enhanced step coverage of thin films on patterned substrates by oblique angle PVD
US7176039B1 (en) * 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
US7576851B2 (en) * 2006-03-30 2009-08-18 Tokyo Electron Limited Creating a library for measuring a damaged structure formed on a wafer using optical metrology
JP4952155B2 (ja) * 2006-09-12 2012-06-13 富士通株式会社 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法
KR101519932B1 (ko) * 2006-12-22 2015-05-13 지고 코포레이션 표면 특징물의 특성을 측정하기 위한 장치 및 방법

Also Published As

Publication number Publication date
US7752579B2 (en) 2010-07-06
US20070300194A1 (en) 2007-12-27
JP2008004683A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100297732B1 (ko) 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
JP5282649B2 (ja) レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
Park Characterization and modeling of pattern dependencies in copper interconnects for integrated circuits
US9367655B2 (en) Topography-aware lithography pattern check
JP5087864B2 (ja) 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
TWI737959B (zh) 探索裝置、探索方法及電漿處理裝置
US8104008B2 (en) Layout design apparatus, layout design method, and computer product
JP4952155B2 (ja) 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法
TWI774919B (zh) 資訊處理裝置、程式、製程處理執行裝置及資訊處理系統
US20230267264A1 (en) Hotspot Avoidance Method of Manufacturing Integrated Circuits
CN103544331A (zh) 一种基于cmp仿真模型的哑元综合优化方法
US6883153B2 (en) Minimization of microelectronic interconnect thickness variations
JP5671357B2 (ja) リソグラフィ検証装置およびリソグラフィシミュレーションプログラム
JP2010073137A (ja) 半導体集積回路設計方法及び設計プログラム
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
Heitzinger et al. Simulation and inverse modeling of teos deposition processes using a fast level set method
CN117790300B (zh) 一种精细线路的动态蚀刻补偿方法
US7240313B2 (en) Method for analyzing material density variations on a multi-layer printed circuit board
JP2018197988A (ja) 配線基板熱応力解析方法、装置、プログラム
JPH1174235A (ja) 研磨シミュレーション
JP2007005834A (ja) 研磨方法および研磨システム
CN116432596A (zh) 芯片形貌预测方法、装置、设备及存储介质
JP6421447B2 (ja) 解析装置、解析プログラム、および解析方法
JP2017045119A (ja) 膜厚予測プログラム、膜厚予測方法、及びシミュレーション装置
JP2009277765A (ja) ウェーハ平坦度計測方法、ウェーハ平坦度計測装置および計測データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees