JP4952155B2 - 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法 - Google Patents

研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法 Download PDF

Info

Publication number
JP4952155B2
JP4952155B2 JP2006246680A JP2006246680A JP4952155B2 JP 4952155 B2 JP4952155 B2 JP 4952155B2 JP 2006246680 A JP2006246680 A JP 2006246680A JP 2006246680 A JP2006246680 A JP 2006246680A JP 4952155 B2 JP4952155 B2 JP 4952155B2
Authority
JP
Japan
Prior art keywords
polishing
region
interest
thin film
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006246680A
Other languages
English (en)
Other versions
JP2008071795A (ja
Inventor
大輔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006246680A priority Critical patent/JP4952155B2/ja
Priority to US11/706,212 priority patent/US7289872B1/en
Publication of JP2008071795A publication Critical patent/JP2008071795A/ja
Application granted granted Critical
Publication of JP4952155B2 publication Critical patent/JP4952155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/36Nc in input of data, input key till input tape
    • G05B2219/36252Generate machining program based on a simulation to optimize a machine parameter
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/37Measurements
    • G05B2219/37398Thickness
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45232CMP chemical mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

この発明は、半導体装置の製造方法に関する研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法であり、特に半導体装置の表面上に形成された薄膜を研磨する際の研磨条件を予測する研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法に関する。
半導体デバイスの微細化や多層配線化にともない各層での平坦性が求められている。具体的には、半導体デバイス製造における配線工程において、銅メッキなどが施された基板表面上を、CMP(Chemical Mechanical Planarization)技術などにより研磨して均一に平坦化させることが品質向上の点で重要となっている。
基板表面上に形成された銅メッキを適切に研磨するためには、研磨条件が重要となる。この研磨条件は、基板表面上に形成される銅メッキの膜厚に応じて変化させる必要がある。具体的には、たとえば、研磨パッドによって銅メッキを研磨する際の研磨時間、研磨圧力および研磨回転数などの組み合わせにより研磨条件が決定される。
従来より、TEG(Test Element Group)と呼ばれるテスト基板を利用して、基板表面上に形成された銅メッキなどの研磨条件を求めている。たとえば、ある研磨圧力、研磨回転数のもとでTEGを研磨し、基板表面上における銅メッキの高さおよび銅メッキの凹凸の深さを測定する。
つぎに、この測定結果をもとにキャリブレーションをおこない、研磨予測をおこなう際のシミュレーションモデルのパラメータを抽出する。そして、抽出したパラメータを用いて研磨予測シミュレーションをおこなうことによって研磨条件を求める(たとえば、下記特許文献1参照。)。
特表2004−516680号公報
しかしながら、上述した特許文献1の従来技術では、TEG測定において、研磨する際の研磨圧力、研磨回転数を変更した場合には、一連の作業を繰り返しおこなう必要があった。このため、最適な研磨条件の探索に多大な作業時間を費やすことになり、設計期間の長期化および作業労力の増大につながるという問題があった。
また、研磨時間のみを変更して最適な研磨条件を探索することも考えられるが、基板表面上における銅メッキの高さおよび銅メッキの溝深さを同時に最適化することが難しく、適切な研磨条件を得ることができない場合があった。
このため、結果的に基板表面上を平坦化することができず、配線同士の接触による配線ショートを引き起こしたり、配線パターンを形成する際のピントズレなどの不具合が生じてしまい、歩留まりの低下につながるという問題があった。
この発明は、上述した従来技術による問題点を解消するため、設計期間の短縮および作業労力の軽減を実現するとともに、LSI製造時における歩留まりの向上を図ることができる研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法は、所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法において、前記テスト基板に形成された薄膜表面の任意の注目領域における溝へ前記研磨体が入り込む最大深さを表現する溝深さ関数モデルに含まれる当該注目領域における配線幅に関するパラメータの取り得る値の入力を受け付け、入力された前記パラメータの取り得る値および前記配線幅に関する寸法データを、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算し、演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出し、算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算し、演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出し、算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定することを特徴とする。
この発明によれば、研磨条件予測をおこなう際に使用する各種関数モデルに含まれるパラメータの最適値を自動的に得ることができる。
また、上記発明において、前記テスト基板に形成された薄膜表面にかかる圧力および当該薄膜表面と前記研磨体との相対速度に関するパラメータの取り得る値の入力をさらに受け付けることとしてもよい。
この発明によれば、研磨条件予測をおこなう際に使用する各種関数モデルに含まれるパラメータの最適値を自動的に得ることができる。
また、上記発明において、前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差が最小となるときの、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値の演算もとである前記パラメータの値を、前記最適値に決定することとしてもよい。
この発明によれば、研磨条件予測をおこなう際に使用する各種関数モデルに含まれるパラメータの最適値を自動的に得ることができる。
また、上記発明において、前記設計対象基板に形成された薄膜を研磨する際の研磨条件に関するパラメータの取り得る値の入力を受け付け、入力されたパラメータの取り得る値と、決定された最適値と、前記設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅に関する寸法データとを、前記溝深さ関数モデルに代入することによって、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算し、演算された前記設計対象基板に関する注目領域のモデル値および前記周辺領域のモデル値を前記圧力関数モデルに代入することによって、前記設計対象基板に関する注目領域にかかる圧力を算出し、算出された前記設計対象基板に関する注目領域にかかる圧力を前記速度関数モデルに代入することによって、前記設計対象基板に関する注目領域の薄膜の膜厚を演算し、演算された前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出し、算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定することとしてもよい。
この発明によれば、設計対象基板に形成された薄膜表面を研磨する際の研磨条件を予測することができる。
また、上記発明において、前記研磨条件に関するパラメータは、前記設計対象基板に形成された薄膜表面にかかる圧力、当該薄膜表面と前記研磨体との相対速度および研磨時間に関するパラメータであることとしてもよい。
この発明によれば、設計対象基板に形成された薄膜表面を研磨する際の研磨条件を、研磨圧力、研磨回転数および研磨時間の変更を考慮して予測することができる。
また、上記発明において、前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差が最小となるときの、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値の演算もとである前記パラメータの値を、前記最適値に決定することとしてもよい。
この発明によれば、設計対象基板に形成された薄膜表面を研磨する際の研磨条件を、研磨圧力、研磨回転数および研磨時間の変更を考慮して予測することができる。
本発明にかかる研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法によれば、設計期間の短縮および作業労力の軽減を実現するとともに、LSI製造時における歩留まりの向上を図ることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法の好適な実施の形態を詳細に説明する。
(LSIの製造処理手順)
まず、半導体装置であるLSIを製造する際の製造処理手順の概要について説明する。図1は、LSIの製造処理手順の概要を示す説明図である。図1に示すように、LSIを製造する際には、まず、基板の表面上に形成された酸化膜上に、フォトマスクを介して光を照射し配線パターンを形成する(図中A)。
フォトマスクとは、透明なガラス基板の上に光を通さない材料で半導体回路の配線パターンが描かれたものである。このフォトマスクを介して酸化膜上に紫外線を照射することによって半導体回路の配線パターンを転写することができる。
つぎに、配線パターンが転写された酸化膜上をエッチングすることによって、配線溝を形成する(図中B)。エッチングとは、薬品やイオンの化学反応(腐食作用)を利用して、基板表面上の酸化膜などを形状加工することである。また、配線溝は、半導体回路の配線を形成するための溝である。配線の材料としては、電気伝導性の高い銅などが用いられる。
そして、電解メッキを施すことによって酸化膜上に銅メッキを生成する(図中C)。ここでは、配線を形成するために、銅を用いて酸化膜上にメッキを生成した場合について説明する。また、電解メッキとは、電気分解反応により金属イオンを還元し、陰極の導電性材料の表面に金属を析出させることである。
つぎに、酸化膜上に生成された銅メッキをCMP(Chemical Mechanical Polishing)などを用いて研磨することにより、余分な銅を除去する(図中D)。CMPとは、化学研磨剤および研磨パッドを使用し、化学作用および機械的研磨の複合作用によって基板表面上の凹凸面を削って平坦化する装置である。
そして、研磨終了後、配線が形成された酸化膜上にさらに酸化膜を形成する(図中E)。また、多層配線をおこなう場合は、上述した一連の処理(図中A〜E)を繰り返すことによって多層的に半導体回路を一つの基板上に形成することができる。
近年、半導体デバイスの微細化や多層配線化にともない、LSIの製造工程における銅メッキの研磨工程(図中D)において、酸化膜上(基板表面上)を均一に平坦化させることが求められている。なぜなら、基板表面上が適切に平坦化されていない場合、配線同士の接触による配線ショートや配線パターン形成時におけるピントズレなどの不具合が生じてしまい、歩留まり低下の原因となってしまう。
この発明では、研磨時間、研磨圧力および研磨回転速度の変更を予測可能なシミュレーションモデルを使用することにより、基板表面上を均一に平坦化させる研磨条件を予測する。特に、銅メッキを研磨する際における研磨パッドの溝への入り込みを考慮することにより、より正確に研磨条件を予測することができる。
(研磨条件予測装置のハードウェア構成)
ここで、この発明の実施の形態にかかる研磨条件予測装置のハードウェア構成について説明する。図2は、この発明の実施の形態にかかる研磨条件予測装置のハードウェア構成を示すブロック図である。
図2において、研磨条件予測装置は、CPU201と、ROM202と、RAM203と、HDD(ハードディスクドライブ)204と、HD(ハードディスク)205と、FDD(フレキシブルディスクドライブ)206と、着脱可能な記録媒体の一例としてのFD(フレキシブルディスク)207と、ディスプレイ208と、I/F(インターフェース)209と、キーボード210と、マウス211と、スキャナ212と、プリンタ213とを備えている。また、各構成部は、バス200によってそれぞれ接続されている。
ここで、CPU201は、装置全体の制御を司る。ROM202は、ブートプログラムなどのプログラムを記録している。RAM203は、CPU201のワークウェアとして使用される。HDD204は、CPU201の制御にしたがってHD205に対するデータのリード/ライトを制御する。HD205は、HDD204の制御で書き込まれたデータを記憶する。
FDD206は、CPU201の制御にしたがってFD207に対するデータのリード/ライトを制御する。FD207は、FDD206の制御で書き込まれたデータを記憶したり、FD207に記憶されたデータを装置本体に読み取らせたりする。
また、着脱可能な記録媒体として、FD207のほか、CD−ROM(CD−R、CD−RW)、MO、DVD(Digital Versatile Disk)、メモリカードなどであってもよい。ディスプレイ208は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ208には、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
I/F209は、通信回線を通じてインターネットなどのネットワーク214に接続され、このネットワーク214を介して他の装置に接続される。そして、I/F209は、ネットワーク214と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F209には、たとえばモデムやLANアダプタなどを採用することができる。
キーボード210は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス211は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ212は、画像を光学的に読み取り、装置内に画像データを読み込む。なお、スキャナ212は、OCR機能を持たせてもよい。また、プリンタ213は、画像データや文書データを印刷する。プリンタ213には、たとえば、レーザプリンタやインクジェットプリンタなどを採用することができる。
(研磨条件予測装置の機能的構成)
つぎに、この発明の実施の形態にかかる研磨条件予測装置の機能的構成について説明する。図3は、この発明の実施の形態にかかる研磨条件予測装置の機能的構成を示すブロック図である。図3において、研磨条件予測装置は、入力部301と、深さ演算部302と、圧力算出部303と、膜厚演算部304と、差分算出部305と、決定部306と、条件入力部307と、条件決定部308と、から構成されている。
研磨条件予測装置は、所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する。具体的には、設計対象基板に形成された薄膜を、CMPによって研磨する際の研磨条件を予測する。設計対象基板に形成される薄膜は、たとえば、銅や酸化物などによって形成されている。また、テスト基板とは、たとえば、各種形状の配線溝が形成されたTEGなどの評価用基板である。なお、TEGについては後述する。
入力部301は、テスト基板に形成された薄膜表面の任意の注目領域における溝へ研磨体が入り込む最大深さを表現する溝深さ関数モデルに含まれる注目領域における配線幅に関するパラメータの取り得る値の入力を受け付ける。ここで、任意の注目領域とは、テスト基板に形成された薄膜表面上における任意の微小領域のことである。
また、研磨体が入り込む最大深さとは、研磨時において当該研磨体の表面(たとえば、研磨布)が注目領域における溝に入り込むことが可能な最大深さのことである。ここで、溝深さ関数モデルとは、研磨する際に薄膜表面にかかる研磨圧力、当該薄膜表面と研磨体との相対速度およびテスト基板が有する配線溝の配線幅に関する寸法データを用いて、研磨体が入り込む最大深さを表現した数式である。なお、溝深さ関数モデルについては後述する。
また、入力部301は、テスト基板に形成された薄膜表面にかかる圧力および当該薄膜表面と研磨体との相対速度に関するパラメータの取り得る値の入力をさらに受け付けるようにしてもよい。これにより、溝深さ関数モデルに含まれる要素すべてに関するパラメータを用いることができる。
深さ演算部302は、入力部301によって入力されたパラメータの取り得る値および配線幅に関する寸法データを、溝深さ関数モデルに代入することによって、注目領域および当該注目領域の周辺領域における溝へ研磨体が入り込む深さを示すモデル値を演算する。
ここで、パラメータの取り得る値とは、具体的な数値であってもよいし、当該パラメータの可変範囲やパラメータが取り得る値の条件などであってもよい。たとえば、パラメータAの可変範囲が「0<A<100」であり、条件として「整数」であった場合、パラメータAは「1〜99」の整数値を取ることができる。
また、配線幅に関する寸法データとは、具体的には、テスト基板が有する配線溝の配線幅および隣接する配線と配線との間隔(配線間隔)に関する寸法データである。寸法データは、入力部301によって入力されるようにしてもよいし、HD205やFD207などの記録媒体に記録されていてもよい。
具体的には、深さ演算部302は、様々なパラメータの値および配線幅に関する寸法データを溝深さ関数モデルに代入することによって、代入されたパラメータの値に応じたモデル値を演算する。すなわち、代入するパラメータの値を変化させることによって、注目領域および当該注目領域の周辺領域における溝へ研磨体が入り込む深さを示す様々なモデル値を演算する。
圧力算出部303は、深さ演算部302によって演算された注目領域のモデル値および周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、注目領域にかかる圧力を算出する。
領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルとは、ある領域の圧力を、周辺領域との高低差および周辺領域からの距離を用いて表現した数式である。なお、圧力関数モデルについては後述する((2)式に相当)。
膜厚演算部304は、圧力算出部303によって算出された注目領域にかかる圧力を、薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における注目領域の薄膜の膜厚を演算する。研磨時における研磨速度は、膜厚表面にかかる圧力および当該薄膜表面と研磨体との相対速度に比例する。
このため、薄膜を研磨する際の研磨速度を表現する速度関数モデルは、膜厚表面にかかる圧力および当該薄膜表面と研磨体との相対速度を用いて表現される。具体的には、たとえば、速度関数モデルとして、プレストンの式を用いることができる。なお、速度関数モデルについては後述する((1)式に相当)。また、ここでの薄膜の膜厚とは、基板表面からの薄膜の高さおよび当該薄膜表面の溝深さを示している。
差分算出部305は、膜厚演算部304によって演算された注目領域の薄膜の膜厚と研磨後における注目領域の薄膜の膜厚の実測値との差を算出する。研磨後における注目領域の薄膜の膜厚の実測値は、たとえば、HD205やFD207などの記録媒体にテーブル化されて記録されており、膜厚演算部304による演算結果との差を算出する場合に読み出されるようにしてもよい。
具体的には、差分算出部305は、膜厚演算部304によって薄膜の膜厚が演算された注目領域とテスト基板における位置が同一である領域、すなわち、同一寸法データの配線幅、配線間隔を有する領域の薄膜の膜厚の実測結果と、膜厚演算部304による演算結果との差を算出する。具体的には、膜厚演算部304によって演算された演算結果と、実際に測定した実測結果とを比較して、これらのズレ量を算出する。
決定部306は、差分算出部305の算出結果に基づいて、パラメータの取り得る値を、当該パラメータの最適値に決定する。具体的には、たとえば、決定部306は、差分算出部305の算出結果が最小となるときの、深さ演算部302による演算結果の演算もとであるパラメータの値を、最適値に決定するようにしてもよい。すなわち、差分算出部305の算出結果が最も小さいときが上記ズレ量が最も少ないときであるため、このときのパラメータの値を最適値として決定する。
条件入力部307は、設計対象基板に形成された薄膜を研磨する際の研磨条件に関するパラメータの取り得る値の入力を受け付ける。研磨条件に関するパラメータは、たとえば、設計対象基板に形成された薄膜表面にかかる研磨圧力、当該薄膜表面と研磨体との相対速度および研磨時間に関するパラメータである。
また、深さ演算部302は、条件入力部307によって入力されたパラメータの取り得る値と、決定部306によって決定された最適値と、設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅に関する寸法データとを、溝深さ関数モデルに代入することによって、設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ研磨体が入り込む深さを示すモデル値を演算する。
具体的には、深さ演算部302は、決定部306によって決定された最適値を用いて、設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ研磨体が入り込む深さを示すモデル値を、条件入力部307によって入力された研磨条件に関するパラメータの値ごとに演算する。
また、圧力算出部303は、深さ演算部302によって演算された設計対象基板に関する注目領域のモデル値および周辺領域のモデル値を圧力関数モデルに代入することによって、設計対象基板に関する注目領域にかかる圧力を算出する。
また、膜厚演算部304は、圧力算出部303によって算出された設計対象基板に関する注目領域にかかる圧力を速度関数モデルに代入することによって、設計対象基板に関する注目領域の薄膜の膜厚を演算する。
また、差分算出部305は、膜厚演算部304によって演算された設計対象基板に関する注目領域の薄膜の膜厚と設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出する。具体的には、差分算出部305は、膜厚演算部304によって薄膜の膜厚が演算された設計対象基板に関する注目領域と当該設計対象基板における位置が同一である領域の薄膜の膜厚として与えられた値と、膜厚演算部304による演算結果との差を算出する。
設計対象基板に関する注目領域の薄膜の膜厚として与えられた値とは、研磨後における薄膜の所望の膜厚であり、任意に設定することができる。また、設計対象基板に関する注目領域の薄膜の膜厚として与えられた値は、入力部301によって入力されるようにしてもよいし、HD205やFD207などの記録媒体に記録されていてもよい。具体的には、たとえば、設計対象基板上における薄膜の高さHが300±20〔nm〕で、薄膜の溝深さが±30〔nm〕などを設計対象基板に関する注目領域の薄膜の膜厚として与えることができる。
条件決定部308は、条件入力部307によって入力されたパラメータの取り得る値を、当該パラメータの最適値に決定する。具体的には、条件決定部308は、差分算出部305の算出結果に基づいて、パラメータの取り得る値を、当該パラメータの最適値に決定する。
より具体的には、条件決定部308は、差分算出部305の算出結果が最小となるときの、深さ演算部302による演算結果の演算もとであるパラメータの値を、最適値に決定するようにしてもよい。すなわち、差分算出部305の算出結果が最も小さいときが、設計対象基板に関する注目領域の薄膜の膜厚として与えられた値に最も近似する膜厚に研磨することができた場合であるため、このときのパラメータの値を最適値として決定する。
なお、上述した入力部301、深さ演算部302、圧力算出部303、膜厚演算部304、差分算出部305、決定部306、条件入力部307および条件決定部308は、具体的には、たとえば、図2に示したROM202、RAM203、HD205、FD207などの記録媒体に記録されたプログラムをCPU201が実行することによってその機能を実現する。
(研磨条件予測の概要)
つぎに、この発明の実施の形態にかかる研磨条件予測の概要について説明する。図4は、この発明の実施の形態にかかる研磨条件予測の概要を示す説明図(その1)である。
<キャリブレーション>
(研磨条件設定)
研磨条件を予測する場合、図4に示すように、研磨シミュレーションに使用するモデル関数に含まれるモデルパラメータの値を、キャリブレーションをおこなうことによって抽出する。研磨シミュレーションとは、所定の研磨条件において、基板に形成された薄膜がどのくらい研磨されるかをシミュレーションによって求めることである。このためには、まず、キャリブレーションをおこなう際の研磨条件を設定する。
ここでの研磨条件は、後述するBlanket waferおよびTEG(Test Element Group)を研磨する際の条件である。具体的には、研磨条件は、研磨時間、研磨圧力および研磨回転数によって設定される。研磨時間、研磨圧力および研磨回転数には、それぞれ様々な値を設定することができる。また、研磨条件には、後述するTEG測定において、TEGのどの領域を測定するかを指定する条件も含まれている。
(Blanket wafer測定)
つぎに、各Blanket waferにおける研磨速度を算出する。ここで、Blanket waferとは、基板表面上の全面に一つの材料(銅や酸化物など)によって薄膜が形成された評価用ウェハである。このBlanket waferを上記研磨条件のもとで研磨した測定結果から、各材料での研磨速度を算出することができる。
具体的には、たとえば、Blanket waferの測定結果およびPrestonの式(下記(1)式)から、各材料での研磨速度を様々な研磨条件(研磨回転数、研磨圧力)ごとに算出する。(1)式において、Lは研磨対象物の研磨量(以下、「研磨速度」という)、ηはPreston定数と呼ばれる材料ごとの定数、Pは研磨圧力、Vは相対速度(研磨体と研磨対象物との接触相対速度)、tは研磨時間である。なお、(1)式は、上述した速度関数モデルに相当する。
Figure 0004952155
ここで、図5を用いて、銅による薄膜が形成されたBlanket waferにおける研磨速度を算出する際の説明をおこなう。図5は、Blanket waferの測定結果の一例を示す説明図である。
図5に示すテーブル表500には、様々な研磨条件のもとで、基板表面上の全面に薄膜(銅メッキ)が形成されたBlanket waferを研磨した場合の測定結果(高さH)が示されている。ここで、高さHは、絶対高さであり、基板の主面(酸化膜や銅メッキなどが形成されていない基板表面)からの高さである。
このテーブル表500に示されている測定結果を上記(1)式に代入し、材料(ここでは銅)ごとの定数ηを求め、研磨速度Lを算出する。なお、(1)式における相対速度Vは、たとえば、研磨回転数および研磨体(たとえば、研磨パッド)の寸法データから求めることができる。具体的には、たとえば、研磨パッドと薄膜(銅メッキ)との間の局部的な相対速度Vを、研磨回転数(回転速度)から求める。
この結果、様々な研磨条件ごとの研磨速度Lを薄膜を形成する材料ごとに得ることができる。具体的には、たとえば、ある研磨条件において研磨した場合に、1分間で削ることができる銅メッキの研磨量として、L=200〔ミクロン/分〕などの算出結果を得ることができる。
(TEG測定)
また、様々な配線幅・配線密度のモジュールが配置されたTEGを用いて、研磨前後における銅メッキの高さHおよび銅メッキの溝深さSを測定する。なお、銅メッキの高さHおよび銅メッキの溝深さSについては後述する。ここで、TEGとは、半導体回路の材料、基本設計、基本プロセスなどを評価したり、故障メカニズムを調べるために作成された評価用のテスト基板である。
図6は、TEGの一例を示す説明図である。図6に示すTEGには、様々な配線幅・配線密度により形成された配線パターン上に銅メッキが生成されている。このTEGを用いて、様々な配線幅、配線密度における銅メッキの高さHおよび銅メッキの溝深さSを実測する。
なお、隣り合う配線溝間の幅(配線間幅)は、配線幅および配線密度から求めることができる。ここで、配線幅が1〔μm〕、配線密度が75〔%〕であった場合における配線間隔について説明する。この場合、ある領域における配線密度が75〔%〕となるため、配線幅と配線間幅との比率は『1:3』となる。この比率から、配線間幅を『1×3=3〔μm〕』と求めることができる(配線幅の3倍)。
ここで、様々な配線幅・配線密度のモジュール部が配置されたTEGについて説明する。図7は、様々な配線幅w・配線間隔sのモジュール部が配置されたTEGの一例を示す説明図である。図7に示すように、メッシュ状に区切られたTEG上に、様々な配線幅w・配線間隔sのモジュール部が配置されている。
また、TEG上におけるモジュール部が配置されていない領域にも、様々な配線幅w・配線間隔sによって配線溝が形成されており、その上には銅メッキが生成されている。ここでは、モジュール部が配置されたTEG上の銅メッキの高さHおよび溝深さSと、モジュール部間における銅メッキの高さHおよび溝深さSとを、様々な研磨条件(研磨圧力、研磨回転数および研磨時間)ごとに実測する。
図8は、TEG測定結果の一例を示す説明図である。図8には、TEG上の銅メッキの高さHおよび溝深さSに関する実測値データが示されている。図8において、TEG上に配置されたモジュール部(Mod1、Mod2、…)ごと、およびモジュール部間ごとの実測値データが示されている。なお、研磨前後においてTEG測定をおこない、図8に示すようなTEG測定結果を研磨条件ごとに用意する。
(データベース作成)
つぎに、TEG測定結果およびTEGデータから、TEGに関する実測値データベース(DB)を作成する。TEGデータは、たとえば、GDSII形式のデータであり、TEG上に形成されている配線パターンの寸法データ(TEG上における位置、配線幅、配線密度など)などを含んでいる。
図9は、実測値DBのデータ構造の一例を示す説明図である。図9に示すように、実測値DBには、メッシュ状に区切られたTEGに関する実測値データが、各メッシュごとに格納されている。基板表面上を均一に研磨するための研磨条件を予測する際には、研磨対象物の周辺に存在するものについても正確に把握する必要がある。このため、TEGをメッシュ状に区切り、各メッシュごとの実測値データを用意する。
具体的には、実測値DBには、メッシュごとの配線幅w、配線間隔s、高さHおよび溝深さSが格納されている。また、TEG上における各メッシュの位置は、座標(x、y)によって表されている。
実測値DBにおける銅メッキの高さHおよび溝深さSは、図8に示すようなTEG測定結果から得ることができる。具体的には、たとえば、TEG上に配置されたモジュール部に該当するメッシュ領域の銅メッキの高さHおよび溝深さSに、図8に示す実測値データを当てはめる。また、モジュール部間領域の銅メッキの高さHおよび溝深さSも同様に、図8に示す実測値データを当てはめる。
なお、メッシュ状に区切られたすべての領域に関する銅メッキの高さHおよび溝深さSを実測し、この実測結果から実測値DBを作成するようにしてもよい。
また、実測値DBにおける配線幅wおよび配線間隔sは、図6に示すようなTEGに関する寸法データが記述されたTEGデータを用いて求めるようにしてもよい。具体的には、たとえば、上述したように配線幅および配線密度から配線間隔を算出し、平均の配線幅および配線間隔を求める。そして、求めた値を、配線幅wおよび配線間隔sとして実測値DBに格納する。
なお、実測値DBは、研磨条件ごとに作成され、それぞれ研磨前後の実測値データを有している。また、複数の材料によって薄膜が形成されているために、研磨のステップが複数のステップに分かれている場合などには、それぞれのステップにおける研磨前後の実測値データを有するようにしてもよい。この場合、それぞれのステップに対してモデルパラメータの調整をおこなうようにしてもよい。
(キャリブレーション)
つぎに、TEG上の各メッシュにかかる圧力を表すモデル関数および研磨パッドの溝への入り込みを表すモデル関数を用いてキャリブレーションをおこない、研磨条件を求める際の最適なモデルパラメータ(後述するA、α、β、γ、δ、ε)を抽出する。
ここで、TEG上の各メッシュにかかる研磨圧力を表すモデル関数について説明する。TEG上における領域iにかかる研磨圧力Piは、TEG全体にかかる研磨圧力P0に領域iの周辺領域の高さによる影響を示す値を加えたものによって表すことができる。
具体的には、下記(2)式によって表される。(2)式において、Aはモデルパラメータ、hは領域の高さ、fは応力関数である。また、応力関数fは、領域jにおける領域iからの距離に比例する関数であり、たとえば、ガウス関数によって表される。この(2)式を用いて、TEG上の各メッシュにかかる研磨圧力を求めることができる。なお、(2)式は、上述した圧力関数モデルに相当する。
Figure 0004952155
つぎに、研磨パッドの溝への入り込みを表すモデル関数について説明する。ここでは、研磨パッドの溝への入り込みを表すモデル関数として、研磨パッドが溝へ入り込むことができる最大深さを表現するαwβsγPδVεを使用する。なお、研磨パッドが溝へ入り込むことができる最大深さを表現するこの数式は、上述した溝深さ関数モデルに相当する。
そして、TEG上の各メッシュにかかる圧力を表すモデル関数および研磨パッドの溝への入り込みを表すモデル関数を用いて研磨シミュレーションをおこない、TEGの表面上がどのように削られるかをシミュレートする(公知技術:T.Tugbawa,Chip−Scale Modeling of Pattern Dependencies in Massachusetts Institute of Technology,2002.section3)。
ここで、研磨シミュレーションの具体的な説明をする。まず、研磨パッドの溝への入り込みの深さと研磨圧力との関係について説明する。図10は、研磨パッドの溝への入り込みの深さと研磨圧力との関係を示す説明図である。図10において、たとえば、研磨パッドの溝への入り込みの深さが最大のとき、すなわちαwβsγPδVεのとき、領域jにかかる圧力P2は『0』となり、領域iにかかる圧力P1は最大値となる。なお、領域iは、上述した注目領域、領域jは、周辺領域に相当する。
このように、研磨パッドが溝へ入り込むことができる最大深さを表すαwβsγPδVεおよび(2)式を用いて、TEG上の各領域における研磨圧力を求め、それぞれの研磨圧力における研磨速度Lを算出する。そして、この算出結果を用いて積分をおこないTEG上の各領域(メッシュごと)における研磨量を求める。
つぎに、実測値DBに格納されている実測値と、研磨シミュレーションのシミュレーション結果とから、研磨条件を求める際の最適なモデルパラメータA、α、β、γ、δ、εを抽出する。
具体的には、たとえば、実測値DBにおける研磨後の実測値データと、研磨シミュレーションのシミュレーション結果とを合わせるために、所定の範囲内においてモデルパラメータA、α、β、γ、δ、εを様々に変化させ、最も誤差が少なくなるときの値を最適なモデルパラメータとして抽出する。誤差の算出方法としては、たとえば、TEG上の複数の代表的な点(モジュール部など)での実測値データとシミュレーション結果との誤差の二乗平均などを求める方法を用いることができる。
より具体的には、まず、PおよびVを固定し、研磨時間の異なる2つの実測値DB(研磨前および研磨後)を用いてα、β、γを変化させて最適なパラメータを抽出する。つぎに、Vおよび研磨時間を固定し、Pの異なる2つの実測値DB(研磨後)を用いてδを合わせ込み、最後に、Aおよびεを求めるようにしてもよい。
このようにして抽出されたA、α、β、γ、δ、εおよび各材料での研磨速度の定数ηをモデルパラメータとする。なお、複数種類の材料によって基板に薄膜が形成されている場合などには、研磨のステップが複数回にわたるため、ステップ数に応じた数のモデルパラメータを求めるようにしてもよい。
<研磨条件予測シミュレーション>
つぎに、研磨条件予測シミュレーションをおこない、最適な研磨条件を求める。図11は、この発明の実施の形態にかかる研磨条件予測の概要を示す説明図(その2)である。研磨条件予測シミュレーションをおこなうには、まず、シミュレーション対象となるチップに関するチップデータ(たとえば、GDSII形式)と、研磨後におけるメッキの所望の高さおよび溝深さとを用意する。
そして、このチップデータおよびシミュレーションをおこなうチップの研磨前におけるメッキの初期膜厚から、シミュレーションDBを作成する。ここで、シミュレーションDBのデータ構造について説明する。図12は、シミュレーションDBのデータ構造の一例を示す説明図である。
図12に示すように、シミュレーションDBには、シミュレーション対象となるチップに関する配線幅w、配線間隔s、メッキの高さHおよび溝深さSが、メッシュ状に区切られた領域ごとに格納されている。
シミュレーションDBにおける配線幅wおよび配線間隔sは、上記実測値DBにおける配線幅wおよび配線間隔sを求める場合と同様に、チップデータの情報から得ることができる。また、研磨前におけるメッキの初期膜厚を示すメッキの高さHおよび溝深さSは、たとえば、基板上に形成される薄膜の膜厚を予測する膜厚予測シミュレーションから得られた値であってもよいし、実測値であってもよい。
また、研磨後におけるメッキの所望の高さおよび溝深さは、ユーザによって任意に設定することができる。具体的には、たとえば、各領域におけるメッキの高さHが300±20〔nm〕で、メッキの溝深さが±30〔nm〕として設定することができる。
そして、シミュレーションDBに格納されているデータを用いて研磨シミュレーションをおこない、研磨後におけるメッキの高さHおよび溝深さSを予測する。具体的には、研磨条件である研磨圧力、研磨回転数および研磨時間を様々に変化させて研磨シミュレーションをおこない、シミュレーション結果(研磨予測結果)と所望の高さおよび溝深さとの誤差を算出する。なお、誤差計算は、たとえば、研磨予測結果とチップ上の各領域における所望の高さおよび溝深さとのズレの二乗平均を用いて計算するようにしてもよい。
このように、様々な研磨条件のもとで、研磨シミュレーションをおこない、最も誤差の小さい、すなわち、最適な研磨予測結果が得られるときの研磨条件を探索する。そして、誤差が最小の研磨予測結果が得られたときの研磨条件を最適研磨条件として出力する。
また、このとき使用するモデル関数に含まれるモデルパラメータの値は、キャリブレーションによって抽出された値であるため、より実測に近い研磨シミュレーションをおこなうことができる。
このように、研磨時間、研磨圧力および研磨回転数の変更を予測可能なシミュレーションモデルを使用することにより、基板に形成された薄膜の所望の高さおよび溝深さを得ることができる研磨条件を予測することができる。特に、薄膜を研磨する際における研磨パッドの溝への入り込みを考慮することにより、薄膜の高さおよび溝深さを最適化することができ、より正確に研磨条件を予測することができる。
(研磨条件予測装置の処理手順)
つぎに、研磨条件予測装置において実行される研磨条件予測処理について図13および図14を用いて説明する。図13は、研磨条件予測装置において実行される研磨条件予測処理手順を示すフローチャート(その1)である。また、図14は、研磨条件予測装置において実行される研磨条件予測処理手順を示すフローチャート(その2)である。ここでは、基板に形成された銅メッキを研磨する際の研磨条件を予測する場合について説明する。また、膜厚とは、基板上に形成される銅メッキの高さおよび溝深さのことである。
図13のフローチャートにおいて、まず、研磨条件予測装置は、キャリブレーションをおこなう際の研磨条件が設定されたか否かを判断する(ステップS1301)。研磨条件とは、TEGを研磨する際の研磨圧力、研磨回転数および研磨時間であり、それぞれ任意に設定することができる。また、ここで設定する研磨条件は、一つであってもよいし、複数であってもよい。
ここで、研磨条件が設定されるのを待って、設定された場合(ステップS1301:Yes)、つぎに、パラメータの取り得る値の入力を受け付けたか否かを判断する(ステップS1302)。具体的には、研磨条件予測処理に使用される各種関数モデルに含まれるパラメータの取り得る値である。なお、ここでのパラメータは、A、α、β、γ、δ、εである。
また、パラメータの取り得る値とは、具体的な数値であったり、パラメータが取り得る値の条件などであり、入力する場合には、個々のパラメータに対して一つずつ入力するようにしてもよいし、様々なパラメータの値が記述されたパラメータファイルなどを入力するようにしてもよい。
ステップS1302においてパラメータの取り得る値の入力を待って、入力された場合(ステップS1302:Yes)、TEG上の各メッシュにおける銅メッキ表面の溝への入り込み深さを演算する(ステップS1303)。具体的には、入力されたパラメータの取り得る値(α、β、γ、δ、εに関する値)およびステップS1301において設定された研磨条件を、研磨パッドが溝へ入り込むことができる最大深さを表現する関数モデル(αwβsγPδVε)に代入することによって、入り込み深さを演算する。
より具体的には、TEG上における各メッシュの位置により、各メッシュにおける配線幅に関する寸法(w、s)を特定し、特定した寸法を関数モデルに代入して、入り込み深さを演算する。TEG上の各メッシュにおける配線幅に関する寸法データは、たとえば、図9に示す実測値DBから取得する。
そして、ステップS1303において演算された各メッシュごとの演算結果を用いて、当該メッシュごとにかかる研磨圧力を算出する(ステップS1304)。具体的には、各メッシュごとの溝への入り込み深さを上記(2)式に代入することによって、各メッシュごとにかかる研磨圧力を算出する。
なお、(2)式におけるhは、たとえば、『h=H(図9参照)−溝への入り込み深さ』によって表すことができる。すなわち、ここに上記演算結果を代入することによって研磨圧力を算出することができる。
つぎに、ステップS1304において算出された研磨圧力を銅メッキに対する研磨速度を表現する関数モデルに代入することによって、各メッシュにおける銅メッキの膜厚を演算する(ステップS1305)。具体的には、メッシュごとにかかる研磨圧力を上記(1)式に代入して算出された算出結果およびステップS1301において設定された研磨時間から、各メッシュにおける研磨量を求め、研磨後における銅メッキの膜厚を演算する。
なお、研磨速度を表現する関数モデルは、たとえば、HD205やFD207などの記録媒体から読み出される構成としてもよいし、ステップS1302においてパラメータの取り得る値とともに入力される構成としてもよい。また、図5に示すようなテーブル表500をもとに研磨速度を表現する関数モデルにおける変数ηを算出し、研磨速度を求める工程を追加する構成としてもよい。
つぎに、ステップS1305において演算された各メッシュにおける銅メッキの膜厚と、研磨後におけるTEGに形成された銅メッキの膜厚の実測値との差分を算出する(ステップS1306)。具体的には、たとえば、図9に示す実測値DBをもとに、TEG上におけるそれぞれ対応するメッシュ同士の銅メッキの膜厚を比較して、差分を算出する。
差分算出方法としては、たとえば、各メッシュごとに算出された差分(誤差)の二乗平均を求める方法を用いるようにしてもよい。このとき、TEG上のすべてのメッシュについて差分を算出するのではなく、たとえば、TEG上の代表的なメッシュ(たとえば、図7に示すモジュール部)を選択して差分を算出するようにしてもよい。
最後に、ステップS1306において算出された差分が最小となるときのパラメータの値を最適パラメータに決定して(ステップS1307)、本フローチャートにおける一連の処理を終了する。具体的には、ステップS1303において、研磨パッドが溝へ入り込むことができる最大深さを表現する関数モデルに代入されたパラメータの値を、最適パラメータに決定する。
これにより、研磨条件予測をおこなう際に使用する各種関数モデルに含まれるパラメータの最適値を得ることができる。
つぎに、決定された最適パラメータを用いて研磨条件予測をおこなう際の処理について説明する。図14のフローチャートにおいて、まず、研磨条件予測装置は、設計対象基板に形成された銅メッキを研磨する際の研磨条件に関するパラメータの取り得る値が入力されたか否かを判断する(ステップS1401)。
ここで入力される研磨条件に関するパラメータの取り得る値は、実際に設計対象基板に形成された銅メッキを研磨する際の研磨条件となり得る研磨条件に関する値である。具体的には、研磨条件の候補となるパラメータの具体的な値を入力するようにしてもよいし、研磨条件の探索範囲を入力するようにしてもよい。
ここで、研磨条件に関するパラメータの取り得る値が入力されるのを待って、入力された場合(ステップS1401:Yes)、設計対象基板上の各メッシュにおける銅メッキ表面の溝への入り込み深さを演算する(ステップS1402)。具体的には、入力された研磨条件に関するパラメータの値(研磨圧力および研磨回転数に関するパラメータの値)および図13のステップS1307において決定された最適パラメータ(α、β、γ、δ、εに関する最適パラメータ)を、研磨パッドが溝へ入り込むことができる最大深さを表現する関数モデル(αwβsγPδVε)に代入することによって、入り込み深さを演算する。
より具体的には、設計対象基板上における各メッシュの位置により、各メッシュにおける配線幅に関する寸法(w、s)を特定し、特定した寸法を関数モデルに代入して、入り込み深さを演算する。設計対象基板の各メッシュにおける配線幅に関する寸法データは、たとえば、図12に示すシミュレーションDBから取得する。
そして、ステップS1402において演算された各メッシュごとの演算結果を用いて、当該メッシュごとにかかる研磨圧力を算出する(ステップS1403)。具体的には、各メッシュごとの溝への入り込み深さおよび最適パラメータ(A)を上記(2)式に代入することによって、各メッシュごとにかかる研磨圧力を算出する。
なお、(2)式におけるhは、たとえば、『h=H(図12参照)−溝への入り込み深さ』によって表すことができる。すなわち、ここに上記演算結果を代入することによって研磨圧力を算出することができる。
つぎに、ステップS1403において算出された研磨圧力を銅メッキに対する研磨速度を表現する関数モデルに代入することによって、各メッシュにおける銅メッキの膜厚を演算する(ステップS1404)。具体的には、メッシュごとにかかる研磨圧力を上記(1)式に代入して算出された算出結果およびステップS1401において入力された研磨条件に関するパラメータの値(研磨時間に関するパラメータの値)から、各メッシュにおける研磨量を求め、研磨後における銅メッキの膜厚を演算する。
なお、研磨速度を表現する関数モデルは、たとえば、HD205やFD207などの記録媒体から読み出される構成としてもよいし、研磨条件に関するパラメータの取り得る値とともに入力される構成としてもよい。
つぎに、ステップS1404において演算された各メッシュにおける銅メッキの膜厚と、研磨後における設計対象基板に形成される銅メッキの所望の膜厚との差分を算出する(ステップS1405)。設計対象基板に形成される銅メッキの所望の膜厚は、あらかじめHD205やFD207などの記録媒体に記憶されているものを読み出すようにしてもよいし、研磨条件に関するパラメータの取り得る値とともに入力するようにしてもよい。
具体的には、たとえば、設計対象基板に形成された銅メッキの高さHが300±20[nm]で、銅メッキの溝深さが±30[nm]などを所望の膜厚とすることができる。そして、図12に示すようなシミュレーションDB(研磨後)をもとに、設計対象基板上におけるそれぞれ対応するメッシュ同士の銅メッキの膜厚を比較して、差分を算出する。
差分算出方法としては、たとえば、各メッシュごとに算出された差分(誤差)の二乗平均を求める方法を用いるようにしてもよい。このとき、設計対象基板上のすべてのメッシュについて差分を算出するのではなく、たとえば、設計対象基板上の代表的なメッシュ(たとえば、図7に示すようなモジュール部)を選択して差分を算出するようにしてもよい。また、算出された差分のうち、たとえば、上記所望の膜厚を満たす算出結果のみをHD205やFD207などの記録媒体に記録するようにしてもよい。
最後に、ステップS1405において算出された差分が最小となるときの研磨条件に関するパラメータの値を最適研磨条件に決定して(ステップS1406)、本フローチャートにおける一連の処理を終了する。
具体的には、たとえば、ステップS1401において入力された研磨条件に関するパラメータの取り得る値が複数であった場合には、当該パラメータの取り得る値すべてに対して、ステップS1402〜ステップS1405の処理を繰り返しおこなう。これにより、異なる研磨条件における差分をそれぞれ算出することとなる。そして、すべてのパラメータの取り得る値に対しての差分が算出された後に、得られた算出結果のうち、差分が最小となるときの研磨条件に関するパラメータの値を最適研磨条件に決定する。
このように、設計対象基板に形成された銅メッキ表面を研磨する際の研磨条件を、研磨圧力、研磨回転数および研磨時間の変更を考慮して予測することができる。これにより、この発明の実施の形態にかかる研磨条件予測装置によれば、設計対象基板に形成される銅メッキの高さおよび溝深さを所望、あるいは、それに準ずるものに研磨することができる研磨条件を得ることができる。
以上説明したように、研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法によれば、研磨時間、研磨圧力および研磨回転数の変更を考慮することができる関数モデルを使用することにより、設計対象基板に形成される薄膜の高さおよび溝深さとして与えられた値を得ることができる研磨条件を予測することができる。
特に、薄膜を研磨する際における研磨パッドの溝への入り込みを考慮することにより、薄膜の高さおよび溝深さを最適化することができ、より正確に研磨条件を予測することができる。これにより、設計期間の短縮および作業労力の軽減を実現するとともに、LSI製造時における歩留まりの向上を図ることができる。
さらに、質の良い製品を、早期に市場に出荷することができるようになるため、導入期から成長期の初期段階の製品を製造する場合などにおいては、市場における多くのシェアを確立することができる可能性が高くなるという効果を奏する。
なお、本実施の形態で説明した研磨条件予測方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
(付記1)所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測させる研磨条件予測プログラムにおいて、
前記テスト基板に形成された薄膜表面の任意の注目領域における溝へ前記研磨体が入り込む最大深さを表現する溝深さ関数モデルに含まれる当該注目領域における配線幅に関するパラメータの取り得る値の入力を受け付けさせる入力工程と、
前記入力工程によって入力された前記パラメータの取り得る値および前記配線幅に関する寸法データを、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算させる第1の演算工程と、
前記第1の演算工程によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出させる第1の算出工程と、
前記第1の算出工程によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算させる第2の演算工程と、
前記第2の演算工程によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出させる第2の算出工程と、
前記第2の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定させる決定工程と、
をコンピュータに実行させることを特徴とする研磨条件予測プログラム。
(付記2)前記入力工程は、前記テスト基板に形成された薄膜表面にかかる圧力および当該薄膜表面と前記研磨体との相対速度に関するパラメータの取り得る値の入力をさらに受け付けさせることを特徴とする付記1に記載の研磨条件予測プログラム。
(付記3)前記決定工程は、前記第2の算出工程の算出結果が最小となるときの、前記第1の演算工程による演算結果の演算もとである前記パラメータの値を、前記最適値に決定させることを特徴とする付記1または2に記載の研磨条件予測プログラム。
(付記4)前記設計対象基板に形成された薄膜を研磨する際の研磨条件に関するパラメータの取り得る値の入力を受け付けさせる条件入力工程と、
前記条件入力工程によって入力されたパラメータの取り得る値と、前記決定工程によって決定された最適値と、前記設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅に関する寸法データとを、前記溝深さ関数モデルに代入することによって、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算させる第3の演算工程と、
前記第3の演算工程によって演算された前記設計対象基板に関する注目領域のモデル値および前記周辺領域のモデル値を前記圧力関数モデルに代入することによって、前記設計対象基板に関する注目領域にかかる圧力を算出させる第3の算出工程と、
前記第3の算出工程によって算出された前記設計対象基板に関する注目領域にかかる圧力を前記速度関数モデルに代入することによって、前記設計対象基板に関する注目領域の薄膜の膜厚を演算させる第4の演算工程と、
前記第4の演算工程によって演算された前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出させる第4の算出工程と、
前記第4の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定させる条件決定工程と、
を前記コンピュータに実行させることを特徴とする付記1〜3のいずれか一つに記載の研磨条件予測プログラム。
(付記5)前記研磨条件に関するパラメータは、前記設計対象基板に形成された薄膜表面にかかる圧力、当該薄膜表面と前記研磨体との相対速度および研磨時間に関するパラメータであることを特徴とする付記4に記載の研磨条件予測プログラム。
(付記6)前記条件決定工程は、前記第4の算出工程の算出結果が最小となるときの、前記第3の演算工程による演算結果の演算もとである前記パラメータの値を、前記最適値に決定させることを特徴とする付記4または5に記載の研磨条件予測プログラム。
(付記7)付記1〜6のいずれか一つに記載の研磨条件予測プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
(付記8)所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する研磨条件予測装置において、
前記テスト基板に形成された薄膜表面の任意の注目領域における溝へ前記研磨体が入り込む最大深さを表現する溝深さ関数モデルに含まれる当該注目領域における配線幅に関するパラメータの取り得る値の入力を受け付ける入力手段と、
前記入力手段によって入力された前記パラメータの取り得る値および前記配線幅に関する寸法データを、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算する深さ演算手段と、
前記深さ演算手段によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出する圧力算出手段と、
前記圧力算出手段によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算する膜厚演算手段と、
前記膜厚演算手段によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出させる差分算出手段と、
前記差分算出手段の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定する決定手段と、
を備えることを特徴とする研磨条件予測装置。
(付記9)前記入力手段は、前記テスト基板に形成された薄膜表面にかかる圧力および当該薄膜表面と前記研磨体との相対速度に関するパラメータの取り得る値の入力をさらに受け付けることを特徴とする付記8に記載の研磨条件予測装置。
(付記10)前記決定手段は、前記差分算出手段の算出結果が最小となるときの、前記深さ演算手段による演算結果の演算もとである前記パラメータの値を、前記最適値に決定することを特徴とする付記8または9に記載の研磨条件予測装置。
(付記11)前記設計対象基板に形成された薄膜を研磨する際の研磨条件に関するパラメータの取り得る値の入力を受け付ける条件入力手段と、
前記条件入力手段によって入力されたパラメータの取り得る値を、当該パラメータの最適値に決定する条件決定手段と、を備え、
前記深さ演算手段は、前記条件入力手段によって入力されたパラメータの取り得る値と、前記決定手段によって決定された最適値と、前記設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅に関する寸法データとを、前記溝深さ関数モデルに代入することによって、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算し、
前記圧力算出手段は、前記深さ演算手段によって演算された前記設計対象基板に関する注目領域のモデル値および前記周辺領域のモデル値を前記圧力関数モデルに代入することによって、前記設計対象基板に関する注目領域にかかる圧力を算出し、
前記薄膜演算手段は、前記圧力算出手段によって算出された前記設計対象基板に関する注目領域にかかる圧力を前記速度関数モデルに代入することによって、前記設計対象基板に関する注目領域の薄膜の膜厚を演算し、
前記差分算出手段は、前記膜厚演算手段によって演算された前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出し、
前記条件決定手段は、前記差分算出手段の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定することを特徴とする付記8〜10のいずれか一つに記載の研磨条件予測装置。
(付記12)前記研磨条件に関するパラメータは、前記設計対象基板に形成された薄膜表面にかかる圧力、当該薄膜表面と前記研磨体との相対速度および研磨時間に関するパラメータであることを特徴とする付記11に記載の研磨条件予測装置。
(付記13)前記条件決定手段は、前記差分算出手段の算出結果が最小となるときの、前記深さ演算手段による演算結果の演算もとである前記パラメータの値を、前記最適値に決定することを特徴とする付記11または12に記載の研磨条件予測装置。
(付記14)所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する研磨条件予測方法において、
前記テスト基板に形成された薄膜表面の任意の注目領域における溝へ前記研磨体が入り込む最大深さを表現する溝深さ関数モデルに含まれる当該注目領域における配線幅に関するパラメータの取り得る値の入力を受け付ける入力工程と、
前記入力工程によって入力された前記パラメータの取り得る値および前記配線幅に関する寸法データを、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算する第1の演算工程と、
前記第1の演算工程によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出する第1の算出工程と、
前記第1の算出工程によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算する第2の演算工程と、
前記第2の演算工程によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出する第2の算出工程と、
前記第2の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定する決定工程と、
を含んだことを特徴とする研磨条件予測方法。
(付記15)前記入力工程は、前記テスト基板に形成された薄膜表面にかかる圧力および当該薄膜表面と前記研磨体との相対速度に関するパラメータの取り得る値の入力をさらに受け付けることを特徴とする付記14に記載の研磨条件予測方法。
(付記16)前記決定工程は、前記第2の算出工程の算出結果が最小となるときの、前記第1の演算工程による演算結果の演算もとである前記パラメータの値を、前記最適値に決定することを特徴とする付記14または15に記載の研磨条件予測方法。
(付記17)前記設計対象基板に形成された薄膜を研磨する際の研磨条件に関するパラメータの取り得る値の入力を受け付ける条件入力工程と、
前記条件入力工程によって入力されたパラメータの取り得る値と、前記決定工程によって決定された最適値と、前記設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅に関する寸法データとを、前記溝深さ関数モデルに代入することによって、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算する第3の演算工程と、
前記第3の演算工程によって演算された前記設計対象基板に関する注目領域のモデル値および前記周辺領域のモデル値を前記圧力関数モデルに代入することによって、前記設計対象基板に関する注目領域にかかる圧力を算出する第3の算出工程と、
前記第3の算出工程によって算出された前記設計対象基板に関する注目領域にかかる圧力を前記速度関数モデルに代入することによって、前記設計対象基板に関する注目領域の薄膜の膜厚を演算する第4の演算工程と、
前記第4の演算工程によって演算された前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出する第4の算出工程と、
前記第4の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定する条件決定工程と、
を含んだことを特徴とする付記14〜16のいずれか一つに記載の研磨条件予測方法。
(付記18)前記研磨条件に関するパラメータは、前記設計対象基板に形成された薄膜表面にかかる圧力、当該薄膜表面と前記研磨体との相対速度および研磨時間に関するパラメータであることを特徴とする付記17に記載の研磨条件予測方法。
(付記19)前記条件決定工程は、前記第4の算出工程の算出結果が最小となるときの、前記第3の演算工程による演算結果の演算もとである前記パラメータの値を、前記最適値に決定することを特徴とする付記17または18に記載の研磨条件予測方法。
以上のように、本発明にかかる研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法は、半導体装置の製造に有用であり、特に、多層配線を有する半導体装置の製造に適している。
LSIの製造処理手順の概要を示す説明図である。 この発明の実施の形態にかかる研磨条件予測装置のハードウェア構成を示すブロック図である。 この発明の実施の形態にかかる研磨条件予測装置の機能的構成を示すブロック図である。 この発明の実施の形態にかかる研磨条件予測の概要を示す説明図(その1)である。 Blanket waferの測定結果の一例を示す説明図である。 TEGの一例を示す説明図である。 様々な配線幅w・配線間隔sのモジュール部が配置されたTEGの一例を示す説明図である。 TEG測定結果の一例を示す説明図である。 実測値DBのデータ構造の一例を示す説明図である。 研磨パッドの溝への入り込みの深さと研磨圧力との関係を示す説明図である。 この発明の実施の形態にかかる研磨条件予測の概要を示す説明図(その2)である。 シミュレーションDBのデータ構造の一例を示す説明図である。 研磨条件予測装置において実行される研磨条件予測処理手順を示すフローチャート(その1)である。 研磨条件予測装置において実行される研磨条件予測処理手順を示すフローチャート(その2)である。
符号の説明
301 入力部
302 深さ演算部
303 圧力算出部
304 膜厚演算部
305 差分算出部
306 決定部
307 条件入力部
308 条件決定部

Claims (5)

  1. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測させる研磨条件予測プログラムにおいて、
    溝深さ関数モデルに含まれる数式であって、前記テスト基板に形成された薄膜表面にかかる研磨圧力、前記薄膜表面と前記研磨体との相対速度と、前記テスト基板が有する注目領域の配線溝の配線幅および配線間隔とを用いて前記研磨体が前記配線溝に入り込む最大深さを表現した数式で使用されるパラメータの数値または可変範囲の入力を受け付けさせる入力工程と、
    前記入力工程によって入力された前記パラメータの数値または可変範囲および前記配線幅および配線間隔を、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算させる第1の演算工程と、
    前記第1の演算工程によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出させる第1の算出工程と、
    前記第1の算出工程によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算させる第2の演算工程と、
    前記第2の演算工程によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出させる第2の算出工程と、
    前記第2の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定させる決定工程と、
    をコンピュータに実行させることを特徴とする研磨条件予測プログラム。
  2. 前記設計対象基板に形成された薄膜を研磨する際の前記薄膜表面にかかる研磨圧力、前記薄膜表面と前記研磨体との相対速度および研磨時間であるパラメータの取り得る値の入力を受け付けさせる条件入力工程と、
    前記条件入力工程によって入力されたパラメータの取り得る値と、前記決定工程によって決定された最適値と、前記設計対象基板に形成された薄膜表面の任意の注目領域(以下、「設計対象基板に関する注目領域」という)における配線幅および配線間隔とを、前記溝深さ関数モデルに代入することによって、前記設計対象基板に関する注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算させる第3の演算工程と、
    前記第3の演算工程によって演算された前記設計対象基板に関する注目領域のモデル値および前記周辺領域のモデル値を前記圧力関数モデルに代入することによって、前記設計対象基板に関する注目領域にかかる圧力を算出させる第3の算出工程と、
    前記第3の算出工程によって算出された前記設計対象基板に関する注目領域にかかる圧力を前記速度関数モデルに代入することによって、前記設計対象基板に関する注目領域の薄膜の膜厚を演算させる第4の演算工程と、
    前記第4の演算工程によって演算された前記設計対象基板に関する注目領域の薄膜の膜厚と前記設計対象基板に関する注目領域の薄膜の膜厚として与えられた値との差を算出させる第4の算出工程と、
    前記第4の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定させる条件決定工程と、
    を前記コンピュータに実行させることを特徴とする請求項1に記載の研磨条件予測プログラム。
  3. 請求項1または2に記載の研磨条件予測プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
  4. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する研磨条件予測装置において、
    溝深さ関数モデルに含まれる数式であって、前記テスト基板に形成された薄膜表面にかかる研磨圧力、前記薄膜表面と前記研磨体との相対速度と、前記テスト基板が有する注目領域の配線溝の配線幅および配線間隔とを用いて前記研磨体が前記配線溝に入り込む最大深さを表現した数式で使用されるパラメータの数値または可変範囲の入力を受け付ける入力手段と、
    前記入力手段によって入力された前記パラメータの数値または可変範囲および前記配線幅および配線間隔を、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算する深さ演算手段と、
    前記深さ演算手段によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出する圧力算出手段と、
    前記圧力算出手段によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算する膜厚演算手段と、
    前記膜厚演算手段によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出させる差分算出手段と、
    前記差分算出手段の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定する決定手段と、
    を備えることを特徴とする研磨条件予測装置。
  5. 所定の形状の配線溝を有するテスト基板を利用して、設計対象基板に形成される薄膜を研磨体によって研磨する際の研磨条件を予測する研磨条件予測方法において、
    溝深さ関数モデルに含まれる数式であって、前記テスト基板に形成された薄膜表面にかかる研磨圧力、前記薄膜表面と前記研磨体との相対速度と、前記テスト基板が有する注目領域の配線溝の配線幅および配線間隔とを用いて前記研磨体が前記配線溝に入り込む最大深さを表現した数式で使用されるパラメータの数値または可変範囲の入力を受け付ける入力工程と、
    前記入力工程によって入力された前記パラメータの数値または可変範囲および前記配線幅および配線間隔を、前記溝深さ関数モデルに代入することによって、前記注目領域および当該注目領域の周辺領域における溝へ前記研磨体が入り込む深さを示すモデル値を演算する第1の演算工程と、
    前記第1の演算工程によって演算された前記注目領域のモデル値および前記周辺領域のモデル値を、領域ごとの圧力を当該領域の高さを用いて表現する圧力関数モデルに代入することによって、前記注目領域にかかる圧力を算出する第1の算出工程と、
    前記第1の算出工程によって算出された前記注目領域にかかる圧力を、前記薄膜を研磨する際の研磨速度を表現する速度関数モデルに代入することによって、研磨後における前記注目領域の薄膜の膜厚を演算する第2の演算工程と、
    前記第2の演算工程によって演算された前記注目領域の薄膜の膜厚と研磨後における前記注目領域の薄膜の膜厚の実測値との差を算出する第2の算出工程と、
    前記第2の算出工程の算出結果に基づいて、前記パラメータの取り得る値を、当該パラメータの最適値に決定する決定工程と、
    を含んだことを特徴とする研磨条件予測方法。
JP2006246680A 2006-09-12 2006-09-12 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法 Expired - Fee Related JP4952155B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006246680A JP4952155B2 (ja) 2006-09-12 2006-09-12 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法
US11/706,212 US7289872B1 (en) 2006-09-12 2007-02-15 Method and apparatus for prediction of polishing condition, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006246680A JP4952155B2 (ja) 2006-09-12 2006-09-12 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法

Publications (2)

Publication Number Publication Date
JP2008071795A JP2008071795A (ja) 2008-03-27
JP4952155B2 true JP4952155B2 (ja) 2012-06-13

Family

ID=38623417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006246680A Expired - Fee Related JP4952155B2 (ja) 2006-09-12 2006-09-12 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法

Country Status (2)

Country Link
US (1) US7289872B1 (ja)
JP (1) JP4952155B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087864B2 (ja) * 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
JP4561904B2 (ja) * 2008-08-07 2010-10-13 ソニー株式会社 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
JP5365091B2 (ja) * 2008-08-18 2013-12-11 富士通株式会社 メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
CN110842652B (zh) * 2019-10-21 2020-12-29 中国工程物理研究院机械制造工艺研究所 一种确定性光学抛光技术驻留时间求解方法
CN112247831B (zh) * 2020-10-23 2022-02-08 德阳精研科技(深圳)有限公司 一种自动加工研磨垫工艺方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297195A (ja) * 1994-04-27 1995-11-10 Speedfam Co Ltd 半導体装置の平坦化方法及び平坦化装置
JPH1174235A (ja) * 1997-08-29 1999-03-16 Sony Corp 研磨シミュレーション
JP2001523586A (ja) * 1997-11-18 2001-11-27 スピードファム−アイピーイーシー コーポレイション 化学機械的研磨工程をモデル化する方法および装置
GB2347102B (en) * 1998-10-16 2002-12-11 Tokyo Seimitsu Co Ltd Wafer polishing apparatus and polishing quantity detection method
JP3334796B2 (ja) * 1999-04-20 2002-10-15 日本電気株式会社 半導体装置の研磨シミュレーション方法
DE10065380B4 (de) * 2000-12-27 2006-05-18 Infineon Technologies Ag Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses
JP2002277220A (ja) * 2001-03-19 2002-09-25 Hitachi Ltd 膜厚計測のための計測点決定方法およびそれを用いた薄膜デバイスの製造方法並びに薄膜デバイスの製造装置
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
JP4333166B2 (ja) * 2002-03-14 2009-09-16 株式会社ニコン 加工形状の予測方法、加工条件の決定方法、加工量予測方法、加工形状予測システム、加工条件決定システム、加工システム、加工形状予測計算機プログラム、加工条件決定計算機プログラム、プログラム記録媒体、及び半導体デバイスの製造方法
DE60322695D1 (de) * 2002-04-30 2008-09-18 Hitachi Chemical Co Ltd Polierfluid und polierverfahren
JP3790966B2 (ja) * 2002-05-01 2006-06-28 株式会社ルネサステクノロジ 半導体素子表面の検査方法および検査装置
TWI282360B (en) * 2002-06-03 2007-06-11 Hitachi Chemical Co Ltd Polishing composition and polishing method thereof
IL153894A (en) * 2003-01-12 2010-05-31 Nova Measuring Instr Ltd Method and system for measuring the thickness of thin conductive layers
US7050880B2 (en) * 2003-12-30 2006-05-23 Sc Solutions Chemical-mechanical planarization controller
JP4163145B2 (ja) * 2004-04-30 2008-10-08 株式会社ルネサステクノロジ ウェハの研磨方法

Also Published As

Publication number Publication date
JP2008071795A (ja) 2008-03-27
US7289872B1 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP4952155B2 (ja) 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法
US8024673B2 (en) Layout evaluation apparatus and method
Park Characterization and modeling of pattern dependencies in copper interconnects for integrated circuits
US6484300B1 (en) Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same
US20130267047A1 (en) Topography-Aware Lithography Pattern Check
EP1424595B1 (en) Automatic calibration of a masking process simulator
JP5145116B2 (ja) 表面欠陥データ表示管理装置および表面欠陥データ表示管理方法
US8104008B2 (en) Layout design apparatus, layout design method, and computer product
JP2010034402A (ja) パターン形状予測方法
JP2009176909A (ja) 抜取検査の評価方法及び抜取検査の評価装置
JP5087864B2 (ja) 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
TWI774919B (zh) 資訊處理裝置、程式、製程處理執行裝置及資訊處理系統
JP2021124933A (ja) 画像を生成するシステム
JP4958616B2 (ja) ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法
JP2003203849A (ja) リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
JP4607380B2 (ja) パターン検出方法、パターン検査方法およびパターン修正、加工方法
JP5011360B2 (ja) フォトマスクの設計方法
JP2006145687A (ja) 露光用マスクとその製造方法
US9582617B2 (en) Simulation device and simulation program for simulating process using first and second masks
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
US11699017B2 (en) Die yield assessment based on pattern-failure rate simulation
US20070265722A1 (en) Method for improved equivalent gate count yield estimation for integrated circuit devices
Kris et al. Contact etch process control application for advanced NAND memory structures
US20240070846A1 (en) Wafer image defect detection and characterization for manufacturing process calibration
US7240313B2 (en) Method for analyzing material density variations on a multi-layer printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees