JP5365091B2 - メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 - Google Patents
メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 Download PDFInfo
- Publication number
- JP5365091B2 JP5365091B2 JP2008210120A JP2008210120A JP5365091B2 JP 5365091 B2 JP5365091 B2 JP 5365091B2 JP 2008210120 A JP2008210120 A JP 2008210120A JP 2008210120 A JP2008210120 A JP 2008210120A JP 5365091 B2 JP5365091 B2 JP 5365091B2
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- thickness
- polishing
- remaining
- copper plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Description
まず、図1を用いて実施例1に係る銅メッキ膜厚算出装置を説明する。図1は、実施例1に係る銅メッキ膜厚算出装置の概要を説明するための図である。
次に、図2を用いて、図1で説明した銅メッキ膜厚算出装置の構成を説明する。図2は、銅メッキ膜厚算出装置の構成を示すブロック図である。図2に示すように、銅メッキ膜厚算出装置10は、入力部11と、出力部12と、記憶部20と、処理部30とを有する。
次に、図3を用いて、銅メッキ膜厚算出装置10による処理を説明する。図3は、銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。図3に示すように、残存膜厚算出部31は、製造条件の入力を受け付けると(ステップS101肯定)、研磨結果予測用の入力データを作成する(ステップS102)。続いて、残存膜厚算出部31は、ユーザによって設定された銅メッキ膜厚の初期膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に設定し(ステップS103)、メッキ処理のシミュレーションを実行して堆積銅メッキ膜厚を算出する(ステップS104)。
上記したように、実施例1によれば、最適な銅メッキ膜厚を短時間で算出することが可能である。例えば、実施例1に係る銅メッキ膜厚算出装置10は、銅メッキ膜厚が修正されるたびに、メッキ処理および研磨処理だけをシミュレーションすればよいので、最適な銅メッキ膜厚を短時間で算出することが可能である。
実施例2に係る銅メッキ膜厚算出装置10は、実施例1に係る銅メッキ膜厚算出装置10と以下に説明する点が異なる。すなわち、銅メッキ膜厚算出部33は、残存銅メッキ膜厚の最大値が削取銅メッキ膜厚以下で予め設定される所定の数値範囲に収まるまで、メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、残存膜厚算出部31にメッキ処理から研磨処理に至るシミュレーションを繰り返し実行させる。
次に、図4を用いて、実施例2に係る銅メッキ膜厚算出装置10による処理を説明する。図4は、実施例2に係る銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。なお、以下では、実施例1に係る銅メッキ膜厚算出装置10による処理の流れと異なる点について詳細に説明する。
次に、図5を用いて、銅メッキ膜厚算出装置10による処理の一例を説明する。図5は、銅メッキ膜厚算出装置による処理の一例を説明するための図である。なお、以下の例では、表面がバリアメタルで覆われた「8.5cm x 8.5cm」のウェハ表面に半導体集積回路を生成し、配線パターンを「10μm」ごとにメッシュ分割する場合を想定している。また、銅メッキ膜厚の初期膜厚「1500nm」、膜厚範囲「1000〜1800nm」、過研磨処理の研磨時間「30秒(0.5分)」、過研磨処理の研磨速度「500nm/分」、研磨速度のばらつき「±50nm/分」、マージン「50nm」、成膜ばらつき「50nm」を含む各種製造条件を示したパラメータおよび配線パターンを含んだチップデータがユーザによって入力されているものとする。
上記したように、実施例2によれば、銅残りが発生せず、製造時のスループットが良い銅メッキ膜厚を短時間で算出することが可能である。
11 入力部
12 出力部
20 記憶部
21 製造条件記憶部
30 処理部
31 残存膜厚算出部
32 削取膜厚算出部
33 銅メッキ膜厚算出部
110 コンピュータ
120 入力部
130 ROM(Read Only Memory)
130a 残存膜厚算出プログラム
130b 削取膜厚算出プログラム
130c 銅メッキ膜厚算出プログラム
140 CPU(Central Processing Unit)
140a 残存膜厚算出プロセス
140b 削取膜厚算出プロセス
140c 銅メッキ膜厚算出プロセス
150 HDD(Hard disk drive)
150a 製造条件データテーブル
160 RAM(Random Access Memory)
160a 製造条件データ
170 出力部
180 バス
Claims (4)
- メッキ処理時に基板上に堆積させるメッキ厚と研磨処理時の第1の研磨時間および第1の研磨速度と過研磨処理時の第2の研磨時間および第2の研磨速度とを含む製造条件を記憶した記憶部から取得した前記メッキ厚と前記第1の研磨時間と前記第1の研磨速度とに基づきメッキ処理及び研磨処理を実行するシミュレーションを行い前記研磨処理後の基板上の配線溝以外の箇所に残存する残存導電体厚を算出する残存導電体厚算出手順と、
前記記憶部より取得した前記第2の研磨時間および前記第2の研磨速度を用いて、前記過研磨処理により削り取られる導電体の削取導電体厚を算出する削取導電体厚算出手順と、
算出された前記削取導電体厚以下の厚さの範囲に残存導電体厚の目標範囲を決定し、算出した前記残存導電体厚と、決定した前記残存導電体厚の目標範囲とを比較する比較手順と、をコンピュータに実行させると共に、
前記比較手順において前記残存導電体厚が前記残存導電体厚の目標範囲内となるまで、前記メッキ処理によって基板上にメッキされる導電体の前記メッキ厚を変更して、前記残存導電体厚算出手順、前記削取導電体厚算出手順、および前記比較手順を順に繰り返し実行する
処理をコンピュータに実行させるメッキ厚算出プログラム。 - 前記削取導電体厚算出手順は、製造時に起こりえる研磨速度のばらつきが加味された研磨速度を用いて前記削取導電体厚を算出する請求項1に記載のメッキ厚算出プログラム。
- メッキ処理時に基板上に堆積させるメッキ厚と研磨処理時の第1の研磨時間および第1の研磨速度と過研磨処理時の第2の研磨時間および第2の研磨速度とを含む製造条件を記憶した記憶部から取得した前記メッキ厚と前記第1の研磨時間と前記第1の研磨速度とに基づきメッキ処理及び研磨処理を実行するシミュレーションを行い前記研磨処理後の基板上の配線溝以外の箇所に残存する残存導電体厚を算出する残存導電体厚算出部と、
前記記憶部より取得した前記第2の研磨時間および前記第2の研磨速度を用いて、前記過研磨処理により削り取られる導電体の削取導電体厚を算出する削取導電体厚算出部と、
算出された前記削取導電体厚以下の厚さの範囲に残存導電体厚の目標範囲を決定し、算出した前記残存導電体厚と、決定した前記残存導電体厚の目標範囲とを比較する比較部と、を有し、
前記残存導電体厚算出部は、前記比較部において前記残存導電体厚が前記残存導電体厚の目標範囲内となるまで、前記メッキ処理によって基板上にメッキされる導電体の前記メッキ厚を変更して、前記残存導電体厚算出部が残存導電体厚を算出し、前記削取導電体厚算出部が削取導電体厚を算出し、前記比較部が前記残存導電体厚と、前記残存導電体厚の目標範囲とを比較する処理を順に繰り返し実行するメッキ厚算出装置。 - メッキ処理時に基板上に堆積させるメッキ厚と研磨処理時の第1の研磨時間および第1の研磨速度と過研磨処理時の第2の研磨時間および第2の研磨速度とを含む製造条件を記憶した記憶部から取得した前記メッキ厚と前記第1の研磨時間と前記第1の研磨速度とに基づきメッキ処理及び研磨処理を実行するシミュレーションを行い前記研磨処理後の基板上の配線溝以外の箇所に残存する残存導電体厚を算出する残存導電体厚算出ステップと、
前記記憶部より取得した前記第2の研磨時間および前記第2の研磨速度を用いて、前記過研磨処理により削り取られる導電体の削取導電体厚を算出する削取導電体厚算出ステップと、
算出された前記削取導電体厚以下の厚さの範囲に残存導電体厚の目標範囲を決定し、算出した前記残存導電体厚と、決定した前記残存導電体厚の目標範囲とを比較する比較ステップと、を含み、
前記比較ステップにおいて前記残存導電体厚が前記残存導電体厚の目標範囲内となるまで、前記メッキ処理によって基板上にメッキされる導電体の前記メッキ厚を変更して、前記残存導電体厚算出ステップ、前記削取導電体厚算出ステップ、および前記比較ステップを順に繰り返しコンピュータが実行するメッキ厚算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210120A JP5365091B2 (ja) | 2008-08-18 | 2008-08-18 | メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 |
US12/534,646 US8219375B2 (en) | 2008-08-18 | 2009-08-03 | Plated film thickness calculating method and plated film thickness calculating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210120A JP5365091B2 (ja) | 2008-08-18 | 2008-08-18 | メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045316A JP2010045316A (ja) | 2010-02-25 |
JP5365091B2 true JP5365091B2 (ja) | 2013-12-11 |
Family
ID=41681860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008210120A Expired - Fee Related JP5365091B2 (ja) | 2008-08-18 | 2008-08-18 | メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8219375B2 (ja) |
JP (1) | JP5365091B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6144924B2 (ja) * | 2012-03-21 | 2017-06-07 | 株式会社日立国際電気 | 基板処理装置、メンテナンス方法及びプログラム |
JP2018001296A (ja) * | 2016-06-28 | 2018-01-11 | 株式会社荏原製作所 | 研磨装置、研磨方法、及び研磨制御プログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070228110A1 (en) * | 1993-11-16 | 2007-10-04 | Formfactor, Inc. | Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out |
JP2002134658A (ja) * | 2000-10-24 | 2002-05-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6790763B2 (en) * | 2000-12-04 | 2004-09-14 | Ebara Corporation | Substrate processing method |
JP3639229B2 (ja) * | 2001-07-17 | 2005-04-20 | 松下電器産業株式会社 | 堆積膜の平坦化方法 |
JP2003224098A (ja) | 2002-01-30 | 2003-08-08 | Semiconductor Leading Edge Technologies Inc | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
JP2004040004A (ja) * | 2002-07-08 | 2004-02-05 | Renesas Technology Corp | 配線設計データを利用した化学的機械的研磨方法、加工物の製造方法、およびデザインルール決定方法 |
TWI229367B (en) * | 2002-12-26 | 2005-03-11 | Canon Kk | Chemical treatment apparatus and chemical treatment method |
US7036913B2 (en) * | 2003-05-27 | 2006-05-02 | Samsung Electronics Co., Ltd. | Ink-jet printhead |
KR100480791B1 (ko) * | 2003-06-05 | 2005-04-06 | 삼성전자주식회사 | 일체형 잉크젯 프린트헤드 및 그 제조방법 |
JP4792726B2 (ja) * | 2003-10-30 | 2011-10-12 | 日亜化学工業株式会社 | 半導体素子用支持体の製造方法 |
JP4952155B2 (ja) * | 2006-09-12 | 2012-06-13 | 富士通株式会社 | 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法 |
US7704352B2 (en) * | 2006-12-01 | 2010-04-27 | Applied Materials, Inc. | High-aspect ratio anode and apparatus for high-speed electroplating on a solar cell substrate |
JP2008159097A (ja) * | 2006-12-20 | 2008-07-10 | Hitachi Ltd | 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法 |
-
2008
- 2008-08-18 JP JP2008210120A patent/JP5365091B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-03 US US12/534,646 patent/US8219375B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100042392A1 (en) | 2010-02-18 |
JP2010045316A (ja) | 2010-02-25 |
US8219375B2 (en) | 2012-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7360179B2 (en) | Use of models in integrated circuit fabrication | |
US7757195B2 (en) | Methods and systems for implementing dummy fill for integrated circuits | |
US7124386B2 (en) | Dummy fill for integrated circuits | |
US7356783B2 (en) | Dummy fill for integrated circuits | |
JP5306122B2 (ja) | 集積回路設計中の製造の影響の高速シミュレーションを行なうための装置、方法及びコンピュータ・プログラム | |
JP5365091B2 (ja) | メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 | |
JP5217566B2 (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム | |
US10691865B2 (en) | Modifying layout by removing fill cell from fill-dense regions and inserting duplicate in target fill region | |
JP2010073137A (ja) | 半導体集積回路設計方法及び設計プログラム | |
JP5737044B2 (ja) | 回路のレイアウト装置,処理方法およびプログラム | |
US8667433B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
JP2003224098A (ja) | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 | |
US20100152875A1 (en) | Estimation apparatus and estimation method | |
US6808591B1 (en) | Model based metal overetch control | |
Dhumane et al. | Critical area driven dummy fill insertion to improve manufacturing yield | |
US9435643B2 (en) | Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program | |
JP5692522B2 (ja) | 偏在率算出方法、半導体装置の製造方法及びプログラム | |
JP2008235623A (ja) | 半導体装置の平坦化方法および半導体装置の平坦化システム | |
JP2009170632A (ja) | 半導体装置の製造方法および半導体装置製造システム | |
JP2008047574A (ja) | 半導体装置の製造方法および製造システム | |
JP2008305814A (ja) | 半導体装置の設計方法及び半導体装置 | |
JP2007073797A (ja) | デバイス設計支援方法、デバイス設計支援システム及びデバイス設計支援プログラム | |
Gower-Hall et al. | Understanding, modeling, and detecting pooling hotspots in copper CMP | |
Orshansky et al. | Ensuring Interconnect Planarity | |
Shui et al. | On minimizing topography variation in multi-layer oxide CMP manufacturability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |