JP5306122B2 - 集積回路設計中の製造の影響の高速シミュレーションを行なうための装置、方法及びコンピュータ・プログラム - Google Patents

Description

本発明は、一般に、集積回路をシミュレートし、設計するための方法、装置及びコンピュータ・プログラムに関し、より特定的には、設計段階中の集積回路の電気性能への製造プロセスの影響のシミュレーションを行なうための方法、装置及びコンピュータ・プログラムに関する。

ＣＭＯＳ技術のスケール（寸法）が縮小し続けるにつれて、集積回路の設計は、ますます後工程（back end of line)における変動の影響を受ける。許容できる設計品質を達成するために、回路及びレイアウトの設計フローにおいてそれらの影響を考慮できるように、これらの変動を十分に理解すべきである。

化学機械研磨（ChemicalMechanical Planarization、「ＣＭＰ」）は、信頼できる多層の銅相互接続部を確立するために、レイアウト表面を平坦化する主要な技術であり、典型的な半導体製造プロセスにおける１つ又は複数のステップを構成する。今日の製造プロセスにおいては、絶縁誘電体と共に前の材料層上に新しい材料層を堆積させた後、化学機械研磨ステップが、余分な材料を除去し、化学的力及び機械的力の組み合わせによりターゲット表面を平坦化する。後のステップの焦点となるフォトリソグラフィ深さを維持し、さらに信頼できる多層の銅相互接続部の確立を保証するために、滑らかな表面が必要である。

しかしながら、ディッシング（dishing）及びエロージョン（erosion）のために、ＣＭＰプロセス後も厚さの変動が依然として存在する。チップ内の銅相互接続部の変動は、２０〜４０％のオーダーになり得る。ＣＭＰプロセス後の厚さの変動を捕捉するために、多数のＣＭＰシミュレータが提案され、幾つかのＥＤＡ供給業者は、ＣＭＰプロセスをシミュレートするための工業用ツール（包括的シミュレーション・ツール）を開発してきた。

構造部（feature）のサイズが９０ｎｍ未満に低下すると、設計と製造の間の境界がはっきりしなくなり、製造容易化設計（Design for Manufacturability、「ＤＦＭ」）が、ナノメートル回路設計における重要な概念として確立された。ＣＭＰプロセスの影響をレイアウト及び設計に組み込むことは非常に望ましいことであり、ワイヤの抵抗及び容量に影響を与える可能性があり、タイミングの変更をさらにもたらす、ＣＭＰにより生じた銅の厚さの変動を、設計段階中に正確に捕捉することができる。「２Ｄ」においては、銅相互接続部における系統的な厚さ変動及びランダムな厚さ変動の両方をカバーするために、ＲＣ抽出器は、大きい、伝統的なチップ全体の保護（ガード）バンド（guard band）（およそ±２０％）を設定しなければならない。

チップ全体のＣＭＰモデリングは、金属層における系統的な変動を正確に予測し、系統的な変動の保護バンドを排除し、比較的小さいランダムな変動の保護バンドだけを残すのに役立ち得る。このＣＭＰモデリングは、タイミング推定における悲観論を低減させ、全体的な正味遅延精度を高める。最悪の場合の分析と比較したとき、ＣＭＰ−認識タイミング（CMP-aware timing）を用いる全容量は、従来の手法と比べると容量の１２％まで小さくなる。従来の手法は、ＣＭＰの影響を考慮するものではない。また、タイミング中にＣＭＰの影響を考慮すると、クリティカル・パスの遅延の９３％が減少する。従って、ＣＭＰシミュレーションは、タイミング分析を改善し、積極的な設計を可能にするのに役立ち得る。しかしながら、幾つかの正確なＣＭＰモデルが存在するものの、次の３つの理由のために、これらのモデルを設計段階に適用する際に依然として重大な問題がある。

第１に、モデリングは、ダミー充填（dummy fill）の影響を反映しなければならない。正確なＣＭＰ予測を得るために、提案されたモデルは、設計内のあらゆる構成部品だけでなく、ダミー充填をも含む完全な設計を要求する。しかしながら、大規模集積回路の設計においては、階層的手法が広く採用されており、設計者は、設計の一部にしか取り組むことができず、チップ全体の情報を入手することができない。さらに、局所的金属密度の調整のために、ほぼ全てのファンドリ（foundry）により、ダミー充填が必要とされる。（幾つかのファンドリは、開孔（cheesing hole）の要件も有する）。充填（fill）及び孔（hole）は、通常、設計後の製品レイアウト段階に挿入され、充填（孔）は、レイアウトの平滑性に大きな影響を与える。シミュレーションの結果は、銅相互接続部の厚さ変動における標準偏差が、ダミー充填を組み込んだ結果として５８％変化し得ることを示す。手短に言えば、正確なＣＭＰ予測のために、充填及び孔を用いる完全な設計が要求される。

第２に、チップ全体のＣＭＰ予測の実行時間は長いものであり、時間の単位で測定される。しかしながら、設計プロセスは反復型プロセスであり、設計を改良し、最適化するために、多数の反復が必要とされる。これは、ＣＭＰ銅相互接続部モデルが多数回呼び出され得ることを意味する。従って、詰まったタイムリーな設計スケジュールを容易にするために、ＣＭＰモデルの実行時間は十分に短くしなければならない。ＣＭＰモデルの実行時間が長ければ、設計段階におけるその適用が大きく制限される可能性がある。

後期の設計段階において、性能を改善し、設計変更に取り組みながら、既存の設計を尊重するために、増分的な最適化（incremental optimization）が非常に望ましい。一般に、これらの増分的な操作は、設計の小さい局所的領域においてのみ適用され、設計の大部分は変更されないままである。理想的には、変更された領域についてのみ、ＣＭＰ予測を更新するべきである。しかしながら、ＣＭＰモデルは、広範囲の影響を考慮しなければならず、全体の予測のためにチップ全体の情報を依然として取得することになり、そのため、完了するのに長い時間がかかる

従って、当業者は、従来技術のこれらの制限を克服する方法、装置、及びコンピュータ・プログラムを求める。

本発明の以下の実施形態によって、上記及び他の問題が克服され、他の利点が実現される。

本発明の第１の実施形態は、集積回路の設計を生成するステップと、集積回路の設計を生成しながら、簡単化されたモデルを用いて、集積回路の製造中に用いられることになる処理ステップの結果として生じる集積回路の少なくとも１つの物理的特性を予測するステップであって、簡単化されたモデルは、物理的特性をモデル化するために用いられる包括的シミュレーション・プログラムを用いて設計生成作業の前に実行されたシミュレーションから得られる、ステップと、予測された物理的特性を用いて集積回路の性能を予測するステップと、性能の予測に基づいて集積回路の設計を調整するステップと、を含む方法である。

本発明の第２の実施形態は、代表的な集積回路を選択するステップと、包括的シミュレーション・ツールを用いて、特定の製造プロセスの製造ステップから結果として生じる代表的な集積回路の物理的特性を予測するステップと、レイアウトを格子状タイルに分割し、タイル・メトリクスに基づいてそのタイルをクラスに分類するステップと、包括的シミュレーション・プログラムの予測を用いて、各クラスについての製造ステップから結果として生じる物理的特性の簡単化された簡単化されたモデルを生成するステップと、集積回路の設計中、包括的シミュレーション・プログラムの代わりに代表的な集積回路から作成された物理的特性の簡単化されたモデルのうちの少なくとも１つを用いて、集積回路の設計を調整するステップと、を含む方法である。

本発明の第３の実施形態は、コンピュータ・プログラムを記憶するコンピュータ可読メモリ媒体を含むコンピュータ・プログラムであり、そのコンピュータ・プログラムはデジタル処理装置に、集積回路の設計を生成し、簡単化されたモデルを用いて、集積回路の製造中に用いられることになる処理ステップから結果として生じる集積回路の少なくとも１つの物理的特性を予測し、予測された物理的特性を用いて集積回路の性能を予測し、性能の予測に基づいて集積回路の設計を調整することを実行させる。

本発明の第４の実施形態は、コンピュータ・プログラムを記憶するコンピュータ可読記憶媒体を含むコンピュータ・プログラムであり、そのコンピュータ・プログラムはデジタル処理装置に、代表的な集積回路を格子状タイルに分割し、タイル・メトリクスに基づいてそのタイルをクラスに分類し、包括的シミュレーション・ツールを用いて特定の製造プロセスの製造ステップから結果として生じる代表的な集積回路の物理的特性を予測し、包括的シミュレーション・プログラムの予測を用いて各タイル・クラスについての製造ステップから結果として生じる物理的特性の簡単化されたモデルを生成し、回路設計中に、代表的な集積回路から生じた物理的特性の簡単化されたモデルのうちの少なくとも１つを用いて、集積回路の設計を調整することを実行させる。

本発明の第５の実施形態は、コンピュータ・プログラムを格納するメモリと、メモリに連結されコンピュータ・プログラムを実行するように構成された処理装置とを含む装置であり、そのコンピュータ・プログラムが実行された場合、動作が実行され、その動作は、集積回路の設計を生成し、集積回路の設計を生成しながら、簡単化されたモデルを用いて、集積回路の製造中に用いられることになる処理ステップから結果として生じる集積回路の少なくとも１つの物理的特性を予測し、簡単化されたモデルは、物理的特性をモデル化するために用いられる包括的シミュレーション・プログラムを用いて設計生成作業の前に実行されたシミュレーションから得られ、予測された物理的特性を用いて集積回路の性能を予測し、性能の予測に基づいて集積回路の前記設計を調整することを含む。

結論として、本発明の実施形態の上記の概要は、例示的なものであり、限定するものではない。例えば、当業者であれば、１つの実施形態の１つ又は複数の態様又はステップを、他の実施形態の１つ又は複数の態様又はステップと組み合わせて、本発明の範囲内の新規な実施形態を作り出し得ることを理解するであろう。さらに、当業者であれば、方法の実施形態のステップを装置の実施形態における機能として実施できること、及びその逆も同様であることを理解するであろう。

これらの教示の上記及び他の態様は、添付の図面と共に読んだときに、以下の発明の詳細な説明においてより明らかにされる。

製造中に生じる集積回路の特徴を示す。 (Ａ）ディッシング又はエロージョンのない理想的な単層の場合を示す。 (Ｂ）ディッシング及びエロージョンがある場合を示す。 (Ｃ）累積的な非共形（不均一）性がある場合を示す。 本発明によるシステムを示す。 本発明による方法を示すフローチャートである。 本発明による方法を示すフローチャートである。 本発明による別の方法を示すフローチャートである。

既存のＣＭＰモデルにおけるこれらの問題に対処するために、本発明は、タイル・メトリクス（例えば、密度、ワイヤ幅、ワイヤ間隔、ワイヤ長等）に基づいてＣＭＰ予測を行なう工業的ＣＭＰ分析ツールによるシミュレーション結果に基づいた、高速の経験的ＣＭＰモデルを用いる。本発明の新規な高速モデルは、上記で特定した３つの問題に成功裏に対処する。この新規なモデルは、充填前（prefill）（開孔前（prehole））設計を入力として受け取り、銅相互接続部に関する充填後（開孔後）の厚さマップを生成する。従って、各タイルについて、銅相互接続部の厚さを計算することができる。このことにより、局所的変更を適切に捕捉し、容易に更新することが可能になる。

本発明においては、特定の製造プロセスに関するＣＭＰシミュレーション・データを生成するために、銅のＥＣＤ及びＣＭＰに対するチップ全体の多層のトポグラフィの予測を正確にもたらす工業用ＣＭＰ分析ツールが用いられる。この種類のＣＭＰシミュレータの場合、シミュレーションの精度は、６５ｎｍのＣｕ ＣＭＰプロセスについて９０％より高くなり得る。ＣＭＰシミュレーションによるシミュレーション・データは、本発明による簡単化されたＣＭＰモデルを開発するための出発点を形成する。

ＣＭＰ平坦化は、製造プロセスの影響を受けるだけでなく、明らかに設計自体にも関連する。例えば、図１に示すように、幅広のワイヤは、「ディッシング」を起こす傾向があり、薄い密集ワイヤは、エロージョンを起こす傾向がある。図１（Ａ）は、ディッシングもエロージョンもない理想的な場合の描写である。図１（Ｂ）は、ディッシングとエロージョンがある場合の描写である。図１（Ｃ）は、より高い金属レベルにおける累積的な不均一性がどのように厚さ変動を増大するかを示す。

実験は、その変動を、設計自体におけるパターン依存性と正確に相関させ得ることを示している。殆ど全てのファンドリは、優れたレイアウト平坦性と歩留りの最適化のために有効金属密度を満たすことを必要とする。局所的パターン密度を調整するために、ファンドリ産業ではダミー充填（及び時として開孔）が用いられる。ダミー充填は、電気的に不活性の構造部である。これらは、希薄な領域に挿入されて、局所的パターン密度を増加させる。一方、開孔は、局所的パターン密度を減らし、ディッシングの程度を緩和するために、幅広ワイヤ内で行なわれる。手短に言えば、ダミー充填及び開孔は、レイアウトの平滑性を改善するために設計されるものである。

ダミー充填及び開孔のいずれも、レイアウトの平滑性に大きな影響を与える。有効な６５ｎｍＣｕモデルを用いる２つの設計に関するシミュレーション結果は、充填及び孔がなければ、Ｃｕ厚さの変動が動的に増大することを示す。例えば、ダミー充填を組み込んだ結果として、Ｃｕ厚さの変動の標準偏差は、５８％変化し得る。また、ダミー充填及び開孔の両方を排除した結果として、変動は２倍になる。手短に言うと、妥当なＣＭＰ予測を得るためには、充填（孔）の影響を含ませることが必要である。さもなければ、金属の密度及び幅を、グランドルール（基本原則）で厳しく制限する（例えば、孔を除去する）必要がある。

本発明の一実施形態における較正されたＣＭＰモデルの計算は、設計のパターン依存性に基づいている。設計パターンを特徴付けるために、全体のレイアウトを格子状タイルに分割する。各タイルの設計パターンを反映させるために、様々なタイル・メトリクスが計算される。これらのタイル・メトリクスは、タイル毎に得ることができ（すなわち、タイルに依存しない）、増分的な更新をサポートする。従って、所与のタイルについてのタイル・メトリクスは、独立して得ることができる。

包括的ＣＭＰシミュレータ（comprehensive CMP simulator）による有効な６５ｎｍＣｕモデルは正確なものであるが、本発明においてなされた幾つかの改良は、設計フローにおけるその有用性を拡大する。これらの改良は、実世界の設計が充填（孔）の挿入を必要とし、よって、これらをモデル内に反映させる必要があるという事実、非増分的な計算、及び包括的ＣＭＰシミュレーション・ツールの長い実行時間に対処するものである。

本発明の実施形態において、これらの問題の各々が解決される。第１の問題に対処するために、モデルの例示的な実施形態は、充填前（開孔前）設計から得られるタイル・メトリクスを、入力として取得する、すなわち、タイル・メトリクスは、充填及び孔のない設計から直接計算される。しかしながら、本発明の出力モデルは、充填及び孔が挿入された同じ設計上の各タイルのＣｕ厚さである。換言すれば、本発明に従って作製されたモデルは、Ｃｕ厚さに対するタイル・メトリクス及び充填・孔挿入の影響を同時に予測する。一組の標準的な充填（孔）挿入の規則が設計全体に適用され、これらの規則の詳細を知ることなしに、Ｃｕ厚さに対するこれらの規則の影響を予測できると仮定される。この仮定は、大規模な工業的設計において実証されている。

第２の問題に対処するために、本発明によるモデルは、各タイルのＣｕ厚さを独立して予測し、隣接するタイル間の相互作用を無視する。反復型設計フローにおいて、この特徴は、他の変化しないタイルに影響を及ぼすことなく、ある設計段階において変化したタイルのＣｕ厚さを、増分的に更新するのを可能にする。隣接するタイルが、ある程度互いに影響することが認められるが、それは二次的要因に過ぎない。大部分の工業的設計においては、タイル・メトリクスは、隣接するタイルにわたって徐々に変化し、タイルのＣｕ厚さは、主として、タイル自体の性質によって決定される。同様に、簡単にするために、本発明のモデルにおいて、多層の影響は考慮されない。工業用ＣＭＰシミュレータの大部分は、設計後の段階で用いられるが、目標モデルは、設計段階において適用されることに留意されたい。それでもなお、検証結果は、多くの工業的用途において、本発明のモデルが、タイルを別個に考慮しながら、Ｃｕ厚さの正確な予測を与えることを実証する。

第３の問題に対処するために、機械学習手法を採用してブラックス・ボックス機能を訓練し、従来技術におけるような時間のかかるＣＭＰシミュレーション・ステップを行なうことなく、タイル・メトリクス及びＣｕ厚さに対する充填（孔）挿入の影響を直接捕捉する。この作業を着想させた考えは、充填前（開孔前）のタイル・メトリクス及び充填（孔）挿入後の対応するＣｕ厚さの形の十分な訓練データを用いて、これまで見たことがない設計についてのＣｕ厚さを正確に予測するために数学的モデルを学習できるという推測である。

以下、本明細書において、

はベクトルｔとも記載する。

はベクトルａとも記載する。

はベクトルｂとも記載する。

はベクトルβとも記載する。

はベクトルεとも記載する。

はベクトルｘ_ｉとも記載する。

はベクトルβ^＊とも記載する。

はベクトルｘ_ｓとも記載する。

ＣＭＰシミュレータを用いて、本発明のモデルを訓練するためのデータを生成する。充填前（開孔前）設計Ｄが与えられ、専用の工業用強度ツールを用いて充填及び孔を挿入し、詳細な設計Ｈを生成する。次に、ＨをＣＭＰシミュレータに与え、予測されるＣｕ厚さベクトルｔを記録する。ベクトルｔは、出力訓練データとして用いられ、充填前（開孔前）設計Ｄが、本発明のモデルについての入力訓練データとして用いられる。ＣＭＰ予想のためのＣＭＰシミュレータによって用いられる一組のタイル・メトリクス（例えば、密度、ワイヤ幅、ワイヤ間隔、ワイヤ長等）が、Ｄから抽出される。説明のために、その組は、３つのタイル・メトリクス、すなわちベクトルａ、ベクトルｂ、及びベクトルｃを含むと仮定される。設計Ｄは全部でｎ個のタイルを有すると仮定する。ここで、ベクトルｔ、ベクトルａ、ベクトルｂ、及びベクトルｃは、ｎ次元の列ベクトルであり、各要素ｔ_ｉ、ａ_ｉ、ｂ_ｉ、及びｃ_ｉ（１≦ｉ≦ｎ）は、１つのタイルについてのデータに相当する。

Ｃｕ厚さベクトルｔは、タイル・メトリクスであるベクトルａ、ベクトルｂ、及びベクトルｃの二次関数であると仮定される。

ここで、ε_ｉは予測誤差であり、β_１、β_２、．．．、β_１０は訓練されるモデル・パラメータである。

以下の表記が用いられる。

ここで、ベクトルβは、モデル・パラメータのベクトルである。ベクトルεは、誤差ベクトルである。ベクトルｘ_ｉは、１≦ｉ≦ｎである場合に、ｉ番目タイルのｉ番目タイル・メトリクスに対応する１０次元ベクトルである。Ｘは、ｎ個のタイル全てについてのタイル・メトリクスを表すｎ×１０の行列である。

式（２）は、式（１）の行列形式である。式（２）は、Ｃｕ厚さとｎ個のタイルのタイル・メトリクスの間の関係を捕捉する。

最小二乗解析を用いる線形回帰の目的は、誤差の二乗和を最小にするベクトルβを見出すことである。

この最適化問題は、式（４）における閉形解ベクトルβ^＊を有することを示すことができる。これはまた、誤差ε_ｉが正規分布していると仮定して、パラメータ・ベクトルであるベクトルβ^＊の最尤推定である。

ＣＭＰシミュレータにより生成された訓練データを用いてベクトルβ^＊を計算し、次いで、これを用いて、これまで見たことがない設計についてのＣｕ厚さを予測する。新しいタイルｓについては、その３つのタイル・メトリクスａ_ｓ、ｂ_ｓ、及びｃ_ｓが抽出される。次に、入力ベクトルであるベクトルｘ_ｓが形成され、そのＣｕ厚さｔ_ｓが、以下のように予測される。

上記の簡単化された考察は、単一の統合モデルが全てのタイルについてのＣｕ厚さを予測できると仮定する。しかしながら、タイルは劇的に異なる性質を有する可能性があり、よって、全ての種類のタイルについてのＣｕ厚さを予測するためには高度なモデルが必要になる。一方、複雑なモデルは、オーバーフィッティング及び訓練するのが難しいといった多くの問題を有することがよく知られている。

本発明の実施形態においては、専門知識を利用して、データ回帰による分類を組み合わせることによりこの問題に対処する。タイルは、それらの性質に基づいて異なるクラスに分類することができ、各クラス内のＣｕ厚さを予測するために、別個のモデルを構築することができる。クラスの総数は、小さい定数である。従って、モデルの数もまた小さい。Ｃｕ厚さの予測の特定の問題については、特定分野の専門家（domain expert）によって構築された規則に基づいた分類器が非常に有効であることが分かっている。例えば、タイル・メトリクスａ、ｂ及びｃに基づいて、規則を次のように定義することができる。３つのクラスは、ＬＯＷ、ＨＩＧＨ、ＮＯＲＭである。ＡＬ、ＡＭ、ＡＨ、ＢＨ及びＣＬは、特定分野の専門家が指定した、或いは分類器が学習した定数である。

初めに、異なる金属層は異なる厚さ要件を有するので、異なる金属層からのタイルは、異なるクラスに分類され得る。各金属層内で、タイルは、そのタイル・メトリクスａ、ｂ及びｃに基づいて３つのクラスの１つに割り当てられる。金属層及び上記の規則に基づいて、訓練データ内のタイルは異なるクラスに割り当てられ、同じクラス内の訓練データは、このクラスについてのモデルを訓練するのに用いられる（式（４）を参照されたい）。新しいタイルｓが与えられると、初めに、その金属層及び上記の規則に基づいてその対応するクラスが見出され、次に、そのクラスについてのモデルを用いて、そのＣｕ厚さを予測する（式（６）を参照されたい）。

提案された手法を検証するために、様々なパターン構造部を含む試験チップからのＭ１及びＭ２が、それぞれＭ１及びＭｘについてのサンプル・データとして選択される。また、提示されたＣＭＰモデルの精度を検証するために、他の５つの６５ｎｍの実設計が用いられる。モデルによる各タイルのＣｕ厚さが、ＣＭＰシミュレータの予測結果に対して比較される。Ｍ１及びＭｘ予測の両方について、モデルによる結果は、ＣＭＰシミュレータによる結果に接近しており、平均誤差は１．６％未満である。モデル及びＣＭＰシミュレータ・モデルの両方が、Ｍ１に対する多層の影響を考慮する必要がないため、Ｍ１モデルは、さらにより小さい平均誤差（０．３％未満）を有する。Ｍｘモデルについては、ＣＭＰシミュレータは、多層の影響を予測計算に取り入れる、一方、本発明のモデルは、簡単にするためにこの要因を無視する。

図２は、本発明による方法を実施することが可能な、本発明に従って構成されたシステムを示す。このシステム２００は、コンピュータ２１０を含む。コンピュータ２１０は、ユーザ入力２１１から入力とコマンドとを受け取る。コンピュータ２１０のプロセッサ２１２は、メモリ２１３に連結される。プロセッサ２１２は、包括的ＣＭＰシミュレータ２２０を実行して、本発明による簡単化されたＣＭＰモデルを開発するための出発点を形成するシミュレーション結果を生成するように構成される。シミュレーション結果２２１は、メモリ２１３に保存される。プロセッサ２１２は、保存されたデータを用いて簡単化されたＣＭＰモデルを開発する。簡単化されたＣＭＰモデル２２３は、実際の性能に対するＣＭＰの影響といった製造ステップの影響をシミュレーションするために、ＶＬＳＩ設計作業中にＶＬＳＩ設計ツール２２２によって用いられ、設計中にＶＬＳＩ設計を調整することができる。

提案された高速の単純なＣＭＰ Ｃｕモデルは、設計フロー内に容易に組み込むことができる。本発明に従って動作する、図３に描かれる方法に示されるように、方法は３１０において開始する。その後、３２０において、配置が実行される。次に、３３０において、ルーティング及び最適化が実行される。次に、３４０において、本発明に従って構築された簡単化されたモデルを用いて、ＣＭＰ認識タイミング分析が実行される。その後、３５０において、設計が完了したかどうかが判断される。設計が完了していない場合、方法は３３０に戻る。設計が完了している場合、方法は、３６０に進み、そこで処理後の充填（孔）挿入が実行される。次に、ステップ３７０において、標準的なＣＭＰシミュレーションが実行される。その後、３８０において、ホットスポットの修正（hotspot fixing）及びタイミング・サインオフが実行される。方法は、３９０において停止する。

現在の実施に際しては、実行可能なＣＭＰ Ｃｕモデルを用いることができないので、タイミング計算は、層全体について同じＣｕ厚さであると仮定する。このＣＭＰ Ｃｕモデルは、厚さ変動をカバーするために、ＲＣ抽出のための大きな保護バンドをもたらす。この高速ＣＭＰモデルを備えて、系統的な厚さ変動を適度にうまく捕捉することができ、この高速ＣＭＰモデルは、タイミング推定に対する悲観論を低減させ、全体的な正味遅延精度を高めるのに役立つ。設計が完了した後、ダミー充填（及び孔）が、設計後プロセスに挿入される。この段階において、タイミング・サインオフ及びホットスポット固定のために、正確なＣＭＰシミュレータ・モデルを適用することができる。

本発明のモデルは、既存のＣＭＰモデルの３つの欠点に成功裏に対処する。提案されるモデルの入力はダミー充填（孔）挿入情報を必要としないが、予測されるタイルのＣｕ厚さは、充填（孔）後の方法を指し示す。従って、このモデルは、設計段階中のＣＭＰ認識タイミング分析のために用いることができる。本発明のモデルは、タイルの性質（例えば、密度、ワイヤ幅、間隔等）に基づくものであり、これはルーティング中に迅速に計算することができる。これらのタイルの性質に基づいて、モデル予測計算は、各タイルについて一定の時間しか必要としない。この高速の実行時間により、設計の反復の間に多くのモデルを適用することが可能になる。さらに、モデル計算は、タイルに依存しない。そのため、設計の変更を、タイル毎に適切に捕捉することができ、これは増分的な設計に適している。特定のＣＭＰプロセスに対して、１組のモデル（すなわち、１つのクラスに対して１つのモデル）だけが必要とされ、そのモデルは、提案される手法従って予め計算することができる。一旦モデルが構築されると、これまで見たことがないデータについての予測を行なうとき、この方法は、出力タイル性質を入力タイル性質の関数として計算し、それらは対応するＣＭＰプロセスを用いる全ての設計に対して適用することができる。

このように、工業的ＣＭＰシミュレータから結果として生じる正確なシミュレーション結果に基づいた高速有効ＣＭＰモデルを説明した。実験結果は、このモデルが非常に高い精度を有することを実証した。本発明のこの高速モデルは、現在の高度なＣＭＰモデルの３つの主要な欠点（すなわち、完全な設計の入力、長い実行時間、及び非増分的な予測）を克服し、最適化の多数の反復のための設計に、この高速モデルを容易に組み込むことができる。

要約すると、図４及び図５は、本発明に従って動作する方法を表すフローチャートである。図４の方法は、ステップ４１０において開始する。その後、４２０において、ユーザ・コマンドに応答して実行され、ユーザ入力に応答する設計プログラムが、集積回路の設計を生成する。次に、４３０において、設計プログラムは、簡単化されたモデルを用いて、集積回路の製造中に用いられる処理ステップから結果として生じる集積回路の少なくとも１つの物理的特性を予測し、そこで、この簡単化されたモデルは、その物理的特性をモデル化するのに用いられる包括的シミュレーション・プログラムを用いて、設計作業の前に実行されたシミュレーションから得られる。その後、４４０において、設計プログラムは、予測された物理的特性を用いて、設計される集積回路の性能を予測する。次に、４５０において、設計プログラムは、性能の予測に基づいて集積回路の設計を調整する。方法は４７０において停止する。

図４に示される方法の１つの変形において、物理的特性は、ワイヤの太さである。

図４に示される方法の別の変形において、処理ステップは、化学機械研磨である。

図４に示される方法のさらなる変形において、処理ステップは、電気化学的堆積である。

図４に示される方法の更に別の変形において、簡単化されたモデルは、製造の容易さを改善するために集積回路の設計に対して行なわれる修正の影響を反映させる。

図４に示される方法の更に別の変形において、修正は、設計の局所的金属密度を調整するために行なわれる充填を含む。

図４に示される方法の別の変形において、修正は、設計の局所的金属密度を調整するために付加される孔を含む。

図５の方法は、５１０において開始する。その後、５２０において、本発明に従って動作するプログラムは、代表的な集積回路を選択する。次に、５３０において、プログラムは、包括的シミュレーション・ツールを用いて、特定の製造プロセスの製造ステップから結果として生じる代表的な電子回路の物理的特性を予測する。次に、５４０において、プログラムは、レイアウトを格子状タイルに分割し、タイル・メトリクスに基づいて、それらのタイルをクラスに分類する。その後、プログラムは、包括的シミュレーション・プログラムの予測を用いて、各タイル・クラスについての製造ステップから結果として生じる物理的特性の簡単化されたモデルを生成する。その後、５５０において、プログラムは、集積回路の設計中に、包括的シミュレーション・プログラムの代わりに、代表的な集積回路から作成された物理的特性の簡単化されたモデルのうちの少なくとも１つを用いて、集積回路設計を調整する。

図５に示される方法の１つの変形において、物理的特性は、ワイヤの太さである。

図５に示される方法の別の変形において、処理ステップは、化学機械研磨である。

図５に示される方法のさらなる変形において、処理ステップは、電気化学的堆積である。

図５に示される方法の更に別の変形において、この方法は、レイアウトをタイルに分割し、タイル・メトリクスに基づいて、それらのタイルをクラスに分類することをさらに含む。

図５に示される方法の更に別の変形において、この方法は、提案される集積回路設計を受け取ることと、提案される集積回路設計をタイルに分割することと、提案される集積回路設計の各タイルについて、そのタイルと最も密接に合致するクラスを選択することと、対応するタイル・クラスの簡単化されたモデルを用いて、特定のタイルの物理的特性をモデル化することとをさらに含む。

このように、上記の説明は、集積回路設計中に製造の影響の高速シミュレーションを実施するための、本発明者が現在考える最良の装置及び方法の完全かつ有益な説明を、例示的かつ非限定的な例として提供していることが分かる。当業者であれば、ここで記載される様々な実施形態は、独立して、ここで記載される１つ又は複数の他の実施形態と組み合わせて、又はここで記載されるものとは異なる方法及び装置と組み合わせて実施できることを理解するであろう。さらに、当業者であれば、本発明は、記載されたもの以外の実施形態によって実施することができること、これらの記載された実施形態は、制限のためではなく、例示の目的で提示されていること、従って、本発明は、以下の特許請求の範囲によってのみ制限されることを理解するであろう。

２００：システム
２１０：コンピュータ
２１１：ユーザ入力
２１２：プロセッサ
２１３：メモリ
２２０：包括的ＣＭＰシミュレータ
２２１：シミュレーション結果
２２２：ＶＬＳＩ設計ツール
２２３：簡単化されたＣＭＰモデル

Claims (13)

1. コンピュータにより実行される方法であり、
   集積回路の第１の設計を受け取るステップであり、前記第１の設計は充填前かつ開孔前の設計を含む、ステップと、
   簡単化されたモデルを用いて、前記集積回路の製造中に用いられることになる処理ステップから結果として生じる前記集積回路の少なくとも１つの物理的特性を予測するステップであって、前記簡単化されたモデルは、前記物理的特性をモデル化するために用いられる包括的シミュレーション・プログラムを用いて実行されたシミュレーションから得られる、ステップと、
   前記予測された物理的特性を用いて前記集積回路の性能を予測するステップと、
   前記性能の予測に基づいて前記集積回路の前記第１の設計を調整するステップと、
   を含み、
   前記物理的特性を予測するステップは、
   前記集積回路の前記第１の設計を格子状タイルに分割するサブ・ステップと、
   それぞれの前記格子状タイルについて、前記格子状タイルの設計パターンを反映するタイル・メトリクスを計算するサブ・ステップと、
   それぞれの前記タイル・メトリクスに基づいて、それぞれの前記格子状タイルをクラスに分類するサブ・ステップと、
   前記簡単化されたモデルに基づいて、それぞれ前記格子状タイルについて独立に、充填又は開孔の少なくとも一方の影響を予測する前記格子状タイルの物理的特性をモデル化するサブ・ステップと
   を含み、
   前記簡単化されたモデルは、複数の個別のモデルを含み、各個別のモデルはそれぞれの前記クラスについて、前記クラスに属するあるタイルの少なくとも１つの物理的特性を予測するのに用いられる、
   方法。
2. 前記物理的特性は、ワイヤの太さである、請求項１に記載の方法。
3. 前記処理ステップは、化学機械研磨、または電気化学的堆積である、請求項１又は２に記載の方法。
4. 前記簡単化されたモデルは、製造の容易さを改善するために前記集積回路の前記第１の設計に対してなされる修正の影響を反映する、請求項１〜３のいずれかに記載の方法。
5. 前記修正は、前記第１の設計の局所的金属密度を調整するためになされる充填、または前記第１の設計の局所的金属密度を調整するために付加される孔を含む、請求項４に記載の方法。
6. 前記調整された第１の設計をタイミング・サインオフのために使用するステップを更に含む、
   請求項１〜５のいずれかに記載の方法。
7. 前記調整された第１の設計をホットスポット固定のために使用するステップをさらに含む、
   請求項１〜６のいずれかに記載の方法。
8. 前記集積回路の第１の設計を受け取るステップは、ユーザからの入力を受け取るサブ・ステップと、前記ユーザからの入力に応答して、前記第１の設計を生成するサブ・ステップとを含む、
   請求項１〜７のいずれかに記載の方法。
9. 前記格子状タイルの物理的特性をモデル化するサブ・ステップは、前記格子状タイルについて一定時間しか必要としない請求項１〜８のいずれかに記載の方法。
10. 前記格子状タイルをクラスに分類するサブ・ステップは、更にそれぞれの前記格子状タイルの金属層に基づいて、分類する請求項１〜９のいずれかに記載の方法。
11. 前記調整された第１の設計は、第２の設計であり、
    前記簡単化されたモデルを用いて、前記第２の設計の前記集積回路の第２の物理的特性を予測するステップと、
    前記予測された第２の物理的特性を用いて前記集積回路の性能を予測するステップとを更に含み、
    前記第２の物理的特性を予測するステップは、
    前記第１の設計を調整する際に影響を受ける前記格子状タイルのみをアップデートするサブ・ステップを含む、
    請求項１〜１０のいずれかに記載の方法。
12. コンピュータに実行されることにより、前記コンピュータに請求項１〜１１のいずれかに記載の方法を実行させるコンピュータ・プログラム。
13. 請求項１〜１１のいずれかに記載の方法を実行するコンピュータ。
    

Images